Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7624367B2 - Digital protection relay device - Google Patents
[go: Go Back, main page]

JP7624367B2 - Digital protection relay device - Google Patents

Digital protection relay device Download PDF

Info

Publication number
JP7624367B2
JP7624367B2 JP2021145295A JP2021145295A JP7624367B2 JP 7624367 B2 JP7624367 B2 JP 7624367B2 JP 2021145295 A JP2021145295 A JP 2021145295A JP 2021145295 A JP2021145295 A JP 2021145295A JP 7624367 B2 JP7624367 B2 JP 7624367B2
Authority
JP
Japan
Prior art keywords
input
phase
correction amount
calculation unit
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021145295A
Other languages
Japanese (ja)
Other versions
JP2023038522A (en
Inventor
康祐 大山
三雄 佐藤
三安 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021145295A priority Critical patent/JP7624367B2/en
Publication of JP2023038522A publication Critical patent/JP2023038522A/en
Application granted granted Critical
Publication of JP7624367B2 publication Critical patent/JP7624367B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電力系統に接続された保護対象を保護するディジタル保護リレー装置に関する。 The present invention relates to a digital protective relay device that protects objects connected to a power system.

従来の技術として、例えば、電力系統から入力されるアナログ信号を、入力変換器を介して取り込み、取り込んだアナログ信号をA/D(Analog/Digital)変換器でディジタル信号に変換し、変換されたディジタル信号から振幅値を算出し、算出した振幅値と予め設定されている基準振幅値との比をゲイン補正係数として算出し、算出したゲイン補正係数でゲイン補正するディジタル保護制御装置がある(特許文献1参照)。また、入出力特性に影響がある入力変換器の励磁インピーダンスを算出し、算出した励磁インピーダンスと入出力特性の理論式から入出力特性を補正するディジタル保護制御装置がある(特許文献2参照)。 As a conventional technique, for example, there is a digital protection control device that takes in an analog signal input from a power system via an input converter, converts the taken-in analog signal to a digital signal using an A/D (Analog/Digital) converter, calculates an amplitude value from the converted digital signal, calculates the ratio of the calculated amplitude value to a preset reference amplitude value as a gain correction coefficient, and performs gain correction with the calculated gain correction coefficient (see Patent Document 1). There is also a digital protection control device that calculates the excitation impedance of an input converter that affects the input/output characteristics, and corrects the input/output characteristics from the calculated excitation impedance and a theoretical formula for the input/output characteristics (see Patent Document 2).

特開平9-149536号公報Japanese Patent Application Publication No. 9-149536 特開2013-106359号公報JP 2013-106359 A

従来、電力系統から入力されるアナログ信号は、電力系統からの絶縁と適切な入力レベルに変換するために、入力変換器を介して保護リレー装置に入力される。この入力変換器に用いられるトランスは、電力系統から入力されるアナログ信号の最大振幅の仕様となるフルスケール仕様により入出力特性が異なる。そのため、フルスケール仕様によってトランスの入出力特性が異なる場合でも、ディジタル保護リレー装置におけるリレー精度を確保するために、トランスの入出力特性の誤差をディジタル演算で補正することが行われている。例えば、入力変換器に定格のアナログ信号を印加した際のトランスの入出力特性の誤差を、ゲイン補正と位相補正で補正することが行われている。 Conventionally, analog signals input from a power system are input to a protective relay device via an input converter in order to insulate the signal from the power system and convert it to an appropriate input level. The input/output characteristics of the transformer used in this input converter differ depending on the full-scale specification, which is the specification for the maximum amplitude of the analog signal input from the power system. Therefore, even if the input/output characteristics of the transformer differ depending on the full-scale specification, errors in the input/output characteristics of the transformer are corrected by digital calculations to ensure relay accuracy in digital protective relay devices. For example, errors in the input/output characteristics of the transformer when a rated analog signal is applied to the input converter are corrected by gain correction and phase correction.

しかし、アナログ信号の入力振幅が定格より小さい入力振幅で、性能保証する最小入力振幅のときには、トランスの磁束密度が低く、トランスの励磁電流が減少し、それによりトランスの励磁インピーダンスが低下し、トランスの励磁コイル側に流れる電流が増加する一方で、トランスの入力側からトランスの出力側へ伝達される電流が減少し、トランスの入出力誤差が大きくなる。さらに、入力変換器の入出力特性は、各々のトランスで個体差による特性ばらつきがあることから、特性ばらつきをなくすには、トランス単体で性能保証する最小入力振幅で入出力特性を測定して、判定基準範囲内であるものを選別して使用する必要がある。しかし、この場合には、選別で判定基準範囲外となったトランスの部品コストと選別測定作業コストの無駄なコストが発生する課題がある。 However, when the input amplitude of the analog signal is smaller than the rated input amplitude and is the minimum input amplitude for which performance is guaranteed, the magnetic flux density of the transformer is low and the excitation current of the transformer decreases, which in turn reduces the excitation impedance of the transformer and increases the current flowing to the excitation coil of the transformer while reducing the current transmitted from the input side of the transformer to the output side of the transformer, resulting in a large input/output error of the transformer. Furthermore, since the input/output characteristics of the input converter vary due to individual differences in each transformer, in order to eliminate the characteristic variation, it is necessary to measure the input/output characteristics of the transformer alone at the minimum input amplitude for which performance is guaranteed and select and use those that are within the judgment criteria. However, in this case, there is an issue of unnecessary costs being incurred for the parts cost of the transformer that falls outside the judgment criteria range during selection and the selection measurement work cost.

本発明の目的は、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、入力変換器の入出力特性の誤差を補正することにある。 The object of the present invention is to correct errors in the input/output characteristics of an input converter, regardless of whether the amplitude value of an analog signal input from a power system is between the minimum and maximum values of performance guarantee.

上記課題を解決するために、本発明は、電力系統に接続された保護対象からアナログ量の電気信号を示すアナログ信号を入力し、入力した前記アナログ信号のレベルを変換して出力する複数の入力変換器と、前記各入力変換器の出力によるアナログ信号をディジタル信号に変換する複数のアナログ・ディジタル変換器と、前記各アナログ・ディジタル変換器の出力による前記ディジタル信号に対するフーリエ変換処理を行って、前記各アナログ信号の振幅値と位相を算出する複数のフーリエ変換演算部と、前記各フーリエ変換演算部の算出による前記振幅値を第1補正量で補正する演算と前記各フーリエ変換演算部の算出による前記位相を第2補正量で補正する演算を実行する補正演算部と、前記補正演算部の各演算結果を基に前記保護対象に対する保護演算処理を実行する保護演算部と、位相基準信号をディジタル信号に変換する位相基準信号用アナログ・ディジタル変換器と、前記位相基準信号用アナログ・ディジタル変換器の出力による前記ディジタル信号に対する前記フーリエ変換処理を行って、前記位相基準信号の振幅値と位相を算出し、各算出結果を前記補正演算部に出力する位相基準信号用フーリエ変換演算部と、を備え、前記補正演算部は、前記アナログ信号に相当する交流信号であって、その振幅値が、掃引刻み量に従って前記アナログ信号の低入力振幅最小値から定格入力振幅値まで複数段階で順次変化する調整のための既知の入力信号である調整用入力信号が、前記複数の入力変換器のうち特定の入力変換器に入力されたことを条件に、前記複数のフーリエ変換演算部のうち前記特定の入力変換器に対応する特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値を基に前記第1補正量を算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相を基に前記第2補正量を算出することを特徴とする。 In order to solve the above problem, the present invention provides a plurality of input converters that receive an analog signal representing an analog amount of an electrical signal from a protected object connected to a power system, convert the level of the received analog signal, and output the converted level; a plurality of analog-digital converters that convert the analog signal output from each of the input converters into a digital signal; a plurality of Fourier transform calculation units that perform Fourier transform processing on the digital signal output from each of the analog-digital converters to calculate the amplitude value and phase of each of the analog signals; a correction calculation unit that performs a calculation to correct the amplitude value calculated by each of the Fourier transform calculation units with a first correction amount and a calculation to correct the phase calculated by each of the Fourier transform calculation units with a second correction amount; a protection calculation unit that performs a protection calculation process for the protected object based on the calculation results of each of the correction calculation units; an analog-digital converter for a phase reference signal that converts a phase reference signal into a digital signal; and a phase reference signal Fourier transform calculation unit that performs the Fourier transform process on the digital signal output from the phase reference signal analog-digital converter to calculate the amplitude and phase of the phase reference signal and outputs each calculation result to the correction calculation unit. The correction calculation unit is characterized in that, under the condition that an adjustment input signal, which is an AC signal equivalent to the analog signal and is a known input signal for adjustment whose amplitude value changes sequentially in multiple steps from the low input amplitude minimum value to the rated input amplitude value of the analog signal according to the sweep step amount, is input to a specific input converter among the multiple input converters, the correction calculation unit calculates the first correction amount based on the amplitude value of the adjustment input signal among the calculation results of a specific Fourier transform calculation unit corresponding to the specific input converter among the multiple Fourier transform calculation units, and calculates the second correction amount based on the phase of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit.

本発明によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、入力変換器の入出力特性の誤差を補正することができる。 According to the present invention, errors in the input/output characteristics of the input converter can be corrected regardless of whether the amplitude value of the analog signal input from the power system is anywhere between the minimum and maximum values of the performance guarantee.

本発明の実施例1に係るディジタル保護リレー装置の構成例を示す構成図である。1 is a configuration diagram showing a configuration example of a digital protection relay device according to a first embodiment of the present invention; 本発明の実施例1に係るディジタル保護リレー装置のハードウェアとソフトウェアの構成例を示す構成図である。FIG. 1 is a configuration diagram showing an example of the hardware and software configuration of a digital protection relay device according to a first embodiment of the present invention. 比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理を説明するためのフローチャートである。11 is a flowchart for explaining a correction process when a rated input is applied in the digital protective relay device used in the comparative example. 比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理による入出力特性図である。FIG. 13 is an input/output characteristic diagram of the digital protective relay device used in the comparative example, obtained by correction processing when a rated input is applied. 本発明の実施例1に係るディジタル保護リレー装置の低入力振幅時の第1補正処理を説明するためのフローチャートである。4 is a flowchart for explaining a first correction process at the time of a low input amplitude in the digital protection relay device according to the first embodiment of the present invention. 本発明の実施例2に係るディジタル保護リレー装置の低入力振幅時の第2補正処理を説明するためのフローチャートである。11 is a flowchart for explaining a second correction process at the time of a low input amplitude in the digital protection relay device according to the second embodiment of the present invention. 本発明の実施例2に係るディジタル保護リレー装置の低入力振幅時の第2補正処理結果を適用した処理を説明するためのフローチャートである。11 is a flowchart for explaining a process to which a second correction process result is applied at the time of a low input amplitude in a digital protection relay device according to a second embodiment of the present invention. 本発明の実施例2に係るディジタル保護リレー装置の低入振幅時の第2補正処理による入出力特性図である。FIG. 11 is an input/output characteristic diagram of the digital protection relay device according to the second embodiment of the present invention, when the input amplitude is low, based on the second correction process. 本発明の実施例3に係るディジタル保護リレー装置の第3補正処理を説明するためのフローチャートである。13 is a flowchart for explaining a third correction process of the digital protection relay device according to the third embodiment of the present invention. 本発明の実施例3に係るディジタル保護リレー装置の第3補正処理結果を適用した処理を説明するためのフローチャートである。13 is a flowchart for explaining a process to which a third correction process result is applied in the digital protection relay device according to the third embodiment of the present invention. 本発明の実施例3に係るディジタル保護リレー装置の第3補正処理による入出力特性図である。FIG. 11 is an input/output characteristic diagram of the digital protection relay device according to the third correction process of the third embodiment of the present invention.

以下、本発明の実施例について図面を参照して説明する。 The following describes an embodiment of the present invention with reference to the drawings.

図1は、本発明の実施例1に係るディジタル保護リレー装置の構成例を示す構成図である。図1において、ディジタル保護リレー装置1は、複数の入力変換器1aと、複数のアナログフィルタ1bと、複数のA/D変換器1cと、複数のディジタルフィルタ1dと、CPU(Central・Processing・Unit)1eと、ワークメモリ1fと、補正値記録用不揮発メモリ1gと、入出力インターフェース(I/Oインターフェース)1hとを備え、各ディジタルフィルタ1dと、CPU1eと、ワークメモリ1fと、補正値記録用不揮発メモリ1gと、入出力インターフェース1hがバス1iを介して互いに接続される。 Figure 1 is a configuration diagram showing an example of the configuration of a digital protection relay device according to a first embodiment of the present invention. In Figure 1, the digital protection relay device 1 includes a plurality of input converters 1a, a plurality of analog filters 1b, a plurality of A/D converters 1c, a plurality of digital filters 1d, a CPU (Central Processing Unit) 1e, a work memory 1f, a non-volatile memory for recording correction values 1g, and an input/output interface (I/O interface) 1h, and each digital filter 1d, CPU 1e, work memory 1f, non-volatile memory for recording correction values 1g, and input/output interface 1h are connected to each other via a bus 1i.

各入力変換器1aは、複数のチャンネル、例えば、(三相・零相)×(入力側+出力側)×(電圧+電流)分のチャンネルとして16チャンネルに分かれて電力系統10に接続され、電力系統10からのアナログ信号(50Hz又は60Hz)である電圧信号又は電流信号を、アナログ電子回路で取り扱える電圧又は電流のレベルに変換し、変換した電圧又は電流の信号を各アナログフィルタ1bに出力するトランス(VT)又は変流器(CT)で構成される。入力変換器1aが、トランスで構成された場合、入力変換器1aは、電力系統10からの電圧信号を、例えば、±10Vの範囲内の電圧信号に変換する。 Each input converter 1a is divided into multiple channels, for example, 16 channels consisting of (three-phase/zero-phase) x (input side + output side) x (voltage + current), and is connected to the power system 10. It is composed of a transformer (VT) or current transformer (CT) that converts the voltage signal or current signal, which is an analog signal (50 Hz or 60 Hz) from the power system 10, to a voltage or current level that can be handled by an analog electronic circuit and outputs the converted voltage or current signal to each analog filter 1b. When the input converter 1a is composed of a transformer, the input converter 1a converts the voltage signal from the power system 10 to a voltage signal within the range of, for example, ±10V.

複数のアナログフィルタ1bのうち一つのアナログフィルタ(位相基準信号用アナログフィルタ)1bは、位相基準信号20を入力し、入力した位相基準信号20の周波数帯域のみの信号を通過させてA/D変換器(位相基準信号用A/D変換器)1cに出力し、残りのアナログフィルタ1bは、各入力変換器1aからのアナログ信号を入力し、入力したアナログ信号の周波数帯域のみの信号を通過させて各A/D変換器1cに出力する。この際、各アナログフィルタ1bとしては、ディジタルサンプリングによる折返し誤差防止用アナログフィルタを用いることができる。 One of the multiple analog filters 1b (analog filter for phase reference signal) 1b inputs a phase reference signal 20, passes only signals in the frequency band of the input phase reference signal 20, and outputs them to an A/D converter (A/D converter for phase reference signal) 1c, while the remaining analog filters 1b input analog signals from each input converter 1a, passes only signals in the frequency band of the input analog signal, and outputs them to each A/D converter 1c. In this case, each analog filter 1b can be an analog filter for preventing aliasing errors due to digital sampling.

各A/D変換器1cは、アナログ信号をディジタル信号に変換し、変換したディジタル信号をCPU1eに転送する。CPU1eは、ディジタル保護リレー装置1全体を統括制御する制御部として機能するプロセッサで構成され、バス1iを介して、各ディジタルフィルタ1bの出力信号を取り込むと共に、不揮発メモリ1gに記録された補正値を取り込み、ワークメモリ1f或いは記憶装置に格納された制御プログラムを基に各種の保護演算処理を実行する。ワークメモリ1fとしては、RAM(Random・Access・Memory)を用いることができ、不揮発メモリ1gとしては、フラッシュメモリ(Flash)等の導体メモリを用いることができる。 Each A/D converter 1c converts an analog signal into a digital signal and transfers the converted digital signal to the CPU 1e. The CPU 1e is composed of a processor that functions as a control unit that controls the entire digital protection relay device 1, and receives the output signal of each digital filter 1b via the bus 1i, as well as the correction values recorded in the non-volatile memory 1g, and executes various protection calculation processes based on the control program stored in the work memory 1f or the storage device. The work memory 1f can be a RAM (Random Access Memory), and the non-volatile memory 1g can be a conductive memory such as a flash memory.

この際、CPU1eは、例えば、複数のチャンネルのうちいずれかのチャンネルからの電圧が100Vから0Vとなり、電流が5Aから20Aになり、零相電流が検出された場合、このチャンネルで地絡事故が発生したとして、保護対象となる変圧器を保護するための保護リレーを動作させる保護演算処理を実行する。 At this time, for example, if the voltage from any one of the multiple channels changes from 100 V to 0 V, the current changes from 5 A to 20 A, and a zero-phase current is detected, the CPU 1e determines that a ground fault has occurred on that channel and executes a protection calculation process to operate a protection relay to protect the transformer to be protected.

図2は、本発明の実施例1に係るディジタル保護リレー装置のハードウェアとソフトウェアの構成例を示す構成図である。図2において、ディジタル保護リレー装置1のハードウェア2aは、入力変換器1aと、複数のアナログフィルタ1bと、複数のA/D変換器1cと、補正値記録用不揮発メモリ1gとから構成される。ディジタル保護リレー装置1のソフトウェア2bは、位相基準信号20をディジタル信号に変換するA/D変換器1cの出力によるディジタル信号をフーリエ変換処理する特定のフーリエ変換演算部2cと、電力系統10からのアナログ信号をディジタル信号に変換するA/D変換器1cの出力によるディジタル信号をフーリエ変換処理する位相基準信号用フーリエ変換演算部2cと、各フーリエ変換演算部2cでフーリエ変換理された信号の振幅A0、A1及び位相θ0、θ1を補正値記録用不揮発性メモリ1gに記録された各補正値(第1補正量及び第2補正量)で補正する演算を実行し、振幅Ac1、位相θc1の補正処理信号を生成する補正演算部2dと、補正演算部2dの演算結果による補正処理信号を基に保護演算を行い、この保護演算により電力系統における事故(地絡事故等)の有無を判定する保護演算部2eとを備える。各演算部は、制御プログラムで構成される。この際、補正演算部2dは、各フーリエ変換演算部2cの算出による振幅値を第1補正量で補正する演算と各フーリエ変換演算部2cの算出による位相を第2補正量で補正する演算を実行する。また、保護演算部2eは、補正演算部2dの演算結果を基に各チャンネルにおける地絡事故や短絡事故を検出する演算を実行する。なお、図2には、ディジタル保護リレー装置1のハードウェア2aのうち補正演算に利用される、入力変換器1aとアナログフィルタ1b及びA/D変換器1cのみが図示されている。 Figure 2 is a configuration diagram showing an example of the hardware and software configuration of a digital protection relay device according to embodiment 1 of the present invention. In Figure 2, the hardware 2a of the digital protection relay device 1 is composed of an input converter 1a, multiple analog filters 1b, multiple A/D converters 1c, and a non-volatile memory 1g for recording correction values. The software 2b of the digital protection relay device 1 includes a specific Fourier transform calculation unit 2c that performs Fourier transform processing on the digital signal output from the A/D converter 1c that converts the phase reference signal 20 into a digital signal, a phase reference signal Fourier transform calculation unit 2c that performs Fourier transform processing on the digital signal output from the A/D converter 1c that converts the analog signal from the power system 10 into a digital signal, a correction calculation unit 2d that performs calculation to correct the amplitudes A0, A1 and phases θ0, θ1 of the signals Fourier transformed by each Fourier transform calculation unit 2c with each correction value (first correction amount and second correction amount) recorded in the correction value recording nonvolatile memory 1g, and generates a correction processing signal of amplitude Ac1 and phase θc1, and a protection calculation unit 2e that performs a protection calculation based on the correction processing signal based on the calculation result of the correction calculation unit 2d and judges the presence or absence of an accident (ground fault, etc.) in the power system by this protection calculation. Each calculation unit is configured by a control program. At this time, the correction calculation unit 2d performs a calculation to correct the amplitude value calculated by each Fourier transform calculation unit 2c with a first correction amount, and a calculation to correct the phase calculated by each Fourier transform calculation unit 2c with a second correction amount. In addition, the protection calculation unit 2e performs a calculation to detect earth faults and short circuit faults in each channel based on the calculation results of the correction calculation unit 2d. Note that FIG. 2 shows only the input converter 1a, analog filter 1b, and A/D converter 1c used for the correction calculation among the hardware 2a of the digital protection relay device 1.

図3は、比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理を説明するためのフローチャートである。図3において、比較例に用いたディジタル保護リレー装置は、アナログ信号の定格入力振幅AR1,定格入力の振幅理論値AT1,ゲイン補正量GCR1、アナログ信号の定格入力位相θR1、基準信号位相θREF、位相補正量θCR1をそれぞれ入力情報として取り込み(S1)、入力情報を基に、定格入力時のゲイン補正量GCR1と、位相補正量θCR1を算出する(S2)。この際、定格入力時のゲイン補正量GCR1は、ゲイン補正量GCR1=定格入力の振幅理論値AT1/定格入力振幅AR1かから算出される。位相補正量θCR1は、位相補正量θCR1=位相補正量θCR1-基準信号位相θREFから算出される。 Fig. 3 is a flow chart for explaining the correction process when the rated input is applied by the digital protective relay device used in the comparative example. In Fig. 3, the digital protective relay device used in the comparative example takes in the rated input amplitude A R1 of the analog signal, the theoretical amplitude value A T1 of the rated input, the gain correction amount G CR1 , the rated input phase θ R1 of the analog signal, the reference signal phase θ REF , and the phase correction amount θ CR1 as input information (S1), and calculates the gain correction amount G CR1 at the rated input and the phase correction amount θ CR1 based on the input information (S2). At this time, the gain correction amount G CR1 at the rated input is calculated from the gain correction amount G CR1 = the theoretical amplitude value A T1 of the rated input / the rated input amplitude A R1 . The phase correction amount θ CR1 is calculated from the phase correction amount θ CR1 = the phase correction amount θ CR1 - the reference signal phase θ REF .

図4に、比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理による入出力特性図を示す。図4に示すように、比較例では、定格入力時のアナログ信号を基に、ゲイン補正量GCR1と位相補正量θCR1を算出しているので、低入力振幅時に、入出力特性の誤差が大きくなることが分かる。 Fig. 4 shows the input/output characteristics after correction processing when the rated input is applied for the digital protective relay device used in the comparative example. As shown in Fig. 4, in the comparative example, the gain correction amount G CR1 and the phase correction amount θ CR1 are calculated based on the analog signal at the rated input, so it can be seen that the error in the input/output characteristics becomes large when the input amplitude is low.

図5は、本発明の実施例1に係るディジタル保護リレー装置の低入力振幅時の第1補正処理を説明するためのフローチャートである。この処理は、工場出荷時における低入力振幅時の補正処理として、補正誤差を平均化するための処理を実行するものである。 Figure 5 is a flowchart for explaining the first correction process at low input amplitude of the digital protection relay device according to the first embodiment of the present invention. This process is a correction process at low input amplitude at the time of shipment from the factory, and is a process for averaging the correction error.

図5において、例えば、図2に示す特定の入力変換器1aには、電力系統に接続される保護対象、例えば、変圧器に入力されるアナログ信号に相当する交流信号(50Hz又は60Hz)であって、その振幅値が、掃引刻み量(低入力振幅掃引刻み量ΔAL、例えば、0.1V)に従って、アナログ信号の低入力振幅最小値(性能保証の最小値、例えば、数十mV又は数十mA)から定格入力振幅値(性能保証の最大値、例えば、110V又は5A)まで複数段階で順次変化する調整のための既知の入力信号である調整用入力信号が入力される。調整用入力信号は、例えば、数十mVから110Vまで、0.1Vずつ複数段階で順次変化する信号である。なお、性能保証とは、ディジタル保護リレー装置1の性能を保証することを意味する。 In Fig. 5, for example, a specific input converter 1a shown in Fig. 2 receives an adjustment input signal, which is a known input signal for adjustment and whose amplitude value changes in multiple steps from the low input amplitude minimum value of the analog signal (minimum value for guaranteed performance, for example, several tens of mV or several tens of mA) to the rated input amplitude value (maximum value for guaranteed performance, for example, 110 V or 5 A) in accordance with a sweep increment (low input amplitude sweep increment ΔA L , for example, 0.1 V). The adjustment input signal is a signal that changes in multiple steps, for example, from several tens of mV to 110 V, in increments of 0.1 V. Note that performance assurance means guaranteeing the performance of the digital protective relay device 1.

補正演算部2dは、低入力振幅AL[i]、低入力振幅理論値ALT[i]、低入力ゲイン補正量GCL[i]、低入力位相θL[i]、基準信号位相θREF[i]、低入力位相補正量θCL[i]、低入力ゲイン平均補正量GAVL、低入力位相平均補正量θAVL、低入力振幅掃引刻み量ΔAL、定格入力振幅AR1に関する情報を対象として処理を開始する(S11)。この際、補正演算部2dは、(AR1-AL)/ΔAL=N(Nは自然数)、AL[i]=AR1、i=0、AL[0]=低入力振幅最小値として処理する。 The correction calculation unit 2d starts processing (S11) with respect to information related to the low input amplitude A L [i], low input amplitude theoretical value A LT [i], low input gain correction amount G CL [i], low input phase θ L [i], reference signal phase θ REF [i], low input phase correction amount θ CL [i], low input gain average correction amount G AVL , low input phase average correction amount θ AVL , low input amplitude sweep increment ΔA L and rated input amplitude A R1 . At this time, the correction calculation unit 2d processes as (A R1 -A L )/ΔA L =N (N is a natural number), A L [i] =A R1 , i = 0, A L [0] = low input amplitude minimum value.

補正演算部2dは、調整用入力信号が特定の入力変換器1aに入力されたことに伴って、特定の入力変換器1aに対応した特定のフーリエ変換演算部2cの各算出結果と位相基準信号用フーリエ変換演算部2cの各算出結果を取り込み、調整用入力信号の振幅値に対する低入力ゲイン補正量GCL[i]と調整用入力信号の位相に対する低入力位相補正量θCL[i]を掃引刻み量(低入力振幅掃引刻み量ΔAL)毎に算出する(S12)。この際、補正演算部2dは、低入力ゲイン補正量GCL[i]=位相基準信号20に規定された低入力振幅理論値ALT[i]/調整用入力信号の低入力振幅AL[i]として算出し、低入力位相補正量θCL[i]=調整用入力信号の低入力位相θL[i]-基準信号位相θREFとして算出する。 When an adjustment input signal is input to a specific input converter 1a, the correction calculation unit 2d receives each calculation result of the specific Fourier transform calculation unit 2c corresponding to the specific input converter 1a and each calculation result of the phase reference signal Fourier transform calculation unit 2c, and calculates a low input gain correction amount G CL [i] for the amplitude value of the adjustment input signal and a low input phase correction amount θ CL [i] for the phase of the adjustment input signal for each sweep increment (low input amplitude sweep increment ΔA L ) (S12). At this time, the correction calculation unit 2d calculates the low input gain correction amount G CL [i] = low input amplitude theoretical value A LT [i] defined in the phase reference signal 20 / low input amplitude A L [i] of the adjustment input signal, and calculates the low input phase correction amount θ CL [i] = low input phase θ L [i] of the adjustment input signal - reference signal phase θ REF .

次に、補正演算部2dは、ステップS12の算出結果を基に、低入力ゲイン平均補正量GAVLと低入力位相平均補正量θAVLを掃引刻み量(低入力振幅掃引刻み量ΔAL)毎に算出する(S13)。この際、補正演算部2dは、低入力ゲイン平均補正量GAVL=低入力ゲイン平均補正量GAVL(初期値)+低入力ゲイン補正量GCL[i]/Nとして算出し、低入力位相平均補正量θAVL=低入力位相平均補正量θAVL(初期値)+低入力位相補正量θCL[i]/Nとして算出する。 Next, the correction calculation unit 2d calculates the low input gain average correction amount G AVL and the low input phase average correction amount θ AVL for each sweep increment (low input amplitude sweep increment ΔA L ) based on the calculation result of step S12 (S13). At this time, the correction calculation unit 2d calculates the low input gain average correction amount G AVL = low input gain average correction amount G AVL (initial value) + low input gain correction amount G CL [i] / N, and calculates the low input phase average correction amount θ AVL = low input phase average correction amount θ AVL (initial value) + low input phase correction amount θ CL [i] / N.

次に、補正演算部2dは、i=i+1とする処理を実行し(S14)、この後、iがNよりも小さいか或いはNと等しいか否かを判定し(S15)、iがNよりも小さいか或いはNと等しいときには、ステップS12の処理に移行し、ステップS12~ステップS15の処理を繰り返し、iがNよりも大きくなったときには、ステップS13の処理結果を補正値記録用不揮発性メモリ1gに格納し(S16)、その後、このルーチンでの処理を終了する。 Then, the correction calculation unit 2d executes the process of setting i = i + 1 (S14), and then judges whether i is smaller than N or equal to N (S15). If i is smaller than N or equal to N, the process proceeds to step S12 and the processes of steps S12 to S15 are repeated. If i is greater than N, the process result of step S13 is stored in the non-volatile memory 1g for recording correction values (S16), and then the process of this routine ends.

上記処理により、補正演算部2dは、位相基準信号に対して規定された、掃引刻み量毎の振幅理論値の平均値と、特定のフーリエ変換演算部2cの算出結果のうち調整用入力信号の振幅値であって、掃引刻み量毎の振幅値の平均値との比からゲイン補正量を第1補正量として算出し、特定のフーリエ変換演算部2cの算出結果のうち調整用入力信号の位相であって、掃引刻み量毎の位相の平均値と位相基準信号の位相との差分から位相補正量を第2補正量として算出する。 By the above process, the correction calculation unit 2d calculates a gain correction amount as a first correction amount from the ratio between the average value of the amplitude theoretical value for each sweep increment specified for the phase reference signal and the amplitude value of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit 2c, which is the average value of the amplitude value for each sweep increment, and calculates a phase correction amount as a second correction amount from the phase of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit 2c, which is the difference between the average value of the phase for each sweep increment and the phase of the phase reference signal.

本実施例によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差を平均化して補正することができ、結果として、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差が平均化されて補正されたゲイン補正量及び位相補正量を得ることができる。 According to this embodiment, regardless of whether the amplitude value of the analog signal input from the power system is anywhere between the minimum and maximum values of the performance guarantee, the error in the input/output characteristics of the input converter can be averaged and corrected across the minimum to maximum signal range, and as a result, it is possible to obtain a gain correction amount and a phase correction amount in which the error in the input/output characteristics of the input converter is averaged and corrected across the minimum to maximum signal range.

図6Aは、本発明の実施例2に係るディジタル保護リレー装置の低入力振幅時の第2補正処理を説明するためのフローチャートである。この処理は、工場出荷時における低入力振幅時の補正処理として、補正誤差を最小二乗法の直線近似で算出するものである。なお、実施例2におけるディジタル保護リレー装置のハードウェアとソフトウェアの構成は、実施例1と同様である。 Figure 6A is a flowchart for explaining the second correction process at low input amplitude of the digital protection relay device according to the second embodiment of the present invention. This process is a correction process at low input amplitude at the time of shipment from the factory, and calculates the correction error by linear approximation using the least squares method. Note that the hardware and software configurations of the digital protection relay device in the second embodiment are the same as those in the first embodiment.

図6Aにおいて、例えば、図2に示す特定の入力変換器1aには、実施例1の場合と同様に、数十mVから110Vまで、0.1Vずつ複数段階で順次変化する調整用入力信号が入力される。 In FIG. 6A, for example, a specific input converter 1a shown in FIG. 2 receives an adjustment input signal that changes in multiple steps of 0.1 V from several tens of mV to 110 V, as in the case of Example 1.

補正演算部2dは、低入力振幅AL[i]、低入力振幅理論値ALT[i]、低入力ゲイン補正量GCL[i]、低入力位相θL[i]、基準信号位相θREF[i]、低入力位相補正量θCL[i]、低入力ゲイン補正量計算値GLcalc、低入力位相補正量計算値θLcalc、低入力振幅掃引刻み量ΔAL、定格入力振幅AR1に関する情報を対象として処理を開始する(S21)。この際、補正演算部2dは、(AR1-AL)/ΔAL=N(Nは自然数)、AL[i]=AR1、i=0、AL[0]=低入力振幅最小値として処理する(S21)。 The correction calculation unit 2d starts processing on information related to the low input amplitude A L [i], the low input amplitude theoretical value A LT [i], the low input gain correction amount G CL [i], the low input phase θ L [i], the reference signal phase θ REF [i], the low input phase correction amount θ CL [i], the low input gain correction amount calculated value G Lcalc , the low input phase correction amount calculated value θ Lcalc , the low input amplitude sweep increment ΔA L , and the rated input amplitude A R1 (S21). At this time, the correction calculation unit 2d processes as (A R1 -A L )/ΔA L =N (N is a natural number), A L [i] =A R1 , i = 0, and A L [0] = the low input amplitude minimum value (S21).

次に、補正演算部2dは、位相基準信号20に規定された低入力振幅理論値ALT[i]と調整用入力信号の低入力振幅AL[i]とから低入力ゲイン補正量GCL[i]を算出すると共に、調整用入力信号の低入力位相θL[i]と位相基準信号20の基準信号位相θREFとから低入力位相補正量θCL[i]を算出する(S22)。この際、補正演算部2dは、低入力ゲイン補正量GCL[i]=低入力振幅理論値ALT[i]/低入力振幅AL[i]として算出し、低入力位相補正量θCL[i]=低入力位相θL[i]-基準信号位相θREFとして算出する。 Next, the correction calculation unit 2d calculates a low input gain correction amount G CL [i] from the low input amplitude theoretical value A LT [i] defined in the phase reference signal 20 and the low input amplitude A L [i] of the adjustment input signal, and also calculates a low input phase correction amount θ CL [i] from the low input phase θ L [i] of the adjustment input signal and the reference signal phase θ REF of the phase reference signal 20 (S22). At this time, the correction calculation unit 2d calculates the low input gain correction amount G CL [i] = low input amplitude theoretical value A LT [i] / low input amplitude A L [i], and calculates the low input phase correction amount θ CL [i] = low input phase θ L [i] - reference signal phase θ REF .

次に、補正演算部2dは、i=i+1とする処理を実行し(S23)、この後、iがNよりも小さいか或いはNと等しいか否かを判定し(S24)、iがNよりも小さいか或いはNと等しいときには、ステップS22の処理に移行し、ステップS22~ステップS24の処理を繰り返し、iがNよりも大きくなったときには、i=0として、ループ回数iを再度初期化する(S25)。 Then, the correction calculation unit 2d executes the process of setting i = i + 1 (S23), and then judges whether i is smaller than N or equal to N (S24). If i is smaller than N or equal to N, the process proceeds to step S22, and the processes of steps S22 to S24 are repeated. If i becomes larger than N, the loop count i is reinitialized as i = 0 (S25).

ステップS22からステップ24の処理により、補正演算部2dは、位相基準信号20の低入力振幅理論値ALT[i]と調整用入力信号の低入力振幅AL[i]とから低入力ゲイン補正量GCL[i]を掃引刻み量(低入力振幅掃引刻み量ΔAL)毎に算出すると共に、調整用入力信号の低入力位相θL[i]と位相基準信号20の基準信号位相θREFとから低入力位相補正量θCL[i]を掃引刻み量(低入力振幅掃引刻み量ΔAL)毎に算出する。 By the processing of steps S22 to S24, the correction calculation unit 2d calculates a low input gain correction amount G CL [i] for each sweep increment (low input amplitude sweep increment ΔA L ) from the low input amplitude theoretical value A LT [i] of the phase reference signal 20 and the low input amplitude A L [i] of the adjustment input signal, and calculates a low input phase correction amount θ CL [i] for each sweep increment (low input amplitude sweep increment ΔA L ) from the low input phase θ L [i] of the adjustment input signal and the reference signal phase θ REF of the phase reference signal 20.

次に、補正演算部2dは、ステップS22~S24の算出結果を基に、ゲイン補正および位相補正の近似直線を最小二乗法の直線近似の係数として、ゲイン補正近似直線算出係数Yg、XgXgsq、XYg及び位相補正近似直線係数Yp、Xp、Xpsq、XYpを算出する(S26)。この際、補正演算部2dは、ゲイン補正近似直線算出係数Xg=Xg(初期値)+低入力振幅AL[i]として算出し、ゲイン補正近似直線算出係数Yg=Yg(初期値)+低入力ゲイン補正量GCL[i]として算出し、ゲイン補正近似直線算出係数Xgsq=Xgsq(初期値)+低入力振幅AL[i]×低入力振幅AL[i]として算出し、ゲイン補正近似直線算出係数XYg=XYg(初期値)+低入力振幅AL[i]×低入力ゲイン補正量GCL[i]として算出する。また、補正演算部2dは、位相補正近似直線係数Xp=Xp(初期値)+低入力振幅AL[i]として算出し、位相補正近似直線係数Yp=Yp(初期値)+低入力位相補正量θCL[i]として算出し、位相補正近似直線係数Xpsq=Xpsq(初期値)+低入力振幅AL[i]×低入力振幅AL[i]として算出し、位相補正近似直線係数XYp=XYp(初期値)+低入力振幅AL[i]×低入力ゲイン補正量GCL[i]として算出する。 Next, the correction calculation unit 2d calculates gain correction approximate line calculation coefficients Yg, Xg , Xgsq, XYg and phase correction approximate line coefficients Yp, Xp, Xpsq, XYp using the approximate lines of gain correction and phase correction as coefficients of linear approximation by the least squares method based on the calculation results of steps S22 to S24 (S26). At this time, the correction calculation unit 2d calculates the gain correction approximate line calculation coefficient Xg = Xg (initial value) + low input amplitude A L [i], calculates the gain correction approximate line calculation coefficient Yg = Yg (initial value) + low input gain correction amount G CL [i], calculates the gain correction approximate line calculation coefficient Xgsq = Xgsq (initial value) + low input amplitude A L [i] × low input amplitude A L [i], and calculates the gain correction approximate line calculation coefficient XYg = XYg (initial value) + low input amplitude A L [i] × low input gain correction amount G CL [i]. In addition, the correction calculation unit 2d calculates the phase correction approximate straight-line coefficient Xp as Xp (initial value) + low input amplitude A L [i], the phase correction approximate straight-line coefficient Yp as Yp (initial value) + low input phase correction amount θ CL [i], the phase correction approximate straight-line coefficient Xpsq as Xpsq (initial value) + low input amplitude A L [i] × low input amplitude A L [i], and the phase correction approximate straight-line coefficient XYp as XYp (initial value) + low input amplitude A L [i] × low input gain correction amount G CL [i].

次に、補正演算部2dは、i=i+1とする処理を実行し(S27)、この後、iがNよりも小さいか或いはNと等しいか否かを判定し(S28)、iがNよりも小さいか或いはNと等しいときには、ステップS26の処理に移行し、ステップS26~ステップS28の処理を繰り返し、iがNよりも大きくなったときには、ステップS29の処理に移行する。 Then, the correction calculation unit 2d executes the process of setting i = i + 1 (S27), and then judges whether i is smaller than N or equal to N (S28). If i is smaller than N or equal to N, the process proceeds to step S26 and repeats the processes of steps S26 to S28. If i is greater than N, the process proceeds to step S29.

次に、補正演算部2dは、ステップS26~S28の算出結果を基に、低入力振幅ALにおけるゲイン補正近似直線の傾きaGと切片bG、及び位相補正近似直線の傾きaθと切片bθを算出し、算出結果(ゲイン補正近似直線式)から低入力ゲイン補正量計算値GLcalcを算出し、算出結果(位相補正近似式)から低入力位相補正量計算値θLcalcを算出し(S29)、その後、このルーチンでの処理を終了する。 Next, the correction calculation unit 2d calculates the slope aG and intercept bG of the gain correction approximate line at the low input amplitude A L , and the slope and intercept of the phase correction approximate line based on the calculation results of steps S26 to S28, calculates a low input gain correction amount calculation value G Lcalc from the calculation result (gain correction approximate line equation), and calculates a low input phase correction amount calculation value θ Lcalc from the calculation result (phase correction approximate equation) (S29), and then terminates the processing of this routine.

この際、補正演算部2dは、ゲイン補正近似直線の傾きaG=(N×XYg-Xg×Yg)/(N×Xgsq-Xg×Xg)として算出し、ゲイン補正近似直線の切片bG=(Yg×Xgsq-Xg×XYg)/(N×Xgsq-Xg×Xg)として算出する。また、補正演算部2dは、位相補正近似直線の傾きaθ=(N×XYp-Xp×Yp)/(N×Xgsq-Xg×Xp)として算出し、位相補正近似直線の切片bθ=(Yp×Xpsq-Xp×XYp)/(N×Xpsq-Xg×Xp)として算出する。 At this time, the correction calculation unit 2d calculates the slope aG of the gain correction approximate line as (N×XYg-Xg×Yg)/(N×Xgsq-Xg×Xg), calculates the intercept bG of the gain correction approximate line as (Yg×Xgsq-Xg×XYg)/(N×Xgsq-Xg×Xg), and calculates the slope of the phase correction approximate line as (N×XYp-Xp×Yp)/(N×Xgsq-Xg×Xp), and calculates the intercept of the phase correction approximate line as (Yp×Xpsq-Xp×XYp)/(N×Xpsq-Xg×Xp).

さらに、補正演算部2dは、低入力ゲイン補正量計算値GLcalc=ゲイン補正近似直線の傾きaG×低入力振幅AL+ゲイン補正近似直線の切片bGとして算出し、低入力位相補正量計算値θLcalc=位相補正近似直線の傾きaθ×低入力振幅AL+位相補正近似直線の切片bθとして算出し、算出した低入力ゲイン補正量計算値GLcalcを第1補正量として、低入力位相補正量計算値θLcalcを第2補正量としてそれぞれ補正値記録用不揮発性メモリ1gに格納する。 Furthermore, the correction calculation unit 2d calculates the low input gain correction amount calculated value G Lcalc as = slope a G of the gain correction approximate line × low input amplitude A L + intercept b G of the gain correction approximate line, and calculates the low input phase correction amount calculated value θ Lcalc as = slope a θ of the phase correction approximate line × low input amplitude A L + intercept b θ of the phase correction approximate line, and stores the calculated low input gain correction amount calculated value G Lcalc as the first correction amount and the low input phase correction amount calculated value θ Lcalc as the second correction amount in the correction value recording non-volatile memory 1g.

図6Bは、本発明の実施例2に係るディジタル保護リレー装置の低入力振幅時の第2補正処理結果を適用した処理を説明するためのフローチャートである。 Figure 6B is a flowchart for explaining the process of applying the second correction process result at low input amplitude in the digital protection relay device according to the second embodiment of the present invention.

図6Bにおいて、例えば、各入力変換器1aには、アナログ信号が入力される。補正演算部2dは、アナログ信号の入力振幅Ain、アナログ信号の入力位相θin、アナログ信号の定格振幅AR、アナログ信号の低入力振幅AL、アナログ信号の定格ゲイン補正量GCR1、アナログ信号の定格位相補正量θCR1に関する情報を入力すると共に、ステップS29で算出した低入力ゲイン補正量計算値GLcalc及び低入力位相補正量計算値θLcalcに関する情報を入力し、入力した情報を基に、定格入力振幅ARと低入力振幅ALとの中間振幅値AMID=(AR+AL)/2、補正後振幅Aout、補正後位相θoutを算出する処理を開始する(S31)。 6B, for example, an analog signal is input to each input converter 1a. The correction calculation unit 2d inputs information on the input amplitude A in of the analog signal, the input phase θ in of the analog signal, the rated amplitude A R of the analog signal, the low input amplitude A L of the analog signal, the rated gain correction amount G CR1 of the analog signal, and the rated phase correction amount θ CR1 of the analog signal, as well as information on the low input gain correction amount calculation value G Lcalc and the low input phase correction amount calculation value θ Lcalc calculated in step S29, and starts a process of calculating an intermediate amplitude value A MID =(A R +A L )/2 between the rated input amplitude A R and the low input amplitude A L , the corrected amplitude A out , and the corrected phase θ out based on the input information (S31).

次に、補正演算部2dは、アナログ信号の定格入力振幅ARとアナログ信号の低入力振幅ALとの中間振幅値AMID=(AR+AL)/2を算出した場合、入力振幅Ainが中間振幅値AMIDよりも大きいな否かを判定し(S32)、入力振幅Ainが中間振幅値AMIDよりも大きいと判定した場合、補正後振幅Aout及び補正後位相θoutを算出し(S33)、その後、このルーチンでの処理を終了する。この際、補正演算部2dは、補正後振幅Aout=入力振幅Ain×定格ゲイン補正量GCR1として算出し、補正後位相θout=入力位相θin×定格位相補正量θCR1として算出する。 Next, when the correction calculation unit 2d calculates the intermediate amplitude value A MID = (A R + A L ) / 2 between the rated input amplitude A R of the analog signal and the low input amplitude A L of the analog signal, it judges whether the input amplitude A in is larger than the intermediate amplitude value A MID (S32), and when it judges that the input amplitude A in is larger than the intermediate amplitude value A MID , it calculates the corrected amplitude A out and the corrected phase θ out (S33), and then ends the processing of this routine. At this time, the correction calculation unit 2d calculates the corrected amplitude A out = input amplitude A in × rated gain correction amount G CR1 , and the corrected phase θ out = input phase θ in × rated phase correction amount θ CR1 .

補正演算部2dは、入力振幅Ainが中間振幅値AMIDよりも大きいことを条件に、アナログ信号の入力振幅Ainと定格ゲイン補正量量GCR1とから補正後振幅Aout(第1補正後振幅)を算出すると共に、アナログ信号の入力位相θinと定格位相補正量θCR1とから補正後位相θout(第1補正後位相)を算出し、算出した第1補正後振幅を基にフーリエ変換演算部2cの算出によるアナログ信号の振幅値を補正し、算出した第1補正後位相を基にフーリエ変換演算部2cの算出によるアナログ信号の位相を補正する。 The correction calculation unit 2d calculates a corrected amplitude A out (first corrected amplitude ) from the input amplitude A in of the analog signal and the rated gain correction amount G CR1 , and calculates a corrected phase θ out (first corrected phase) from the input phase θ in of the analog signal and the rated phase correction amount θ CR1, provided that the input amplitude A in is greater than the intermediate amplitude value A MID, corrects the amplitude value of the analog signal calculated by the Fourier transform calculation unit 2c based on the calculated first corrected amplitude, and corrects the phase of the analog signal calculated by the Fourier transform calculation unit 2c based on the calculated first corrected phase.

一方、ステップS32で、入力振幅Ainが中間振幅値AMIDよりも小さいと判定した場合、補正演算部2dは、入力振幅Ainが、0≦Ain<AMIDの条件を満たすか否かを判定する(S34)。入力振幅Ainが、0と中間振幅値AMIDとの間に存在すると判定した場合、補正後振幅Aout及び補正後位相θoutを算出し(S35)、その後、このルーチンでの処理を終了する。この際、補正演算部2dは、補正後振幅Aout=入力振幅Ain×低入力ゲイン補正量計算値GLcalcとして算出し、補正後位相θout=入力位相θin×低入力位相補正量計算値θLcalcとして算出する。 On the other hand, if it is determined in step S32 that the input amplitude Ain is smaller than the intermediate amplitude value A MID , the correction calculation unit 2d determines whether the input amplitude Ain satisfies the condition 0≦ Ain <A MID (S34). If it is determined that the input amplitude Ain is between 0 and the intermediate amplitude value A MID , the correction calculation unit 2d calculates the corrected amplitude Aout and the corrected phase θout (S35), and then ends the processing in this routine. At this time, the correction calculation unit 2d calculates the corrected amplitude Aout = input amplitude Ain × low input gain correction amount calculated value GLcalc , and the corrected phase θout = input phase θin × low input phase correction amount calculated value θLcalc .

補正演算部2dは、アナログ信号の入力振幅Ainが、0≦Ain<AMIDの範囲にあることを条件に、アナログ信号の入力振幅Ainと低入力ゲイン補正量計算値GLcalcとから補正後振幅Aout(第2補正後振幅)を算出すると共に、アナログ信号の入力位相θinと低入力位相補正量計算値θLcalcとから補正後位相θout(第2補正後位相)を算出し、算出した第2補正後振幅を基にフーリエ変換演算部2cの算出によるアナログ信号の振幅値を補正し、算出した第2補正後位相を基にフーリエ変換演算部2cの算出によるアナログ信号の位相を補正する。 The correction calculation unit 2d calculates a corrected amplitude A out ( second corrected amplitude ) from the input amplitude A in of the analog signal and the low input gain correction amount calculation value G Lcalc , and calculates a corrected phase θ out (second corrected phase) from the input phase θ in of the analog signal and the low input phase correction amount calculation value θ Lcalc , provided that the input amplitude A in of the analog signal is in the range of 0≦A in <A MID, and corrects the amplitude value of the analog signal calculated by the Fourier transform calculation unit 2c based on the calculated second corrected amplitude, and corrects the phase of the analog signal calculated by the Fourier transform calculation unit 2c based on the calculated second corrected phase.

また、補正演算部2dは、ステップS34で、入力振幅Ainが、0≦Ain<AMIDの条件を満たしていないと判定した場合、振幅値異常を検出し(S36)、その後、このルーチンでの処理を終了する。 Furthermore, if the correction calculation unit 2d determines in step S34 that the input amplitude Ain does not satisfy the condition 0≦ Ain < AMID , it detects an abnormality in the amplitude value (S36), and then terminates the processing in this routine.

図7に、本発明の実施例2に係るディジタル保護リレー装置の低入振幅時の第2補正処理による入出力特性図を示す。本実施例では、低入力振幅時に、補正誤差を最小二乗法の直線近似で算出したもので補正しているので、図7に示すように、低入力振幅時の誤差が、図4に示す比較例のものよりも小さい特性を示していることが分かる。 Figure 7 shows the input/output characteristics of the digital protection relay device according to the second embodiment of the present invention when the input amplitude is low, using the second correction process. In this embodiment, when the input amplitude is low, the correction error is calculated using a linear approximation based on the least squares method, and as shown in Figure 7, it can be seen that the error when the input amplitude is low is smaller than that of the comparative example shown in Figure 4.

本実施例によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差を最小二乗法の直線近似で算出したもので補正することができ、結果として、最小二乗法の直線近似で補正されたゲイン補正量及び位相補正量を得ることができる。また、本実施例によれば、入力振幅Ainが、0と中間振幅値AMIDとの間に存在する場合と、入力振幅Ainが中間振幅値AMIDよりも大きい場合とに分けて、電力系統から入力されるアナログ信号の振幅値を補正することができる。 According to this embodiment, regardless of whether the amplitude value of the analog signal input from the power system is anywhere between the minimum value and the maximum value of the performance guarantee, the error of the input/output characteristics of the input converter over the signal range from the minimum value to the maximum value can be corrected by the calculation of the linear approximation by the least squares method, and as a result, it is possible to obtain the gain correction amount and the phase correction amount corrected by the linear approximation by the least squares method. Also, according to this embodiment, the amplitude value of the analog signal input from the power system can be corrected by dividing into a case where the input amplitude Ain is between 0 and the intermediate amplitude value A MID and a case where the input amplitude Ain is larger than the intermediate amplitude value A MID .

図8Aは、本発明の実施例3に係るディジタル保護リレー装置の第3補正処理を説明するためのフローチャートである。この処理は、本発明に係るディジタル保護リレー装置の性能を保証する最小の入力振幅から最大振幅であるフルスケール入力振幅まで変化する調整のための既知の入力信号(調整用入力信号)を掃引して入力し、入力した調整用入力信号の入力振幅に対応したゲイン補正値と位相補正値のルックアップテーブルを作成するものである。なお、実施例3におけるディジタル保護リレー装置のハードウェアとソフトウェアの構成は、実施例1と同様である。 Figure 8A is a flowchart for explaining the third correction process of the digital protection relay device according to the third embodiment of the present invention. This process involves sweeping and inputting a known input signal (adjustment input signal) for adjustment, which varies from the minimum input amplitude that guarantees the performance of the digital protection relay device according to the present invention to the full-scale input amplitude, which is the maximum amplitude, and creating a lookup table of gain correction values and phase correction values corresponding to the input amplitude of the input adjustment input signal. Note that the hardware and software configurations of the digital protection relay device in the third embodiment are the same as those in the first embodiment.

図8Aにおいて、例えば、図2に示す特定の入力変換器1aには、実施例1の場合と同様に、数十mVから110Vまで、0.1Vずつ複数段階で順次変化する調整用入力信号が入力される。 In FIG. 8A, for example, an adjustment input signal that changes sequentially in multiple steps of 0.1 V from several tens of mV to 110 V is input to the specific input converter 1a shown in FIG. 2, as in the case of Example 1.

補正演算部2dは、調整用入力信号の入力振幅A[i]、位相基準信号20に規定された入力振幅理論値AT[i]、入力ゲイン補正量GC[i]、調整用入力信号の入力位相θ[i]、位相基準信号20の基準信号位相θREF[i]、入力位相補正量θC[i]、調整用入力信号のフルスケール入力振幅AFSに関する情報を対象として処理を開始し、入力振幅掃引刻み量ΔA、(AFS-A[0])/ΔA=N(Nは自然数)、A[N]=AFS、i=0、A[0]=低入力振幅最小値として初期化する処理を実行する(S41)。 The correction calculation unit 2d starts processing on information related to the input amplitude A[i] of the adjustment input signal, the input amplitude theoretical value A T [i] defined in the phase reference signal 20, the input gain correction amount G C [i], the input phase θ[i] of the adjustment input signal, the reference signal phase θ REF [i] of the phase reference signal 20, the input phase correction amount θ C [i], and the full-scale input amplitude A FS of the adjustment input signal, and executes processing to initialize the input amplitude sweep increment ΔA as (A FS -A[0])/ΔA=N (N is a natural number), A[N]=A FS , i=0, and A[0]=low input amplitude minimum value (S41).

次に、補正演算部2dは、各フーリエ変換演算部2cの各算出結果を基に、調整用入力信号の入力ゲイン補正量GC[i]及び調整用入力信号の入力位相補正量θC[i]を算出する(S42)。この際、補正演算部2dは、入力ゲイン補正量GC[i]=位相基準信号20に規定された入力振幅理論値AT[i]/調整用入力信号の入力振幅A[i]として算出し、入力位相補正量θC[i]=調整用入力信号の入力位相θ[i]-位相基準信号20の基準信号位相θREFとして算出する。 Next, the correction calculation unit 2d calculates the input gain correction amount G C [i] of the adjustment input signal and the input phase correction amount θ C [i] of the adjustment input signal based on the calculation results of each Fourier transform calculation unit 2c (S42). At this time, the correction calculation unit 2d calculates the input gain correction amount G C [i] = the input amplitude theoretical value A T [i] defined in the phase reference signal 20 / the input amplitude A[i] of the adjustment input signal, and calculates the input phase correction amount θ C [i] = the input phase θ[i] of the adjustment input signal - the reference signal phase θ REF of the phase reference signal 20.

次に、補正演算部2dは、入力振幅A[i]に対応した入力ゲイン補正量GC[i]を出力するゲイン補正ルックアップテーブルと入力振幅A[i]に対応した入力位相補正量θC[i]を出力する位相補正ルックアップテーブルを記録する処理として、入力振幅A[i]に対応した入力ゲイン補正量GC[i]を第1補正量としてゲイン補正ルックアップテーブルGLLUTに記録し、入力振幅A[i]に対応した入力位相補正量θC[i]を第2補正量として位相ルックアップテーブルPLUTに記録する(S44)。なお、ゲイン補正ルックアップテーブルGLLUT及び位相ルックアップテーブルPLUTは、補正値記録用不揮発性メモリ1gに格納される。 Next, the correction calculation unit 2d records the input gain correction amount G C [i] corresponding to the input amplitude A[i] in the gain correction lookup table GLLUT as a first correction amount, and records the input phase correction amount θ C [i] corresponding to the input amplitude A[i] in the phase lookup table PLUT as a second correction amount (S44), as a process of recording a gain correction lookup table that outputs an input gain correction amount G C [i] corresponding to the input amplitude A[i] and a phase correction lookup table that outputs an input phase correction amount θ C [i] corresponding to the input amplitude A[i]. Note that the gain correction lookup table GLLUT and the phase lookup table PLUT are stored in the correction value recording nonvolatile memory 1g.

次に、補正演算部2dは、i=i+1とする処理を実行し(S44)、この後、iがNよりも小さいか或いはNと等しいか否かを判定し(S45)、iがNよりも小さいか或いはNと等しいときには、ステップS42の処理に移行し、ステップS42~ステップS45の処理を繰り返し、iがNよりも大きくなったときには、このルーチンでの処理を終了する。 Then, the correction calculation unit 2d executes the process of setting i = i + 1 (S44), and then judges whether i is smaller than N or equal to N (S45). If i is smaller than N or equal to N, the process proceeds to step S42, and the processes of steps S42 to S45 are repeated. If i becomes larger than N, the process of this routine ends.

補正演算部2dは、ステップS42~S45の処理により、位相基準信号20に対して規定された、掃引刻み量毎の振幅理論値と、フーリエ変換演算部2cの各算出結果のうち調整用入力信号の振幅値であって、掃引刻み量(入力振幅掃引刻み量ΔA)毎の振幅値との比からゲイン補正量として、各掃引刻み量に対応した入力ゲイン補正量を算出し、算出した各掃引刻み量に対応した入力ゲイン補正量を第1補正量としてゲイン補正ルックアップテーブルGLUTに記録し、フーリエ変換演算部2cの各算出結果のうち調整用入力信号の位相であって、掃引刻み量毎の位相と位相基準信号の位相との差分から位相補正量として、各掃引刻み量に対応した入力位相補正量を算出し、算出した各掃引刻み量に対応した入力位相補正量を第2補正量として位相ルックアップテーブルPLUTに記録する。 The correction calculation unit 2d calculates an input gain correction amount corresponding to each sweep increment as a gain correction amount from the ratio between the amplitude theoretical value for each sweep increment specified for the phase reference signal 20 and the amplitude value for each sweep increment (input amplitude sweep increment ΔA) of the adjustment input signal among the calculation results of the Fourier transform calculation unit 2c, and records the calculated input gain correction amount corresponding to each sweep increment as a first correction amount in the gain correction lookup table GLUT, and calculates an input phase correction amount corresponding to each sweep increment as a phase correction amount from the difference between the phase for each sweep increment and the phase of the phase reference signal among the calculation results of the Fourier transform calculation unit 2c, and records the calculated input phase correction amount corresponding to each sweep increment as a second correction amount in the phase lookup table PLUT.

図8Bは、本発明の実施例3に係るディジタル保護リレー装置の第3補正処理の結果を適用するための処理を説明するためのフローチャートである。 Figure 8B is a flowchart for explaining the process for applying the results of the third correction process of the digital protection relay device according to the third embodiment of the present invention.

図8Bにおいて、例えば、各入力変換器1aには、アナログ信号が入力される。補正演算部2dは、アナログ信号の入力振幅Ain、アナログ信号の入力位相θin、ゲイン補正ルックアップテーブルGLUT、位相ルックアップテーブルPLUT、ルックアップテーブル入力A[i]、入力ゲイン補正量GC[i]、入力位相補正量θC[i]、補正後振幅Aout、補正後位相θoutに関する情報を対象として処理を開始する(S51)。 8B , for example, an analog signal is input to each input converter 1a. The correction calculation unit 2d starts processing on information relating to the input amplitude A in of the analog signal, the input phase θ in of the analog signal, the gain correction lookup table GLUT, the phase lookup table PLUT, the lookup table input A[i], the input gain correction amount G C [i], the input phase correction amount θ C [i], the corrected amplitude A out , and the corrected phase θ out (S51).

補正演算部2dは、各フーリエ変換演算部2cの各算出結果を示す情報を入力し、入力した情報のうち、アナログ信号の入力振幅Ainを基にルックアップテーブル入力A[i]を算出する(S52)。 The correction calculation unit 2d receives information indicating the calculation results of each of the Fourier transform calculation units 2c, and calculates the look-up table input A[i] based on the input amplitude Ain of the analog signal from the received information (S52).

次に、補正演算部2dは、ゲイン補正ルックアップテーブルGLUTから入力ゲイン補正量GC[i]を出力し、位相ルックアップテーブルPLUTから入力位相補正量θC[i]を出力する(S53)。 Next, the correction calculation unit 2d outputs the input gain correction amount G C [i] from the gain correction lookup table GLUT, and outputs the input phase correction amount θ C [i] from the phase lookup table PLUT (S53).

次に、補正演算部2dは、ステップS51で入力した情報及びステップS53で出力した情報を基に、補正後振幅Aout及び補正後位相θoutを算出し、その後、このルーチンでの処理を終了する。この際、補正演算部2dは、補正後振幅Aout=入力振幅Ain×入力ゲイン補正量GC[i]として算出し、補正後位相θout=入力位相θin-入力位相補正量θC[i]として算出する。 Next, the correction calculation unit 2d calculates the corrected amplitude Aout and the corrected phase θout based on the information input in step S51 and the information output in step S53, and then ends the processing of this routine. At this time, the correction calculation unit 2d calculates the corrected amplitude Aout = input amplitude Ain × input gain correction amount G C [i], and calculates the corrected phase θout = input phase θin - input phase correction amount θ C [i].

補正演算部2dは、各入力変換器1aに掃引刻み量(入力振幅掃引刻み量ΔA)のいずれかを振幅値に含むアナログ信号が入力された場合、アナログ信号の振幅値で特定される掃引刻み量に対応した入力ゲイン補正量をゲイン補正ルックアップテーブルGLUTから抽出し、抽出した入力ゲイン補正量を基にフーリエ変換演算部2cの算出によるアナログ信号の振幅値を補正し、アナログ信号の振幅値で特定される掃引刻み量に対応した入力位相補正量を位相ルックアップテーブルPLUTから抽出し、抽出した入力位相補正量を基にフーリエ変換演算部2cの算出によるアナログ信号の位相を補正する。 When an analog signal whose amplitude value includes one of the sweep increments (input amplitude sweep increment ΔA) is input to each input converter 1a, the correction calculation unit 2d extracts an input gain correction amount corresponding to the sweep increment specified by the amplitude value of the analog signal from the gain correction lookup table GLUT, corrects the amplitude value of the analog signal calculated by the Fourier transform calculation unit 2c based on the extracted input gain correction amount, extracts an input phase correction amount corresponding to the sweep increment specified by the amplitude value of the analog signal from the phase lookup table PLUT, and corrects the phase of the analog signal calculated by the Fourier transform calculation unit 2c based on the extracted input phase correction amount.

図9に、本発明の実施例3に係るディジタル保護リレー装置の第3補正処理による入出力特性図を示す。本実施例では、ディジタル保護リレー装置の性能を保証する最小の入力振幅から最大振幅であるフルスケール入力振幅まで変化する調整用入力信号を掃引して、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差が補正したので、図9に示すように、入出力特性は、低入力振幅時(最小入力)から定格入力振幅時(フルスケール入力)までの全ての範囲の誤差が、図4に示す比較例のものよりも小さい特性を示していることが分かる。 Figure 9 shows an input/output characteristic diagram of the third correction process of the digital protective relay device according to the third embodiment of the present invention. In this embodiment, the adjustment input signal that changes from the minimum input amplitude that guarantees the performance of the digital protective relay device to the full-scale input amplitude, which is the maximum amplitude, is swept, and the error of the input/output characteristic of the input converter is corrected over the signal range from the minimum value to the maximum value. As a result, as shown in Figure 9, the input/output characteristic shows a smaller error in the entire range from low input amplitude (minimum input) to rated input amplitude (full-scale input) than that of the comparative example shown in Figure 4.

本実施例によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差が補正されたゲイン補正量及び位相補正量を得ることができる。例えば、数十mAおよび数十mVの低い入力信号域からフルスケールの高い入力信号域までのアナログ信号が入力変換器に入力されても、低入力信号域から高入力信号域に亘って入力変換器の入出力特性の誤差が補正された入力ゲイン補正量及び入力位相補正量を得ることができ、結果として、電力系統からのアナログ信号に対するダイナミックレンジを確保したディジタル保護リレー装置を実現できる。 According to this embodiment, even if the amplitude value of the analog signal input from the power system is anywhere between the minimum and maximum values of the performance guarantee, it is possible to obtain a gain correction amount and an input phase correction amount in which the error of the input/output characteristics of the input converter is corrected across the minimum to maximum signal range. For example, even if an analog signal ranging from a low input signal range of tens of mA and tens of mV to a high input signal range of full scale is input to the input converter, it is possible to obtain an input gain correction amount and an input phase correction amount in which the error of the input/output characteristics of the input converter is corrected across the low to high input signal range. As a result, it is possible to realize a digital protection relay device that ensures a dynamic range for the analog signal from the power system.

なお、本発明は、前述した各実施例に限定されるものではなく、添付した特許請求の範囲の趣旨内における様々な変形例及び同等の構成が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに本発明は限定されない。 The present invention is not limited to the above-described embodiments, but includes various modifications and equivalent configurations within the spirit of the appended claims. For example, the above-described embodiments have been described in detail to clearly explain the present invention, and the present invention is not necessarily limited to those having all of the configurations described.

また、前述した各構成、機能等は、それらの一部又は全部を、例えば集積回路で設計する等により、ハードウェアで実現してもよく、プロセッサがそれぞれの機能を実現するプログラムを解釈し実行することにより、ソフトウェアで実現してもよい。 Furthermore, each of the configurations, functions, etc. described above may be realized in part or in whole in hardware, for example by designing them as integrated circuits, or in software, by a processor interpreting and executing a program that realizes each function.

各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ハードディスク、SSD(Solid State Drive)等の記憶装置、又は、IC(Integrated Circuit)カード、SDカード、DVD(Digital Versatile Disc)の記録媒体に格納することができる。 Information such as programs, tables, and files that realize each function can be stored in a storage device such as a memory, a hard disk, or an SSD (Solid State Drive), or in a recording medium such as an IC (Integrated Circuit) card, an SD card, or a DVD (Digital Versatile Disc).

1 ディジタル保護リレー装置、1a 入力変換器、1b アナログフィルタ、1c A/D変換器、1d ディジタルフィルタ、1e CPU、1f ワークメモリ、1g 不揮発メモリ、1h 入出力インターフェース、1i バス、2a ハードウェア、2b ソフトウェア、2c フーリエ変換演算部、2d 補正演算部、2e 保護演算部 1 Digital protection relay device, 1a Input converter, 1b Analog filter, 1c A/D converter, 1d Digital filter, 1e CPU, 1f Work memory, 1g Non-volatile memory, 1h Input/output interface, 1i Bus, 2a Hardware, 2b Software, 2c Fourier transform calculation unit, 2d Correction calculation unit, 2e Protection calculation unit

Claims (7)

電力系統に接続された保護対象からアナログ量の電気信号を示すアナログ信号を入力し、入力した前記アナログ信号のレベルを変換して出力する複数の入力変換器と、
前記各入力変換器の出力によるアナログ信号をディジタル信号に変換する複数のアナログ・ディジタル変換器と、
前記各アナログ・ディジタル変換器の出力による前記ディジタル信号に対するフーリエ変換処理を行って、前記各アナログ信号の振幅値と位相を算出する複数のフーリエ変換演算部と、
前記各フーリエ変換演算部の算出による前記振幅値を第1補正量で補正する演算と前記各フーリエ変換演算部の算出による前記位相を第2補正量で補正する演算を実行する補正演算部と、
前記補正演算部の各演算結果を基に前記保護対象に対する保護演算処理を実行する保護演算部と、
位相基準信号をディジタル信号に変換する位相基準信号用アナログ・ディジタル変換器と、
前記位相基準信号用アナログ・ディジタル変換器の出力による前記ディジタル信号に対する前記フーリエ変換処理を行って、前記位相基準信号の振幅値と位相を算出し、各算出結果を前記補正演算部に出力する位相基準信号用フーリエ変換演算部と、を備え、
前記補正演算部は、
前記アナログ信号に相当する交流信号であって、その振幅値が、掃引刻み量に従って前記アナログ信号の低入力振幅最小値から定格入力振幅値まで複数段階で順次変化する調整用入力信号が、前記複数の入力変換器のうち特定の入力変換器に入力されたことを条件に、前記複数のフーリエ変換演算部のうち前記特定の入力変換器に対応する特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値を基に前記第1補正量を算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相を基に前記第2補正量を算出することを特徴とするディジタル保護リレー装置。
A plurality of input converters that receive analog signals representing electrical signals of analog quantities from objects to be protected that are connected to the power grid, convert the levels of the received analog signals, and output the converted levels;
a plurality of analog-to-digital converters for converting analog signals output from the respective input converters into digital signals;
a plurality of Fourier transform calculation units that perform Fourier transform processing on the digital signals output from the respective analog-to-digital converters to calculate the amplitude and phase of each of the analog signals;
a correction calculation unit that executes a calculation to correct the amplitude value calculated by each of the Fourier transform calculation units with a first correction amount and a calculation to correct the phase calculated by each of the Fourier transform calculation units with a second correction amount;
a protection calculation unit that executes a protection calculation process for the protection target based on each calculation result of the correction calculation unit;
an analog-to-digital converter for a phase reference signal for converting the phase reference signal into a digital signal;
a phase reference signal Fourier transform calculation unit that performs the Fourier transform process on the digital signal output from the phase reference signal analog-to-digital converter to calculate an amplitude value and a phase of the phase reference signal and outputs each calculation result to the correction calculation unit;
The correction calculation unit is
a first correction amount calculated based on the amplitude value of the adjustment input signal among the calculation results of a specific Fourier transform calculation unit corresponding to the specific input converter among the multiple Fourier transform calculation units, and a second correction amount calculated based on the phase of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit, on the condition that an adjustment input signal, which is an AC signal corresponding to the analog signal and has an amplitude value that changes sequentially in multiple steps from a low input amplitude minimum value to a rated input amplitude value of the analog signal in accordance with a sweep increment, is input to a specific input converter among the multiple input converters.
請求項1に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された振幅理論値と前記特定のフーリエ変換演算部の算出による前記調整用入力信号の振幅値との比を示すゲイン補正量を前記第1補正量として前記掃引刻み量毎に算出し、前記特定のフーリエ変換演算部の算出による前記調整用入力信号の位相と前記位相基準信号用フーリエ変換演算部の算出による前記位相基準信号の位相との差分を示す位相補正量を前記第2補正量として前記掃引刻み量毎に算出することを特徴とするディジタル保護リレー装置。
2. The digital protection relay device according to claim 1,
The correction calculation unit is
a gain correction amount indicating a ratio between an amplitude theoretical value defined in the phase reference signal and an amplitude value of the adjustment input signal calculated by the specific Fourier transform calculation unit is calculated as the first correction amount for each sweep increment, and a phase correction amount indicating a difference between the phase of the adjustment input signal calculated by the specific Fourier transform calculation unit and the phase of the phase reference signal calculated by the phase reference signal Fourier transform calculation unit is calculated as the second correction amount for each sweep increment.
請求項1に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された振幅理論値の平均値と、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値の平均値との比を示すゲイン補正量を前記第1補正量として前記掃引刻み量毎に算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相の平均値と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す位相補正量を前記第2補正量として前記掃引刻み量毎に算出することを特徴とするディジタル保護リレー装置。
2. The digital protection relay device according to claim 1,
The correction calculation unit is
a gain correction amount indicating a ratio between an average value of an amplitude theoretical value defined for the phase reference signal and an average value of the amplitude value of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit is calculated as the first correction amount for each sweep increment, and a phase correction amount indicating a difference between an average value of the phase of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit and a phase of the phase reference signal among the calculation results of the phase reference signal Fourier transform calculation unit is calculated as the second correction amount for each sweep increment.
請求項1に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された前記掃引刻み量毎の振幅理論値と、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値であって、前記掃引刻み量毎の振幅値との比を示すゲイン補正量を前記掃引刻み量毎に算出し、算出した前記掃引刻み量毎のゲイン補正量と前記調整用入力信号の前記掃引刻み量毎の振幅値とを基に、最小二乗法の直線近似によるゲイン補正量計算値を前記第1補正量として算出し、
前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相であって、前記掃引刻み量毎の位相と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す位相補正量を前記掃引刻み量毎に算出し、算出した前記掃引刻み量毎の位相補正量と前記調整用入力信号の前記掃引刻み量毎の振幅値とを基に、前記最小二乗法の直線近似による位相補正量計算値を前記第2補正量として算出することを特徴とするディジタル保護リレー装置。
2. The digital protection relay device according to claim 1,
The correction calculation unit is
calculating, for each sweep increment, a gain correction amount indicating a ratio between an amplitude theoretical value for each sweep increment defined in the phase reference signal and an amplitude value of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit, and calculating, as the first correction amount, a gain correction amount calculated value by linear approximation using a least squares method based on the calculated gain correction amount for each sweep increment and the amplitude value of the adjustment input signal for each sweep increment;
a phase correction amount indicating a difference between a phase of the adjustment input signal among the calculation results of the specific Fourier transform calculation unit for each sweep increment and a phase of the phase reference signal among the calculation results of the phase reference signal Fourier transform calculation unit, and a phase correction amount calculated by linear approximation using the least squares method is calculated as the second correction amount based on the calculated phase correction amount for each sweep increment and an amplitude value of the adjustment input signal for each sweep increment.
請求項4に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記入力変換器に前記アナログ信号が入力された場合、前記アナログ信号の入力振幅が、前記低入力振幅最小値と前記定格入力振幅値との中間である中間振幅値より大きいことを条件に、前記アナログ信号の入力振幅と定格ゲイン補正量とから第1補正後振幅を算出すると共に、前記アナログ信号の入力位相と定格位相補正量とから第1補正後位相を算出し、算出した前記第1補正後振幅を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、算出した前記第1補正後位相を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正し、
前記アナログ信号の入力振幅が、0と前記中間振幅値との間にあることを条件に、前記アナログ信号の入力振幅と前記ゲイン補正量計算値とから第2補正後振幅を算出すると共に、前記アナログ信号の入力位相と前記位相補正量計算値とから第2補正後位相を算出し、算出した前記第2補正後振幅を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、算出した前記第2補正後位相を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正することを特徴とするディジタル保護リレー装置。
5. The digital protection relay device according to claim 4,
The correction calculation unit is
When the analog signal is input to the input converter, on condition that the input amplitude of the analog signal is greater than an intermediate amplitude value that is intermediate between the low input amplitude minimum value and the rated input amplitude value, a first post-correction amplitude is calculated from the input amplitude of the analog signal and a rated gain correction amount, and a first post-correction phase is calculated from the input phase of the analog signal and a rated phase correction amount, correcting the amplitude value of the analog signal calculated by the Fourier transform calculation unit based on the calculated first post-correction amplitude, and correcting the phase of the analog signal calculated by the Fourier transform calculation unit based on the calculated first post-correction phase,
a second corrected amplitude is calculated from the input amplitude of the analog signal and the calculated gain correction amount value, and a second corrected phase is calculated from the input phase of the analog signal and the calculated phase correction amount value, on the condition that the input amplitude of the analog signal is between 0 and the intermediate amplitude value, correcting the amplitude value of the analog signal calculated by the Fourier transform calculation unit based on the calculated second corrected amplitude, and correcting the phase of the analog signal calculated by the Fourier transform calculation unit based on the calculated second corrected phase.
請求項1に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された前記掃引刻み量毎の振幅理論値と、前記フーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値であって、前記掃引刻み量毎の振幅値との比を示す入力ゲイン補正量を前記掃引刻み量毎に算出し、算出した前記各掃引刻み量に対応した前記入力ゲイン補正量を第1補正量としてゲイン補正ルックアップテーブルに記録し、
前記フーリエ変換演算部の算出結果のうち前記調整用入力信号の位相であって、前記掃引刻み量毎の位相と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す入力位相補正量を前記掃引刻み量毎に算出し、算出した前記各掃引刻み量に対応した前記入力位相補正量を前記第2補正量として位相ルックアップテーブルに記録することを特徴とすることを特徴とするディジタル保護リレー装置。
2. The digital protection relay device according to claim 1,
The correction calculation unit is
calculating, for each of the sweep increments, an input gain correction amount indicating a ratio between an amplitude theoretical value for each of the sweep increments defined in the phase reference signal and an amplitude value for each of the sweep increments which is an amplitude value of the adjustment input signal among the calculation results of the Fourier transform calculation unit, and recording the calculated input gain correction amount corresponding to each of the sweep increments in a gain correction lookup table as a first correction amount;
a phase lookup table for recording the calculated input phase correction amount corresponding to each sweep increment as the second correction amount, the phase correction amount being a phase of the adjustment input signal among the calculation results of the Fourier transform calculation unit, the phase correction amount indicating a difference between the phase of the adjustment input signal for each sweep increment and the phase of the phase reference signal among the calculation results of the phase reference signal Fourier transform calculation unit, and
請求項6に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記入力変換器に前記掃引刻み量のいずれかを振幅値に含む前記アナログ信号が入力された場合、前記アナログ信号の振幅値で特定される前記掃引刻み量に対応した入力ゲイン補正量を前記ゲイン補正ルックアップテーブルから抽出し、抽出した前記入力ゲイン補正量を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、
前記アナログ信号の振幅値で特定される前記掃引刻み量に対応した入力位相補正量を前記位相ルックアップテーブルから抽出し、抽出した前記入力位相補正量を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正することを特徴とするディジタル保護リレー装置。
7. The digital protection relay device according to claim 6,
The correction calculation unit is
when the analog signal whose amplitude value includes any one of the sweep increments is input to the input converter, an input gain correction amount corresponding to the sweep increment specified by the amplitude value of the analog signal is extracted from the gain correction lookup table, and the amplitude value of the analog signal calculated by the Fourier transform calculation unit is corrected based on the extracted input gain correction amount;
an input phase correction amount corresponding to the sweep increment specified by the amplitude value of the analog signal is extracted from the phase lookup table, and the phase of the analog signal calculated by the Fourier transform calculation unit is corrected based on the extracted input phase correction amount.
JP2021145295A 2021-09-07 2021-09-07 Digital protection relay device Active JP7624367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021145295A JP7624367B2 (en) 2021-09-07 2021-09-07 Digital protection relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021145295A JP7624367B2 (en) 2021-09-07 2021-09-07 Digital protection relay device

Publications (2)

Publication Number Publication Date
JP2023038522A JP2023038522A (en) 2023-03-17
JP7624367B2 true JP7624367B2 (en) 2025-01-30

Family

ID=85514857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021145295A Active JP7624367B2 (en) 2021-09-07 2021-09-07 Digital protection relay device

Country Status (1)

Country Link
JP (1) JP7624367B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011353A1 (en) 2001-07-06 2003-01-16 Whitehead David E. System and method for calibration of data in an electric power monitoring system
JP2017070006A (en) 2015-09-28 2017-04-06 三菱電機株式会社 Protection relay device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270314B2 (en) * 1995-11-21 2002-04-02 株式会社日立製作所 Digital protection controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011353A1 (en) 2001-07-06 2003-01-16 Whitehead David E. System and method for calibration of data in an electric power monitoring system
JP2017070006A (en) 2015-09-28 2017-04-06 三菱電機株式会社 Protection relay device

Also Published As

Publication number Publication date
JP2023038522A (en) 2023-03-17

Similar Documents

Publication Publication Date Title
US5451947A (en) Modulated dither signal
US6507184B1 (en) Methods and apparatus for differential current measurement in a three-phase power system
US6639413B2 (en) System and method for calibration of data in an electric power monitoring system
JP2677722B2 (en) Digital protection relay
US5266951A (en) Analog to digital converter calibration system and method of operation
CN112703649B (en) Method and device for controlling at least one circuit breaker of an electric power system
US11892474B2 (en) Universal measurement input for connecting a small signal transformer and electrical device with such a measurement input
JP7645842B2 (en) Digital measuring device and its calibration system
US7742884B2 (en) Sampling frequency control method and protective relay
JP2019144233A (en) Offset compensation circuit for tracking loop
JP7624367B2 (en) Digital protection relay device
KR20090085283A (en) Error correction device and method of analog-to-digital converter
TW202436837A (en) A signal processing unit for an inductive position sensor
JP3674156B2 (en) Analog monitoring and automatic adjustment of digital relay
EP0680134B1 (en) Apparatus for controlling converter having self-arc-extinction elements
JP4019221B2 (en) Analog / digital converter
US6115675A (en) Double interpolation anti-skew compensation of sampled analog data points in a protective relay
US6985821B2 (en) Apparatus for calculating an effective voltage
JP5739309B2 (en) Digital protection controller
JP4245791B2 (en) Electrical protection device
US12535512B2 (en) Rogowski coil—in-band equaliser
JP3270314B2 (en) Digital protection controller
JP2856750B2 (en) AC electricity detection device
JP2017070006A (en) Protection relay device
EP4396591B1 (en) An apparatus correcting the frequency response of a current measurement system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240215

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250120

R150 Certificate of patent or registration of utility model

Ref document number: 7624367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150