Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7628911B2 - Semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP7628911B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP7628911B2
JP7628911B2 JP2021123266A JP2021123266A JP7628911B2 JP 7628911 B2 JP7628911 B2 JP 7628911B2 JP 2021123266 A JP2021123266 A JP 2021123266A JP 2021123266 A JP2021123266 A JP 2021123266A JP 7628911 B2 JP7628911 B2 JP 7628911B2
Authority
JP
Japan
Prior art keywords
protective film
gallium nitride
semiconductor substrate
sputtering
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021123266A
Other languages
Japanese (ja)
Other versions
JP2023018902A (en
Inventor
健太 渡邉
峰司 大川
紘子 井口
秀哉 山寺
大至 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021123266A priority Critical patent/JP7628911B2/en
Publication of JP2023018902A publication Critical patent/JP2023018902A/en
Application granted granted Critical
Publication of JP7628911B2 publication Critical patent/JP7628911B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献1に、窒化ガリウム半導体基板をアニールする方法が開示されている。この方法では、まず、窒化ガリウム半導体基板の表面に窒化アルミニウムによって構成された保護膜を形成する。その後、窒化ガリウム半導体基板を1200℃以下の温度でアニールする。この方法によれば、アニール中に窒化ガリウム半導体基板の表面の劣化を抑制できる。また、特許文献1には、この方法であっても、アニールの温度が1200℃を超える場合には、窒化ガリウム半導体基板の結晶品質が損なわれることが記載されている。 Patent Document 1 discloses a method for annealing a gallium nitride semiconductor substrate. In this method, first, a protective film made of aluminum nitride is formed on the surface of the gallium nitride semiconductor substrate. The gallium nitride semiconductor substrate is then annealed at a temperature of 1200°C or less. This method can suppress deterioration of the surface of the gallium nitride semiconductor substrate during annealing. Patent Document 1 also describes that even with this method, if the annealing temperature exceeds 1200°C, the crystal quality of the gallium nitride semiconductor substrate is impaired.

特開平08-186332号公報Japanese Patent Application Publication No. 08-186332

本明細書では、窒化ガリウム半導体基板の劣化を抑制しながら、窒化ガリウム半導体基板を1200℃よりも高い温度でアニールする技術を提案する。 This specification proposes a technique for annealing a gallium nitride semiconductor substrate at a temperature higher than 1200°C while suppressing degradation of the gallium nitride semiconductor substrate.

本明細書が開示する半導体装置の製造方法は、窒化ガリウム半導体基板の表面にアモルファスと粒状結晶の少なくとも一方の構造を有する窒化アルミニウムによって構成された保護膜を形成する工程と、前記保護膜によって前記表面が覆われた前記窒化ガリウム半導体基板を1200℃よりも高い温度でアニールする工程、を有する。 The method for manufacturing a semiconductor device disclosed in this specification includes the steps of forming a protective film made of aluminum nitride having at least one of an amorphous structure and a granular crystal structure on the surface of a gallium nitride semiconductor substrate, and annealing the gallium nitride semiconductor substrate whose surface is covered with the protective film at a temperature higher than 1200°C.

なお、窒化ガリウム半導体基板は、窒化ガリウムを主成分とする半導体層である。例えば、窒化ガリウム半導体基板は、窒化ガリウム(GaN)により構成されていてもよいし、窒化インジウムガリウム(InGaN)により構成されていてもよいし、窒化アルミニウムガリウム(AlGaN)により構成されていてもよいし、窒化インジウムアルミニウムガリウム(InAlGaN)により構成されていてもよい。 The gallium nitride semiconductor substrate is a semiconductor layer whose main component is gallium nitride. For example, the gallium nitride semiconductor substrate may be made of gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), or indium aluminum gallium nitride (InAlGaN).

本願発明者らは、複数の窒化ガリウム半導体基板の表面に構造が異なる種々の窒化アルミニウム膜(すなわち、保護膜)を形成し、その後に各窒化ガリウム半導体基板を1200℃よりも高い温度でアニールする実験を行った。その結果、柱状結晶(各結晶粒が窒化ガリウム半導体基板の表面から柱状に伸びている多結晶)の構造を有する保護膜が形成された窒化ガリウム半導体基板では、保護膜の下の窒化ガリウム半導体基板の表面で顕著な劣化が生じることが分かった。また、アモルファスと粒状結晶(各結晶粒が粒状の多結晶)の構造を有する保護膜が形成された窒化ガリウム半導体基板では、保護膜の下の窒化ガリウム半導体基板の表面の劣化が抑制されることが分かった。 The inventors of the present application conducted an experiment in which various aluminum nitride films (i.e., protective films) with different structures were formed on the surfaces of multiple gallium nitride semiconductor substrates, and then each gallium nitride semiconductor substrate was annealed at a temperature higher than 1200°C. As a result, it was found that in a gallium nitride semiconductor substrate on which a protective film having a columnar crystal structure (polycrystalline in which each crystal grain extends in a columnar shape from the surface of the gallium nitride semiconductor substrate) was formed, significant deterioration occurred on the surface of the gallium nitride semiconductor substrate below the protective film. It was also found that in a gallium nitride semiconductor substrate on which a protective film having an amorphous and granular crystal structure (polycrystalline in which each crystal grain is granular) was formed, deterioration of the surface of the gallium nitride semiconductor substrate below the protective film was suppressed.

上述した製造方法では、窒化ガリウム半導体基板の表面にアモルファスと粒状結晶の少なくとも一方の構造を有する窒化アルミニウムによって構成された保護膜を形成する。したがって、その後に窒化ガリウム半導体基板を1200℃よりも高い温度でアニールするときに、保護膜の下の窒化ガリウム半導体基板の表面の劣化が抑制される。以上に説明したように、この製造方法によれば、窒化ガリウム半導体基板の劣化を抑制しながら、窒化ガリウム半導体基板を1200℃よりも高い温度でアニールすることができる。 In the above-described manufacturing method, a protective film made of aluminum nitride having at least one of an amorphous structure and a granular crystal structure is formed on the surface of the gallium nitride semiconductor substrate. Therefore, when the gallium nitride semiconductor substrate is subsequently annealed at a temperature higher than 1200°C, deterioration of the surface of the gallium nitride semiconductor substrate below the protective film is suppressed. As described above, according to this manufacturing method, the gallium nitride semiconductor substrate can be annealed at a temperature higher than 1200°C while suppressing deterioration of the gallium nitride semiconductor substrate.

半導体装置の製造方法を示す断面図。1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device. 半導体装置の製造方法を示す断面図。1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device. 半導体装置の製造方法を示す断面図。1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device. スパッタリング装置を示す構成図。FIG. 1 is a configuration diagram showing a sputtering apparatus. 半導体装置の製造方法を示す断面図。1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device. 保護膜中のピットを示す断面図。FIG. 3 is a cross-sectional view showing a pit in a protective film. 窒化ガリウム半導体基板まで拡大したピットを示す断面図。FIG. 2 is a cross-sectional view showing a pit extending into the gallium nitride semiconductor substrate. 実施例1の製造方法において、流量比Rを変更する実験の結果を示す表。11 is a table showing the results of an experiment in which the flow rate ratio R is changed in the manufacturing method of Example 1. サンプルAの保護膜18中の構成元素の比率を示すグラフ。13 is a graph showing the ratio of constituent elements in the protective film 18 of sample A. サンプルCの保護膜18中の構成元素の比率を示すグラフ。13 is a graph showing the ratio of constituent elements in the protective film 18 of sample C. サンプルAの保護膜18の断面を示す画像。13 is an image showing a cross section of the protective film 18 of sample A. サンプルCの保護膜18の断面を示す画像。13 is an image showing a cross section of the protective film 18 of sample C. 実施例1において、流量比Rとピット密度とピット面積比率の関係を示すグラフ。6 is a graph showing the relationship between the flow rate ratio R, the pit density, and the pit area ratio in Example 1. 実施例2の製造方法において、流量比Rを変更する実験の結果を示す表。13 is a table showing the results of an experiment in which the flow rate ratio R is changed in the manufacturing method of Example 2. 実施例2において、流量比Rとピット面積比率の関係を示すグラフ。10 is a graph showing the relationship between the flow rate ratio R and the pit area ratio in Example 2.

本明細書が開示する一例の製造方法では、前記保護膜の少なくとも一部が、アモルファスの構造を有する窒化アルミニウムによって構成されていてもよい。 In one example of the manufacturing method disclosed in this specification, at least a portion of the protective film may be made of aluminum nitride having an amorphous structure.

この構成によれば、アニール時に保護膜の下の窒化ガリウム半導体基板の表面の劣化をより効果的に抑制できる。 This configuration makes it possible to more effectively suppress deterioration of the surface of the gallium nitride semiconductor substrate below the protective film during annealing.

本明細書が開示する一例の製造方法においては、前記保護膜を形成する前記工程では、スパッタリングによって前記保護膜を形成してもよい。前記スパッタリングでは、ターゲットとして窒化アルミニウムを使用してもよい。 In one example of the manufacturing method disclosed in this specification, in the step of forming the protective film, the protective film may be formed by sputtering. In the sputtering, aluminum nitride may be used as a target.

ターゲットとして窒化アルミニウムを使用する場合には、前記スパッタリングでは、スパッタリングガスをスパッタリング装置のチャンバー内に供給し、窒素ガスを前記チャンバー内に供給しなくてもよい。 When aluminum nitride is used as the target, the sputtering process may be performed by supplying a sputtering gas into the chamber of the sputtering device, without supplying nitrogen gas into the chamber.

この構成によれば、アニール時に保護膜の下の窒化ガリウム半導体基板の表面の劣化をより効果的に抑制できる。 This configuration makes it possible to more effectively suppress deterioration of the surface of the gallium nitride semiconductor substrate below the protective film during annealing.

ターゲットとして窒化アルミニウムを使用する場合には、スパッタリングガスとともに窒素ガスをスパッタリング装置のチャンバー内に供給してもよい。この場合には、前記窒素ガスの供給量をsccm単位で表した値を前記スパッタリングガスの供給量をsccm単位で表した値で除算した値が、0.25未満であってもよい。 When aluminum nitride is used as the target, nitrogen gas may be supplied into the chamber of the sputtering device together with the sputtering gas. In this case, the value obtained by dividing the supply amount of the nitrogen gas expressed in sccm by the supply amount of the sputtering gas expressed in sccm may be less than 0.25.

この構成によれば、アニール時に保護膜の下の窒化ガリウム半導体基板の表面の劣化をより効果的に抑制できる。 This configuration makes it possible to more effectively suppress deterioration of the surface of the gallium nitride semiconductor substrate below the protective film during annealing.

本明細書が開示する一例の製造方法においては、前記保護膜を形成する前記工程では、スパッタリングによって前記保護膜を形成してもよい。前記スパッタリングでは、ターゲットとしてアルミニウムを使用し、窒素ガスとスパッタリングガスをスパッタリング装置のチャンバー内に供給してもよい。 In one example of the manufacturing method disclosed in this specification, the step of forming the protective film may include forming the protective film by sputtering. In the sputtering, aluminum may be used as a target, and nitrogen gas and a sputtering gas may be supplied into a chamber of a sputtering device.

ターゲットとしてアルミニウムを使用する場合には、窒素ガスをチャンバー内に供給することで、窒化アルミニウムによって構成された保護膜を形成することができる。 When aluminum is used as the target, a protective film made of aluminum nitride can be formed by supplying nitrogen gas into the chamber.

前記ターゲットとしてアルミニウムを使用する場合には、前記窒素ガスの供給量をsccm単位で表した値を前記スパッタリングガスの供給量をsccm単位で表した値で除算した値が、0.25以上かつ0.43以下であってもよい。 When aluminum is used as the target, the value obtained by dividing the supply amount of the nitrogen gas expressed in sccm by the supply amount of the sputtering gas expressed in sccm may be 0.25 or more and 0.43 or less.

この構成によれば、アニール時に保護膜の下の窒化ガリウム半導体基板の表面の劣化をより効果的に抑制できる。 This configuration makes it possible to more effectively suppress deterioration of the surface of the gallium nitride semiconductor substrate below the protective film during annealing.

本明細書が開示する一例の製造方法は、前記保護膜を形成する前記工程の前に、前記窒化ガリウム半導体基板にp型不純物を注入する工程をさらに有していてもよい。 The manufacturing method disclosed in this specification may further include a step of implanting a p-type impurity into the gallium nitride semiconductor substrate before the step of forming the protective film.

この構成によれば、1200℃よりも高い温度でのアニールによってp型不純物を効率的に活性化することができる。 With this configuration, p-type impurities can be efficiently activated by annealing at temperatures higher than 1200°C.

実施例1の半導体装置の製造方法について説明する。実施例1の製造方法では、図1に示すように、GaNにより構成された支持層12上に、GaNにより構成されたドリフト層14をエピタキシャル成長させる。ドリフト層14は、n型不純物濃度が低いn型層である。以下では、支持層12とドリフト層14の全体を、窒化ガリウム半導体基板10という。 A manufacturing method for the semiconductor device of Example 1 will be described. In the manufacturing method of Example 1, as shown in FIG. 1, a drift layer 14 made of GaN is epitaxially grown on a support layer 12 made of GaN. The drift layer 14 is an n-type layer with a low concentration of n-type impurities. Hereinafter, the entire support layer 12 and drift layer 14 are referred to as a gallium nitride semiconductor substrate 10.

次に、イオン注入工程を実施する。イオン注入工程では、図2に示すように、ドリフト層14にp型不純物をイオン注入する。p型不純物として、例えば、マグネシウムを使用することができる。また、ここでは、ドリフト層14が露出している窒化ガリウム半導体基板10の表面10aの一部にマスク層80を形成し、マスク層80を介してドリフト層14に選択的にp型不純物を注入する。これによって、ドリフト層14の表層部に、イオン注入層16を形成する。イオン注入の完了後に、マスク層80を除去する。 Next, an ion implantation process is performed. In the ion implantation process, as shown in FIG. 2, p-type impurities are ion-implanted into the drift layer 14. For example, magnesium can be used as the p-type impurity. Here, a mask layer 80 is formed on a portion of the surface 10a of the gallium nitride semiconductor substrate 10 where the drift layer 14 is exposed, and p-type impurities are selectively implanted into the drift layer 14 through the mask layer 80. This forms an ion implantation layer 16 in the surface portion of the drift layer 14. After the ion implantation is completed, the mask layer 80 is removed.

次に、保護膜形成工程を実施する。保護膜形成工程では、図3に示すように、窒化ガリウム半導体基板10の表面10a上、窒化アルミニウムにより構成された保護膜18を形成する。ここでは、スパッタリングによって保護膜18を形成する。 Next, a protective film forming process is carried out. In the protective film forming process, as shown in FIG. 3, a protective film 18 made of aluminum nitride is formed on the surface 10a of the gallium nitride semiconductor substrate 10. Here, the protective film 18 is formed by sputtering.

図4は、保護膜18を形成するためのスパッタリング装置100を示している。スパッタリング装置100は、チャンバー110、ステージ120、及び、ターゲット130を有している。チャンバー110の内部に、ステージ120とターゲット130が配置されている。ステージ120は、チャンバー110の下部に配置されている。ステージ120上に、窒化ガリウム半導体基板10を載置することができる。ターゲット130は、ステージ120の上方に配置されている。ターゲット130は、ステージ120上に載置された窒化ガリウム半導体基板10と対向する位置に配置されている。実施例1では、ターゲット130は窒化アルミニウム(AlN)により構成されている。さらに、スパッタリング装置100は、スパッタリングガス供給管150、窒素ガス供給管160、ガス排出管170、及び、電源180を有している。スパッタリングガス供給管150は、チャンバー110内にスパッタリングガスを供給する。スパッタリングガスとしては、希ガス等の不活性ガスを使用することができる。実施例1では、スパッタリングガスとしてアルゴン(すなわち、Ar)を使用する。窒素ガス供給管160は、チャンバー110内に窒素ガス(すなわち、N)を供給する。ガス排出管170は、チャンバー110内のガスを外部に排出する。電源180は、ステージ120とターゲット130の間に電圧(例えば、直流電圧または高周波電圧)を印加する。 FIG. 4 shows a sputtering apparatus 100 for forming the protective film 18. The sputtering apparatus 100 has a chamber 110, a stage 120, and a target 130. The stage 120 and the target 130 are arranged inside the chamber 110. The stage 120 is arranged at the bottom of the chamber 110. The gallium nitride semiconductor substrate 10 can be placed on the stage 120. The target 130 is arranged above the stage 120. The target 130 is arranged at a position facing the gallium nitride semiconductor substrate 10 placed on the stage 120. In the first embodiment, the target 130 is made of aluminum nitride (AlN). Furthermore, the sputtering apparatus 100 has a sputtering gas supply pipe 150, a nitrogen gas supply pipe 160, a gas exhaust pipe 170, and a power source 180. The sputtering gas supply pipe 150 supplies a sputtering gas into the chamber 110. An inert gas such as a rare gas can be used as the sputtering gas. In Example 1, argon (i.e., Ar) is used as the sputtering gas. The nitrogen gas supply pipe 160 supplies nitrogen gas (i.e., N2 ) into the chamber 110. The gas exhaust pipe 170 exhausts the gas in the chamber 110 to the outside. The power supply 180 applies a voltage (e.g., a DC voltage or a high-frequency voltage) between the stage 120 and the target 130.

保護膜形成工程では、まず、図4に示すように、ステージ120上に窒化ガリウム半導体基板10を載置する。ここでは、表面10aが露出する向きで窒化ガリウム半導体基板10を載置する。次に、図示しない真空ポンプを作動させてチャンバー110内のガスをガス排出管170から排出し、チャンバー110内を減圧する。次に、スパッタリングガス供給管150からチャンバー110内にスパッタリングガスを供給する。また、必要に応じて、スパッタリングガスとともに、窒素ガス供給管160からチャンバー110内に窒素ガスを供給する。次に、電源180によってステージ120とターゲット130の間に電圧を印加する。すると、スパッタリングガスがプラズマ化し、スパッタリングガスの原子(すなわち、Ar)がターゲット130に衝突する。すると、ターゲット130から窒化アルミニウム原子が飛び出し、飛び出した窒化アルミニウム原子が窒化ガリウム半導体基板10の表面10a上に堆積する。したがって、表面10a上に、窒化アルミニウムによって構成された保護膜18が形成される。 In the protective film forming process, first, as shown in FIG. 4, the gallium nitride semiconductor substrate 10 is placed on the stage 120. Here, the gallium nitride semiconductor substrate 10 is placed in a direction in which the surface 10a is exposed. Next, a vacuum pump (not shown) is operated to exhaust the gas in the chamber 110 through the gas exhaust pipe 170, and the pressure in the chamber 110 is reduced. Next, sputtering gas is supplied from the sputtering gas supply pipe 150 into the chamber 110. Also, if necessary, nitrogen gas is supplied from the nitrogen gas supply pipe 160 into the chamber 110 together with the sputtering gas. Next, a voltage is applied between the stage 120 and the target 130 by the power source 180. Then, the sputtering gas becomes plasma, and the atoms of the sputtering gas (i.e., Ar) collide with the target 130. Then, aluminum nitride atoms fly out of the target 130, and the aluminum nitride atoms that fly out are deposited on the surface 10a of the gallium nitride semiconductor substrate 10. Therefore, a protective film 18 made of aluminum nitride is formed on the surface 10a.

次に、アニール工程を実施する。アニール工程では、表面10aに保護膜18が形成された窒化ガリウム半導体基板10を、1200℃よりも高い温度に加熱する。例えば、窒化ガリウム半導体基板10を、1400℃以上の温度で加熱する。また、例えば、窒化ガリウム半導体基板10を、アンモニア(すなわち、NH)の雰囲気下でアニールしてもよい。窒化ガリウム半導体基板10を加熱すると、イオン注入層16内のp型不純物が活性化する。その結果、図5に示すように、ドリフト層14の表層部にp型層20が形成される。なお、窒化ガリウム半導体基板10を1400℃以上の温度で加熱する場合には、イオン注入層16内のp型不純物の活性化率が高く、キャリア濃度が高いp型層20を形成することができる。 Next, an annealing step is performed. In the annealing step, the gallium nitride semiconductor substrate 10 with the protective film 18 formed on the surface 10a is heated to a temperature higher than 1200°C. For example, the gallium nitride semiconductor substrate 10 is heated at a temperature of 1400°C or higher. Also, for example, the gallium nitride semiconductor substrate 10 may be annealed under an atmosphere of ammonia (i.e., NH 3 ). When the gallium nitride semiconductor substrate 10 is heated, the p-type impurities in the ion implantation layer 16 are activated. As a result, as shown in FIG. 5, a p-type layer 20 is formed in the surface layer portion of the drift layer 14. Note that, when the gallium nitride semiconductor substrate 10 is heated at a temperature of 1400°C or higher, a p-type layer 20 with a high activation rate of the p-type impurities in the ion implantation layer 16 and a high carrier concentration can be formed.

アニール工程でp型層20を形成したら、その他の必要な半導体層を形成し、窒化ガリウム半導体基板10に接する電極、絶縁膜等を形成することで、半導体装置が完成する。製造される半導体装置は、スイッチング素子(例えば、電界効果トランジスタ、高電子移動度トランジスタ等)であってもよいし、ダイオードであってもよいし、その他の素子であってもよい。 After the p-type layer 20 is formed in the annealing process, other necessary semiconductor layers are formed, and electrodes and insulating films that contact the gallium nitride semiconductor substrate 10 are formed to complete the semiconductor device. The semiconductor device to be manufactured may be a switching element (e.g., a field effect transistor, a high electron mobility transistor, etc.), a diode, or other element.

アニール工程では、窒化ガリウム半導体基板10の表面10aが保護膜18に覆われているので、表面10aにおける窒化ガリウム半導体基板10の分解が抑制される。但し、図6に示すように保護膜18にピット30(厚み方向に伸びる空隙)が存在していると、アニール工程中にピット30の下部で窒化ガリウム半導体基板10が分解される。この場合、図7に示すように、ピット30が拡大して窒化ガリウム半導体基板10の表面10aまで達する。すなわち、窒化ガリウム半導体基板10の表面10aにピット30が形成される。表面10aにピット30が形成されると、窒化ガリウム半導体基板10の表面状態が悪くなる。以下に、保護膜形成工程における条件と、アニール工程後の窒化ガリウム半導体基板10の表面状態との関係について説明する。 In the annealing process, since the surface 10a of the gallium nitride semiconductor substrate 10 is covered with the protective film 18, decomposition of the gallium nitride semiconductor substrate 10 at the surface 10a is suppressed. However, if pits 30 (voids extending in the thickness direction) are present in the protective film 18 as shown in FIG. 6, the gallium nitride semiconductor substrate 10 is decomposed below the pits 30 during the annealing process. In this case, as shown in FIG. 7, the pits 30 expand and reach the surface 10a of the gallium nitride semiconductor substrate 10. That is, the pits 30 are formed on the surface 10a of the gallium nitride semiconductor substrate 10. When the pits 30 are formed on the surface 10a, the surface condition of the gallium nitride semiconductor substrate 10 deteriorates. The relationship between the conditions in the protective film formation process and the surface condition of the gallium nitride semiconductor substrate 10 after the annealing process is described below.

保護膜18の膜質は、スパッタリング工程における窒素ガスの供給量(以下、流量FN(単位:sccm)という)とスパッタリングガスの供給量(以下、流量FS(単位:sccm)という)との比によって変化する。以下では、流量FNと流量FSの比を、流量比Rとして表す。流量比Rは、流量FNを流量FSで除算した値である。図8は、流量比Rを変化させて保護膜18を形成した実験結果を示している。図8に示すサンプルA~Dは、図8中に示された流量比Rの条件で保護膜18を形成したサンプルである。図8の中段の各画像は、アニール工程前の保護膜18の表面を示している。アニール工程前において、サンプルA~Dのいずれでも、保護膜18の表面に異常は認められなかった。 The quality of the protective film 18 varies depending on the ratio of the amount of nitrogen gas supplied in the sputtering process (hereinafter referred to as flow rate FN (unit: sccm)) to the amount of sputtering gas supplied (hereinafter referred to as flow rate FS (unit: sccm)). Hereinafter, the ratio of flow rate FN to flow rate FS is expressed as flow rate ratio R. Flow rate ratio R is a value obtained by dividing flow rate FN by flow rate FS. Figure 8 shows the results of an experiment in which protective film 18 was formed by changing flow rate ratio R. Samples A to D shown in Figure 8 are samples in which protective film 18 was formed under the condition of flow rate ratio R shown in Figure 8. Each image in the middle row of Figure 8 shows the surface of protective film 18 before the annealing process. No abnormalities were observed on the surface of protective film 18 in any of samples A to D before the annealing process.

図9はサンプルAの保護膜18の深さ方向における構成元素の濃度分布を示している。また、図10は、サンプルCの保護膜18の深さ方向における構成元素の濃度分布を示している。図10に示すように、サンプルCでは、保護膜18中に窒素原子とアルミニウム原子が略同じ割合で含まれている。これに対し、図9に示すように、サンプルAでは、保護膜18中において、アルミニウム原子の割合が窒素原子の割合よりも明らかに高い。すなわち、サンプルAの保護膜18中では、サンプルCの保護膜18中よりも、アルミニウム原子が占める割合が高い。このように、スパッタリング工程において流量比Rを変化させことで、形成される保護膜18中の構成元素の割合を変化させることができる。 Figure 9 shows the concentration distribution of the constituent elements in the depth direction of the protective film 18 of sample A. Figure 10 shows the concentration distribution of the constituent elements in the depth direction of the protective film 18 of sample C. As shown in Figure 10, the protective film 18 of sample C contains nitrogen atoms and aluminum atoms in approximately the same ratio. In contrast, as shown in Figure 9, the protective film 18 of sample A contains aluminum atoms in a significantly higher ratio than nitrogen atoms. That is, the protective film 18 of sample A contains a higher ratio of aluminum atoms than the protective film 18 of sample C. In this way, by changing the flow rate ratio R in the sputtering process, the ratio of the constituent elements in the protective film 18 formed can be changed.

図11、12は、アニール工程前の保護膜18の断面をTEM(Transmission Electron Microscope)により撮影した画像である。図11はサンプルAの保護膜18を撮影した画像であり、図12はサンプルCの保護膜18を撮影した画像である。 Figures 11 and 12 are images of the cross section of the protective film 18 taken with a transmission electron microscope (TEM) before the annealing process. Figure 11 is an image of the protective film 18 of sample A, and Figure 12 is an image of the protective film 18 of sample C.

上述したように、サンプルCの保護膜18中には、窒素原子とアルミニウム原子が略同じ割合で含まれている。このため、図12に示すように、サンプルCの保護膜18は、多結晶の構造を有する。図12に示すように、サンプルCの保護膜18中では、各結晶粒が窒化ガリウム半導体基板10の表面10aからほぼ垂直方向に沿って柱状に伸びている。すなわち、サンプルCの保護膜18は、柱状結晶の構造を有している。また、図12に示すように、サンプルCでは、保護膜18の表面から深さ方向に伸びるピット30(白い部分)が確認された。ピット30の深さは約122nmである。このように、サンプルCでは、保護膜18が柱状結晶により構成されており、このため保護膜18中に多数のピット30が存在する。図示していないが、サンプルDでも、保護膜18が柱状結晶により構成されており、保護膜18に多数のピット30が存在する。 As described above, the protective film 18 of sample C contains nitrogen atoms and aluminum atoms in approximately the same ratio. Therefore, as shown in FIG. 12, the protective film 18 of sample C has a polycrystalline structure. As shown in FIG. 12, in the protective film 18 of sample C, each crystal grain extends in a columnar shape along a direction approximately perpendicular to the surface 10a of the gallium nitride semiconductor substrate 10. That is, the protective film 18 of sample C has a columnar crystal structure. Also, as shown in FIG. 12, in sample C, pits 30 (white parts) extending in the depth direction from the surface of the protective film 18 were confirmed. The depth of the pits 30 is approximately 122 nm. Thus, in sample C, the protective film 18 is composed of columnar crystals, and therefore a large number of pits 30 exist in the protective film 18. Although not shown, the protective film 18 of sample D is also composed of columnar crystals, and a large number of pits 30 exist in the protective film 18.

上述したように、サンプルAの保護膜18中では、アルミニウム原子の割合が窒素原子の割合よりもかなり高い。このため、図11に示すように、サンプルAでは、保護膜18の略全体がアモルファスの構造を有する。サンプルAでは、保護膜18全体が略均質であり、保護膜18中にピット30は確認されない。また、図示していないが、サンプルBでは、保護膜18の一部が粒状結晶により構成されており、保護膜18のその他の部分がアモルファスにより構成されていた。サンプルBでは、保護膜18中にピット30はほとんど確認されない。 As described above, the proportion of aluminum atoms is much higher than the proportion of nitrogen atoms in the protective film 18 of sample A. Therefore, as shown in FIG. 11, in sample A, almost the entire protective film 18 has an amorphous structure. In sample A, the entire protective film 18 is almost homogeneous, and no pits 30 are observed in the protective film 18. In addition, although not shown, in sample B, a portion of the protective film 18 is composed of granular crystals, and the other portion of the protective film 18 is composed of amorphous. In sample B, almost no pits 30 are observed in the protective film 18.

図8の下段の各画像は、1400℃でアニール工程を実施した後の窒化ガリウム半導体基板10及び保護膜18の表面を示している。下段の各画像において、左側の部分は保護膜18の表面を示しており、右側の部分は保護膜18を除去することによって露出させた窒化ガリウム半導体基板10の表面10aを示している。表面10aを示す各画像の中で、黒い部分がピット30である。また、図13は、図8の下段の各画像に基づいてピット密度とピット面積比率を算出した結果を示している。ピット密度は、表面10aにおけるピット30の密度であり、ピット面積比率は、表面10aに占めるピット30の面積の比率である。図8、13に示すように、流量比Rが低いほどピット密度及びピット面積比率が低くなる。 The images in the lower part of FIG. 8 show the surfaces of the gallium nitride semiconductor substrate 10 and the protective film 18 after the annealing process is performed at 1400° C. In each image in the lower part, the left part shows the surface of the protective film 18, and the right part shows the surface 10a of the gallium nitride semiconductor substrate 10 exposed by removing the protective film 18. In each image showing the surface 10a, the black parts are pits 30. FIG. 13 shows the results of calculating the pit density and pit area ratio based on each image in the lower part of FIG. 8. The pit density is the density of the pits 30 on the surface 10a, and the pit area ratio is the ratio of the area of the pits 30 to the surface 10a. As shown in FIGS. 8 and 13, the lower the flow rate ratio R, the lower the pit density and pit area ratio.

以上に説明したように、流量比Rが低い条件で保護膜18が形成されたサンプルA、Bでは、保護膜18がアモルファスまたは粒状結晶の構造を有しており、保護膜18中のピット30が少ない。したがって、サンプルA、Bでは、アニール工程で窒化ガリウム半導体基板10の表面10aに形成されるピット30が少ない。このように、実施例1の保護膜形成工程では、流量比Rが低いほど、保護膜18の結晶性が低下し、保護膜18中のピット30が少なくなる。したがって、流量比Rが低いほど、アニール工程で表面10aに形成されるピット30が少なくなる。図13から明らかなように、実施例1では、流量比Rを0.25未満とすることで、保護膜18がアモルファスと粒状結晶の少なくとも一方の構造となり、窒化ガリウム半導体基板10でのピット30の発生を抑制できる。特に、流量比Rを0.04以下とすることで、ピット30の発生をより効果的に抑制できる。このように、保護膜18がアモルファスと粒状結晶の少なくとも一方の構造である場合には、単一の保護膜18によって、1200℃よりも高温のアニール工程において窒化ガリウム半導体基板10の劣化を抑制できる。 As described above, in samples A and B in which the protective film 18 was formed under conditions of a low flow rate ratio R, the protective film 18 has an amorphous or granular crystal structure, and the number of pits 30 in the protective film 18 is small. Therefore, in samples A and B, the number of pits 30 formed on the surface 10a of the gallium nitride semiconductor substrate 10 in the annealing process is small. Thus, in the protective film formation process of Example 1, the lower the flow rate ratio R, the lower the crystallinity of the protective film 18, and the fewer the pits 30 in the protective film 18. Therefore, the lower the flow rate ratio R, the fewer the pits 30 formed on the surface 10a in the annealing process. As is clear from FIG. 13, in Example 1, by setting the flow rate ratio R to less than 0.25, the protective film 18 has at least one of an amorphous and granular crystal structure, and the occurrence of pits 30 in the gallium nitride semiconductor substrate 10 can be suppressed. In particular, by setting the flow rate ratio R to 0.04 or less, the occurrence of pits 30 can be more effectively suppressed. In this way, when the protective film 18 has at least one of an amorphous and granular crystal structure, a single protective film 18 can suppress deterioration of the gallium nitride semiconductor substrate 10 during an annealing process at temperatures higher than 1200°C.

実施例2の製造方法では、保護膜形成工程で使用するターゲット130が単体のアルミニウムである点で実施例1の製造方法と異なる。実施例2の製造方法のその他の構成は、実施例1の製造方法と等しい。実施例2の保護膜形成工程では、ターゲット130からアルミニウム原子が飛び出し、飛び出したアルミニウム原子が窒化ガリウム半導体基板10の表面10a上に堆積する。また、表面10a上に堆積するアルミニウム原子は、窒素ガスと反応して窒化アルミニウムとなる。したがって、窒化ガリウム半導体基板10の表面10a上に、窒化アルミニウムによって構成された保護膜18が形成される。 The manufacturing method of Example 2 differs from the manufacturing method of Example 1 in that the target 130 used in the protective film formation process is aluminum. The other configurations of the manufacturing method of Example 2 are the same as those of Example 1. In the protective film formation process of Example 2, aluminum atoms are ejected from the target 130, and the ejected aluminum atoms are deposited on the surface 10a of the gallium nitride semiconductor substrate 10. In addition, the aluminum atoms deposited on the surface 10a react with nitrogen gas to become aluminum nitride. Therefore, a protective film 18 made of aluminum nitride is formed on the surface 10a of the gallium nitride semiconductor substrate 10.

図14は、実施例2の保護膜形成工程で流量比Rを変化させて保護膜18を形成した実験結果を示している。図14に示すサンプルE~Iは、図14中に示された流量比Rの条件で保護膜18を形成したサンプルである。図14の中段の各画像は、アニール工程前の保護膜18の表面を示している。アニール工程前において、サンプルE~Iのいずれでも、保護膜18の表面に異常は認められなかった。 Figure 14 shows the experimental results of forming protective film 18 by changing the flow rate ratio R in the protective film formation process of Example 2. Samples E to I shown in Figure 14 are samples in which protective film 18 was formed under the flow rate ratio R conditions shown in Figure 14. Each image in the middle row of Figure 14 shows the surface of protective film 18 before the annealing process. Before the annealing process, no abnormalities were found on the surface of protective film 18 in any of samples E to I.

図14の下段の各画像は、1400℃でアニール工程を実施した後の窒化ガリウム半導体基板10及び保護膜18を示している。下段の各画像において、左側の部分は保護膜18の表面を示しており、右側の部分は保護膜18を除去することによって露出させた窒化ガリウム半導体基板10の表面10aを示している。表面10aを示す各画像の中で、黒い部分がピット30である。また、図15は、図14の下段の各画像に基づいてピット面積比率を算出した結果を示している。図14、15に示すように、実施例2では、流量比Rが低すぎる場合と流量比Rが高すぎる場合のいずれでも、ピット面積比率が上昇する結果となった。図15に示すように、実施例2では、流量比Rを0.25以上かつ0.43以下とすることで、保護膜18がアモルファスと粒状結晶の少なくとも一方の構造となり、窒化ガリウム半導体基板10でのピット30の発生を抑制できる。 The images in the lower part of FIG. 14 show the gallium nitride semiconductor substrate 10 and the protective film 18 after the annealing process is performed at 1400° C. In each image in the lower part, the left part shows the surface of the protective film 18, and the right part shows the surface 10a of the gallium nitride semiconductor substrate 10 exposed by removing the protective film 18. In each image showing the surface 10a, the black parts are pits 30. FIG. 15 also shows the results of calculating the pit area ratio based on each image in the lower part of FIG. 14. As shown in FIGS. 14 and 15, in Example 2, the pit area ratio increased both when the flow rate ratio R was too low and when the flow rate ratio R was too high. As shown in FIG. 15, in Example 2, by setting the flow rate ratio R to 0.25 or more and 0.43 or less, the protective film 18 has at least one of an amorphous structure and a granular crystal structure, and the occurrence of pits 30 in the gallium nitride semiconductor substrate 10 can be suppressed.

なお、実施例1、2のいずれにおいても、保護膜18の厚さを100nm以上とすることで、窒化ガリウム半導体基板10の表面10aにおけるピット30の形成をより効果的に抑制することができる。 In both Examples 1 and 2, the formation of pits 30 on the surface 10a of the gallium nitride semiconductor substrate 10 can be more effectively suppressed by making the thickness of the protective film 18 100 nm or more.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and variations of the specific examples given above. The technical elements described in this specification or drawings demonstrate technical utility either alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Furthermore, the technology exemplified in this specification or drawings achieves multiple objectives simultaneously, and achieving one of these objectives is itself technically useful.

10:窒化ガリウム半導体基板、12:支持層、14:ドリフト層、16:イオン注入層、18:保護膜、20:p型層、30:ピット 10: gallium nitride semiconductor substrate, 12: support layer, 14: drift layer, 16: ion implantation layer, 18: protective film, 20: p-type layer, 30: pit

Claims (7)

半導体装置の製造方法であって、
窒化ガリウム半導体基板(10)の表面(10a)に、粒状結晶により構成された部分とアモルファスにより構成された部分とを有する窒化アルミニウムによって構成された保護膜(18)を形成する工程と、
前記保護膜によって前記表面が覆われた前記窒化ガリウム半導体基板を、1200℃よりも高い温度でアニールする工程、
を有する製造方法。
A method for manufacturing a semiconductor device, comprising:
A step of forming a protective film (18) made of aluminum nitride having a portion made of granular crystals and a portion made of amorphous on a surface (10a) of a gallium nitride semiconductor substrate (10);
annealing the gallium nitride semiconductor substrate, the surface of which is covered with the protective film, at a temperature higher than 1200° C.;
The manufacturing method comprising the steps of:
前記保護膜を形成する前記工程では、スパッタリングによって前記保護膜を形成し、
前記スパッタリングでは、ターゲットとして窒化アルミニウムを使用する、
請求項1に記載の製造方法。
In the step of forming the protective film, the protective film is formed by sputtering,
In the sputtering, aluminum nitride is used as a target.
The method of claim 1 .
前記スパッタリングでは、スパッタリングガスをスパッタリング装置のチャンバー内に供給し、窒素ガスを前記チャンバー内に供給しない、請求項2に記載の製造方法。 The method according to claim 2 , wherein in the sputtering, a sputtering gas is supplied into a chamber of a sputtering device, but nitrogen gas is not supplied into the chamber. 前記スパッタリングでは、窒素ガスとスパッタリングガスをスパッタリング装置のチャンバー内に供給し、
前記窒素ガスの供給量をsccm単位で表した値を前記スパッタリングガスの供給量をsccm単位で表した値で除算した値が、0.25未満である、
請求項2に記載の製造方法。
In the sputtering, nitrogen gas and a sputtering gas are supplied into a chamber of a sputtering apparatus;
the value obtained by dividing the supply amount of the nitrogen gas expressed in sccm by the supply amount of the sputtering gas expressed in sccm is less than 0.25;
The method according to claim 2 .
前記保護膜を形成する前記工程では、スパッタリングによって前記保護膜を形成し、
前記スパッタリングでは、ターゲットとしてアルミニウムを使用し、窒素ガスとスパッタリングガスをスパッタリング装置のチャンバー内に供給する、
請求項1に記載の製造方法。
In the step of forming the protective film, the protective film is formed by sputtering,
In the sputtering, aluminum is used as a target, and nitrogen gas and a sputtering gas are supplied into a chamber of a sputtering apparatus.
The method of claim 1 .
前記窒素ガスの供給量をsccm単位で表した値を前記スパッタリングガスの供給量をsccm単位で表した値で除算した値が、0.25以上かつ0.43以下である、請求項5に記載の製造方法。 6. The manufacturing method according to claim 5 , wherein a value obtained by dividing the supply amount of the nitrogen gas expressed in sccm by the supply amount of the sputtering gas expressed in sccm is 0.25 or more and 0.43 or less. 前記保護膜を形成する前記工程の前に、前記窒化ガリウム半導体基板にp型不純物を注入する工程をさらに有する請求項1~6のいずれか一項に記載の製造方法。 7. The method according to claim 1, further comprising the step of implanting a p-type impurity into the gallium nitride semiconductor substrate before the step of forming the protective film.
JP2021123266A 2021-07-28 2021-07-28 Semiconductor device manufacturing method Active JP7628911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021123266A JP7628911B2 (en) 2021-07-28 2021-07-28 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021123266A JP7628911B2 (en) 2021-07-28 2021-07-28 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2023018902A JP2023018902A (en) 2023-02-09
JP7628911B2 true JP7628911B2 (en) 2025-02-12

Family

ID=85159581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021123266A Active JP7628911B2 (en) 2021-07-28 2021-07-28 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7628911B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214530A (en) 2003-01-08 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing MIS type compound semiconductor device
WO2011162372A1 (en) 2010-06-25 2011-12-29 国立大学法人京都工芸繊維大学 Photocatalyst material and photocatalyst device
JP2018170334A (en) 2017-03-29 2018-11-01 豊田合成株式会社 Method of manufacturing semiconductor device
JP2020070221A (en) 2018-11-02 2020-05-07 株式会社小糸製作所 Substrate for growing semiconductor, semiconductor device, semiconductor light-emitting device and manufacturing method of substrate for growing semiconductor
JP2021090021A (en) 2019-12-05 2021-06-10 豊田合成株式会社 Manufacturing method for p-type group-iii nitride semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214530A (en) 2003-01-08 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing MIS type compound semiconductor device
WO2011162372A1 (en) 2010-06-25 2011-12-29 国立大学法人京都工芸繊維大学 Photocatalyst material and photocatalyst device
JP2018170334A (en) 2017-03-29 2018-11-01 豊田合成株式会社 Method of manufacturing semiconductor device
JP2020070221A (en) 2018-11-02 2020-05-07 株式会社小糸製作所 Substrate for growing semiconductor, semiconductor device, semiconductor light-emitting device and manufacturing method of substrate for growing semiconductor
JP2021090021A (en) 2019-12-05 2021-06-10 豊田合成株式会社 Manufacturing method for p-type group-iii nitride semiconductor

Also Published As

Publication number Publication date
JP2023018902A (en) 2023-02-09

Similar Documents

Publication Publication Date Title
JP3733420B2 (en) Heterojunction field effect transistor using nitride semiconductor material
KR100504161B1 (en) Method of manufacturing group-ⅲ nitride compound semiconcuctor device
JP4530171B2 (en) Semiconductor device
JP6834207B2 (en) Manufacturing method of semiconductor devices
TWI573178B (en) Method for forming a gallium nitride-based device and a germanium-based device thereon, and a method for forming a gallium nitride-based device and a germanium-based device on a germanium substrate
JP6304899B2 (en) III-N semiconductor device grown on a silicon substrate with a rare earth oxide gate dielectric
JP2005527102A (en) High electron mobility transistor and manufacturing method thereof
KR101281684B1 (en) Fabrication method of nitride semiconductor substrate
US6696306B2 (en) Methods of fabricating layered structure and semiconductor device
WO2010044430A1 (en) Semiconductor device
JP2003257854A (en) Crystal manufacturing method
WO2005088687A1 (en) Method for manufacturing gallium nitride semiconductor substrate
JP2012243792A (en) GaN THIN FILM BONDED SUBSTRATE AND METHOD OF MANUFACTURING THE SAME, AND GaN-BASED HIGH ELECTRON MOBILITY TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
JP2023527310A (en) Depletion mode high electron mobility field effect transistor semiconductor device with beryllium doped Schottky contact layer
TWI890939B (en) Nucleation layers for growth of gallium-and-nitrogen-containing regions
JP2016100450A (en) Heterojunction field effect transistor and manufacturing method of the same
JP7628911B2 (en) Semiconductor device manufacturing method
JP4517077B2 (en) Heterojunction field effect transistor using nitride semiconductor material
JP2006059956A (en) Manufacturing method of semiconductor device
JP6783063B2 (en) Nitride semiconductor templates and nitride semiconductor laminates
JP6028970B2 (en) Semiconductor device manufacturing method and etching method
JP6735588B2 (en) Nitride semiconductor template, nitride semiconductor laminate, method for producing nitride semiconductor template, and method for producing nitride semiconductor laminate
WO2023181749A1 (en) Semiconductor device
JP2007200975A (en) Semiconductor device and manufacturing method thereof
CN112366136A (en) Preparation method of high electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250130

R150 Certificate of patent or registration of utility model

Ref document number: 7628911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150