Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7632313B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP7632313B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7632313B2
JP7632313B2 JP2021574657A JP2021574657A JP7632313B2 JP 7632313 B2 JP7632313 B2 JP 7632313B2 JP 2021574657 A JP2021574657 A JP 2021574657A JP 2021574657 A JP2021574657 A JP 2021574657A JP 7632313 B2 JP7632313 B2 JP 7632313B2
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
carbide epitaxial
substrate
areal density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021574657A
Other languages
English (en)
Other versions
JPWO2021153351A5 (ja
JPWO2021153351A1 (ja
Inventor
洋典 伊東
太郎 西口
隆 櫻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2021153351A1 publication Critical patent/JPWO2021153351A1/ja
Publication of JPWO2021153351A5 publication Critical patent/JPWO2021153351A5/ja
Application granted granted Critical
Publication of JP7632313B2 publication Critical patent/JP7632313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０２０年１月２９日に出願した日本特許出願である特願２０２０－０１２５２２号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
特開２０１８－１６２１７８号公報（特許文献１）には、ダブルショックレー型積層欠陥を５個ｃｍ－２以下とすることを特徴とする炭化珪素のエピタキシャル成長方法が開示されている。
特開２０１８－１６２１７８号公報
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル層とを備えている。炭化珪素エピタキシャル層は、炭化珪素基板上にある。炭化珪素エピタキシャル層は、炭化珪素基板に接する境界面と、境界面と反対側の主面とを含んでいる。主面は、外周縁と、外周縁から５ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とを有している。外周領域におけるダブルショックレー型積層欠陥の面密度を第１面密度とし、中央領域におけるダブルショックレー型積層欠陥の面密度を第２面密度とした場合、第１面密度は第２面密度の５倍以上である。第２面密度は、０．２個ｃｍ－２以上である。外周領域におけるシングルショックレー型積層欠陥の面密度は、０．５個ｃｍ－２以下である。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、フォトルミネッセンス法で外周領域を測定した状態を示す拡大平面模式図である。 図４は、フォトルミネッセンス法で中央領域を測定した状態を示す拡大平面模式図である。 図５は、第１主面を観察した状態を示す平面模式図である。 図６は、ｂｏｗが負の値となる場合における第１主面の形状を示す模式図である。 図７は、ｂｏｗが正の値となる場合における第１主面の形状を示す模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の概略を示すフローチャートである。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第１工程を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法のイオン注入工程を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の水素処理工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法のイオン注入工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の酸化膜形成工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図１６は、エピタキシャル成長前後におけるｂｏｗの変化を示す図である。
[本開示が解決しようとする課題]
本開示の目的は、信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することである。
[本開示の効果]
本開示によれば、信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することができる。
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル層２０とを備えている。炭化珪素エピタキシャル層２０は、炭化珪素基板１０上にある。炭化珪素エピタキシャル層２０は、炭化珪素基板１０に接する境界面１１と、境界面１１と反対側の主面１とを含んでいる。主面１は、外周縁５と、外周縁５から５ｍｍ以内の外周領域３１と、外周領域３１に取り囲まれた中央領域３２とを有している。外周領域３１におけるダブルショックレー型積層欠陥７の面密度を第１面密度とし、中央領域３２におけるダブルショックレー型積層欠陥７の面密度を第２面密度とした場合、第１面密度は第２面密度の５倍以上である。第２面密度は、０．２個ｃｍ－２以上である。外周領域３１におけるシングルショックレー型積層欠陥８の面密度は、０．５個ｃｍ－２以下である。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、主面１の反り量を定量的に規定したｂｏｗは、負の値であってもよい。
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第２面密度は、１．０個ｃｍ－２以下であってもよい。
（４）上記（１）～（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、第１面密度は、２．０個ｃｍ－２以上であってもよい。
（５）本開示に係る炭化珪素半導体装置３００の製造方法は以下の工程を備えている。上記（１）～（４）のいずれかに記載の炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（炭化珪素エピタキシャル基板）
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル層２０とを有している。炭化珪素エピタキシャル層２０は、炭化珪素基板１０上にある。炭化珪素エピタキシャル層２０は、炭化珪素基板１０に接している。炭化珪素エピタキシャル層２０は、炭化珪素エピタキシャル基板１００の表面（第１主面１）を構成する。炭化珪素基板１０は、炭化珪素エピタキシャル基板１００の裏面（第２主面１２）を構成する。
炭化珪素エピタキシャル層２０は、主面（第１主面１）と、境界面１１とを有している。境界面１１は、第１主面１の反対側にある。境界面１１は、炭化珪素基板１０に接している。第１主面１は、外周縁５と、外周領域３１と、中央領域３２とを含んでいる。外周領域３１は、外周縁５から５ｍｍ以内の領域である。図１に示されるように、炭化珪素エピタキシャル層２０の厚み方向に見て、外周領域３１は、環状である。中央領域３２は、外周領域３１に取り囲まれている。中央領域３２は、第１主面１の中心６を含んでいる。なお本明細書において、炭化珪素エピタキシャル層２０の厚み方向とは、炭化珪素エピタキシャル基板１００の裏面（第２主面１２）が平坦面に接するように、炭化珪素エピタキシャル基板１００を平坦面上に配置した場合、平坦面に対して垂直な方向である。
外周縁５は、たとえばオリエンテーションフラット３と、円弧状部４とを有している。オリエンテーションフラット３は、第１方向１０１に沿って延在している。図１に示されるように、オリエンテーションフラット３は、炭化珪素エピタキシャル層２０の厚み方向に見て、直線状である。円弧状部４は、オリエンテーションフラット３に連なっている。円弧状部４は、炭化珪素エピタキシャル層２０の厚み方向に見て、円弧状である。第１主面１の中心６は、炭化珪素エピタキシャル層２０の厚み方向に見て、円弧状部４を含む円の中心に位置している。
図１に示されるように、炭化珪素エピタキシャル層２０の厚み方向に見て、第１主面１は、第１方向１０１および第２方向１０２の各々に沿って延在している。炭化珪素エピタキシャル層２０の厚み方向に見て、第１方向１０１は、第２方向１０２に対して垂直な方向である。
第１方向１０１は、たとえば＜１１－２０＞方向である。第１方向１０１は、たとえば[１１－２０]方向であってもよい。第１方向１０１は、＜１１－２０＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向であってもよい。
第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００]方向であってもよい。第２方向１０２は、たとえば＜１－１００＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第２方向１０２は、たとえば＜１－１００＞方向成分を含む方向であってもよい。
第１主面１は、｛０００１｝面に対して傾斜した面であってもよい。第１主面１は、｛０００１｝面に対して傾斜している場合、｛０００１｝面に対する傾斜角（オフ角）は、たとえば２°以上６°以下である。第１主面１が｛０００１｝面に対して傾斜している場合、第１主面１の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。
図１に示されるように、第１主面１の最大径Ｗ（直径）は、特に限定されないが、たとえば４インチである。最大径Ｗは、４インチ以上でもよいし、６インチ以上でもよい。最大径Ｗの上限は、特に限定されない。最大径Ｗは、たとえば８インチ以下であってもよい。
なお本明細書において、２インチは、50 mm又は50.8 mm（25.4 mm/inch × 2 inch）のことである。３インチは、75 mm又は76.2 mm（25.4 mm/inch × 3 inch）のことである。４インチは、100 mm又は101.6 mm（25.4 mm/inch × 4 inch）のことである。５インチは、125 mm又は127.0 mm（25.4 mm/inch × 5 inch）のことである。６インチは、150 mm又は152.4 mm（25.4 mm/inch × 6 inch）のことである。８インチは、200 mm又は203.2 mm（25.4 mm/inch × 8 inch）のことである。
図２に示されるように、炭化珪素基板１０は、第２主面１２と、第３主面１３とを有している。第３主面１３は、第２主面１２の反対側にある。第２主面１２は、炭化珪素エピタキシャル基板１００の裏面である。第２主面１２は、炭化珪素エピタキシャル層２０から離間している。第３主面１３は、炭化珪素エピタキシャル層２０に接している。炭化珪素基板１０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。同様に、炭化珪素エピタキシャル層２０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。
炭化珪素基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。炭化珪素基板１０の厚みは、たとえば３５０μｍ以上５００μｍ以下である。炭化珪素エピタキシャル層２０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素エピタキシャル層２０の導電型は、たとえばｎ型である。炭化珪素エピタキシャル層２０が含むｎ型不純物の濃度は、炭化珪素基板１０が含むｎ型不純物の濃度より低くてもよい。
図３は、フォトルミネッセンス法で外周領域３１を測定した状態を示す拡大平面模式図である。図３に示されるように、炭化珪素エピタキシャル層２０の外周領域３１にはダブルショックレー型積層欠陥７が存在している。外周領域３１におけるダブルショックレー型積層欠陥７の面密度は、第１面密度である。第１面密度は、たとえば２．０個ｃｍ－２以上であってもよいし、４．０個ｃｍ－２以上であってもよい。第１面密度は、外周領域３１に存在するダブルショックレー型積層欠陥７の総数を外周領域３１の面積で除した値である。
図３に示されるように、炭化珪素エピタキシャル層２０の外周領域３１には、シングルショックレー型積層欠陥８があってもよいし、なくてもよい。外周領域３１におけるシングルショックレー型積層欠陥８の面密度（第３面密度）は、たとえば０．５個ｃｍ－２以下である。第３面密度は、外周領域３１に存在するシングルショックレー型積層欠陥８の総数を外周領域３１の面積で除した値である。
図４は、フォトルミネッセンス法で中央領域３２を測定した状態を示す拡大平面模式図である。図４に示されるように、炭化珪素エピタキシャル層２０の中央領域３２にはダブルショックレー型積層欠陥７が存在している。中央領域３２におけるダブルショックレー型積層欠陥７の面密度は、第２面密度である。第２面密度は、０．２個ｃｍ－２以上である。第２面密度は、０．４個ｃｍ－２以上であってもよいし、０．６個ｃｍ－２以上であってもよい。第２面密度は、たとえば１．０個ｃｍ－２以下であってもよいし、０．８個ｃｍ－２以下であってもよい。第２面密度は、中央領域３２に存在するダブルショックレー型積層欠陥７の総数を中央領域３２の面積で除した値である。
第１面密度は第２面密度の５倍以上である。第１面密度は第２面密度の７倍以上であってもよいし、１０倍以上であってもよい。炭化珪素エピタキシャル層２０の中央領域３２には、シングルショックレー型積層欠陥８があってもよいし、なくてもよい。中央領域３２におけるシングルショックレー型積層欠陥８の面密度（第４面密度）は、０．５個ｃｍ－２以下である。第４面密度は、たとえば０．３個ｃｍ－２以下であってもよいし、０．１個ｃｍ－２以下であってもよい。中央領域３２において、シングルショックレー型積層欠陥８がないことが望ましい。第４面密度は、中央領域３２に存在するシングルショックレー型積層欠陥８の総数を中央領域３２の面積で除した値である。
（積層欠陥の面密度の測定方法）
次に、シングルショックレー型積層欠陥８およびダブルショックレー型積層欠陥７の各々の面密度の測定方法について説明する。
シングルショックレー型積層欠陥８およびダブルショックレー型積層欠陥７の各々の観察には、たとえば株式会社フォトンデザイン社製のフォトルミネッセンスイメージング装置（型番：ＰＬＩ－２００）が用いられる。炭化珪素エピタキシャル基板１００の被測定領域に対して励起光が照射されると、被測定領域からフォトルミネッセンス光が観測される。励起光源としては、たとえば水銀キセノンランプが使用される。光源からの励起光は、照射側のバンドパスフィルター（３１３ｎｍ）を通過した後、被測定領域に照射される。これにより、被測定領域からフォトルミネッセンス光が放出される。フォトルミネッセンス光は、受光側のバンドパスフィルターを通過した後、カメラ等の受光素子に到達する。以上のように、被測定領域のフォトルミネッセンス画像が撮影される。
シングルショックレー型積層欠陥８の発光波長は、４２０ｎｍ付近である。一方、ダブルショックレー型積層欠陥７の発光波長は、５１０ｎｍ付近である。そのため、受光側のバンドパスフィルターの波長を変更することにより、各積層欠陥を識別することができる。具体的には、受光側のバンドパスフィルターの波長を４２０ｎｍとすることにより、シングルショックレー型積層欠陥８を観察することができる。受光側のバンドパスフィルターの波長を５１０ｎｍとすることにより、ダブルショックレー型積層欠陥７を観察することができる。観察されたフォトルミネッセンス画像において、シングルショックレー型積層欠陥８およびダブルショックレー型積層欠陥７の各々は周囲の領域に比べて暗く発光している。
炭化珪素エピタキシャル層２０の第１主面１と平行な方向に炭化珪素エピタキシャル基板１００を移動させながら、第１主面１全体のフォトルミネッセンス画像が撮影される。フォトルミネッセンス画像の１つ視野の面積は、たとえば２．６ｍｍ×２．６ｍｍである。第１主面１は、外周領域３１と中央領域３２とにより構成されている。取得されたフォトルミネッセンス画像において、シングルショックレー型積層欠陥８およびダブルショックレー型積層欠陥７の各々の数が特定される。
（反り量）
次に、炭化珪素エピタキシャル基板１００の第１主面１の反り量の測定方法について説明する。第１主面１の反り量は、たとえばＴｒｏｐｅｌ社製のＦｌａｔｍａｓｔｅｒにより測定することができる。まず、炭化珪素エピタキシャル基板１００が平坦面上に配置される。第２主面１２が平坦面上に配置された状態で、第２主面１２と反対側の第１主面１が観察される。
図５は、第１主面１を観察した状態を示す平面模式図である。図５に示されるように、第１主面１の３点基準面９４が決定される。３点基準面９４とは、中央領域３２と外周領域３１との境界線上の３点（第５位置９５、第６位置９６および第７位置９７）を含む仮想平面である。第５位置９５、第６位置９６および第７位置９７を繋ぐことにより構成される三角形は、正三角形である。図５に示されるように、炭化珪素エピタキシャル基板１００の厚み方向に見て、第１主面１の中心は、正三角形の中心と一致する。
反り量を定量化する指標としては、ｂｏｗおよびｗａｒｐがある。図６は、ｂｏｗが負の値となる場合における第１主面１の形状を示す模式図である。図７は、ｂｏｗが正の値となる場合における第１主面１の形状を示す模式図である。図６および図７に示されるように、３点基準面９４と垂直な方向において、３点基準面９４から見た第１主面１の最高位置９２と３点基準面９４との間の距離（第１距離１５４）と、３点基準面９４から見た第１主面１の最低位置９３と３点基準面９４との間の距離（第２距離１５５）との合計がｗａｒｐである。３点基準面９４と垂直な方向において、第１主面１の中心６の位置９１と３点基準面９４との間の距離がｂｏｗである。
図６に示されるように、第１主面１の中心６の位置９１が３点基準面９４よりも低い場合、ｂｏｗは負の値となる。図７に示されるように、第１主面１の中心６の位置９１が３点基準面９４よりも高い場合、ｂｏｗは正の値となる。本明細書においては、ｂｏｗが負の値となる場合（図６参照）、第１主面１は凹状であるとする。反対に、ｂｏｗが正の値となる場合（図７参照）、第１主面１は凸状であるとする。
本実施形態に係る炭化珪素エピタキシャル基板１００において、第１主面１のｂｏｗは、たとえば負の値である。第１主面１のｂｏｗは、たとえば－２０μｍ以下であってもよいし、－４０μｍ以下であってもよい。第１主面１のｂｏｗの下限は、特に限定されないが、たとえば－８０μｍ以上であってもよい。
本実施形態に係る炭化珪素エピタキシャル基板１００において、第１主面１のｗａｒｐは、たとえば６０μｍ以下である。第１主面１のｗａｒｐは、たとえば５０μｍ以下であってもよいし、４０μｍ以下であってもよい。第１主面１のｗａｒｐの下限は、特に限定されないが、たとえば１０μｍ以上であってもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の概略を示すフローチャートである。図８に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法は、炭化珪素基板準備工程（Ｓ１）と、炭化珪素基板研磨工程（Ｓ２）と、イオン注入工程（Ｓ３）と、水素処理工程（Ｓ４）と、エピタキシャル成長工程（Ｓ５）とを主に有している。
炭化珪素基板準備工程（Ｓ１）が実施される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板１０が準備される。炭化珪素基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。
図９に示されるように、炭化珪素基板１０は、第３主面１３と、第３主面１３の反対側にある第２主面１２とを有する。第３主面１３は、たとえば｛０００１｝面に対してオフ角だけオフ方向に傾斜した面である。オフ角は、たとえば２°以上６°以下である。オフ方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１０の第３主面１３の最大径は、たとえば１５０ｍｍである。
次に、炭化珪素基板研磨工程（Ｓ２）が実施される。具体的には、まず機械研磨工程が実施される。機械研磨工程においては、炭化珪素基板１０の第３主面１３に対して機械研磨が行われる。具体的には、第３主面１３が定盤に対向するように炭化珪素基板１０が研磨ヘッドに保持される。定盤と第３主面１３との間に砥粒を含むスラリーが供給される。砥粒は、たとえばダイヤモンド砥粒である。第２主面１２に対しても第３主面１３と同様に機械研磨が行われる。
次に、化学的機械研磨工程が実施される。化学的機械研磨工程においては、炭化珪素基板１０の第３主面１３に対して化学的機械研磨が行われる。具体的には、炭化珪素基板１０の第３主面１３が定盤に設けられた研磨布と対向するように炭化珪素基板１０が研磨ヘッドに保持される。研磨布は、たとえばニッタハース製のｓｕｐｒｅｍｅである。研磨布と第３主面１３との間に研磨剤が供給される。研磨剤は、たとえばフジミインコーポレーテッド製のＤＳＣ－０９０２である。加工圧（面圧）は、たとえば４００ｇ／ｃｍ２である。定盤の回転数は、たとえば６０ｒｐｍである。研磨ヘッドの回転数は、たとえば６０ｒｐｍである。第２主面１２に対しても第３主面１３と同様に化学的機械研磨が行われる。第３主面１３に対して研磨加工が行われることにより、第３主面１３において加工ダメージにより形成された基底面転位（図示せず）が発生する。
次に、イオン注入工程（Ｓ３）が実施される。具体的には、第３主面１３の全面に対して２段階のイオン注入が実施される。イオン注入には、たとえば日新イオン機器株式会社製のパラレルイオン注入装置（ＩＭＰＨＥＡＴ）が用いられる。イオン種は、たとえばアルミニウムイオン（Ａｌ＋）である。炭化珪素基板１０の温度は、たとえば室温である。第１回目のイオン注入工程においては、たとえば、エネルギーが５３０ｋｅＶとされ、かつドーズ量が２．８×１０１４ｃｍ－２とされる。第２回目のイオン注入工程においては、たとえば、エネルギーが２８０ｋｅＶとされ、かつドーズ量が２．０×１０１４ｃｍ－２とされる。
図１０に示されるように、上記の条件を用いて第３主面１３に対してイオン注入が行われる。図１０に示されている矢印の方向は、イオン注入方向である。これにより、炭化珪素基板１０は凹状に湾曲する。具体的には、炭化珪素基板１０の第２主面１２が平坦面に接するように炭化珪素基板１０を平坦面上に配置した場合に、第２主面１２の中央付近が平坦面に接し、かつ第２主面１２の外縁が平坦面から離間するように炭化珪素基板１０は湾曲している。第３主面１３は、概ね第２主面１２の形状に沿って湾曲している。つまり、第３主面１３のｂｏｗは、負の値となっている。
次に、水素処理工程（Ｓ４）が実施される。水素処理工程（Ｓ４）においては、炭化珪素基板１０が加熱された状態で、第３主面１３に対して水素処理が実施される。具体的には、炭化珪素基板１０が、チャンバ内に配置される。次に、炭化珪素基板１０が１６３０℃程度に昇温される。次に、チャンバに対して水素ガスが導入される。水素ガスの流量は、たとえば１００ｓｌｍとなるように調整される。これにより、第３主面１３において、炭化珪素基板１０がエッチングされる（図１１参照）。結果として、第３主面１３に形成されていた基底面転位の一部が除去される。また、上記エッチングにより炭化珪素基板１０の歪みが部分的に緩和されることで第３主面１３のｂｏｗは変化し得るが、上記炭化珪素基板１０では水素処理工程後も第３主面１３のｂｏｗは負の値となっている。
次に、エピタキシャル成長工程（Ｓ５）が実施される。エピタキシャル成長工程（Ｓ５）においては、まずチャンバが、たとえば１６３０℃程度に昇温される。次に、たとえばシランとプロパンとアンモニアと水素とを含む混合ガスがチャンバに導入される。具体的には、シランガスの流量は、たとえば１１５ｓｃｃｍとなるように調整される。プロパンガスの流量は、たとえば５７．６ｓｃｃｍとなるように調整される。アンモニアガスの流量は、たとえば２．５×１０－２ｓｃｃｍとなるように調整される。水素ガスの流量は、１００ｓｌｍとなるように調整される。チャンバに混合ガスを導入することにより、炭化珪素基板１０の第３主面１３上に炭化珪素エピタキシャル層２０がエピタキシャル成長により形成される。
エピタキシャル成長工程（Ｓ５）において炭化珪素基板１０が１６００℃程度の高温になる。高温下において炭化珪素基板１０が凸状に湾曲していると、第３主面１３の外周から中心に向かって応力が集中する。別の観点から言えば、第３主面１３の中心付近においては応力が高くなり、第３主面１３の外周付近においては応力が低くなる。反対に、図１０に示されるように、高温下において炭化珪素基板１０が凹状に湾曲していると、第３主面１３の中心から外周に向かって応力が解放される。別の観点から言えば、第３主面１３の中心付近においては応力が低くなり、第３主面１３の外周付近においては応力が高くなる。応力が高い領域においては、炭化珪素エピタキシャル層２０にダブルショックレー型積層欠陥７が発生しやすくなる。
本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法においては、炭化珪素基板１０の第３主面１３のｂｏｗが負の値となる状態でエピタキシャル成長が行われる。具体的には、イオン注入工程（Ｓ３）後であってかつ水素処理工程（Ｓ４）前における炭化珪素基板１０において、第３主面１３のｂｏｗが、たとえば－２０μｍ以下である状態でエピタキシャル成長が行われる。第３主面１３のｂｏｗは、たとえば－４０μｍ以下であってもよいし、－６０μｍ以下であってもよい。これにより、第３主面１３の中心付近においては応力が低くなり、第３主面１３の外周付近においては応力が高くなる。結果として、応力が高い外周付近においては、多数のダブルショックレー型積層欠陥７が発生する。以上により、本実施形態に係る炭化珪素エピタキシャル基板１００が製造される（図２参照）。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図１２に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図１２）と、基板加工工程（Ｓ２０：図１２）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図１２）が実施される。具体的には、前述した炭化珪素エピタキシャル基板１００の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図２参照）。
次に、基板加工工程（Ｓ２０：図１２）が実施される。具体的には、炭化珪素エピタキシャル基板１００を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工工程は、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図１２）は、たとえばイオン注入工程（Ｓ２１：図１２）、酸化膜形成工程（Ｓ２２：図１２）、電極形成工程（Ｓ２３：図１２）およびダイシング工程（Ｓ２４：図１２）を含む。
まず、イオン注入工程（Ｓ２１：図１２）が実施される。開口部を有するマスク（図示せず）が形成された第１主面１に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図１３参照）。
炭化珪素エピタキシャル層２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素エピタキシャル層２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気である。活性化アニールの温度は、たとえば１８００℃程度である。活性化アニールの時間は、たとえば３０分程度である。
次に、酸化膜形成工程（Ｓ２２：図１２）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第１主面１において酸化膜１３６が形成される（図１４参照）。酸化膜１３６は、たとえば二酸化珪素等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度である。熱酸化処理の時間は、たとえば３０分程度である。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素の雰囲気中、１１００℃程度で１時間程度、熱処理が実施される。さらにその後、アルゴン雰囲気中で熱処理が行なわれる。たとえば、アルゴン雰囲気中、１１００℃以上１５００℃以下程度で、１時間程度、熱処理が行われる。
次に、電極形成工程（Ｓ２３：図１２）が実施される。具体的には、ゲート電極１４１は、酸化膜１３６上に形成される。ゲート電極１４１は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極１４１は、たとえば導電性を有するポリシリコン等から構成される。ゲート電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、ゲート電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、ゲート電極１４１と酸化膜１３６とに接するように形成される。次に、酸化膜１３６および層間絶縁膜１３７の一部がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
次に、たとえばスパッタリング法により当該露出部にソース電極１４２が形成される。ソース電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。ソース電極１４２が形成された後、ソース電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００℃以上１１００℃以下程度の温度で加熱される。これにより、ソース電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、ソース電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。次に、第２主面１２にドレイン電極１４３が形成される。ドレイン電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図１２）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１５参照）。
なお上記において、平面型ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばトレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオード等の炭化珪素半導体装置に適用可能である。
次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置３００の製造方法の作用効果について説明する。
たとえばポリタイプ４Ｈの炭化珪素においては、基底面完全転位は、２本の基底面部分転位に分解して存在している。２本の基底面部分転位の間に存在する積層欠陥は、ショックレー型積層欠陥と呼ばれている。ショックレー型積層欠陥は、積層構造の違いにより、４種類の積層欠陥に分類される。具体的には、ショックレー型積層欠陥は、シングルショックレー型積層欠陥、ダブルショックレー型積層欠陥、トリプルショックレー型積層欠陥、クアドラプルショックレー型積層欠陥とに分類される。４種類の積層欠陥の各々は、異なる発光波長を有している。そのため、フォトルミネッセンス法を用いることにより、これらの積層欠陥を識別することができる。
シングルショックレー型積層欠陥８の面密度が高い場合には、炭化珪素半導体装置の電流リークが発生しやすくなり、信頼性が著しく劣化する。一方、ダブルショックレー型積層欠陥７は、炭化珪素半導体装置の長期信頼性を考慮すると低減することが望ましいが、シングルショックレー型積層欠陥８と比較すると信頼性劣化に対する影響はそれほど大きくない。そのため、炭化珪素エピタキシャル基板１００にダブルショックレー型積層欠陥７がある程度残存していても、信頼性劣化に対する影響はそれほど顕著ではない。
発明者らは、鋭意検討の結果、ダブルショックレー型積層欠陥７を積極的に増加させることにより、シングルショックレー型積層欠陥８を低減させることを考え出した。高温下において炭化珪素基板１０が凸状に湾曲していると、主面（上面）の外周から中心に向かって応力が集中する。別の観点から言えば、主面の中心付近においては応力が高くなり、主面の外周付近においては応力が低くなる。反対に、図１０に示されるように、高温下において炭化珪素基板１０が凹状に湾曲していると、主面の中心から外周に向かって応力が解放される。別の観点から言えば、主面の中心付近においては応力が低くなり、主面の外周付近においては応力が高くなる。応力が高い領域においては、炭化珪素エピタキシャル層２０にダブルショックレー型積層欠陥７が発生しやすくなる。また正常なポリタイプ４Ｈの領域が、ダブルショックレー型積層欠陥７に転換すれば、当該領域はシングルショックレー型積層欠陥８には転換しない。
具体的には、炭化珪素基板１０を高温下においてある程度凹状に湾曲させた状態で炭化珪素基板１０上に炭化珪素エピタキシャル層２０を形成することにより、炭化珪素エピタキシャル層２０の主面１の外周領域３１における応力を主面１の中央領域３２における応力よりも高くした。これにより、外周領域３１において積極的にダブルショックレー型積層欠陥７を形成した。さらに具体的には、外周領域３１におけるダブルショックレー型積層欠陥７の面密度を第１面密度とし、中央領域３２におけるダブルショックレー型積層欠陥７の面密度を第２面密度とした場合、第１面密度は第２面密度の５倍以上とした。これにより、外周領域３１においてシングルショックレー型積層欠陥８が形成される確率を低減することができる。具体的には、外周領域３１におけるシングルショックレー型積層欠陥８の面密度は、０．５個ｃｍ－２以下である。
また本実施形態に係る炭化珪素エピタキシャル基板１００によれば、中央領域３２におけるダブルショックレー型積層欠陥７の面密度（第２面密度）は、０．２個ｃｍ－２以上である。中央領域３２においてもダブルショックレー型積層欠陥７を積極的に増加させることにより、中央領域３２においてシングルショックレー型積層欠陥８が形成される確率を低減することができる。
（サンプル準備）
次に、実施例について説明する。前述した炭化珪素エピタキシャル基板１００の製造方法に従い、まず、第３主面１３のｂｏｗの値が異なる２枚の炭化珪素基板１０を準備した。サンプル１の第３主面１３のｂｏｗの値は、－６３．１μｍであった。サンプル２の第３主面１３のｂｏｗの値は、＋１５．９μｍであった。当該ｂｏｗの値は、イオン注入工程（Ｓ３）後であってかつ水素処理工程（Ｓ４）前における値である。次に、炭化珪素基板１０の第３主面１３に対して水素処理工程（Ｓ４）を実施した。次に、第３主面１３上に炭化珪素エピタキシャル層２０をエピタキシャル成長により形成した。第３主面１３は、Ｓｉ（シリコン）面とした。つまり、Ｓｉ面に炭化珪素エピタキシャル層２０を成長した。以上により、サンプル１およびサンプル２の各々に係る炭化珪素エピタキシャル基板１００を製造した。
（実験方法）
次に、炭化珪素エピタキシャル基板１００の第１主面１の外周領域３１におけるダブルショックレー型積層欠陥７の面密度（第１面密度）を測定した。同様に、中央領域３２におけるダブルショックレー型積層欠陥７の面密度（第２面密度）を測定した。同様に、外周領域３１におけるシングルショックレー型積層欠陥８の面密度（第３面密度）を測定した。上記積層欠陥の測定方法は、上述の通りである。
（実験結果）
Figure 0007632313000001
表１は、サンプル１およびサンプル２の各々に係る炭化珪素エピタキシャル基板１００における、第１面密度、第２面密度、第１面密度／第２面密度および第３面密度の結果を示している。表１に示されるように、サンプル２に係る炭化珪素エピタキシャル基板１００と比較して、サンプル１に係る炭化珪素エピタキシャル基板１００においては、シングルショックレー型積層欠陥の面密度（第３面密度）を大幅に低減可能であることが確認された。実験の数値は第１面密度２．２ｃｍ－２、第２面密度０．３ｃｍ－２、第１面密度／第２面密度７．３、第３面密度０．３ｃｍ－２であるが、第１面密度１．０ｃｍ－２、第２面密度０．２ｃｍ－２、第１面密度／第２面密度５．０、第３面密度０．５ｃｍ－２の数値でも、発明の効果を奏する。
次に、エピタキシャル成長前後におけるｂｏｗの変化について説明する。まず、第３主面１３のｂｏｗの値が異なる複数の炭化珪素基板１０を準備した。当該ｂｏｗの値は、イオン注入工程（Ｓ３）後であってかつ水素処理工程（Ｓ４）前における値である。次に、炭化珪素基板１０の第３主面１３に対して水素処理工程（Ｓ４）を実施した。次に、炭化珪素基板１０の第３主面１３上に炭化珪素エピタキシャル層２０をエピタキシャル成長により形成した。炭化珪素エピタキシャル層２０の厚みは、１０μｍとした。次に、炭化珪素エピタキシャル層２０の第１主面１のｂｏｗを測定した。
図１６は、エピタキシャル成長前後におけるｂｏｗの変化を示す図である。図１６の横軸は、エピタキシャル成長前（水素処理前）の炭化珪素基板１０の第３主面１３のｂｏｗである。図１６の縦軸は、エピタキシャル成長後の炭化珪素エピタキシャル層２０の第１主面１のｂｏｗである。エピタキシャル成長前の第３主面１３のｂｏｗは、たとえば－８０μｍ超４０μｍ未満の範囲である。エピタキシャル成長後の第１主面１のｂｏｗは、たとえば－５０μｍ超５０μｍ未満の範囲である。図１６に示されるように、エピタキシャル成長後の第１主面１のｂｏｗは、エピタキシャル成長前の第３主面１３のｂｏｗよりも１５．６μｍ大きくなることが確認された。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 主面（第１主面）、３ オリエンテーションフラット、４ 円弧状部、５ 外周縁、６ 中心、７ ダブルショックレー型積層欠陥、８ シングルショックレー型積層欠陥、１０ 炭化珪素基板、１１ 境界面、１２ 第２主面、１３ 第３主面、２０ 炭化珪素エピタキシャル層、３１ 外周領域、３２ 中央領域、９１ 位置、９２ 最高位置、９３ 最低位置、９４ 点基準面、９５ 第５位置、９６ 第６位置、９７ 第７位置、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ ゲート電極、１４２ ソース電極、１４３ ドレイン電極、１５４ 第１距離、１５５ 第２距離、３００ 炭化珪素半導体装置、Ｗ 最大径。

Claims (6)

  1. 炭化珪素基板と、
    前記炭化珪素基板上にある炭化珪素エピタキシャル層とを備え、
    前記炭化珪素エピタキシャル層は、前記炭化珪素基板に接する境界面と、前記境界面と反対側の主面とを含み、
    前記主面は、外周縁と、前記外周縁から５ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とを有し、
    前記外周領域におけるダブルショックレー型積層欠陥の面密度を第１面密度とし、前記中央領域におけるダブルショックレー型積層欠陥の面密度を第２面密度とした場合、前記第１面密度は前記第２面密度の５倍以上であり、
    前記外周領域におけるシングルショックレー型積層欠陥の面密度は、０．５個ｃｍ－２以下である、炭化珪素エピタキシャル基板。
  2. 前記主面の反り量を定量的に規定したｂｏｗは、負の値である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記第２面密度は、０．２個ｃｍ －２ 以上である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記第２面密度は、１．０個ｃｍ－２以下である、請求項１から請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記第１面密度は、２．０個ｃｍ－２以上である、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 請求項１から請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程と、を備える、炭化珪素半導体装置の製造方法。
JP2021574657A 2020-01-29 2021-01-19 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP7632313B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020012522 2020-01-29
JP2020012522 2020-01-29
PCT/JP2021/001693 WO2021153351A1 (ja) 2020-01-29 2021-01-19 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2021153351A1 JPWO2021153351A1 (ja) 2021-08-05
JPWO2021153351A5 JPWO2021153351A5 (ja) 2023-10-27
JP7632313B2 true JP7632313B2 (ja) 2025-02-19

Family

ID=77078544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021574657A Active JP7632313B2 (ja) 2020-01-29 2021-01-19 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230059737A1 (ja)
JP (1) JP7632313B2 (ja)
CN (1) CN115003866B (ja)
WO (1) WO2021153351A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564487B1 (ko) * 2021-10-08 2023-08-07 주식회사 에타맥스 단일 입사광 기반 광루미네선스를 이용한 실리콘카바이드 기판의 결함분류 장비 및 그를 이용한 결함분류 방법
JP2025072804A (ja) * 2023-10-25 2025-05-12 株式会社レゾナック ＳｉＣエピタキシャルウェハ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035095A1 (ja) 2007-09-12 2009-03-19 Showa Denko K.K. エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP2017108179A (ja) 2017-03-08 2017-06-15 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2018162178A (ja) 2017-03-24 2018-10-18 昭和電工株式会社 炭化珪素のエピタキシャル成長方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
US7915143B2 (en) * 2008-04-30 2011-03-29 The United States Of America As Represented By The Secretary Of The Navy Method of mediating forward voltage drift in a SiC device
JP5304713B2 (ja) * 2010-04-07 2013-10-02 新日鐵住金株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6244826B2 (ja) * 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6757955B2 (ja) * 2016-09-26 2020-09-23 国立研究開発法人産業技術総合研究所 ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
JP7415558B2 (ja) * 2017-09-01 2024-01-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035095A1 (ja) 2007-09-12 2009-03-19 Showa Denko K.K. エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP2017108179A (ja) 2017-03-08 2017-06-15 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2018162178A (ja) 2017-03-24 2018-10-18 昭和電工株式会社 炭化珪素のエピタキシャル成長方法

Also Published As

Publication number Publication date
US20230059737A1 (en) 2023-02-23
JPWO2021153351A1 (ja) 2021-08-05
CN115003866B (zh) 2024-05-03
WO2021153351A1 (ja) 2021-08-05
CN115003866A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2001018286A1 (ja) ＳｉＣ単結晶およびその成長方法
JPWO2018142744A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7632313B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN102171787A (zh) 碳化硅衬底和制造碳化硅衬底的方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017090279A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12020924B2 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
US8367510B2 (en) Process for producing silicon carbide semiconductor device
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6590116B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20250056856A1 (en) Silicon carbide substrate, method of manufacturing silicon carbide semiconductor device, and method of manufacturing silicon carbide substrate
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN113272480B (zh) 碳化硅再生基板和碳化硅半导体装置的制造方法
JP2025139953A (ja) 炭化珪素基板、炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
JP2025059450A (ja) 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法、および炭化珪素半導体装置の製造方法
WO2025134535A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板の製造方法、および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250120

R150 Certificate of patent or registration of utility model

Ref document number: 7632313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113