JP7639484B2

JP7639484B2 - 量子演算装置及びその製造方法

Info

Publication number: JP7639484B2
Application number: JP2021058191A
Authority: JP
Inventors: 雅之細田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2021-03-30
Filing date: 2021-03-30
Publication date: 2025-03-05
Anticipated expiration: 2041-03-30
Also published as: JP2022154920A

Description

本開示は、量子演算装置及びその製造方法に関する。

超伝導量子ビットを用いた量子演算装置について検討が行われている。超伝導の実現のために、また熱に起因するノイズを低減するために、希釈冷凍機等の冷却能力が極めて高い冷却源が用いられている。

特開２０２０－６１５５４号公報特開２０２０－６１４４７号公報国際公開第２０２０／０７５１５０号

量子演算装置の高機能化には、内蔵する量子ビットの数を増やすことが有効である。しかしながら、量子ビットの数の増加に伴って量子ビットを制御する制御線の数も増加し、制御線を通じて量子ビットを含む量子チップに熱が流入しやすくなる。このため、従来の技術では、冷却能力を更に向上しなければ量子ビットの数を増やすことが困難である。

本開示の目的は、冷却源の冷却能力を向上せずとも量子ビットの数を増加できる量子演算装置及びその製造方法を提供することにある。

本開示の一形態によれば、第１基板と、第２基板と、前記第１基板に設けられ、それぞれが量子ビットとして機能する複数の量子ビット部を含む量子チップと、前記第２基板に設けられ、前記複数の量子ビット部を制御するマイクロ波の制御信号を、空間を介して前記複数の量子ビットに向けて送出する送出部と、前記第１基板を冷却する第１冷却源と、前記第２基板を冷却する第２冷却源と、を有する量子演算装置が提供される。

本開示によれば、冷却源の冷却能力を向上せずとも量子ビットの数を増加できる。

第１実施形態に係る量子演算装置を示す図である。第２実施形態に係る量子演算装置を示す図である。第３実施形態に係る量子演算装置を示す図である。第４実施形態に係る量子演算装置を示す図である。

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は、量子演算装置に関する。図１は、第１実施形態に係る量子演算装置を示す図である。

図１に示すように、第１実施形態に係る量子演算装置１００は、量子回路基板１１０と、制御波形送出基板１２０と、制御部１３０とを有する。

量子回路基板１１０には、量子チップ１１１が設けられている。量子回路基板１１０は、量子チップ１１１が接続された回路を含んでいる。量子チップ１１１は、それぞれが量子ビットとして機能する複数の量子ビット部１１２と、それぞれが量子ビット部１１２に接続された複数の受信パタン１１３とを含む。受信パタン１１３は受信アンテナとして機能する。量子ビット部１１２の数と受信パタン１１３の数とは等しい。量子ビット部１１２及び受信パタン１１３は、例えばコプレーナ線路（ＣＰＷ）１１４を介して互いに接続されている。量子ビット部１１２及び受信パタン１１３の組の数は限定されず、例えば１６個又は６４個であってもよい。量子回路基板１１０は第１基板の一例である。

制御波形送出基板１２０には、送出部１２１が設けられている。送出部１２１は、それぞれが量子ビット部１１２に対応する複数の送出パタン１２３を含む。送出パタン１２３は送出アンテナとして機能する。送出パタン１２３の数は、量子ビット部１１２の数と等しい。制御波形送出基板１２０は、送出パタン１２３と同数の同軸コネクタ１２４を有する。制御波形送出基板１２０は第２基板の一例である。

量子回路基板１１０と制御波形送出基板１２０とは互いから離れて配置されており、量子回路基板１１０と制御波形送出基板１２０とは互いに対向する。量子回路基板１１０と制御波形送出基板１２０との間の距離は、例えば１００μｍ～１ｍｍ程度である。量子回路基板１１０と制御波形送出基板１２０との間には空間が存在する。この空間は、通常真空となっている。

制御部１３０は、量子ビット部１１２と同数の波形発生器１３１を含む。各波形発生器１３１には同軸ケーブル１４１の一端が接続されており、同軸ケーブル１４１の他端に減衰器１５１の入力が接続されている。減衰器１５１の出力には同軸ケーブル１４２の一端が接続されており、同軸ケーブル１４２の他端に減衰器・フィルタ１５２の入力が接続されている。減衰器・フィルタ１５２の出力に同軸ケーブル１４３の一端が接続されており、同軸ケーブル１４３の他端は制御波形送出基板１２０の同軸コネクタ１２４に接続されている。

量子演算装置１００は、更に、第１冷却源１６１と、第２冷却源１６２と、第３冷却源１６３とを有する。第１冷却源１６１は量子回路基板１１０を冷却する。第１冷却源１６１は、例えば希釈冷凍機であり、量子回路基板１１０を１０ｍＫ程度の温度まで冷却する。第２冷却源１６２は、主に、制御波形送出基板１２０及び減衰器・フィルタ１５２を冷却する。第２冷却源１６２は、制御波形送出基板１２０及び減衰器・フィルタ１５２を１００ｍＫ程度の温度まで冷却する。第３冷却源１６３は、主に、減衰器１５１を冷却する。第３冷却源は、減衰器１５１を数Ｋ程度の温度まで冷却する。波形発生器１３１を含む制御部１３０の温度は、例えば室温である。

このように、第１冷却源１６１は量子回路基板１１０を第１温度（例えば１０ｍＫ程度）に冷却し、第２冷却源１６２は制御波形送出基板１２０を第１温度よりも高い第２温度（例えば１００ｍＫ程度）に冷却する。第２冷却源１６２は制御波形送出基板１２０に結合されて制御波形送出基板１２０を直接的に冷却してもよく、同軸ケーブル１４３の接地導体を介して制御波形送出基板１２０を間接的に冷却してもよい。

量子演算装置１００では、波形発生器１３１が量子ビット部１１２を制御するマイクロ波の制御信号を生成し、出力する。制御信号の周波数は、例えば約５ＧＨｚである。波形発生器１３１から出力された制御信号は、同軸ケーブル１４１、減衰器１５１、同軸ケーブル１４２、減衰器・フィルタ１５２、同軸ケーブル１４３及び同軸コネクタ１２４を介して送出部１２１に入力される。送出部１２１は、入力された制御信号を送出パタン１２３から送出する。送出パタン１２３から送出された制御信号は、制御波形送出基板１２０と量子回路基板１１０との間の空間を介して量子チップ１１１に到達する。量子チップ１１１に到達した制御信号は、受信パタン１１３を介して量子ビット部１１２に入力され、量子ビット部１１２が制御される。

量子演算装置１００では、制御波形送出基板１２０と量子回路基板１１０とが空間を介して隔てられ、空間を介して制御信号が伝送される。従って、量子回路基板１１０に同軸ケーブルを接続する必要はなく、量子ビット部１１２の数が増加したとしても、制御波形送出基板１２０の熱は量子回路基板１１０に流入しにくい。このため、冷却能力を強化せずとも、量子回路基板１１０に設ける量子ビット部１１２の数を増加させることができる。

また、量子回路基板１１０に同軸ケーブルを接続する必要はないため、同軸ケーブルを介して伝送されるノイズを抑制することもできる。

なお、送出パタン１２３から送出された制御信号を受信する機能を量子ビット部１１２が備えていれば、受信パタン１１３が設けられていなくてもよい。

このような構成の量子演算装置１００を製造する場合、まず、量子チップ１１１が設けられた量子回路基板１１０と、送出部１２１を備えた制御波形送出基板１２０とを準備し、これらの位置決めを行う。また、量子回路基板１１０を冷却できるように第１冷却源１６１を設け、制御波形送出基板１２０を冷却できるように第２冷却源１６２を設ける。同軸ケーブル１４３の制御波形送出基板１２０への接続等は、上記工程の前に行ってもよく、上記工程の後に行ってもよい。

また、送出パタン１２３の数と量子ビット部１１２の数とが一致している必要はない。例えば、１つの送出パタン１２３から複数の量子ビット部１１２に対して多重化した制御信号を送出できる場合には、送出パタン１２３の数が量子ビット部１１２の数より少なくてもよい。また、ある量子ビット部の制御を、結合する他の量子ビット部を介して行う場合にも、送出パタン１２３の数が量子ビット部１１２の数より少なくてもよい。

（第２実施形態）
次に、第２実施形態について説明する。図２は、第２実施形態に係る量子演算装置を示す図である。

図２に示すように、第２実施形態に係る量子演算装置２００では、量子回路基板１１０の制御波形送出基板１２０に対向する面１１０Ａと、制御波形送出基板１２０の量子回路基板１１０に対向する面１２０Ａとの間に複数のスペーサ２０１が設けられている。スペーサ２０１は、例えば３個以上設けられている。制御波形送出基板１２０の形状が、面１２０Ａに垂直な方向からの平面視で、四角形である場合、合計で４個のスペーサ２０１がその四隅に設けられていてもよい。また、合計で５個のスペーサ２０１が、四隅に加えて、中心部に設けられていてもよい。スペーサ２０１の配置は任意である。

スペーサ２０１は、熱伝導性が低い材料から構成されることが好ましい。スペーサ２０１の材料として、例えば第２冷却源１６２により冷却される温度（１００ｍＫ程度）以上の温度で超伝導となるニオブチタン（ＮｂＴｉ）合金、はんだ等が挙げられる。スペーサ２０１の材料として有機樹脂が用いられてもよい。スペーサ２０１の形状は、例えば球状であってもよく、柱状であってもよい。スペーサ２０１の径は、例えば１００μｍ～１ｍｍ程度である。

例えば、スペーサ２０１を制御波形送出基板１２０の面１２０Ａに予め融着しておき、位置合わせしながら量子回路基板１１０に貼り合わせ、押圧することでスペーサ２０１を量子回路基板１１０に固定することができる。

量子回路基板１１０の面１１０Ａとは反対側の面１１０Ｂにヒートブロック２１０が取り付けられている。ヒートブロック２１０は、例えば銅（Ｃｕ）材である。Ｃｕ材の表面に金（Ａｕ）めっき膜が設けられていてもよい。ヒートブロック２１０及び量子回路基板１１０が第１冷却源１６１に接触している。第１冷却源１６１は板状の形状を有しており、第１冷却源１６１に貫通孔２６１が形成されている。

減衰器・フィルタ１５２が第２冷却源１６２に接触している。また、同軸ケーブル１４３の接地導体が第２冷却源１６２に接触している。同軸ケーブル１４３は第１冷却源１６１の貫通孔２６１を貫通し、第１冷却源１６１からみて第２冷却源１６２とは反対側まで延び、制御波形送出基板１２０の同軸コネクタ１２４（図１参照）に接続されている。貫通孔２６１内には、同軸ケーブル１４３を支持する断熱支持部材２６２が設けられている。断熱支持部材２６２は、熱伝導性が低い材料から構成されることが好ましい。断熱支持部材２６２の材料として、例えばポリテトラフルオロエチレン（polytetrafluoroethylene：ＰＴＦＥ）等の有機樹脂が挙げられる。

他の構成は第１実施形態と同様である。例えば、図２には、同軸ケーブル１４２、減衰器・フィルタ１５２、同軸ケーブル１４３、貫通孔２６１及び断熱支持部材２６２を一組のみ図示しているが、これらは量子ビット部１１２と同じ数だけ設けられている。

第２実施形態によっても第１実施形態と同様の効果を得ることができる。また、スペーサ２０１が設けられているため、送出パタン１２３と受信パタン１１３との間の距離を高精度で調整しやすく、信号の損失及び複数の量子ビット部間の制御波形の漏話を低減しやすい。

更に、第１冷却源１６１からみて量子回路基板１１０が第２冷却源１６２とは反対側に配置されている。このため、量子回路基板１１０は第２冷却源１６２の影響を受けにくい。更に、同軸ケーブル１４３の貫通孔２６１内の部分が断熱支持部材２６２により第１冷却源１６１から熱的に離されている。このため、第１冷却源１６１は同軸ケーブル１４３の熱の影響を受けにくい。

（第３実施形態）
次に、第３実施形態について説明する。図３は、第３実施形態に係る量子演算装置を示す図である。

図３に示すように、第３実施形態に係る量子演算装置３００では、受信パタン１１３に代えて受信パタン３１３が、量子チップ１１１の外部に設けられている。この例では、量子チップ１１１に含まれる量子ビット部１１２の数は１６個であり、１６個の受信パタン３１３が量子回路基板１１０の面１１０Ａに設けられている。各受信パタン３１３はコプレーナ線路３１４を介して量子チップ１１１内の量子ビット部１１２に接続されている。面１１０Ａに垂直な方向からの平面視で、１６個の受信パタン３１３は、量子チップ１１１を包囲するように配置されている。

制御波形送出基板１２０には、送出パタン１２３が受信パタン３１３に対向するように面１２０Ａに配置されている。面１２０Ａに垂直な方向からの平面視で、１６個の送出パタン１２３により包囲されるようにして制御波形送出基板１２０に開口３２５が形成されている。開口３２５は、例えば、量子回路基板１１０の面１１０Ａに垂直な方向からの平面視で、量子チップ１１１よりも大きく、開口３２５を通じて量子チップ１１１の全体がみえる。

他の構成は第２実施形態と同様である。例えば、図示を省略しているが、スペーサ２０１等が設けられている。

第３実施形態によっても第２実施形態と同様の効果を得ることができる。また、制御波形送出基板１２０に開口３２５が形成されているため、量子チップ１１１が制御波形送出基板１２０内を伝送される信号の影響を受けにくくすることができる。

（第４実施形態）
次に、第４実施形態について説明する。図４は、第４実施形態に係る量子演算装置を示す図である。

図４に示すように、第４実施形態に係る量子演算装置４００では、量子回路基板１１０に複数、例えば９個の量子チップ１１１が設けられている。９個の量子チップ１１１のうち、５個の量子チップ１１１が面１１０Ａに設けられ、４個の量子チップ１１１が面１１０Ｂに設けられている。量子回路基板１１０を透視したとき、９個の量子チップ１１１は格子状に配置されている。図示を省略するが、第３実施形態と同様に、複数の受信パタン３１３（図３参照）が各量子チップ１１１の周囲に設けられ、当該量子チップ１１１内の量子ビット部１１２に接続されている。

量子回路基板１１０は、例えばＳｉを用いて構成されており、例えば３層の配線層を含む。３層の配線層のうちの１層が面１１０Ａに設けられ、他の１層が面１１０Ｂに設けられ、他の１層が面１１０Ａと面１１０Ｂとの間に設けられている。厚さ方向で隣り合う配線層同士は、スルーホールビアを介して互いに接続されている。スルーホールビアは、第１冷却源１６１により冷却される温度（１０ｍＫ程度）で超伝導となる材料から構成されることが好ましい。このような多層配線を介して、複数の量子チップ１１１同士が接続されている。

制御波形送出基板１２０には、それぞれが量子回路基板１１０の面１１０Ａに設けられた５個の量子チップ１１１に対応するようにして、第３実施形態と同様に、５個の開口３２５が形成されている。図示を省略するが、制御波形送出基板１２０の量子回路基板１１０に対向する面１２０Ａに、開口３２５毎に、当該開口３２５を包囲するようにして複数の送出パタン１２３（図３参照）が設けられている。例えば、面１２０Ａに設けられた送出パタン１２３は、それぞれ面１１０Ａに設けられた受信パタン３１３に対向する。

量子演算装置４００は、更に、制御波形送出基板４２０を有する。制御波形送出基板４２０は、開口の配置を除き、制御波形送出基板１２０と同様の構成を備える。制御波形送出基板４２０には、それぞれが量子回路基板１１０の面１１０Ｂに設けられた４個の量子チップ１１１に対応するようにして、第３実施形態と同様に、４個の開口３２５が形成されている。図示を省略するが、制御波形送出基板４２０の量子回路基板１１０に対向する面４２０Ａに、開口３２５毎に、当該開口３２５を包囲するようにして複数の送出パタン１２３（図３参照）が設けられている。例えば、面４２０Ａに設けられた送出パタン１２３は、それぞれ面１１０Ｂに設けられた受信パタン３１３に対向する。

また、ヒートブロック２１０に代えて伝熱フレーム４１０が設けられている。伝熱フレーム４１０は、量子回路基板１１０の外周部の一部に接触するとともに、第１冷却源１６１（図２参照）に接触している。伝熱フレーム４１０は、例えば銅（Ｃｕ）材である。Ｃｕ材の表面に金（Ａｕ）めっき膜が設けられていてもよい。

他の構成は第３実施形態と同様である。

第４実施形態によっても第３実施形態と同様の効果を得ることができる。また、量子回路基板１１０に複数の量子チップ１１１が設けられているため、量子ビット部１１２をより高密度で集積することができる。

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

以下、本開示の諸態様を付記としてまとめて記載する。

（付記１）
第１基板と、
第２基板と、
前記第１基板に設けられ、それぞれが量子ビットとして機能する複数の量子ビット部を含む量子チップと、
前記第２基板に設けられ、前記複数の量子ビット部を制御するマイクロ波の制御信号を、空間を介して前記複数の量子ビットに向けて送出する送出部と、
前記第１基板を冷却する第１冷却源と、
前記第２基板を冷却する第２冷却源と、
を有することを特徴とする量子演算装置。
（付記２）
前記第１冷却源は前記第１基板を第１温度に冷却し、
前記第２冷却源は前記第２基板を前記第１温度よりも高い第２温度に冷却することを特徴とする請求項１に記載の量子演算装置。
（付記３）
前記第１基板と前記第２基板とが互いに対向し、
前記量子チップは、前記第１基板の前記第２基板に対向する面に設けられ、
前記送出部は、前記第２基板の前記第１基板に対向する面に設けられていることを特徴とする付記１又は２に記載の量子演算装置。
（付記４）
前記第１基板と前記第２基板との間に設けられたスペーサを有することを特徴とする付記３に記載の量子演算装置。
（付記５）
前記第２基板の前記量子チップに対向する部分に開口が形成されていることを特徴とする付記３又は４に記載の量子演算装置。
（付記６）
前記送出部は、それぞれが前記量子ビット部に対応する複数の送出パタンを有することを特徴とする付記１乃至５のいずれか１項に記載の量子演算装置。
（付記７）
前記第１基板に設けられ、それぞれが前記量子ビット部に接続された複数の受信パタンを有することを特徴とする付記１乃至６のいずれか１項に記載の量子演算装置。
（付記８）
前記第２冷却源は、前記第１冷却源の一方側に配置され、
前記第１基板及び前記第２基板は、前記第１冷却源の他方側に配置されていることを特徴とする付記１乃至７のいずれか１項に記載の量子演算装置。
（付記９）
前記第１基板に、前記量子チップが複数設けられ、
前記送出部は、複数の前記量子チップに含まれる複数の前記量子ビット部の各々に前記制御信号を送出することを特徴とする付記１乃至８のいずれか１項に記載の量子演算装置。
（付記１０）
それぞれが量子ビットとして機能する複数の量子ビット部を含む量子チップが設けられた第１基板を準備する工程と、
前記複数の量子ビット部を制御するマイクロ波の制御信号を、空間を介して前記複数の量子ビットに向けて送出する送出部が設けられた第２基板を準備する工程と、
前記第１基板と前記第２基板とを互いに位置合わせする工程と、
前記第１基板を冷却する第１冷却源及び前記第２基板を冷却する第２冷却源を設ける工程と、
を有することを特徴とする量子演算装置の製造方法。

１００、２００、３００、４００：量子演算装置
１１０：量子回路基板
１１０Ａ、１１０Ｂ：面
１１１：量子チップ
１１２：量子ビット部
１１３、３１３：受信パタン
１２０、４２０：制御波形送出基板
１２０Ａ、４２０Ａ：面
１２１：送出部
１２３：送出パタン
１３０：制御部
１６１：第１冷却源
１６２：第２冷却源
２０１：スペーサ
３２５：開口

Claims

第１基板と、
第２基板と、
前記第１基板に設けられ、それぞれが量子ビットとして機能する複数の量子ビット部を含む量子チップと、
前記第２基板に設けられ、前記複数の量子ビット部を制御するマイクロ波の制御信号を、空間を介して前記複数の量子ビットに向けて送出する送出部と、
前記第１基板を冷却する第１冷却源と、
前記第２基板を冷却する第２冷却源と、
を有することを特徴とする量子演算装置。
前記第１冷却源は前記第１基板を第１温度に冷却し、
前記第２冷却源は前記第２基板を前記第１温度よりも高い第２温度に冷却することを特徴とする請求項１に記載の量子演算装置。
前記第１基板と前記第２基板とが互いに対向し、
前記量子チップは、前記第１基板の前記第２基板に対向する面に設けられ、
前記送出部は、前記第２基板の前記第１基板に対向する面に設けられていることを特徴とする請求項１又は２に記載の量子演算装置。
前記第１基板と前記第２基板との間に設けられたスペーサを有することを特徴とする請求項３に記載の量子演算装置。
前記第２基板の前記量子チップに対向する部分に開口が形成されていることを特徴とする請求項３又は４に記載の量子演算装置。
前記送出部は、それぞれが前記量子ビット部に対応する複数の送出パタンを有することを特徴とする請求項１乃至５のいずれか１項に記載の量子演算装置。
前記第１基板に設けられ、それぞれが前記量子ビット部に接続された複数の受信パタンを有することを特徴とする請求項１乃至６のいずれか１項に記載の量子演算装置。
前記第２冷却源は、前記第１冷却源の一方側に配置され、
前記第１基板及び前記第２基板は、前記第１冷却源の他方側に配置されていることを特徴とする請求項１乃至７のいずれか１項に記載の量子演算装置。
それぞれが量子ビットとして機能する複数の量子ビット部を含む量子チップが設けられた第１基板を準備する工程と、
前記複数の量子ビット部を制御するマイクロ波の制御信号を、空間を介して前記複数の量子ビットに向けて送出する送出部が設けられた第２基板を準備する工程と、
前記第１基板と前記第２基板とを互いに位置合わせする工程と、
前記第１基板を冷却する第１冷却源及び前記第２基板を冷却する第２冷却源を設ける工程と、
を有することを特徴とする量子演算装置の製造方法。