Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7642971B2 - Electronic device and manufacturing method thereof, filter and multiplexer - Google Patents
[go: Go Back, main page]

JP7642971B2 - Electronic device and manufacturing method thereof, filter and multiplexer - Google Patents

Electronic device and manufacturing method thereof, filter and multiplexer Download PDF

Info

Publication number
JP7642971B2
JP7642971B2 JP2019148578A JP2019148578A JP7642971B2 JP 7642971 B2 JP7642971 B2 JP 7642971B2 JP 2019148578 A JP2019148578 A JP 2019148578A JP 2019148578 A JP2019148578 A JP 2019148578A JP 7642971 B2 JP7642971 B2 JP 7642971B2
Authority
JP
Japan
Prior art keywords
metal layer
substrate
support substrate
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019148578A
Other languages
Japanese (ja)
Other versions
JP2021034746A (en
Inventor
晴彦 吉竹
友 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019148578A priority Critical patent/JP7642971B2/en
Publication of JP2021034746A publication Critical patent/JP2021034746A/en
Application granted granted Critical
Publication of JP7642971B2 publication Critical patent/JP7642971B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサに関し、例えば基板を貫通する配線を有する電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサに関する。 The present invention relates to an electronic device and its manufacturing method, a filter, and a multiplexer, for example, an electronic device having wiring penetrating a substrate and its manufacturing method, a filter, and a multiplexer.

支持基板の上面に圧電基板を接合した複合基板を用いる弾性波デバイスが知られている(例えば特許文献1から3)。複合基板の上面から圧電基板を貫通する第1の貫通孔を形成し、第1の貫通孔内に第1の接続電極を形成し、複合基板の下面から支持基板を貫通する第2の貫通孔を形成し、第2の貫通孔内に第1の接続電極に接続する第2の接続電極を形成することが知られている(例えば特許文献3)。 Acoustic wave devices using a composite substrate in which a piezoelectric substrate is bonded to the upper surface of a support substrate are known (e.g., Patent Documents 1 to 3). It is known that a first through-hole is formed penetrating the piezoelectric substrate from the upper surface of the composite substrate, a first connection electrode is formed in the first through-hole, a second through-hole is formed penetrating the support substrate from the lower surface of the composite substrate, and a second connection electrode that connects to the first connection electrode is formed in the second through-hole (e.g., Patent Document 3).

特開2017-157922号公報JP 2017-157922 A 特開2017-169139号公報JP 2017-169139 A 特開2011-130385号公報JP 2011-130385 A

支持基板に貫通孔を形成すると、貫通孔は先端に向かうにしたがい幅が狭くなる形状となる。このため、支持基板の一面における貫通孔の断面を所望の面積とすると、支持基板の他方の面における貫通孔の断面が大きくなる。このため、弾性波デバイスが大型化してしまう。 When a through hole is formed in a support substrate, the width of the through hole narrows toward the tip. Therefore, if the cross-section of the through hole on one side of the support substrate has a desired area, the cross-section of the through hole on the other side of the support substrate becomes larger. This results in an increase in the size of the acoustic wave device.

本発明は、上記課題に鑑みなされたものであり、小型化することを目的とする。 The present invention was developed in consideration of the above problems, and aims to reduce the size.

本発明は、第1面と前記第1面に向かい合う第2面とを有する単一の支持基板と、前記支持基板の前記第1面上に圧電基板を介さずに設けられた機能素子と、前記機能素子との間が導電可能に接続され、前記支持基板に埋め込まれ前記第1面側に露出し前記第1面から前記第2面に向かうにしたがい幅が狭くなる第1金属層と、平面視において前記第1金属層と重なり、前記支持基板内において前記第1金属層と接し、前記支持基板に埋め込まれ前記第2面に露出し、平面視における最小の断面積が前記第1金属層と接する接触面における前記第1金属層の断面積より大きい第2金属層と、平面視において前記第2金属層と重なり前記第2金属層と接し前記第2面に設けられた端子と、を備え、前記第1金属層の高さは前記第2金属層の高さよりも小さく、前記第2金属層は、前記接触面と前記支持基板に接する面に密着層を備え、前記端子と接する面に密着層を備えない電子デバイスである。 The present invention is an electronic device comprising: a single support substrate having a first surface and a second surface facing the first surface; a functional element provided on the first surface of the support substrate without a piezoelectric substrate ; a first metal layer electrically connected to the functional element, embedded in the support substrate and exposed on the first surface side, the first metal layer narrowing in width from the first surface to the second surface; a second metal layer overlapping the first metal layer in a planar view, contacting the first metal layer within the support substrate, embedded in the support substrate and exposed on the second surface, the second metal layer having a minimum cross-sectional area in a planar view greater than a cross-sectional area of the first metal layer at a contact surface in contact with the first metal layer; and a terminal overlapping the second metal layer in a planar view, contacting the second metal layer, and provided on the second surface, wherein the height of the first metal layer is smaller than the height of the second metal layer, and the second metal layer comprises an adhesion layer on the contact surface and a surface in contact with the support substrate, and does not comprise an adhesion layer on a surface in contact with the terminal.

上記構成において、前記機能素子と前記第1金属層とを電気的に接続する配線と、を備え、前記機能素子は圧電素子である構成とすることができる。 In the above configuration , the semiconductor device may further include wiring that electrically connects the functional element and the first metal layer, and the functional element may be a piezoelectric element.

上記構成において、前記機能素子は前記第1面に設けられた圧電薄膜共振器である構成とすることができる。 In the above configuration, the functional element can be a piezoelectric thin film resonator provided on the first surface.

上記構成において、前記第2金属層の前記端子側の面と前記第2面とは平坦である構成とすることができる。 In the above configuration, the surface of the second metal layer facing the terminal and the second surface can be flat .

上記構成において、前記第2金属層は前記第2面から前記第1面に向かうにしたがい幅が狭くなる構成とすることができる。 In the above configuration, the second metal layer may be configured so that its width narrows from the second surface toward the first surface.

上記構成において、前記支持基板は、サファイア基板、スピネル基板、石英基板または水晶基板である構成とすることができる。 In the above configuration, the support substrate can be a sapphire substrate, a spinel substrate, a quartz substrate, or a crystal substrate.

本発明は、上記電子デバイスを含むフィルタである。 The present invention is a filter including the above electronic device.

本発明は、上記フィルタを含むマルチプレクサである。 The present invention is a multiplexer including the above filter.

本発明は、第1面と前記第1面に向かい合う第2面とを有し前記第1面上に機能素子が設けられた単一の支持基板に、前記第1面から前記支持基板を貫通せず前記第1面から前記第2面に向かうにしたがい幅が狭くなる第1穴を形成する工程と、前記第1穴内に埋め込まれる第1金属層を形成する工程と、前記第2面を前記第1金属層が露出しないように研磨または研削する工程と、前記研磨または研削する工程の後、前記第2面から前記第1金属層に達する第2穴を形成する工程と、前記第2穴に埋め込まれ、平面視における最小の断面積が前記第1金属層と接する接触面における前記第1金属層の断面積より大きい第2金属層を形成する工程と、を含む電子デバイスの製造方法である。 The present invention is a method for manufacturing an electronic device, comprising the steps of: forming a first hole in a single support substrate having a first surface and a second surface facing the first surface, the first surface being provided with a functional element; forming a first metal layer to be embedded in the first hole; polishing or grinding the second surface so as not to expose the first metal layer; forming a second hole from the second surface to the first metal layer after the polishing or grinding step; and forming a second metal layer that is embedded in the second hole and has a minimum cross-sectional area in a plan view that is greater than the cross-sectional area of the first metal layer at the contact surface that contacts the first metal layer.

本発明によれば、小型化することができる。 The present invention allows for miniaturization.

図1(a)および図1(b)は、実施例1に係る弾性波デバイスの断面図および平面図である。1A and 1B are a cross-sectional view and a plan view of an acoustic wave device in accordance with a first embodiment. 図2(a)は、実施例1における弾性波素子の平面図、図2(b)はビア配線の断面図である。FIG. 2A is a plan view of the acoustic wave element in the first embodiment, and FIG. 2B is a cross-sectional view of a via wiring. 図3は、実施例1の変形例1に係る弾性波デバイスの断面図である。FIG. 3 is a cross-sectional view of an acoustic wave device in accordance with a first modification of the first embodiment. 図4(a)から図4(d)は、実施例1の変形例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。4A to 4D are cross-sectional views (part 1) illustrating a method for manufacturing an acoustic wave device in accordance with a first modified example of the first embodiment. 図5(a)から図5(d)は、実施例1の変形例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。5A to 5D are cross-sectional views (part 2) illustrating a method for manufacturing an acoustic wave device in accordance with a first modification of the first embodiment. 図6(a)から図6(d)は、実施例1の変形例1に係る弾性波デバイスの製造方法を示す断面図(その3)である。6A to 6D are cross-sectional views (part 3) illustrating a method for manufacturing an acoustic wave device in accordance with a first modification of the first embodiment. 図7(a)から図7(c)は、比較例1におけるビア配線付近の製造方法を示す断面図である。7A to 7C are cross-sectional views showing a manufacturing method in the vicinity of a via wiring in Comparative Example 1. 図8(a)から図8(d)は、実施例1におけるビア配線付近の製造方法を示す断面図である。8A to 8D are cross-sectional views showing a manufacturing method in the vicinity of the via wiring in the first embodiment. 図9(a)および図9(b)は、実施例1の変形例2および3に係る弾性波デバイスの断面図である。9A and 9B are cross-sectional views of acoustic wave devices according to second and third modifications of the first embodiment. 図10(a)は、実施例1の変形例4に係る弾性波デバイスの断面図、図10(b)は弾性波素子の断面図である。FIG. 10A is a cross-sectional view of an acoustic wave device in accordance with a fourth modified example of the first embodiment, and FIG. 10B is a cross-sectional view of an acoustic wave element. 図11は、実施例1の変形例5に係る弾性波デバイスの断面図である。FIG. 11 is a cross-sectional view of an acoustic wave device in accordance with a fifth modification of the first embodiment. 図12(a)は、実施例2に係るフィルタの回路図、図12(b)は、実施例2の変形例1に係るデュプレクサの回路図である。FIG. 12A is a circuit diagram of a filter in accordance with the second embodiment, and FIG. 12B is a circuit diagram of a duplexer in accordance with a first modified example of the second embodiment.

以下、図面を参照し本発明の実施例について電子デバイスとして弾性波デバイスを例に説明する。 Below, an embodiment of the present invention will be described with reference to the drawings, using an acoustic wave device as an example of an electronic device.

図1(a)および図1(b)は、実施例1に係る弾性波デバイスの断面図および平面図である。図1(b)は、支持基板10、圧電基板11および環状金属層30を主に示している。 1(a) and 1(b) are a cross-sectional view and a plan view of an acoustic wave device according to a first embodiment. FIG. 1(b) mainly shows a support substrate 10, a piezoelectric substrate 11, and an annular metal layer 30.

図1(a)および図1(b)に示すように、支持基板10の上面51上に圧電基板11が接合されている。支持基板10は、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。圧電基板11は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。支持基板10の線膨張係数は圧電基板11より小さい。 As shown in Fig. 1(a) and Fig. 1(b), a piezoelectric substrate 11 is bonded onto an upper surface 51 of a support substrate 10. The support substrate 10 is, for example, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a crystal substrate, or a silicon substrate. The piezoelectric substrate 11 is, for example, a lithium tantalate substrate or a lithium niobate substrate. The linear expansion coefficient of the support substrate 10 is smaller than that of the piezoelectric substrate 11.

圧電基板11の上面53に弾性波素子12および配線14が設けられている。圧電基板11を貫通する孔15cが設けられている。孔15c内に金属層17が埋め込まれている。金属層17の上面と圧電基板11の上面53とはほぼ平坦である。金属層17の上面に配線14が接触する。支持基板10を貫通する貫通孔15が設けられている。貫通孔15は、穴15aおよび15bを含む。貫通孔15にビア配線16が埋め込まれている。ビア配線16は、穴15a内に埋め込まれた金属層16aと穴15b内に埋め込まれた金属層16bとを含む。 The acoustic wave element 12 and the wiring 14 are provided on the upper surface 53 of the piezoelectric substrate 11. A hole 15c is provided penetrating the piezoelectric substrate 11. A metal layer 17 is embedded in the hole 15c. The upper surface of the metal layer 17 and the upper surface 53 of the piezoelectric substrate 11 are substantially flat. The wiring 14 is in contact with the upper surface of the metal layer 17. A through hole 15 is provided penetrating the support substrate 10. The through hole 15 includes holes 15a and 15b. A via wiring 16 is embedded in the through hole 15. The via wiring 16 includes a metal layer 16a embedded in the hole 15a and a metal layer 16b embedded in the hole 15b.

支持基板10の下面52に端子18が設けられている。端子18は、弾性波素子12を外部と接続するためのフットパッドである。ビア配線16および金属層17は端子18と配線14とを電気的に接続する。配線14、ビア配線16、金属層17および端子18は、例えば銅層、アルミニウム層、白金層、ニッケル層または金層等の金属層である。 A terminal 18 is provided on the lower surface 52 of the support substrate 10. The terminal 18 is a foot pad for connecting the acoustic wave element 12 to the outside. The via wiring 16 and the metal layer 17 electrically connect the terminal 18 to the wiring 14. The wiring 14, the via wiring 16, the metal layer 17, and the terminal 18 are metal layers such as a copper layer, an aluminum layer, a platinum layer, a nickel layer, or a gold layer.

支持基板10の周縁において圧電基板11が除去されている。圧電基板11を囲むように支持基板10上に環状金属層30が設けられている。環状金属層30上に環状接合層32が設けられている。環状接合層32上にリッド34が設けられている。環状接合層32は、環状金属層30とリッド34とを接合する。環状金属層30は、例えばニッケル層または銅層である。環状接合層32は、例えば錫銀または錫銀銅等の半田である。リッド34は例えばコバール等の金属板またはサファイア基板等の絶縁板である。環状金属層30、環状接合層32およびリッド34により、弾性波素子12が空隙26に封止される。 The piezoelectric substrate 11 is removed from the periphery of the support substrate 10. An annular metal layer 30 is provided on the support substrate 10 so as to surround the piezoelectric substrate 11. An annular bonding layer 32 is provided on the annular metal layer 30. A lid 34 is provided on the annular bonding layer 32. The annular bonding layer 32 bonds the annular metal layer 30 and the lid 34. The annular metal layer 30 is, for example, a nickel layer or a copper layer. The annular bonding layer 32 is, for example, a solder such as tin-silver or tin-silver-copper. The lid 34 is, for example, a metal plate such as Kovar or an insulating plate such as a sapphire substrate. The annular metal layer 30, the annular bonding layer 32, and the lid 34 seal the acoustic wave element 12 in the gap 26.

図2(a)は、実施例1における弾性波素子の平面図、図2(b)はビア配線の断面図である。図2(a)に示すように、弾性波素子12は弾性表面波共振器である。圧電基板11上にIDT(Interdigital Transducer)40と反射器42が形成されている。IDT40は、互いに対向する1対の櫛型電極40aを有する。櫛型電極40aは、複数の電極指40bと複数の電極指40bを接続するバスバー40cとを有する。反射器42は、IDT40の両側に設けられている。IDT40が圧電基板11に弾性表面波を励振する。弾性波の波長は一対の櫛型電極40aの一方の櫛型電極40aの電極指40bのピッチにほぼ等しい。すなわち、弾性波の波長は一対の櫛型電極40aの電極指40bのピッチの2倍にほぼ等しい。IDT40および反射器42は例えばアルミニウム膜、銅膜またはモリブデン膜により形成される。圧電基板11上にIDT40および反射器42を覆うように保護膜または温度補償膜が設けられていてもよい。 2(a) is a plan view of the acoustic wave element in the first embodiment, and FIG. 2(b) is a cross-sectional view of the via wiring. As shown in FIG. 2(a), the acoustic wave element 12 is a surface acoustic wave resonator. An IDT (Interdigital Transducer) 40 and a reflector 42 are formed on a piezoelectric substrate 11. The IDT 40 has a pair of comb electrodes 40a facing each other. The comb electrode 40a has a plurality of electrode fingers 40b and a bus bar 40c connecting the plurality of electrode fingers 40b. The reflectors 42 are provided on both sides of the IDT 40. The IDT 40 excites a surface acoustic wave on the piezoelectric substrate 11. The wavelength of the acoustic wave is approximately equal to the pitch of the electrode fingers 40b of one of the pair of comb electrodes 40a. In other words, the wavelength of the acoustic wave is approximately equal to twice the pitch of the electrode fingers 40b of the pair of comb electrodes 40a. The IDT 40 and the reflector 42 are formed, for example, from an aluminum film, a copper film, or a molybdenum film. A protective film or a temperature compensation film may be provided on the piezoelectric substrate 11 to cover the IDT 40 and the reflector 42.

図2(b)に示すように、金属層17の側面はテーパ状であり、金属層17の断面は圧電基板11の上面53から支持基板10の上面51に向かうにしたがい小さくなる。金属層17の上面と側面とのなす内角の角度θ3は鋭角である。これにより、金属層17の下面における幅D6は金属層17の上面における幅D5より小さい。 As shown in FIG. 2(b), the side of the metal layer 17 is tapered, and the cross section of the metal layer 17 becomes smaller from the upper surface 53 of the piezoelectric substrate 11 toward the upper surface 51 of the support substrate 10. The interior angle θ3 between the upper surface and the side of the metal layer 17 is an acute angle. As a result, the width D6 at the lower surface of the metal layer 17 is smaller than the width D5 at the upper surface of the metal layer 17.

金属層16aは、テーパであり、支持基板10の上面51から下面52に向かうにしたがい断面が小さくなる。金属層16aの上面と側面とのなす内角の角度θ1は鋭角である。金属層16aの下面における幅D2は金属層16aの上面における幅D1より小さい。金属層16bの側面はテーパ状であり、金属層16bは、支持基板10の下面52から上面51に向かうにしたがい断面が小さくなる。金属層16bの下面と側面とのなす内角の角度θ2は鋭角である。金属層16bの上面における幅D4は金属層16bの下面における幅D3より小さい。幅D6はD1より大きく、幅D4はD2より大きい。 The metal layer 16a is tapered, and the cross section becomes smaller from the upper surface 51 to the lower surface 52 of the support substrate 10. The interior angle θ1 between the upper surface and the side of the metal layer 16a is an acute angle. The width D2 at the lower surface of the metal layer 16a is smaller than the width D1 at the upper surface of the metal layer 16a. The side of the metal layer 16b is tapered, and the cross section of the metal layer 16b becomes smaller from the lower surface 52 to the upper surface 51 of the support substrate 10. The interior angle θ2 between the lower surface and the side of the metal layer 16b is an acute angle. The width D4 at the upper surface of the metal layer 16b is smaller than the width D3 at the lower surface of the metal layer 16b. The width D6 is larger than D1, and the width D4 is larger than D2.

支持基板10および圧電基板11は例えばそれぞれサファイア基板および42°回転YカットX伝搬タンタル酸リチウム基板である。支持基板10の厚さT0は圧電基板11の厚さT1より大きい。支持基板10および圧電基板11の厚さT0およびT1は例えばそれぞれ50μmから120μmおよび0.1μmから20μmである。 The support substrate 10 and the piezoelectric substrate 11 are, for example, a sapphire substrate and a 42° rotated Y-cut X-propagation lithium tantalate substrate, respectively. The thickness T0 of the support substrate 10 is greater than the thickness T1 of the piezoelectric substrate 11. The thicknesses T0 and T1 of the support substrate 10 and the piezoelectric substrate 11 are, for example, 50 μm to 120 μm and 0.1 μm to 20 μm, respectively.

金属層16a、16bおよび17は例えば銅層である。金属層16bの高さH2は例えば金属層16aの高さH1より小さく、例えば5μmから20μmである。金属層17の上面の幅D5は例えば金属層16aの上面の幅D1より大きい。金属層16bの下面の幅D3は例えば金属層16aの下面の幅D2より大きい。金属層16aと16bとの接合性および接触性のため幅D2は10μm以上が好ましい。幅D1、D2およびD5は、例えばそれぞれ30μm、15μmおよび74μmである。角度θ1は、例えば88°から80°である。角度θ2およびθ3は例えば各々45°から80°である。 The metal layers 16a, 16b and 17 are, for example, copper layers. The height H2 of the metal layer 16b is, for example, smaller than the height H1 of the metal layer 16a, and is, for example, 5 μm to 20 μm. The width D5 of the upper surface of the metal layer 17 is, for example, larger than the width D1 of the upper surface of the metal layer 16a. The width D3 of the lower surface of the metal layer 16b is, for example, larger than the width D2 of the lower surface of the metal layer 16a. For the sake of the bondability and contactability between the metal layers 16a and 16b, it is preferable that the width D2 be 10 μm or more. The widths D1, D2 and D5 are, for example, 30 μm, 15 μm and 74 μm, respectively. The angle θ1 is, for example, 88° to 80°. The angles θ2 and θ3 are, for example, 45° to 80°, respectively.

[実施例1の変形例1]
図3は、実施例1の変形例1に係る弾性波デバイスの断面図である。図3に示すように、実施例1の変形例1では、孔15cに金属層17が埋め込まれていない。配線14は孔15cの側面および底面に設けられ、底面において金属層16aと接触する。その他の構成は実施例1と同じであり説明を省略する。
[Modification 1 of Example 1]
3 is a cross-sectional view of an acoustic wave device according to a first modification of the first embodiment. As shown in FIG. 3, in the first modification of the first embodiment, the metal layer 17 is not embedded in the hole 15c. The wiring 14 is provided on the side and bottom surface of the hole 15c, and contacts the metal layer 16a at the bottom surface. The other configurations are the same as those of the first embodiment, and therefore description thereof will be omitted.

[実施例1の変形例1の製造方法]
図4(a)から図6(d)は、実施例1の変形例1に係る弾性波デバイスの製造方法を示す断面図である。図4(a)に示すように、支持基板10の上面51にレーザ光を照射し穴15aを形成する。レーザ光を照射し穴15aを形成すると、穴15aの側面はテーパ状となる。
[Manufacturing method of modified example 1 of embodiment 1]
4(a) to 6(d) are cross-sectional views showing a method for manufacturing an acoustic wave device according to Modification 1 of Example 1. As shown in Fig. 4(a), a laser beam is irradiated onto an upper surface 51 of a support substrate 10 to form a hole 15a. When the hole 15a is formed by irradiating the laser beam, the side surface of the hole 15a has a tapered shape.

図4(b)に示すように、穴15aの内面および支持基板10の上面に例えばスパッタリング法を用いシード層16cを形成する。シード層16c上に例えばめっき法を用いめっき層16dを形成する。シード層16cおよびめっき層16dは同じ金属材料からなり例えば銅層である。シード層16cと支持基板10との間にチタン層等の密着層を設けてもよい。支持基板10の上面51が露出するように上面51上のめっき層16dおよびシード層16cを例えばCMP(Chemical Mechanical Polishing)法を用い平坦化する。これにより、シード層16cおよびめっき層16dから穴15aに埋め込まれた金属層16aが形成される。以下の図面ではシード層16cおよびめっき層16dの図示を省略し金属層16aとして図示する。 As shown in FIG. 4B, a seed layer 16c is formed on the inner surface of the hole 15a and the upper surface of the support substrate 10, for example, by sputtering. A plating layer 16d is formed on the seed layer 16c, for example, by plating. The seed layer 16c and the plating layer 16d are made of the same metal material, for example, a copper layer. An adhesion layer such as a titanium layer may be provided between the seed layer 16c and the support substrate 10. The plating layer 16d and the seed layer 16c on the upper surface 51 are planarized, for example, by CMP (Chemical Mechanical Polishing) so that the upper surface 51 of the support substrate 10 is exposed. As a result, the seed layer 16c and the plating layer 16d form a metal layer 16a embedded in the hole 15a. In the following drawings, the seed layer 16c and the plating layer 16d are omitted from the illustration and are illustrated as the metal layer 16a.

図4(c)に示すように、支持基板10の上面51と圧電基板11の下面を例えば表面活性化法を用い常温接合する。支持基板10と圧電基板11とは数nmのアモルファス層等を介し直接接合されていてもよい。また、例えば、酸化アルミニウム、酸化シリコン、フッ素を添加した酸化シリコンなどの絶縁層を介し間接的に接合されていてもよい。圧電基板11の上面53を例えばCMP法により平坦化する。これにより、圧電基板11を所望の厚さとする。図4(d)に示すように、圧電基板11の上面53に弾性波素子12を例えばスパッタリング法または真空蒸着法を用い形成する。 As shown in FIG. 4(c), the upper surface 51 of the support substrate 10 and the lower surface of the piezoelectric substrate 11 are bonded at room temperature using, for example, a surface activation method. The support substrate 10 and the piezoelectric substrate 11 may be directly bonded via an amorphous layer of a few nm. Alternatively, they may be indirectly bonded via an insulating layer such as aluminum oxide, silicon oxide, or silicon oxide doped with fluorine. The upper surface 53 of the piezoelectric substrate 11 is flattened, for example, by a CMP method. This allows the piezoelectric substrate 11 to have the desired thickness. As shown in FIG. 4(d), the acoustic wave element 12 is formed on the upper surface 53 of the piezoelectric substrate 11 using, for example, a sputtering method or a vacuum deposition method.

図5(a)に示すように、圧電基板11を貫通する孔15cおよび開口15dを例えばウエットまたはドライエッチング法を用い形成する。このとき、支持基板10はほとんどエッチングされない。孔15cは金属層16aと重なるように形成され、孔15cから金属層16aが露出する。開口15dは支持基板10の周縁に弾性波素子12を囲むように形成される。孔15cおよび開口15dの側面はテーパ状となる。 As shown in FIG. 5(a), holes 15c and openings 15d penetrating the piezoelectric substrate 11 are formed using, for example, wet or dry etching. At this time, the support substrate 10 is hardly etched. Holes 15c are formed so as to overlap with the metal layer 16a, and the metal layer 16a is exposed from the holes 15c. Openings 15d are formed on the periphery of the support substrate 10 so as to surround the acoustic wave element 12. The sides of holes 15c and openings 15d are tapered.

図5(b)に示すように、孔15cの内面および圧電基板11の上面53に配線14を例えばスパッタリング法または真空蒸着法を用い形成する。配線14は弾性波素子12と金属層16aとを電気的に接続する。孔15cの側面がテーパ状のため、配線14は孔15cにおいて断線しない。 As shown in FIG. 5(b), wiring 14 is formed on the inner surface of hole 15c and on top surface 53 of piezoelectric substrate 11 by, for example, sputtering or vacuum deposition. Wiring 14 electrically connects acoustic wave element 12 and metal layer 16a. Because the side surface of hole 15c is tapered, wiring 14 does not break at hole 15c.

図5(c)に示すように、開口15d内の支持基板10の上面51に環状金属層30および環状接合層32を例えばめっき法を用い形成する。図5(d)に示すように、環状接合層32上にリッド34を搭載し、加熱することで、環状接合層32とリッド34とが接合する。これにより、弾性波素子12が空隙26に封止される。 As shown in FIG. 5(c), an annular metal layer 30 and an annular bonding layer 32 are formed on the upper surface 51 of the support substrate 10 in the opening 15d, for example, by plating. As shown in FIG. 5(d), a lid 34 is placed on the annular bonding layer 32 and heated, thereby bonding the annular bonding layer 32 and the lid 34. This seals the acoustic wave element 12 in the gap 26.

図6(a)に示すように、支持基板10の下面52を例えば研磨または研削する。これにより、支持基板10を薄膜化する。金属層16aは下面52から露出しない。 As shown in FIG. 6(a), the lower surface 52 of the support substrate 10 is polished or ground, for example. This makes the support substrate 10 thinner. The metal layer 16a is not exposed from the lower surface 52.

図6(b)に示すように、支持基板10の下面52に穴15bを例えばウエットもしくはドライエッチング法、またはレーザ光を用い形成する。穴15bは金属層16aと重なるように形成され、穴15bから金属層16aが露出する。穴15bの側面はテーパ状となる。 As shown in FIG. 6(b), a hole 15b is formed in the lower surface 52 of the support substrate 10 by, for example, wet or dry etching or using laser light. The hole 15b is formed so as to overlap the metal layer 16a, and the metal layer 16a is exposed from the hole 15b. The side surface of the hole 15b is tapered.

図6(c)に示すように、穴15bの内面および支持基板10の下面に例えばスパッタリング法を用いシード層16cを形成する。シード層16c下に例えばめっき法を用いめっき層16dを形成する。シード層16cおよびめっき層16dは同じ金属材料からなり例えば銅層である。シード層16cと支持基板10との間にチタン層等の密着層を設けてもよい。支持基板10の下面52が露出するように下面52下のめっき層16dおよびシード層16cを例えばCMP法を用い平坦化する。これにより、シード層16cおよびめっき層16dから穴15bに埋め込まれた金属層16bが形成される。以下の図面ではシード層16cおよびめっき層16dの図示を省略し金属層16bとして図示する。 As shown in FIG. 6(c), a seed layer 16c is formed on the inner surface of the hole 15b and the lower surface of the support substrate 10, for example, by sputtering. A plating layer 16d is formed under the seed layer 16c, for example, by plating. The seed layer 16c and the plating layer 16d are made of the same metal material, for example, a copper layer. An adhesion layer such as a titanium layer may be provided between the seed layer 16c and the support substrate 10. The plating layer 16d and the seed layer 16c under the lower surface 52 are planarized, for example, by CMP, so that the lower surface 52 of the support substrate 10 is exposed. As a result, the seed layer 16c and the plating layer 16d form a metal layer 16b embedded in the hole 15b. In the following drawings, the seed layer 16c and the plating layer 16d are omitted and are illustrated as the metal layer 16b.

図6(d)に示すように、支持基板10の下面52に端子18を例えばスパッタリング法または真空蒸着法を用い形成する。端子18は、例えば支持基板10側からチタン層、銅層、ニッケル層および金層である。支持基板10およびリッド34を例えばダイシング法を用い切断する。以上により実施例1の変形例1に係る弾性波デバイスが製造される。 As shown in FIG. 6(d), the terminal 18 is formed on the lower surface 52 of the support substrate 10 by, for example, sputtering or vacuum deposition. The terminal 18 is, for example, a titanium layer, a copper layer, a nickel layer, and a gold layer from the support substrate 10 side. The support substrate 10 and the lid 34 are cut by, for example, dicing. In this manner, the acoustic wave device according to the first modification of the first embodiment is manufactured.

図7(a)から図7(c)は、比較例1におけるビア配線付近の製造方法を示す断面図である。図7(a)に示すように、支持基板10の厚さT0´は例えば400μmから500μmである。圧電基板11の孔15c内に金属層17を形成し、支持基板10の穴15a内に金属層16aを形成する。金属層16aは支持基板10を貫通していない。金属層16aの高さH1´は例えば125μmである。金属層16aの上面の幅はD1である。 Figures 7(a) to 7(c) are cross-sectional views showing a manufacturing method near the via wiring in Comparative Example 1. As shown in Figure 7(a), the thickness T0' of the support substrate 10 is, for example, 400 μm to 500 μm. A metal layer 17 is formed in the hole 15c of the piezoelectric substrate 11, and a metal layer 16a is formed in the hole 15a of the support substrate 10. The metal layer 16a does not penetrate the support substrate 10. The height H1' of the metal layer 16a is, for example, 125 μm. The width of the upper surface of the metal layer 16a is D1.

図7(b)に示すように、支持基板10の下面52を研磨または研削する。これにより、支持基板10の厚さT0は約75μmとなる。支持基板10の下面52に金属層16aが露出する。金属層16aの下面の幅はD2である。図7(c)に示すように、支持基板10の下面52に金属層16aに接触する端子18を形成する。 As shown in FIG. 7(b), the lower surface 52 of the support substrate 10 is polished or ground. As a result, the thickness T0 of the support substrate 10 becomes approximately 75 μm. The metal layer 16a is exposed on the lower surface 52 of the support substrate 10. The width of the lower surface of the metal layer 16a is D2. As shown in FIG. 7(c), a terminal 18 that contacts the metal layer 16a is formed on the lower surface 52 of the support substrate 10.

穴15aは上面51から下面52に向かうにしたがい断面が小さくなる。これは、穴15aを上面51から形成するためである。例えば穴15aをレーザ光を用い形成すると、金属層16aの上面と側面とのなす角度θ1は80°から85°となる。穴15aをエッチング法を用い形成すると、角度θ1はより小さくなる。金属層16aの下面の幅D2が小さくなると金属層16aと端子18との接合性が低下する。また金属層16aと端子18との接触抵抗が小さくなる。そこで、幅D2は例えば10μm以上が好ましい。 The cross section of the hole 15a becomes smaller from the upper surface 51 to the lower surface 52. This is because the hole 15a is formed from the upper surface 51. For example, if the hole 15a is formed using a laser beam, the angle θ1 between the upper surface and the side of the metal layer 16a is 80° to 85°. If the hole 15a is formed using an etching method, the angle θ1 becomes smaller. If the width D2 of the lower surface of the metal layer 16a becomes smaller, the bond between the metal layer 16a and the terminal 18 decreases. Also, the contact resistance between the metal layer 16a and the terminal 18 decreases. Therefore, it is preferable that the width D2 is, for example, 10 μm or more.

支持基板10の厚さT0は支持基板10の反りの抑制および/または強度の確保のため、所望の厚さ以上とすることが求められる。例えば厚さT0を75μm、幅D2を15μm、角度θ1を84°とすると、幅D1は40μmとなる。幅D5は幅D2より大きく例えば84μmとなる。このように、弾性波デバイスが大型化してしまう。 The thickness T0 of the support substrate 10 is required to be equal to or greater than the desired thickness in order to suppress warping of the support substrate 10 and/or ensure its strength. For example, if the thickness T0 is 75 μm, the width D2 is 15 μm, and the angle θ1 is 84°, then the width D1 is 40 μm. The width D5 is larger than the width D2, for example, 84 μm. In this way, the acoustic wave device becomes larger.

また、図7(b)において、金属層16a近傍の支持基板10にクラック64が形成されることがある。これは、支持基板10が硬く金属層16aが柔らかいためである。 In addition, in FIG. 7(b), cracks 64 may form in the support substrate 10 near the metal layer 16a. This is because the support substrate 10 is hard and the metal layer 16a is soft.

図8(a)から図8(d)は、実施例1におけるビア配線付近の製造方法を示す断面図である。図8(a)に示すように、支持基板10の厚さT0´は例えば400μmから500μmである。圧電基板11の孔15c内に金属層17を形成し、支持基板10の穴15a内に金属層16aを形成する。金属層16aの高さH1は例えば65μmである。金属層16aの下面の幅はD2である。 Figures 8(a) to 8(d) are cross-sectional views showing a manufacturing method near the via wiring in Example 1. As shown in Figure 8(a), the thickness T0' of the support substrate 10 is, for example, 400 μm to 500 μm. A metal layer 17 is formed in the hole 15c of the piezoelectric substrate 11, and a metal layer 16a is formed in the hole 15a of the support substrate 10. The height H1 of the metal layer 16a is, for example, 65 μm. The width of the lower surface of the metal layer 16a is D2.

図8(b)に示すように、支持基板10の下面52を研磨または研削する。これにより、支持基板10の厚さT0´´は例えば76μmとなる。支持基板10の下面52に金属層16aは露出しない。図8(c)に示すように、支持基板10の下面52から穴15bを形成する。穴15bの高さH2´は例えば11μmである。穴15bの内面および支持基板10の下面52下に金属層16b´を例えばめっき法を用い形成する。 As shown in FIG. 8(b), the lower surface 52 of the support substrate 10 is polished or ground. As a result, the thickness T0'' of the support substrate 10 becomes, for example, 76 μm. The metal layer 16a is not exposed on the lower surface 52 of the support substrate 10. As shown in FIG. 8(c), a hole 15b is formed from the lower surface 52 of the support substrate 10. The height H2' of the hole 15b is, for example, 11 μm. A metal layer 16b' is formed on the inner surface of the hole 15b and below the lower surface 52 of the support substrate 10, for example, by using a plating method.

図8(d)に示すように、支持基板10の下面52の金属層16b´を研磨または研削する。これにより、支持基板10の下面52が露出し、穴15b内に金属層16bが埋め込まれる。このとき、支持基板10の下面52が研磨または研削され、支持基板10の厚さT0は例えば75μmとなり、金属層16bの高さH2は10μmとなる。このとき、支持基板10の下面52はほとんど研磨または研削されなくてもよい。金属層16aと16bからビア配線16が形成される。支持基板10の下面52に金属層16bに接触する端子18を形成する。 As shown in FIG. 8(d), the metal layer 16b' on the lower surface 52 of the support substrate 10 is polished or ground. As a result, the lower surface 52 of the support substrate 10 is exposed, and the metal layer 16b is embedded in the hole 15b. At this time, the lower surface 52 of the support substrate 10 is polished or ground, and the thickness T0 of the support substrate 10 becomes, for example, 75 μm, and the height H2 of the metal layer 16b becomes 10 μm. At this time, the lower surface 52 of the support substrate 10 does not need to be polished or ground very much. The via wiring 16 is formed from the metal layers 16a and 16b. A terminal 18 that contacts the metal layer 16b is formed on the lower surface 52 of the support substrate 10.

実施例1では、金属層16aと16bとの接触する接触面における幅D2を15μm、高さH1を65μm、角度θ1を84°とすると、幅D1は30μmとなる。幅D1とD5との差を比較例1と同程度とすると幅D5は74μmとなる。このように、比較例1に比べ幅D5を小さくでき、弾性波デバイスの小型化が可能となる。端子18に接触する金属層16bの幅D3を比較例1より大きくできるため、金属層16bと端子18との接合強度を高くし、金属層16bと端子18との接触抵抗を低くできる。 In Example 1, if the width D2 at the contact surface where metal layers 16a and 16b come into contact is 15 μm, the height H1 is 65 μm, and the angle θ1 is 84°, then the width D1 is 30 μm. If the difference between widths D1 and D5 is approximately the same as in Comparative Example 1, then the width D5 is 74 μm. In this way, the width D5 can be made smaller than in Comparative Example 1, making it possible to miniaturize the acoustic wave device. Since the width D3 of metal layer 16b that contacts terminal 18 can be made larger than in Comparative Example 1, the bonding strength between metal layer 16b and terminal 18 can be increased, and the contact resistance between metal layer 16b and terminal 18 can be reduced.

図8(b)において、金属層16a近傍の支持基板10にクラック64が形成される可能性がある。図8(c)のように、穴15bを金属層16aの幅D2より大きく形成することで、支持基板10のクラック64を除去できる。 In FIG. 8(b), a crack 64 may be formed in the support substrate 10 near the metal layer 16a. As shown in FIG. 8(c), the crack 64 in the support substrate 10 can be removed by forming the hole 15b larger than the width D2 of the metal layer 16a.

支持基板10と圧電基板11との界面は熱応力に起因するせん断応力が最も大きくなる。このため、特許文献3のように、ビア配線の最も細くかつ金属層が接合する界面が支持基板10と圧電基板11との界面と近傍に位置すると、せん断応力により金属層が剥がれる可能性がある。 The shear stress caused by thermal stress is the greatest at the interface between the support substrate 10 and the piezoelectric substrate 11. For this reason, as in Patent Document 3, if the interface where the via wiring is thinnest and where the metal layer is bonded is located near the interface between the support substrate 10 and the piezoelectric substrate 11, the shear stress may cause the metal layer to peel off.

実施例1では、ビア配線16の最も細くかつ金属層16aと16bとが接合する接触面が支持基板10と圧電基板11との界面から十分離れている。よって、せん断応力に起因する剥がれを抑制できる。金属層16aの高さH1は金属層16bの高さH2以上であることが好ましい。これにより、せん断応力に起因する金属層16aと16bの剥がれを抑制できる。高さH1は高さH2の2倍以上が好ましく、3倍以上がより好ましい。 In Example 1, the thinnest part of the via wiring 16 and the contact surface where the metal layers 16a and 16b are joined are sufficiently separated from the interface between the support substrate 10 and the piezoelectric substrate 11. Therefore, peeling caused by shear stress can be suppressed. It is preferable that the height H1 of the metal layer 16a is equal to or greater than the height H2 of the metal layer 16b. This makes it possible to suppress peeling of the metal layers 16a and 16b caused by shear stress. It is preferable that the height H1 is equal to or greater than twice the height H2, and more preferably equal to or greater than three times the height H2.

[実施例1の変形例2]
図9(a)は、実施例1の変形例2に係る弾性波デバイスの断面図である。図9(a)に示すように、実施例1の変形例2では、圧電基板11は支持基板10の上面に接合層13を介し間接的に接合されている。接合層13は例えば酸化シリコン膜等の絶縁膜である。接合層13の厚さは例えば1μmである。圧電基板11は接合層13上に常温接合されている。接合層13と圧電基板11との間に厚さが数10nmの酸化アルミニウム膜が設けられていてもよい。接合層13と支持基板10との間に窒化シリコン膜が設けられていてもよい。接合層13が酸化シリコン膜等の絶縁膜のとき、酸化シリコン膜内にチタン膜等の金属膜が設けられていてもよい。チタン膜は酸化シリコン膜同士を接合する。チタン膜等の金属膜が設けられているとき、孔15cの側面と配線14との間に酸化シリコン膜等の絶縁膜が設けられていることが好ましい。これにより、金属膜と配線14との電気的短絡を抑制できる。その他の構成は実施例1の変形例1と同じであり説明を省略する。
[Modification 2 of Example 1]
FIG. 9A is a cross-sectional view of an acoustic wave device according to a second modification of the first embodiment. As shown in FIG. 9A, in the second modification of the first embodiment, the piezoelectric substrate 11 is indirectly bonded to the upper surface of the support substrate 10 via a bonding layer 13. The bonding layer 13 is, for example, an insulating film such as a silicon oxide film. The thickness of the bonding layer 13 is, for example, 1 μm. The piezoelectric substrate 11 is bonded at room temperature on the bonding layer 13. An aluminum oxide film having a thickness of several tens of nm may be provided between the bonding layer 13 and the piezoelectric substrate 11. A silicon nitride film may be provided between the bonding layer 13 and the support substrate 10. When the bonding layer 13 is an insulating film such as a silicon oxide film, a metal film such as a titanium film may be provided in the silicon oxide film. The titanium film bonds the silicon oxide films together. When a metal film such as a titanium film is provided, it is preferable that an insulating film such as a silicon oxide film is provided between the side surface of the hole 15c and the wiring 14. This makes it possible to suppress an electrical short circuit between the metal film and the wiring 14. The other configurations are the same as those of the first modification of the first embodiment, and a description thereof will be omitted.

[実施例1の変形例3]
図9(b)は、実施例1の変形例3に係る弾性波デバイスの断面図である。図9(b)に示すように、実施例1の変形例3では、金属層16bが設けられておらず、端子18が穴15bに埋め込まれている。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1および2において端子18が穴15bに埋め込まれていてもよい。
[Modification 3 of Example 1]
9B is a cross-sectional view of an acoustic wave device according to a third modification of the first embodiment. As shown in FIG. 9B, in the third modification of the first embodiment, the metal layer 16b is not provided, and the terminal 18 is embedded in the hole 15b. The other configurations are the same as those in the first embodiment, and the description thereof will be omitted. In the first and second modifications of the first embodiment, the terminal 18 may be embedded in the hole 15b.

[実施例1の変形例4]
図10(a)は、実施例1の変形例4に係る弾性波デバイスの断面図、図10(b)は弾性波素子の断面図である。図10(a)に示すように、実施例1の変形例4では、支持基板10の上面51に圧電基板11が接合されていない。支持基板10の上面51に弾性波素子12および配線14が設けられている。その他の構成は実施例1およびその変形例1および2と同じであり説明を省略する。
[Fourth Modification of the First Embodiment]
Fig. 10(a) is a cross-sectional view of an acoustic wave device according to Modification 4 of Example 1, and Fig. 10(b) is a cross-sectional view of an acoustic wave element. As shown in Fig. 10(a) , in Modification 4 of Example 1, piezoelectric substrate 11 is not bonded to upper surface 51 of support substrate 10. Acoustic wave element 12 and wiring 14 are provided on upper surface 51 of support substrate 10. The other configurations are the same as those of Example 1 and Modifications 1 and 2, and therefore description thereof will be omitted.

図10(b)に示すように、弾性波素子12は圧電薄膜共振器である。支持基板10上に圧電膜46が設けられている。圧電膜46を挟むように下部電極44および上部電極48が設けられている。下部電極44と支持基板10との間に空隙45が形成されている。圧電膜46の少なくとも一部を挟み下部電極44と上部電極48とが対向する領域が共振領域47である。共振領域47において、下部電極44および上部電極48は圧電膜46内に、厚み縦振動モードの弾性波を励振する。支持基板10は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極44および上部電極48は例えばルテニウム膜等の金属膜である。圧電膜46は例えば窒化アルミニウム膜である。空隙45の代わりに弾性波を反射する音響反射膜が設けられていてもよい。 10B, the acoustic wave element 12 is a piezoelectric thin film resonator. A piezoelectric film 46 is provided on a support substrate 10. A lower electrode 44 and an upper electrode 48 are provided to sandwich the piezoelectric film 46. A gap 45 is formed between the lower electrode 44 and the support substrate 10. The region where the lower electrode 44 and the upper electrode 48 face each other, sandwiching at least a part of the piezoelectric film 46, is a resonance region 47. In the resonance region 47, the lower electrode 44 and the upper electrode 48 excite an acoustic wave in a thickness longitudinal vibration mode in the piezoelectric film 46. The support substrate 10 is, for example, a sapphire substrate, a spinel substrate, an alumina substrate, a glass substrate, a quartz substrate, or a silicon substrate. The lower electrode 44 and the upper electrode 48 are, for example, metal films such as ruthenium films. The piezoelectric film 46 is, for example, an aluminum nitride film. An acoustic reflection film that reflects the acoustic wave may be provided instead of the gap 45.

実施例1の変形例4では、実施例1において説明した圧電基板11と支持基板10との線膨張係数の差に起因したせん断応力が小さい。よって、金属層16aの高さは金属層16bの高さより小さくてもよい。 In the fourth modification of the first embodiment, the shear stress caused by the difference in the linear expansion coefficient between the piezoelectric substrate 11 and the support substrate 10 described in the first embodiment is small. Therefore, the height of the metal layer 16a may be smaller than the height of the metal layer 16b.

[実施例1の変形例5]
図11は、実施例1の変形例5に係る弾性波デバイスの断面図である。図11に示すように、実施例1の変形例5では、支持基板10上に基板20が搭載されている。基板20は、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。基板20の下面に弾性波素子22および配線24が設けられている。配線24は例えば銅層、アルミニウム層、白金層または金層等の金属層である。基板20はバンプ28を介し圧電基板11にフリップチップ実装(フェースダウン実装)されている。バンプ28は、例えば金バンプ、半田バンプまたは銅バンプである。バンプ28は、配線14および24と接合する。
[Fifth Modification of the First Embodiment]
11 is a cross-sectional view of an acoustic wave device according to a fifth modification of the first embodiment. As shown in FIG. 11, in the fifth modification of the first embodiment, a substrate 20 is mounted on a support substrate 10. The substrate 20 is, for example, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a crystal substrate, or a silicon substrate. An acoustic wave element 22 and a wiring 24 are provided on the lower surface of the substrate 20. The wiring 24 is, for example, a metal layer such as a copper layer, an aluminum layer, a platinum layer, or a gold layer. The substrate 20 is flip-chip mounted (face-down mounted) on the piezoelectric substrate 11 via bumps 28. The bumps 28 are, for example, gold bumps, solder bumps, or copper bumps. The bumps 28 are bonded to the wirings 14 and 24.

支持基板10の周縁の開口15dに環状金属層35が埋め込まれている。環状金属層35上に環状金属層36が設けられている。環状金属層35および36は例えばそれぞれ銅層およびニッケル層である。環状金属層36上に基板20を囲むように封止部37が設けられている。封止部37は、例えば半田(錫銀、錫または錫銀銅)等の金属層または樹脂等の絶縁層である。封止部37は、環状金属層36に接合されている。基板20の上面および封止部37の上面に平板状のリッド38が設けられている。リッド38は例えばコバール板等の金属板または絶縁板である。リッド38および封止部37を覆うように保護膜39が設けられている。保護膜39はニッケル膜等の金属膜または絶縁膜である。 A circular metal layer 35 is embedded in the opening 15d at the periphery of the support substrate 10. A circular metal layer 36 is provided on the circular metal layer 35. The circular metal layers 35 and 36 are, for example, a copper layer and a nickel layer, respectively. A sealing portion 37 is provided on the circular metal layer 36 so as to surround the substrate 20. The sealing portion 37 is, for example, a metal layer such as solder (tin-silver, tin, or tin-silver-copper) or an insulating layer such as resin. The sealing portion 37 is bonded to the circular metal layer 36. A flat lid 38 is provided on the upper surface of the substrate 20 and on the upper surface of the sealing portion 37. The lid 38 is, for example, a metal plate such as a Kovar plate or an insulating plate. A protective film 39 is provided so as to cover the lid 38 and the sealing portion 37. The protective film 39 is a metal film such as a nickel film or an insulating film.

弾性波素子12は空隙26を介し基板20に対向している。弾性波素子22は空隙26を介し圧電基板11に対向している。弾性波素子12および22は、封止部37、支持基板10、基板20およびリッド38により封止される。バンプ28は空隙26に囲まれている。端子18はビア配線16および配線14を介し弾性波素子12と電気的に接続され、さらに、バンプ28および配線24を介し弾性波素子22に電気的に接続されている。その他の構成は実施例1と同じであり説明を省略する。 Acoustic wave element 12 faces substrate 20 via gap 26. Acoustic wave element 22 faces piezoelectric substrate 11 via gap 26. Acoustic wave elements 12 and 22 are sealed by sealing portion 37, support substrate 10, substrate 20, and lid 38. Bump 28 is surrounded by gap 26. Terminal 18 is electrically connected to acoustic wave element 12 via via wiring 16 and wiring 14, and is further electrically connected to acoustic wave element 22 via bump 28 and wiring 24. The other configurations are the same as in Example 1, and a description thereof will be omitted.

実施例1の変形例5のように、実施例1およびその変形例1から4の支持基板10上に基板20を搭載してもよい。弾性波素子22として圧電薄膜共振器の例を説明したが、弾性波素子22は弾性表面波共振器でもよい。基板20の下面に設けられる機能素子として弾性波素子22の例を説明したが、機能素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはMEMS(Micro Electro Mechanical Systems)素子でもよい。 As in Variation 5 of Example 1, the substrate 20 may be mounted on the support substrate 10 of Example 1 and Variations 1 to 4 thereof. Although an example of a piezoelectric thin film resonator has been described as the acoustic wave element 22, the acoustic wave element 22 may be a surface acoustic wave resonator. Although an example of an acoustic wave element 22 has been described as the functional element provided on the lower surface of the substrate 20, the functional element may be a passive element such as an inductor or a capacitor, an active element including a transistor, or a MEMS (Micro Electro Mechanical Systems) element.

実施例1およびその変形例によれば、単一の支持基板10の上面51(第1面)上に弾性波素子12(機能素子)が設けられている。金属層16aまたは端子18(第1金属層)は、弾性波素子12との間が導電可能に接続され、支持基板10に埋め込まれ上面51側に露出し上面51から下面52(第1面に向かい合う第2面)に向かうにしたがい幅が狭くなる(例えば断面が徐々に小さくなる)。金属層16b(第2金属層)は、平面視において金属層16aと重なり,支持基板10内において金属層16aと接し、支持基板10に埋め込まれ下面52から露出する。平面視における金属層16bの最小の断面積は金属層16a(または端子18)と16bと接する接触面における金属層16aの断面積より大きい。 According to the first embodiment and its modified example, an elastic wave element 12 (functional element) is provided on the upper surface 51 (first surface) of a single support substrate 10. The metal layer 16a or the terminal 18 (first metal layer) is conductively connected to the elastic wave element 12, is embedded in the support substrate 10, is exposed on the upper surface 51 side, and is narrower (e.g., the cross section is gradually smaller) from the upper surface 51 toward the lower surface 52 (the second surface facing the first surface). The metal layer 16b (second metal layer) overlaps the metal layer 16a in a plan view, contacts the metal layer 16a in the support substrate 10, is embedded in the support substrate 10, and is exposed from the lower surface 52. The minimum cross-sectional area of the metal layer 16b in a plan view is larger than the cross-sectional area of the metal layer 16a at the contact surface where the metal layer 16a (or the terminal 18) and 16b contact each other.

製造方法として、図4(a)のように、上面51(第1面)から支持基板10を貫通せず上面51から下面52(第2面)に向かうにしたがい幅が狭くなる(例えば断面が徐々に小さくなる)穴15a(第1穴)を形成する。図4(b)のように、穴15a内に埋め込まれる金属層16a(第1金属層)を形成する。図6(a)のように、下面52を金属層16aが露出しないように研磨または研削する。図6(b)のように、その後下面52から金属層16aに達する穴15b(第2穴)を形成する。図6(c)のように、穴15bに埋め込まれ、平面視における最小の断面積が金属層16aと接する接触面における金属層16aの断面積より大きい金属層16b(第2金属層)を形成する。 As a manufacturing method, as shown in FIG. 4(a), a hole 15a (first hole) is formed that does not penetrate the support substrate 10 from the upper surface 51 (first surface) and narrows (e.g., the cross section becomes gradually smaller) from the upper surface 51 to the lower surface 52 (second surface). As shown in FIG. 4(b), a metal layer 16a (first metal layer) is formed to be embedded in the hole 15a. As shown in FIG. 6(a), the lower surface 52 is polished or ground so that the metal layer 16a is not exposed. As shown in FIG. 6(b), a hole 15b (second hole) is then formed that reaches the metal layer 16a from the lower surface 52. As shown in FIG. 6(c), a metal layer 16b (second metal layer) is formed that is embedded in the hole 15b and has a minimum cross-sectional area in a plan view that is greater than the cross-sectional area of the metal layer 16a at the contact surface in contact with the metal layer 16a.

図7(c)の比較例1では、金属層16aの断面は下面52において最も小さい。支持基板10の厚さT0を所望の厚さとすると、弾性波デバイスが大型化する。実施例1およびその変形例では、図8(d)のように、ビア配線16の最小の断面は、金属層16aと16bが接触する面における金属層16aの断面である。これにより、支持基板10の厚さT0を比較例1と同じとしても弾性波デバイスを小型化できる。また、比較例1の図7(b)の金属層16aの近傍に形成される支持基板10のクラック64等を穴15bにより除去できる。 In Comparative Example 1 in FIG. 7(c), the cross section of the metal layer 16a is smallest at the bottom surface 52. If the thickness T0 of the support substrate 10 is set to the desired thickness, the acoustic wave device will be large. In Example 1 and its modified example, as shown in FIG. 8(d), the smallest cross section of the via wiring 16 is the cross section of the metal layer 16a at the surface where the metal layers 16a and 16b contact each other. This allows the acoustic wave device to be miniaturized even if the thickness T0 of the support substrate 10 is the same as in Comparative Example 1. In addition, the cracks 64 and the like of the support substrate 10 formed near the metal layer 16a in FIG. 7(b) of Comparative Example 1 can be removed by the holes 15b.

実施例1およびその変形例1から3および5のように、圧電基板11の上面53(第3面)に弾性波素子12が設けられ、圧電基板11の下面(第3面に向かい合う第4面)が支持基板10の上面51に直接または間接的に接合されている。配線14および金属層17(または配線14)は、平面視において金属層16aと重なり圧電基板11を貫通する孔15cを介し、弾性波素子12と金属層16a接続する。支持基板10上に圧電基板11が接合されている場合、特許文献3のように、支持基板10と圧電基板11との界面において金属層が接合すると、熱応力に起因するせん断応力により金属層が剥がれる可能性がある。実施例1およびその変形例1から3および5では、単一の支持基板10内で金属層16aと16bが接合する。これにより、金属層16aと16bとの接触面における支持基板10と圧電基板11の熱応力に起因するせん断応力が小さい。よって、金属層16aと16bの剥がれを抑制できる。 As in Example 1 and its modified examples 1 to 3 and 5, the elastic wave element 12 is provided on the upper surface 53 (third surface) of the piezoelectric substrate 11, and the lower surface (fourth surface facing the third surface) of the piezoelectric substrate 11 is directly or indirectly bonded to the upper surface 51 of the support substrate 10. The wiring 14 and the metal layer 17 (or wiring 14) overlap the metal layer 16a in a plan view and connect the elastic wave element 12 to the metal layer 16a through a hole 15c that penetrates the piezoelectric substrate 11. When the piezoelectric substrate 11 is bonded on the support substrate 10, as in Patent Document 3, if the metal layer is bonded at the interface between the support substrate 10 and the piezoelectric substrate 11, the metal layer may peel off due to shear stress caused by thermal stress. In Example 1 and its modified examples 1 to 3 and 5, the metal layers 16a and 16b are bonded within a single support substrate 10. As a result, the shear stress caused by thermal stress of the support substrate 10 and the piezoelectric substrate 11 at the contact surface between the metal layers 16a and 16b is small. This prevents the metal layers 16a and 16b from peeling off.

金属層16aと16bの接触面は支持基板10の厚さ方向の中心より下に位置する。これにより、接触面を支持基板10と圧電基板11との界面から遠ざけることができる。よって、接触面におけるせん断応力をより小さくできる。 The contact surface between the metal layers 16a and 16b is located below the center of the thickness of the support substrate 10. This allows the contact surface to be located away from the interface between the support substrate 10 and the piezoelectric substrate 11. This makes it possible to reduce the shear stress at the contact surface.

金属層17(第3金属層)は、孔15cに埋め込まれ表面が上面53と略平坦である。配線14(第4金属層)は、金属層17の表面と上面53に設けられ弾性波素子12(圧電素子)と接続する。このような構造では、金属層17が孔15cに埋め込まれているため、金属層17と16aとの界面のせん断応力が大きくなる。最も小さい断面は支持基板10内に位置しているため、断面の小さい金属層16aと16bとの接触面におけるせん断応力が小さくなる。 Metal layer 17 (third metal layer) is embedded in hole 15c and its surface is approximately flat with upper surface 53. Wiring 14 (fourth metal layer) is provided on the surface of metal layer 17 and upper surface 53, and connects to acoustic wave element 12 (piezoelectric element). In this structure, since metal layer 17 is embedded in hole 15c, the shear stress at the interface between metal layer 17 and 16a becomes large. Since the smallest cross section is located within support substrate 10, the shear stress at the contact surface between metal layers 16a and 16b, which have small cross sections, becomes small.

実施例1の変形例4のように、圧電基板11が設けられておらず、弾性波素子12は支持基板10の上面51に設けられた圧電薄膜共振器でもよい。 As in the fourth modification of the first embodiment, the piezoelectric substrate 11 is not provided, and the acoustic wave element 12 may be a piezoelectric thin film resonator provided on the upper surface 51 of the support substrate 10.

実施例1の変形例1、2、4および5のように、端子18は、平面視において金属層16bと重なり金属層16bと接し下面52に設けられている。これにより、ビア配線16と端子18との界面におけるビア配線16の断面を比較例1より大きくできる。よって、ビア配線16と端子18との接合強度を高くし、接触抵抗を低くできる。 As in the first, second, fourth and fifth variations of the first embodiment, the terminal 18 overlaps the metal layer 16b in a plan view, contacts the metal layer 16b and is provided on the lower surface 52. This allows the cross section of the via wiring 16 at the interface between the via wiring 16 and the terminal 18 to be larger than that of the first comparative example. This increases the bonding strength between the via wiring 16 and the terminal 18 and reduces the contact resistance.

金属層16bは下面52から上面51に向かうにしたがい幅が狭くなる。これにより、金属層16bと端子18との接触面積を大きくできる。また、クラック64等をより除去できる。 The width of the metal layer 16b narrows from the bottom surface 52 to the top surface 51. This increases the contact area between the metal layer 16b and the terminal 18. It also makes it easier to remove cracks 64, etc.

支持基板は、サファイア基板、スピネル基板、石英基板または水晶基板である。サファイア基板は単結晶のAlを主成分とする基板である。スピネル基板は、単結晶または多結晶のMgAlを主成分とする基板である。石英基板は、アモルファスのSiOを主成分とする基板である。水晶基板は単結晶のSiOを主成分とする基板である。この場合、支持基板10が硬いため、図8(b)において、支持基板10の下面52にクラック64が形成される可能性が高くなる。よって、金属層16bを設けることでクラック64を除去できる。 The support substrate is a sapphire substrate, a spinel substrate, a quartz substrate, or a quartz substrate. The sapphire substrate is a substrate mainly composed of single crystal Al 2 O 3. The spinel substrate is a substrate mainly composed of single crystal or polycrystalline MgAl 2 O 4. The quartz substrate is a substrate mainly composed of amorphous SiO 2. The quartz substrate is a substrate mainly composed of single crystal SiO 2. In this case, since the support substrate 10 is hard, there is a high possibility that a crack 64 will be formed on the lower surface 52 of the support substrate 10 in FIG. 8(b). Therefore, the crack 64 can be removed by providing a metal layer 16b.

実施例1およびその変形例では、機能素子として、弾性波素子12を例に説明したが、機能素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはMEMS素子等でもよい。 In the first embodiment and its modified example, the acoustic wave element 12 is used as an example of the functional element, but the functional element may be a passive element such as an inductor or a capacitor, an active element including a transistor, or a MEMS element.

実施例2は、フィルタおよびデュプレクサの例である。図12(a)は、実施例2に係るフィルタの回路図である。図12(a)に示すように、入力端子Tinと出力端子Toutとの間に、1または複数の直列共振器S1からS4が直列に接続されている。入力端子Tinと出力端子Toutとの間に、1または複数の並列共振器P1からP4が並列に接続されている。実施例2のフィルタを弾性波素子12で形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタでもよい。 The second embodiment is an example of a filter and a duplexer. FIG. 12(a) is a circuit diagram of a filter according to the second embodiment. As shown in FIG. 12(a), one or more series resonators S1 to S4 are connected in series between the input terminal Tin and the output terminal Tout. One or more parallel resonators P1 to P4 are connected in parallel between the input terminal Tin and the output terminal Tout. The filter of the second embodiment may be formed of an acoustic wave element 12. The number of series resonators and parallel resonators can be set as appropriate. Although a ladder-type filter has been described as an example of the filter, the filter may be a multimode filter.

図12(b)は、実施例2の変形例1に係るデュプレクサの回路図である。図12(b)に示すように、共通端子Antと送信端子Txとの間に送信フィルタ60が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ62が接続されている。送信フィルタ60は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ62は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ60および受信フィルタ62の少なくとも一方を実施例2のフィルタとすることができる。また、送信フィルタ60を弾性波素子12で形成し、受信フィルタ62を弾性波素子22で形成してもよい。 12B is a circuit diagram of a duplexer according to the first modified example of the second embodiment. As shown in FIG. 12B, a transmission filter 60 is connected between the common terminal Ant and the transmission terminal Tx. A reception filter 62 is connected between the common terminal Ant and the reception terminal Rx. The transmission filter 60 passes a signal in the transmission band among the high-frequency signals input from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 62 passes a signal in the reception band among the high-frequency signals input from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals of other frequencies. At least one of the transmission filter 60 and the reception filter 62 can be the filter of the second embodiment. The transmission filter 60 may be formed of the acoustic wave element 12, and the reception filter 62 may be formed of the acoustic wave element 22.

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。 Although a duplexer has been used as an example of a multiplexer, a triplexer or quadplexer may also be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and variations are possible within the scope of the gist of the present invention as described in the claims.

10 支持基板
11 圧電基板
12、22 弾性波素子
14、24 配線
15a、15b 穴
15c 孔
16 ビア配線
16a、16b、17 金属層
18 端子
20 基板
26 空隙
30 環状金属層
32 環状接合層
34 リッド
60 送信フィルタ
62 受信フィルタ
51、53 上面
52 下面
REFERENCE SIGNS LIST 10 Support substrate 11 Piezoelectric substrate 12, 22 Acoustic wave element 14, 24 Wiring 15a, 15b Hole 15c Hole 16 Via wiring 16a, 16b, 17 Metal layer 18 Terminal 20 Substrate 26 Air gap 30 Annular metal layer 32 Annular bonding layer 34 Lid 60 Transmitting filter 62 Receiving filter 51, 53 Upper surface 52 Lower surface

Claims (9)

第1面と前記第1面に向かい合う第2面とを有する単一の支持基板と、
前記支持基板の前記第1面上に圧電基板を介さずに設けられた機能素子と、
前記機能素子との間が導電可能に接続され、前記支持基板に埋め込まれ前記第1面側に露出し前記第1面から前記第2面に向かうにしたがい幅が狭くなる第1金属層と、
平面視において前記第1金属層と重なり、前記支持基板内において前記第1金属層と接し、前記支持基板に埋め込まれ前記第2面に露出し、平面視における最小の断面積が前記第1金属層と接する接触面における前記第1金属層の断面積より大きい第2金属層と、
平面視において前記第2金属層と重なり前記第2金属層と接し前記第2面に設けられた端子と、
を備え、
前記第1金属層の高さは前記第2金属層の高さよりも小さく、
前記第2金属層は、前記接触面と前記支持基板に接する面に密着層を備え、前記端子と接する面に密着層を備えない電子デバイス。
a single support substrate having a first surface and a second surface opposite to the first surface;
a functional element provided on the first surface of the support substrate without a piezoelectric substrate ;
a first metal layer that is conductively connected to the functional element, is embedded in the support substrate, is exposed on the first surface side, and has a width that narrows from the first surface toward the second surface;
a second metal layer that overlaps the first metal layer in a plan view, that contacts the first metal layer within the support substrate, that is embedded in the support substrate and exposed to the second surface, and that has a minimum cross-sectional area in a plan view that is larger than a cross-sectional area of the first metal layer at a contact surface that contacts the first metal layer;
a terminal provided on the second surface and overlapping the second metal layer in a plan view and in contact with the second metal layer;
Equipped with
the height of the first metal layer is smaller than the height of the second metal layer;
an electronic device in which the second metal layer has an adhesion layer on the contact surface and a surface in contact with the supporting substrate, and does not have an adhesion layer on a surface in contact with the terminal;
記機能素子と前記第1金属層とを電気的に接続する配線と、を備え、
前記機能素子は圧電素子である請求項1に記載の電子デバイス。
a wiring electrically connecting the functional element and the first metal layer;
The electronic device according to claim 1 , wherein the functional element is a piezoelectric element.
前記機能素子は前記第1面に設けられた圧電薄膜共振器である請求項1に記載の電子デバイス。 The electronic device according to claim 1, wherein the functional element is a piezoelectric thin film resonator provided on the first surface. 前記第2金属層の前記端子側の面と前記第2面とは平坦である請求項1からのいずれか一項に記載の電子デバイス。 The electronic device according to claim 1 , wherein a surface of the second metal layer on the terminal side and the second surface are flat. 前記第2金属層は前記第2面から前記第1面に向かうにしたがい幅が狭くなる請求項1からのいずれか一項に記載の電子デバイス。 The electronic device according to claim 1 , wherein the second metal layer has a width that narrows from the second surface to the first surface. 前記支持基板は、サファイア基板、スピネル基板、石英基板または水晶基板である請求項1からのいずれか一項に記載の電子デバイス。 The electronic device according to claim 1 , wherein the support substrate is a sapphire substrate, a spinel substrate, a quartz substrate, or a quartz crystal substrate. 請求項1からのいずれか一項に記載の電子デバイスを含むフィルタ。 A filter comprising an electronic device according to any one of claims 1 to 6 . 請求項に記載のフィルタを含むマルチプレクサ。 A multiplexer including a filter according to claim 7 . 第1面と前記第1面に向かい合う第2面とを有し前記第1面上に機能素子が設けられた単一の支持基板に、前記第1面から前記支持基板を貫通せず前記第1面から前記第2面に向かうにしたがい幅が狭くなる第1穴を形成する工程と、
前記第1穴内に埋め込まれる第1金属層を形成する工程と、
前記第2面を前記第1金属層が露出しないように研磨または研削する工程と、
前記研磨または研削する工程の後、前記第2面から前記第1金属層に達する第2穴を形成する工程と、
前記第2穴に埋め込まれ、平面視における最小の断面積が前記第1金属層と接する接触面における前記第1金属層の断面積より大きい第2金属層を形成する工程と、
を含む電子デバイスの製造方法。
forming a first hole in a single support substrate having a first surface and a second surface facing the first surface, the first surface being provided with a functional element, the first hole narrowing in width from the first surface to the second surface without penetrating the support substrate;
forming a first metal layer embedded in the first hole;
polishing or grinding the second surface so as not to expose the first metal layer;
forming a second hole extending from the second surface to the first metal layer after the polishing or grinding step;
forming a second metal layer embedded in the second hole and having a minimum cross-sectional area in a plan view larger than a cross-sectional area of the first metal layer at a contact surface in contact with the first metal layer;
A method for manufacturing an electronic device comprising the steps of:
JP2019148578A 2019-08-13 2019-08-13 Electronic device and manufacturing method thereof, filter and multiplexer Active JP7642971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019148578A JP7642971B2 (en) 2019-08-13 2019-08-13 Electronic device and manufacturing method thereof, filter and multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148578A JP7642971B2 (en) 2019-08-13 2019-08-13 Electronic device and manufacturing method thereof, filter and multiplexer

Publications (2)

Publication Number Publication Date
JP2021034746A JP2021034746A (en) 2021-03-01
JP7642971B2 true JP7642971B2 (en) 2025-03-11

Family

ID=74677734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148578A Active JP7642971B2 (en) 2019-08-13 2019-08-13 Electronic device and manufacturing method thereof, filter and multiplexer

Country Status (1)

Country Link
JP (1) JP7642971B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7778442B2 (en) * 2022-03-24 2025-12-02 太陽誘電株式会社 Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device
JP7808401B2 (en) * 2022-05-25 2026-01-29 太陽誘電株式会社 Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013216547A (en) 2012-04-11 2013-10-24 Seiko Epson Corp Ceramics processing method, electronic device, and electronic apparatus
JP2016152612A (en) 2015-02-19 2016-08-22 太陽誘電株式会社 Elastic wave device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6934340B2 (en) * 2017-07-12 2021-09-15 太陽誘電株式会社 Electronic components
JP6898265B2 (en) * 2018-03-02 2021-07-07 京セラ株式会社 Manufacturing method of composite substrate
JP6994102B2 (en) * 2018-03-02 2022-01-14 京セラ株式会社 Composite substrate and piezoelectric element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013216547A (en) 2012-04-11 2013-10-24 Seiko Epson Corp Ceramics processing method, electronic device, and electronic apparatus
JP2016152612A (en) 2015-02-19 2016-08-22 太陽誘電株式会社 Elastic wave device

Also Published As

Publication number Publication date
JP2021034746A (en) 2021-03-01

Similar Documents

Publication Publication Date Title
JP4587732B2 (en) Surface acoustic wave device
US9831850B2 (en) Acoustic wave device with a piezoelectric substrate that is not located in some regions
US12176879B2 (en) Acoustic wave device, filter and multiplexer
JP7231360B2 (en) elastic wave device
JP7426196B2 (en) Acoustic wave devices and their manufacturing methods, filters and multiplexers
JP2019021998A (en) Electronic components
JP2018093057A (en) Electronic component and manufacturing method thereof
JP7370146B2 (en) Acoustic wave devices, filters and multiplexers
JP7642971B2 (en) Electronic device and manufacturing method thereof, filter and multiplexer
JP7340344B2 (en) Acoustic wave devices, filters and multiplexers
JP7778442B2 (en) Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device
JP7340348B2 (en) Acoustic wave devices, filters and multiplexers
JP7401200B2 (en) Electronic device manufacturing method
JP7373305B2 (en) Acoustic wave device and its manufacturing method
JP7373301B2 (en) Acoustic wave devices, filters and multiplexers
US11050408B2 (en) Acoustic wave device
US20230223916A1 (en) Acoustic wave device
JP7611007B2 (en) Acoustic wave device and its manufacturing method, filter and multiplexer
JP7480462B2 (en) Piezoelectric device and method for manufacturing the same
JP7406331B2 (en) Electronic devices, modules and wafers
JP2020184652A (en) Electronic device, filter, and multiplexer
JP7713798B2 (en) Electronic Components
JP7406341B2 (en) Electronic components, filters and multiplexers
JP7591434B2 (en) Electronic Components, Filters and Multiplexers
JP7577535B2 (en) Electronic Components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240315

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20250129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20250129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250205

R150 Certificate of patent or registration of utility model

Ref document number: 7642971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150