JP7808401B2 - Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device - Google Patents
Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave deviceInfo
- Publication number
- JP7808401B2 JP7808401B2 JP2022085473A JP2022085473A JP7808401B2 JP 7808401 B2 JP7808401 B2 JP 7808401B2 JP 2022085473 A JP2022085473 A JP 2022085473A JP 2022085473 A JP2022085473 A JP 2022085473A JP 7808401 B2 JP7808401 B2 JP 7808401B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- via wiring
- acoustic wave
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、弾性波デバイス、フィルタ、マルチプレクサ、および弾性波デバイスの製造方法に関する。 The present invention relates to acoustic wave devices, filters, multiplexers, and methods for manufacturing acoustic wave devices.
スマートフォン等の通信機器に用いられる弾性波デバイスとして、支持基板上に圧電層が設けられた構造が知られている(例えば特許文献1)。 A structure in which a piezoelectric layer is provided on a support substrate is known as an acoustic wave device used in communication devices such as smartphones (see, for example, Patent Document 1).
支持基板上に絶縁層を介して圧電層が設けられた構造において、支持基板を貫通するビア配線と圧電層上に設けられた弾性波素子とを電気的に接続させるために、ビア配線上から圧電層上にかけて配線を設けることになる。この場合に、配線がビア配線上から引き出される際に断線が生じてしまうことがある。 In a structure in which a piezoelectric layer is provided on a support substrate via an insulating layer, wiring is provided from above the via wiring to above the piezoelectric layer to electrically connect the via wiring that penetrates the support substrate to the acoustic wave element provided on the piezoelectric layer. In this case, wiring can break when it is pulled out from above the via wiring.
本発明は、上記課題に鑑みなされたものであり、配線の断線を抑制することを目的とする。 The present invention was developed in consideration of the above issues, and aims to prevent wiring breakage.
本発明は、支持基板と、前記支持基板を貫通し、前記支持基板の上面より突出したビア配線と、前記支持基板上に設けられ、平面視において前記ビア配線に重ならない圧電層と、前記支持基板と前記圧電層との間に設けられ、平面視において前記ビア配線に重ならない絶縁層と、前記圧電層上に設けられた弾性波素子と、前記ビア配線上から前記圧電層上にかけて設けられ、前記ビア配線と前記弾性波素子とを電気的に接続する配線と、を備える弾性波デバイスである。 The present invention provides an acoustic wave device comprising a support substrate, via wiring that penetrates the support substrate and protrudes from the upper surface of the support substrate, a piezoelectric layer that is provided on the support substrate and does not overlap the via wiring in a planar view, an insulating layer that is provided between the support substrate and the piezoelectric layer and does not overlap the via wiring in a planar view, an acoustic wave element that is provided on the piezoelectric layer, and wiring that is provided from above the via wiring to above the piezoelectric layer and electrically connects the via wiring to the acoustic wave element.
上記構成において、前記ビア配線は、平坦な上面と、前記上面の周囲に位置し、前記上面に向かって斜め上方に傾斜した傾斜面と、を有する構成とすることができる。 In the above configuration, the via wiring can be configured to have a flat upper surface and an inclined surface located around the upper surface and inclined obliquely upward toward the upper surface.
上記構成において、平面視において前記絶縁層で覆われていない前記支持基板の上面は、前記絶縁層で覆われた前記支持基板の上面に対して凹んでいる構成とすることができる。 In the above configuration, the upper surface of the support substrate that is not covered with the insulating layer in a plan view can be recessed relative to the upper surface of the support substrate that is covered with the insulating layer.
上記構成において、前記ビア配線の上面が前記支持基板の上面から突出した最大の厚さは、前記配線の厚さの2.5倍以下である構成とすることができる。 In the above configuration, the maximum thickness of the upper surface of the via wiring protruding from the upper surface of the support substrate can be 2.5 times or less the thickness of the wiring.
上記構成において、前記圧電層は、タンタル酸リチウム層またはニオブ酸リチウム層である構成とすることができる。 In the above configuration, the piezoelectric layer can be a lithium tantalate layer or a lithium niobate layer.
上記構成において、前記支持基板は、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、またはシリコン基板であり、前記ビア配線は、銅、銀、または金を主成分とする構成とすることができる。 In the above configuration, the support substrate can be a sapphire substrate, alumina substrate, spinel substrate, quartz substrate, crystal substrate, or silicon substrate, and the via wiring can be composed primarily of copper, silver, or gold.
上記構成において、平面視において前記弾性波素子を囲んで前記支持基板上に設けられた環状体と、前記支持基板との間に空隙を挟んで前記環状体上に設けられ、前記弾性波素子を前記空隙内に封止する蓋体と、前記空隙内において前記ビア配線と前記蓋体との間に設けられ、平面視して前記ビア配線の上面を覆い、前記ビア配線の周囲に位置する下面が前記ビア配線上における前記配線の上面より前記支持基板の近くに位置する柱状体と、を備える構成とすることができる。 The above configuration can include an annular body provided on the support substrate and surrounding the acoustic wave element in a plan view; a lid provided on the annular body with a gap between it and the support substrate, sealing the acoustic wave element in the gap; and a pillar-shaped body provided in the gap between the via wiring and the lid, covering the upper surface of the via wiring in a plan view, and having a lower surface located around the via wiring and closer to the support substrate than the upper surface of the wiring on the via wiring.
本発明は、上記に記載の弾性波デバイスを含むフィルタである。 The present invention is a filter including the acoustic wave device described above.
本発明は、上記に記載のフィルタを含むマルチプレクサである。 The present invention is a multiplexer including the filter described above.
本発明は、支持基板内にビア配線を形成する工程と、前記ビア配線を形成した後、前記支持基板上に絶縁層を形成する工程と、前記絶縁層上に圧電層を形成する工程と、前記圧電層上に弾性波素子を形成する工程と、平面視において前記ビア配線と重なる領域および前記ビア配線の周囲の領域の前記圧電層および前記絶縁層を除去するとともに、前記ビア配線を前記支持基板の上面より突出させる工程と、前記ビア配線を前記支持基板の上面より突出させた後、前記ビア配線上から前記圧電層上にかけて設けられ、前記ビア配線と前記弾性波素子とを電気的に接続する配線を形成する工程と、を備える弾性波デバイスの製造方法である。 The present invention relates to a method for manufacturing an acoustic wave device, comprising the steps of: forming via wiring in a support substrate; forming an insulating layer on the support substrate after forming the via wiring; forming a piezoelectric layer on the insulating layer; forming an acoustic wave element on the piezoelectric layer; removing the piezoelectric layer and the insulating layer from an area that overlaps with the via wiring in a planar view and an area surrounding the via wiring, and causing the via wiring to protrude from the upper surface of the support substrate; and, after causing the via wiring to protrude from the upper surface of the support substrate, forming wiring that extends from above the via wiring to above the piezoelectric layer and electrically connects the via wiring to the acoustic wave element.
本発明によれば、配線の断線を抑制することができる。 This invention makes it possible to prevent wiring breakage.
以下、図面を参照し、本発明の実施例について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
図1(a)は、実施例1に係る弾性波デバイス100の断面図、図1(b)は、図1(a)の領域Aの拡大図である。図1(a)に示すように、支持基板10上に圧電層14が設けられている。支持基板10と圧電層14との間に絶縁層12が設けられている。絶縁層12は、支持基板10上に設けられた境界層16と、境界層16上に設けられた温度補償層18と、を含む。圧電層14上に金属膜20が設けられている。金属膜20は、弾性波素子30を形成する。弾性波素子30を覆うように保護膜22が設けられている。支持基板10を貫通するビア配線26が設けられている。ビア配線26は、支持基板10を貫通する孔28内に埋め込まれている。支持基板10の下面にビア配線26に電気的に接続される端子24が設けられている。 1(a) is a cross-sectional view of an acoustic wave device 100 according to a first embodiment, and FIG. 1(b) is an enlarged view of region A in FIG. 1(a). As shown in FIG. 1(a), a piezoelectric layer 14 is provided on a support substrate 10. An insulating layer 12 is provided between the support substrate 10 and the piezoelectric layer 14. The insulating layer 12 includes a boundary layer 16 provided on the support substrate 10 and a temperature compensation layer 18 provided on the boundary layer 16. A metal film 20 is provided on the piezoelectric layer 14. The metal film 20 forms an acoustic wave element 30. A protective film 22 is provided to cover the acoustic wave element 30. A via wiring 26 is provided through the support substrate 10. The via wiring 26 is embedded in a hole 28 that penetrates the support substrate 10. A terminal 24 is provided on the underside of the support substrate 10 and is electrically connected to the via wiring 26.
領域29において圧電層14および絶縁層12が除去されている。領域29は平面視においてビア配線26と重なる。絶縁層12で覆われていない支持基板10の上面11は、絶縁層12で覆われた支持基板10の上面11に対して凹んでいる。絶縁層12で覆われた支持基板10の上面11に対する、絶縁層12で覆われていない支持基板10の上面11の凹み量Dは、例えば0.5μm~5μm程度である。支持基板10の上面11は、絶縁層12で覆われた部分および覆われていない部分の両方において凹凸面となっていてもよい。支持基板10の上面11が凹凸面である場合、凹み量Dは例えば凹凸の最上点と最下点の中点を通る面により算出される。領域29内のビア配線26上から絶縁層12および圧電層14の側面を介し圧電層14上にかけて配線40が設けられている。配線40は、密着層42と、密着層42上に設けられ、密着層42より電気抵抗率の小さい低抵抗層44と、を有する。配線40は、弾性波素子30とビア配線26とを電気的に接続する。電気的に接続とは、直流および交流のいずれか一方で導通があるように接続されていればよい。 The piezoelectric layer 14 and insulating layer 12 have been removed in region 29. Region 29 overlaps with via wiring 26 in a planar view. The upper surface 11 of the support substrate 10 not covered with insulating layer 12 is recessed relative to the upper surface 11 of the support substrate 10 covered with insulating layer 12. The recess amount D of the upper surface 11 of the support substrate 10 not covered with insulating layer 12 relative to the upper surface 11 of the support substrate 10 covered with insulating layer 12 is, for example, approximately 0.5 μm to 5 μm. The upper surface 11 of the support substrate 10 may be uneven in both the portion covered with insulating layer 12 and the portion not covered with insulating layer 12. If the upper surface 11 of the support substrate 10 is uneven, the recess amount D is calculated, for example, by a plane passing through the midpoint between the highest and lowest points of the unevenness. Wiring 40 is provided from above the via wiring 26 in region 29, across the side surfaces of the insulating layer 12 and piezoelectric layer 14, and onto the piezoelectric layer 14. The wiring 40 has an adhesive layer 42 and a low-resistance layer 44 provided on the adhesive layer 42 and having a lower electrical resistivity than the adhesive layer 42. The wiring 40 electrically connects the acoustic wave element 30 and the via wiring 26. The electrical connection only needs to be such that there is conduction in either DC or AC.
図1(b)に示すように、領域29においてビア配線26の上面25は支持基板10の上面11より突出している。ビア配線26は、支持基板10の上面11より突出した面として、略平坦な上面25と、上面25の周囲に位置し、上面25に向かって盛り上がるように傾斜した傾斜面27と、を有する。傾斜面27の傾斜角度θは例えば5°~45°程度である。配線40は、ビア配線26の上面25および傾斜面27に沿って形成されている。 As shown in FIG. 1(b), in region 29, the upper surface 25 of the via wiring 26 protrudes from the upper surface 11 of the support substrate 10. The via wiring 26 has, as a surface protruding from the upper surface 11 of the support substrate 10, a substantially flat upper surface 25 and an inclined surface 27 located around the upper surface 25 and inclined so as to rise toward the upper surface 25. The inclination angle θ of the inclined surface 27 is, for example, approximately 5° to 45°. The wiring 40 is formed along the upper surface 25 and inclined surface 27 of the via wiring 26.
ビア配線26の上面25が支持基板10の上面11から突出した最大の厚さHは例えば0.5μm~5μmである。支持基板10の上面11が凹凸面である場合、最大の厚さHは例えば凹凸の最上点と最下点の中点を通る面により算出される。配線40の密着層42の厚さは例えば100nm~300nm程度であり、低抵抗層44の厚さは例えば800nm~1200nm程度である。配線40の厚さTは例えば1000nm~1500nm程度である。ビア配線26の上面25が支持基板10の上面11から突出した最大の厚さHは、例えば配線40の厚さTの2.5倍以下である。なお、ビア配線26と密着層42との間にチタン層等の金属層が設けられていてもよい。金属層の厚さは1000nm程度であってもよい。金属層は、平面視においてビア配線26を完全に覆って設けられていてもよい。 The maximum thickness H of the upper surface 25 of the via wiring 26 protruding from the upper surface 11 of the support substrate 10 is, for example, 0.5 μm to 5 μm. If the upper surface 11 of the support substrate 10 is uneven, the maximum thickness H is calculated, for example, from a plane passing through the midpoint between the highest and lowest points of the unevenness. The thickness of the adhesion layer 42 of the wiring 40 is, for example, approximately 100 nm to 300 nm, and the thickness of the low-resistance layer 44 is, for example, approximately 800 nm to 1200 nm. The thickness T of the wiring 40 is, for example, approximately 1000 nm to 1500 nm. The maximum thickness H of the upper surface 25 of the via wiring 26 protruding from the upper surface 11 of the support substrate 10 is, for example, 2.5 times or less the thickness T of the wiring 40. A metal layer such as a titanium layer may be provided between the via wiring 26 and the adhesion layer 42. The thickness of the metal layer may be approximately 1000 nm. The metal layer may be provided to completely cover the via wiring 26 in a planar view.
支持基板10は、例えば厚さが50μm~500μmのサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、またはシリコン基板であり、一例として厚さが75μmのサファイア基板である。サファイア基板は単結晶のAl2O3を主成分とする基板であり、アルミナ基板は多結晶のAl2O3を主成分とする基板であり、スピネル基板は単結晶または多結晶のMgAl2O4を主成分とする基板である。石英基板はアモルファスのSiO2を主成分とする基板であり、水晶基板は単結晶のSiO2を主成分とする基板であり、シリコン基板は、単結晶または多結晶のSiを主成分とする基板である。絶縁層12は、例えば厚さが1μm~40μm程度であり、酸化シリコン膜、窒化シリコン膜、または酸化アルミニウム膜等の単層または複合層の無機絶縁膜である。境界層16は、一例として厚さが1.1μm~1.35μmの酸化アルミニウム膜であり、温度補償層18より音速の速い膜である。温度補償層18は、一例として厚さが450nm~660nmの酸化シリコン膜であり、例えばフッ素等の不純物を含む酸化シリコン膜または無添加の酸化シリコン膜である。温度補償層18の弾性定数の温度係数の符号は圧電層14の弾性定数の温度係数の符号と反対である。 The support substrate 10 is, for example, a sapphire substrate, alumina substrate, spinel substrate, quartz substrate, quartz substrate, or silicon substrate having a thickness of 50 μm to 500 μm, for example, a sapphire substrate having a thickness of 75 μm. The sapphire substrate is a substrate mainly composed of single-crystal Al 2 O 3 , the alumina substrate is a substrate mainly composed of polycrystalline Al 2 O 3 , and the spinel substrate is a substrate mainly composed of single-crystal or polycrystalline MgAl 2 O 4. The quartz substrate is a substrate mainly composed of amorphous SiO 2 , the quartz substrate is a substrate mainly composed of single-crystal SiO 2 , and the silicon substrate is a substrate mainly composed of single-crystal or polycrystalline Si. The insulating layer 12 is, for example, approximately 1 μm to 40 μm thick and is a single-layer or composite inorganic insulating film such as a silicon oxide film, a silicon nitride film, or an aluminum oxide film. The boundary layer 16 is, for example, an aluminum oxide film having a thickness of 1.1 μm to 1.35 μm, and is a film with a faster acoustic velocity than the temperature compensating layer 18. The temperature compensating layer 18 is, for example, a silicon oxide film having a thickness of 450 nm to 660 nm, and is, for example, a silicon oxide film containing impurities such as fluorine, or an undoped silicon oxide film. The sign of the temperature coefficient of the elastic constant of the temperature compensating layer 18 is opposite to the sign of the temperature coefficient of the elastic constant of the piezoelectric layer 14.
圧電層14は、例えば単結晶タンタル酸リチウム層または単結晶ニオブ酸リチウム層であり、一例として厚さが0.75μm~1.1μmの回転YカットX伝搬タンタル酸リチウム層である。支持基板10と絶縁層12との界面は鏡面でもよいし凹凸面でもよい。支持基板10の上面11の表面粗さRaは例えば100nm~500nm程度でもよい。温度補償層18と圧電層14との間に、温度補償層18と圧電層14とを接合する接合層が設けられていてもよい。接合層は、一例として厚さが10nmの酸化アルミニウム膜である。 The piezoelectric layer 14 is, for example, a single-crystal lithium tantalate layer or a single-crystal lithium niobate layer, an example of which is a rotated Y-cut X-propagation lithium tantalate layer with a thickness of 0.75 μm to 1.1 μm. The interface between the support substrate 10 and the insulating layer 12 may be a mirror surface or a textured surface. The surface roughness Ra of the upper surface 11 of the support substrate 10 may be, for example, approximately 100 nm to 500 nm. A bonding layer that bonds the temperature compensating layer 18 and the piezoelectric layer 14 may be provided between the temperature compensating layer 18 and the piezoelectric layer 14. An example of the bonding layer is an aluminum oxide film with a thickness of 10 nm.
金属膜20は、例えばアルミニウム膜、アルミニウム合金膜、またはモリブデン膜である。保護膜22は、例えば酸化シリコン膜または窒化シリコン膜等の絶縁膜である。配線40の密着層42は、例えばチタン層またはチタンタングステン層であり、一例として厚さが200nmのチタン層である。低抵抗層44は、例えば金層であり、一例として厚さが1000nmの金層である。ビア配線26は、例えば最大径が20μm~60μm程度の銅層、銀層、または金層であり、一例として最大径が40μmの銅層である。ビア配線26の上面25の表面粗さRaは例えば0.1nm~0.5nm程度である。端子24は、一例として支持基板10側から厚さが2μmの銅膜、厚さが5μmのニッケル膜、および厚さが0.3μmの金膜が積層されている。 The metal film 20 is, for example, an aluminum film, an aluminum alloy film, or a molybdenum film. The protective film 22 is, for example, an insulating film such as a silicon oxide film or a silicon nitride film. The adhesion layer 42 of the wiring 40 is, for example, a titanium layer or a titanium tungsten layer, for example, a titanium layer with a thickness of 200 nm. The low-resistance layer 44 is, for example, a gold layer, for example, a gold layer with a thickness of 1000 nm. The via wiring 26 is, for example, a copper layer, a silver layer, or a gold layer with a maximum diameter of approximately 20 μm to 60 μm, for example, a copper layer with a maximum diameter of 40 μm. The surface roughness Ra of the upper surface 25 of the via wiring 26 is, for example, approximately 0.1 nm to 0.5 nm. For example, the terminal 24 is formed by stacking, from the support substrate 10 side, a copper film with a thickness of 2 μm, a nickel film with a thickness of 5 μm, and a gold film with a thickness of 0.3 μm.
図2は、実施例1に係る弾性波デバイス100の一部の平面図である。図2では、ビア配線26の近傍を示している。図2に示すように、圧電層14および絶縁層12(図2では不図示)が除去された領域29においてビア配線26が支持基板10に設けられている。配線40の幅は例えばビア配線26より大きい。平面視において配線40はビア配線26を覆って設けられている。配線40は、ビア配線26を完全に覆って設けられている場合でもよいし、ビア配線26の一部は覆わずに設けられている場合でもよい。この場合、配線40の幅はビア配線26より小さい場合でもよい。 Figure 2 is a plan view of a portion of the acoustic wave device 100 according to the first embodiment. Figure 2 shows the vicinity of the via wiring 26. As shown in Figure 2, the via wiring 26 is provided on the support substrate 10 in an area 29 where the piezoelectric layer 14 and the insulating layer 12 (not shown in Figure 2) have been removed. The width of the wiring 40 is, for example, larger than the via wiring 26. In a planar view, the wiring 40 is provided so as to cover the via wiring 26. The wiring 40 may be provided so as to completely cover the via wiring 26, or may be provided so as not to cover a portion of the via wiring 26. In this case, the width of the wiring 40 may be smaller than the via wiring 26.
図3は、実施例1における弾性波素子30の平面図である。図3に示すように、弾性波素子30は弾性表面波共振器である。圧電層14上にIDT(Interdigital Transducer)32と反射器34が形成されている。IDT32は、互いに対向する1対の櫛型電極36を有する。櫛型電極36は、複数の電極指37と複数の電極指37を接続するバスバー38とを有する。反射器34は、IDT32の両側に設けられている。IDT32は圧電層14に弾性表面波を励振する。弾性波の波長は1対の櫛型電極36の一方の櫛型電極36の電極指37のピッチにほぼ等しい。すなわち、弾性波の波長は1対の櫛型電極36の電極指37のピッチの2倍にほぼ等しい。 Figure 3 is a plan view of the acoustic wave element 30 in Example 1. As shown in Figure 3, the acoustic wave element 30 is a surface acoustic wave resonator. An IDT (Interdigital Transducer) 32 and a reflector 34 are formed on the piezoelectric layer 14. The IDT 32 has a pair of comb electrodes 36 facing each other. The comb electrode 36 has a plurality of electrode fingers 37 and a bus bar 38 connecting the plurality of electrode fingers 37. The reflectors 34 are provided on both sides of the IDT 32. The IDT 32 excites a surface acoustic wave in the piezoelectric layer 14. The wavelength of the acoustic wave is approximately equal to the pitch of the electrode fingers 37 of one of the pair of comb electrodes 36. In other words, the wavelength of the acoustic wave is approximately equal to twice the pitch of the electrode fingers 37 of the pair of comb electrodes 36.
[製造方法]
図4(a)から図5(c)は、実施例1に係る弾性波デバイス100の製造方法を示す断面図である。図4(a)に示すように、支持基板10に孔28を形成する。なお、この時点では孔28は支持基板10を貫通していなくてもよい。孔28は例えばレーザ光を照射することにより形成する。孔28内および支持基板10上に金属層を例えばめっき法を用い形成する。支持基板10上の金属層を例えばCMP(Chemical Mechanical Polishing)法を用い除去する。これにより、孔28内にビア配線26が形成される。
[Manufacturing method]
4A to 5C are cross-sectional views illustrating a manufacturing method of the acoustic wave device 100 according to the first embodiment. As shown in FIG. 4A, a hole 28 is formed in the support substrate 10. At this stage, the hole 28 does not necessarily have to penetrate the support substrate 10. The hole 28 is formed, for example, by irradiating it with laser light. A metal layer is formed in the hole 28 and on the support substrate 10, for example, by plating. The metal layer on the support substrate 10 is removed, for example, by CMP (Chemical Mechanical Polishing). As a result, a via wiring 26 is formed in the hole 28.
図4(b)に示すように、支持基板10上に、境界層16および温度補償層18を含む絶縁層12を形成する。絶縁層12の形成には例えばCVD(Chemical Vapor Deposition)法を用いる。絶縁層12上に圧電基板を接合する。絶縁層12上に絶縁層12と圧電基板とを接合するための接合層を形成してもよい。圧電基板の接合には例えば表面活性化法を用いる。圧電基板の上面を例えばCMP法を用い研磨することで所望の厚さの圧電層14を形成する。 As shown in Figure 4(b), an insulating layer 12 including a boundary layer 16 and a temperature compensating layer 18 is formed on a support substrate 10. The insulating layer 12 is formed, for example, by CVD (Chemical Vapor Deposition). A piezoelectric substrate is bonded onto the insulating layer 12. A bonding layer for bonding the insulating layer 12 to the piezoelectric substrate may be formed on the insulating layer 12. A surface activation method, for example, is used to bond the piezoelectric substrate. The top surface of the piezoelectric substrate is polished, for example, by CMP, to form a piezoelectric layer 14 of the desired thickness.
図4(c)に示すように、圧電層14上に金属膜20を形成することで弾性波素子30を形成する。弾性波素子30は、例えば真空蒸着法およびリフトオフ法、または、スパッタリング法およびエッチング法を用い形成する。圧電層14上に弾性波素子30を覆うように保護膜22を形成する。保護膜22は例えばCVD法を用い形成する。 As shown in FIG. 4(c), the acoustic wave element 30 is formed by forming a metal film 20 on the piezoelectric layer 14. The acoustic wave element 30 is formed using, for example, a vacuum deposition method and a lift-off method, or a sputtering method and an etching method. A protective film 22 is formed on the piezoelectric layer 14 so as to cover the acoustic wave element 30. The protective film 22 is formed using, for example, a CVD method.
図5(a)に示すように、平面視においてビア配線26と重なる領域およびビア配線26の周囲の領域を含む領域29における圧電層14および絶縁層12を除去する。圧電層14および絶縁層12の除去には例えばドライエッチング法を用いる。例えば圧電層14がタンタル酸リチウム層またはニオブ酸リチウム層である場合、アルゴンガスを主成分とするエッチングガスを用いて圧電層14をドライエッチングにより除去する。絶縁層12が酸化シリコンおよび/または酸化アルミニウムを主成分とする場合、アルゴンガスを主成分とするエッチングガスから塩素系のガスを主成分とするエッチングガスに切り替え、絶縁層12をドライエッチングにより除去する。例えば支持基板10がサファイア基板である場合、絶縁層12の除去に続いて、塩素系のガスを主成分とするエッチングガスを用いたドライエッチングを行うことで、支持基板10のエッチング速度がビア配線26のエッチング速度より速くなる。これにより、ビア配線26の上面25が支持基板10の上面11から突出するように形成される。このように、支持基板10のエッチング速度がビア配線26のエッチング速度よりも速くなるような条件により支持基板10をエッチングすることで、ビア配線26の上面25を支持基板10の上面11から突出させる。なお、アルゴンガスを主成分とするエッチングガスから塩素系ガスを主成分とするエッチングガスへの切り替えは、絶縁層12のエッチング途中または絶縁層12が除去されて支持基板10およびビア配線26が露出した瞬間に行ってもよい。 As shown in FIG. 5A, the piezoelectric layer 14 and insulating layer 12 are removed in a region 29 that overlaps with the via wiring 26 in a planar view and that includes the region surrounding the via wiring 26. The piezoelectric layer 14 and insulating layer 12 are removed, for example, by dry etching. For example, if the piezoelectric layer 14 is a lithium tantalate layer or a lithium niobate layer, the piezoelectric layer 14 is removed by dry etching using an etching gas primarily composed of argon gas. If the insulating layer 12 is primarily composed of silicon oxide and/or aluminum oxide, the etching gas is switched from primarily composed of argon gas to primarily composed of a chlorine-based gas, and the insulating layer 12 is removed by dry etching. For example, if the support substrate 10 is a sapphire substrate, the etching rate of the support substrate 10 is faster than the etching rate of the via wiring 26 by performing dry etching using an etching gas primarily composed of a chlorine-based gas following the removal of the insulating layer 12. This results in the upper surface 25 of the via wiring 26 protruding from the upper surface 11 of the support substrate 10. In this way, by etching the support substrate 10 under conditions such that the etching rate of the support substrate 10 is faster than the etching rate of the via wiring 26, the upper surface 25 of the via wiring 26 is caused to protrude from the upper surface 11 of the support substrate 10. Note that the switch from an etching gas containing argon gas as its main component to an etching gas containing a chlorine-based gas as its main component may be performed during etching of the insulating layer 12 or at the moment when the insulating layer 12 is removed and the support substrate 10 and via wiring 26 are exposed.
図5(b)に示すように、ビア配線26上から絶縁層12および圧電層14の側面を介し圧電層14上にかけて配線40を形成する。配線40は、例えば密着層42と密着層42上のシード層と(不図示)をスパッタリング法を用い形成し、シード層上に低抵抗層44を電解めっき法を用い形成する。 As shown in FIG. 5(b), wiring 40 is formed from above the via wiring 26, through the insulating layer 12 and the side surface of the piezoelectric layer 14, and onto the piezoelectric layer 14. Wiring 40 is formed, for example, by forming an adhesion layer 42 and a seed layer (not shown) on the adhesion layer 42 using a sputtering method, and then forming a low-resistance layer 44 on the seed layer using an electrolytic plating method.
図5(c)に示すように、支持基板10の下面を研磨または研削する。これにより、支持基板10の下面にビア配線26が露出する。支持基板10の下面にビア配線26と接続する端子24を形成する。これにより、実施例1に係る弾性波デバイスが形成される。 As shown in FIG. 5(c), the lower surface of the support substrate 10 is polished or ground. This exposes the via wiring 26 on the lower surface of the support substrate 10. Terminals 24 that connect to the via wiring 26 are formed on the lower surface of the support substrate 10. This completes the acoustic wave device according to Example 1.
[比較例]
図6(a)は、比較例に係る弾性波デバイス500の断面図、図6(b)は、図6(a)の領域Aの拡大図である。図6(a)および図6(b)に示すように、比較例に係る弾性波デバイス500では、ビア配線26が支持基板10の上面11から凹んで設けられている。支持基板10の上面11からビア配線26の上面25までの凹みの深さDは例えば3μm~10μm程度である。その他の構成は実施例1の図1(a)および図1(b)と同じであるため説明を省略する。
[Comparative Example]
Fig. 6(a) is a cross-sectional view of an acoustic wave device 500 according to a comparative example, and Fig. 6(b) is an enlarged view of region A in Fig. 6(a). As shown in Fig. 6(a) and Fig. 6(b), in the acoustic wave device 500 according to the comparative example, the via wiring 26 is recessed from the upper surface 11 of the support substrate 10. The depth D of the recess from the upper surface 11 of the support substrate 10 to the upper surface 25 of the via wiring 26 is, for example, approximately 3 µm to 10 µm. The other configurations are the same as those in Figs. 1(a) and 1(b) of Example 1, and therefore description thereof will be omitted.
図7(a)から図7(c)は、比較例に係る弾性波デバイス500の製造方法を示す断面図である。まず、実施例1の図4(a)から図4(c)で説明した工程と同じ工程を行う。その後、図7(a)に示すように、平面視においてビア配線26と重なる領域およびビア配線26の周囲の領域を含む領域29における圧電層14および絶縁層12を除去する。圧電層14および絶縁層12の除去は、例えばアルゴンガスを主成分とするエッチングガスを用いたドライエッチングにより行う。このときに、絶縁層12が残存することを抑制するためにオーバーエッチングを行う。支持基板10は例えばサファイア基板であり、ビア配線26は例えば銅を主成分とする場合、アルゴンガスを主成分としたドライエッチングでは、ビア配線26のエッチング速度は支持基板10のエッチング速度に比べて速くなる。このため、ビア配線26が支持基板10の上面11に対して凹んで形成される。 7(a) to 7(c) are cross-sectional views illustrating a manufacturing method for an acoustic wave device 500 according to a comparative example. First, the same steps as those described in FIGS. 4(a) to 4(c) of Example 1 are performed. Then, as shown in FIG. 7(a), the piezoelectric layer 14 and the insulating layer 12 are removed in a region 29 that overlaps with the via wiring 26 in a plan view and that includes the region surrounding the via wiring 26. The piezoelectric layer 14 and the insulating layer 12 are removed by dry etching using an etching gas primarily containing argon gas, for example. During this process, overetching is performed to prevent the insulating layer 12 from remaining. If the support substrate 10 is, for example, a sapphire substrate and the via wiring 26 is, for example, primarily copper, the etching rate of the via wiring 26 is faster than the etching rate of the support substrate 10 in dry etching primarily containing argon gas. As a result, the via wiring 26 is recessed relative to the upper surface 11 of the support substrate 10.
図7(b)に示すように、ビア配線26上から絶縁層12および圧電層14の側面を介し圧電層14上にかけて配線40を形成する。 As shown in Figure 7(b), wiring 40 is formed from above the via wiring 26, through the insulating layer 12 and the side surface of the piezoelectric layer 14, and onto the piezoelectric layer 14.
図7(c)に示すように、支持基板10の下面を研磨または研削し、支持基板10の下面にビア配線26を露出させる。支持基板10の下面にビア配線26と接続する端子24を形成する。これにより、比較例に係る弾性波デバイスが形成される。 As shown in FIG. 7(c), the lower surface of the support substrate 10 is polished or ground to expose the via wiring 26 on the lower surface of the support substrate 10. Terminals 24 that connect to the via wiring 26 are formed on the lower surface of the support substrate 10. This completes the acoustic wave device of the comparative example.
図8は、比較例に係る弾性波デバイス500で生じる課題を示す断面図である。図8に示すように、比較例に係る弾性波デバイス500では、ビア配線26が支持基板10の上面11から凹んで形成されている。ビア配線26が支持基板10の上面11から凹むのはオーバーエッチングによるものであることから、この凹みの深さは一定に形成されるものではなく、深く形成される場合がある。配線40は、ビア配線26の上面25からビア配線26より突出した支持基板10の上面11に引き出されて形成される。この場合に、ビア配線26の上面25が支持基板10の孔28の側面に接触する箇所において、配線40の厚さが薄くなり配線40に断線50が生じることがある。例えば、支持基板10の上面11からのビア配線26の凹み量が大きい場合や、ビア配線26の上面25が外周領域に比べて中央領域が盛り上がった形状である場合等に、ビア配線26の上面25と支持基板10の孔28との境界近傍において配線40に断線50は生じやすくなる。 8 is a cross-sectional view illustrating a problem that occurs in an acoustic wave device 500 according to a comparative example. As shown in FIG. 8, in the acoustic wave device 500 according to the comparative example, the via wiring 26 is recessed from the upper surface 11 of the support substrate 10. Because the via wiring 26 is recessed from the upper surface 11 of the support substrate 10 due to over-etching, the depth of this recess is not uniform and may be deep. The wiring 40 is formed by extending from the upper surface 25 of the via wiring 26 to the upper surface 11 of the support substrate 10 protruding beyond the via wiring 26. In this case, the thickness of the wiring 40 is reduced where the upper surface 25 of the via wiring 26 contacts the side of the hole 28 in the support substrate 10, which may result in a break 50 in the wiring 40. For example, if the via wiring 26 is significantly recessed from the upper surface 11 of the support substrate 10, or if the upper surface 25 of the via wiring 26 has a shape in which the central region is raised compared to the peripheral region, breaks 50 are more likely to occur in the wiring 40 near the boundary between the upper surface 25 of the via wiring 26 and the hole 28 in the support substrate 10.
一方、実施例1によれば、図1(a)および図1(b)のように、ビア配線26が支持基板10の上面11より突出して設けられている。これにより、ビア配線26上から圧電層14上にかけて設けられた配線40に対して、厚さが薄くなる箇所が生じることを抑制できる。よって、配線40に断線が生じることを抑制できる。 On the other hand, according to Example 1, as shown in Figures 1(a) and 1(b), the via wiring 26 is provided so as to protrude from the upper surface 11 of the support substrate 10. This prevents the wiring 40, which extends from above the via wiring 26 to above the piezoelectric layer 14, from having a thin portion. This prevents breaks in the wiring 40.
また、実施例1によれば、図5(a)のように、平面視においてビア配線26と重なる領域およびビア配線26の周囲の領域を含む領域29の圧電層14および絶縁層12を除去するとともに、ビア配線26を支持基板10の上面11より突出させる。その後、図5(b)のように、ビア配線26上から圧電層14上にかけて配線40を形成する。これにより、配線40に厚さが薄くなる箇所が生じることを抑制でき、配線40に断線が生じることを抑制できる。 Furthermore, according to Example 1, as shown in FIG. 5(a), the piezoelectric layer 14 and insulating layer 12 are removed from an area 29 that includes the area overlapping with the via wiring 26 in a plan view and the area surrounding the via wiring 26, and the via wiring 26 is made to protrude from the upper surface 11 of the support substrate 10. Then, as shown in FIG. 5(b), wiring 40 is formed from above the via wiring 26 to above the piezoelectric layer 14. This prevents the wiring 40 from becoming thin in places, and prevents breaks in the wiring 40.
また、実施例1では、図5(a)のように、圧電層14および絶縁層12を除去することと、ビア配線26を支持基板10の上面11より突出させることとを、エッチングにより行っている。これにより、連続した処理が可能となり、製造工程の複雑化が抑制できかつ製造工数を低減できる。 In addition, in Example 1, as shown in Figure 5(a), the piezoelectric layer 14 and insulating layer 12 are removed and the via wiring 26 is made to protrude from the upper surface 11 of the support substrate 10 by etching. This enables continuous processing, prevents the manufacturing process from becoming too complicated, and reduces the number of manufacturing steps.
また、実施例1では、図1(b)のように、ビア配線26は、略平坦な上面25と、上面25の周囲に位置し、上面25に向かって斜め上方に傾斜した傾斜面27と、を有する。これにより、配線40に厚さが薄くなる箇所が生じることを抑制でき、配線40に断線が生じることを抑制できる。配線40の断線を抑制する点から、傾斜面27の傾斜角度θは5°以上45°以下の場合が好ましく、5°以上40°以下の場合がより好ましく、5°以上30°以下の場合が更に好ましい。 In addition, in Example 1, as shown in FIG. 1(b), the via wiring 26 has a substantially flat upper surface 25 and inclined surfaces 27 located around the upper surface 25 and inclined diagonally upward toward the upper surface 25. This prevents the wiring 40 from having thin portions, thereby preventing breaks in the wiring 40. In order to prevent breaks in the wiring 40, the inclination angle θ of the inclined surfaces 27 is preferably 5° to 45°, more preferably 5° to 40°, and even more preferably 5° to 30°.
また、実施例1では、図1(a)のように、圧電層14および絶縁層12で覆われていない支持基板10の上面11は、圧電層14および絶縁層12で覆われた支持基板10の上面11に対して凹んでいる。これにより、ビア配線26を支持基板10の上面11より突出させることができ、配線40に断線が生じることを抑制できる。絶縁層12および圧電層14で覆われた支持基板10の上面11に対する、絶縁層12および圧電層14で覆われていない支持基板10の上面11の凹み量Dは、0.5μm~5μmの場合でもよいし、0.5μm~4μmの場合でもよいし、0.5μm~3μmの場合でもよい。 In addition, in Example 1, as shown in FIG. 1(a), the upper surface 11 of the support substrate 10 that is not covered with the piezoelectric layer 14 and the insulating layer 12 is recessed relative to the upper surface 11 of the support substrate 10 that is covered with the piezoelectric layer 14 and the insulating layer 12. This allows the via wiring 26 to protrude from the upper surface 11 of the support substrate 10, thereby preventing breaks in the wiring 40. The recess amount D of the upper surface 11 of the support substrate 10 that is not covered with the insulating layer 12 and the piezoelectric layer 14 relative to the upper surface 11 of the support substrate 10 that is covered with the insulating layer 12 and the piezoelectric layer 14 may be 0.5 μm to 5 μm, 0.5 μm to 4 μm, or 0.5 μm to 3 μm.
また、実施例1では、図1(b)のように、ビア配線26の上面25が支持基板10の上面11から突出した最大の厚さHは、配線40の厚さTの2.5倍以下である。これにより、配線40に厚さが薄くなる箇所が生じることを抑制でき、配線40に断線が生じることを抑制できる。配線40の断線を抑制する点から、最大の厚さHは、配線40の厚さTの2倍以下が好ましく、1.5倍以下がより好ましく、1倍以下が更に好ましい。 In addition, in Example 1, as shown in FIG. 1(b), the maximum thickness H of the upper surface 25 of the via wiring 26 protruding from the upper surface 11 of the support substrate 10 is 2.5 times or less the thickness T of the wiring 40. This prevents the wiring 40 from having thin portions, and prevents breaks in the wiring 40. In order to prevent breaks in the wiring 40, the maximum thickness H is preferably 2 times or less the thickness T of the wiring 40, more preferably 1.5 times or less, and even more preferably 1 time or less.
また、実施例1では、圧電層14はタンタル酸リチウム層またはニオブ酸リチウム層である。この場合、圧電層14はアルゴンガスを主成分とするエッチングガスを用いたドライエッチングにより除去することが行われる。製造工程の複雑化を抑えるために、絶縁層12も引き続きアルゴンガスを主成分とするエッチングガスを用いたドライエッチングにより除去すると、比較例の図7(a)のように、ビア配線26が支持基板10の上面11より凹んで形成されることがある。この場合、配線40に断線50が生じることがある。したがって、圧電層14がタンタル酸リチウム層またはニオブ酸リチウム層である場合、配線40の断線を抑制するために、ビア配線26を支持基板10の上面11より突出させることが好ましい。 In Example 1, the piezoelectric layer 14 is a lithium tantalate layer or a lithium niobate layer. In this case, the piezoelectric layer 14 is removed by dry etching using an etching gas containing argon gas as a main component. To avoid complicating the manufacturing process, the insulating layer 12 is also removed by dry etching using an etching gas containing argon gas as a main component. If this is done, the via wiring 26 may be recessed from the upper surface 11 of the support substrate 10, as shown in Figure 7(a) of the comparative example. In this case, a break 50 may occur in the wiring 40. Therefore, when the piezoelectric layer 14 is a lithium tantalate layer or a lithium niobate layer, it is preferable to have the via wiring 26 protrude from the upper surface 11 of the support substrate 10 to prevent breaks in the wiring 40.
また、実施例1では、支持基板10はサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、またはシリコン基板であり、ビア配線26は銅、銀、または金を主成分とする。この場合、比較例の図7(a)のように、オーバーエッチングによってビア配線26が支持基板10の上面11から凹んで形成されやすく、配線40に断線50が生じることがある。したがって、このような場合に、配線40の断線を抑制するために、ビア配線26を支持基板10の上面11より突出させることが好ましい。なお、ある層がある元素を主成分とするには、ある層に主成分以外の意図的な、または、意図しない不純物が含まれることを許容する。ある層においてある元素が主成分である場合、ある元素の濃度は例えば50原子%以上であり、例えば80原子%以上である。 In Example 1, the support substrate 10 is a sapphire substrate, alumina substrate, spinel substrate, quartz substrate, crystal substrate, or silicon substrate, and the via wiring 26 is primarily composed of copper, silver, or gold. In this case, as shown in Figure 7(a) of the comparative example, over-etching can easily cause the via wiring 26 to be recessed from the upper surface 11 of the support substrate 10, which can result in a break 50 in the wiring 40. Therefore, in such cases, it is preferable to have the via wiring 26 protrude from the upper surface 11 of the support substrate 10 to prevent breaks in the wiring 40. Note that for a layer to be primarily composed of a certain element, it is acceptable for the layer to contain intentional or unintentional impurities other than the primary component. When a certain element is primarily composed of a certain element in a certain layer, the concentration of the certain element is, for example, 50 atomic % or more, such as 80 atomic % or more.
図9は、実施例2に係る弾性波デバイス200の断面図である。図10(a)は、実施例2に係る弾性波デバイス200の平面図、図10(b)は、図9における柱状体60近傍を拡大した断面図である。図10(a)では、環状体62および柱状体60を主に図示している。図9および図10(a)に示すように、支持基板10の周縁の圧電層14および絶縁層12が除去されている。支持基板10の周縁上に環状体62が設けられている。環状体62は、平面視において弾性波素子30を囲んで設けられている。環状体62は、例えば金属層であり、一例として支持基板10側から厚さが20μm程度の銅層と厚さが2.5μm程度のニッケル層とが積層されている。 Figure 9 is a cross-sectional view of an acoustic wave device 200 according to a second embodiment. Figure 10(a) is a plan view of the acoustic wave device 200 according to the second embodiment, and Figure 10(b) is an enlarged cross-sectional view of the vicinity of the columnar body 60 in Figure 9. Figure 10(a) mainly illustrates the annular body 62 and the columnar body 60. As shown in Figures 9 and 10(a), the piezoelectric layer 14 and the insulating layer 12 have been removed from the periphery of the support substrate 10. The annular body 62 is provided on the periphery of the support substrate 10. The annular body 62 is provided to surround the acoustic wave element 30 in a plan view. The annular body 62 is, for example, a metal layer, and as an example, from the support substrate 10 side, a copper layer with a thickness of approximately 20 μm and a nickel layer with a thickness of approximately 2.5 μm are laminated.
環状体62上に、支持基板10との間に空隙64を挟んでリッド70(蓋体)が設けられている。リッド70は、例えば金属製であり、一例として厚さが30μm程度のコバール板である。リッド70の下面に金属層72が設けられている。金属層72は例えば金層である。環状体62と金属層72とは半田層66により接合されている。半田層66は例えば厚さが4μm程度のAuSn層である。環状体62とリッド70とにより弾性波素子30は空隙64内に封止される。環状体62はビア配線26を介しグランド用の端子24に電気的に接続される。 A lid 70 (covering body) is provided on the annular body 62, with a gap 64 sandwiched between it and the support substrate 10. The lid 70 is made of, for example, metal, such as a Kovar plate with a thickness of approximately 30 μm. A metal layer 72 is provided on the underside of the lid 70. The metal layer 72 is, for example, a gold layer. The annular body 62 and the metal layer 72 are joined by a solder layer 66. The solder layer 66 is, for example, an AuSn layer with a thickness of approximately 4 μm. The annular body 62 and the lid 70 seal the acoustic wave element 30 within the gap 64. The annular body 62 is electrically connected to the ground terminal 24 via via wiring 26.
空隙64内においてビア配線26とリッド70との間に柱状体60が設けられている。柱状体60は、例えば高さが20μm~35μm程度の金層または銅層等の金属層であり、一例として高さが20μm程度の銅層である。柱状体60の直径は例えば60μm程度である。柱状体60は、配線40を介してビア配線26上に設けられている。柱状体60は、例えば金属層72に接触している。柱状体60は、ビア配線26を介しグランド用の端子24に電気的に接続される。柱状体60は、リッド70の潰れの抑制、および/または、リッド70のグランド強化のために設けられている。 A pillar 60 is provided within the gap 64 between the via wiring 26 and the lid 70. The pillar 60 is a metal layer, such as a gold layer or copper layer, with a height of, for example, approximately 20 μm to 35 μm, and an example is a copper layer with a height of approximately 20 μm. The diameter of the pillar 60 is, for example, approximately 60 μm. The pillar 60 is provided on the via wiring 26 via the wiring 40. The pillar 60 is in contact with, for example, the metal layer 72. The pillar 60 is electrically connected to the ground terminal 24 via the via wiring 26. The pillar 60 is provided to prevent the lid 70 from collapsing and/or to strengthen the grounding of the lid 70.
図10(a)および図10(b)に示すように、柱状体60は平面視においてビア配線26を覆って設けられている。例えば、柱状体60はビア配線26を完全に覆って設けられているが、ビア配線26の一部を覆っていない場合でもよい。柱状体60のビア配線26の周囲に位置する下面61は、ビア配線26上における配線40の上面41より支持基板10の近くに位置している。したがって、配線40が柱状体60の内部に突出するように設けられている。 As shown in Figures 10(a) and 10(b), the pillar-shaped body 60 is provided so as to cover the via wiring 26 in a plan view. For example, the pillar-shaped body 60 is provided so as to completely cover the via wiring 26, but it is also possible for the pillar-shaped body 60 not to cover a portion of the via wiring 26. The lower surface 61 of the pillar-shaped body 60, which is positioned around the via wiring 26, is located closer to the support substrate 10 than the upper surface 41 of the wiring 40 on the via wiring 26. Therefore, the wiring 40 is provided so as to protrude into the interior of the pillar-shaped body 60.
実施例2によれば、空隙64内においてビア配線26とリッド70との間に柱状体60が設けられている。柱状体60は、平面視してビア配線26の上面を覆って設けられ、ビア配線26の周囲に位置する下面61がビア配線26上における配線40の上面41より支持基板10の近くに位置している。これにより、柱状体60と配線40との間にアンカー効果が生じ、柱状体60と配線40との間の密着強度を向上できる。 According to Example 2, a pillar 60 is provided in the gap 64 between the via wiring 26 and the lid 70. The pillar 60 is provided to cover the upper surface of the via wiring 26 in a plan view, and the lower surface 61 located around the via wiring 26 is located closer to the support substrate 10 than the upper surface 41 of the wiring 40 on the via wiring 26. This creates an anchor effect between the pillar 60 and the wiring 40, improving the adhesion strength between the pillar 60 and the wiring 40.
図11は、実施例3に係るフィルタ300の回路図である。図11に示すように、入力端子Tinと出力端子Toutとの間に、1または複数の直列共振器S1~S4が直列に接続されている。入力端子Tinと出力端子Toutとの間に、1または複数の並列共振器P1~P3が並列に接続されている。実施例3に係るフィルタ300の共振器のうち少なくとも1つを実施例1および実施例2の弾性波素子30で形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に示したが、多重モード型フィルタの場合でもよい。 Figure 11 is a circuit diagram of a filter 300 according to a third embodiment. As shown in Figure 11, one or more series resonators S1 to S4 are connected in series between the input terminal Tin and the output terminal Tout. One or more parallel resonators P1 to P3 are connected in parallel between the input terminal Tin and the output terminal Tout. At least one of the resonators in the filter 300 according to the third embodiment may be formed using the acoustic wave element 30 of the first or second embodiment. The number of series resonators and parallel resonators can be set as appropriate. While a ladder-type filter is shown as an example of a filter, a multimode filter may also be used.
図12は、実施例4に係るデュプレクサ400の回路図である。図12に示すように、共通端子Antと送信端子Txとの間に送信フィルタ80が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ82が接続されている。送信フィルタ80は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ82は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ80および受信フィルタ82の少なくとも一方を実施例3に係るフィルタ300とすることができる。実施例4では、マルチプレクサとしてデュプレクサを例に示したが、トリプレクサまたはクワッドプレクサの場合でもよい。 12 is a circuit diagram of a duplexer 400 according to a fourth embodiment. As shown in FIG. 12, a transmit filter 80 is connected between the common terminal Ant and the transmit terminal Tx. A receive filter 82 is connected between the common terminal Ant and the receive terminal Rx. The transmit filter 80 passes high-frequency signals input from the transmit terminal Tx in the transmit band to the common terminal Ant as transmit signals and suppresses signals of other frequencies. The receive filter 82 passes high-frequency signals input from the common terminal Ant in the receive band to the receive terminal Rx as receive signals and suppresses signals of other frequencies. At least one of the transmit filter 80 and the receive filter 82 can be the filter 300 according to the third embodiment. In the fourth embodiment, a duplexer is shown as an example of a multiplexer, but a triplexer or quadplexer may also be used.
以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and variations are possible within the scope of the gist of the present invention as set forth in the claims.
10 支持基板
11 上面
12 絶縁層
14 圧電層
16 境界層
18 温度補償層
20 金属膜
22 保護膜
24 端子
25 上面
26 ビア配線
27 傾斜面
28 孔
29 領域
30 弾性波素子
32 IDT
34 反射器
36 櫛型電極
37 電極指
38 バスバー
40 配線
41 上面
42 密着層
44 低抵抗層
50 断線
60 柱状体
61 下面
62 環状体
64 空隙
66 半田層
70 リッド
72 金属層
80 送信フィルタ
82 受信フィルタ
100、200、500 弾性波デバイス
300 フィルタ
400 デュプレクサ
REFERENCE SIGNS LIST 10 Support substrate 11 Upper surface 12 Insulating layer 14 Piezoelectric layer 16 Boundary layer 18 Temperature compensation layer 20 Metal film 22 Protective film 24 Terminal 25 Upper surface 26 Via wiring 27 Inclined surface 28 Hole 29 Region 30 Acoustic wave element 32 IDT
34 Reflector 36 Comb-shaped electrode 37 Electrode finger 38 Bus bar 40 Wiring 41 Upper surface 42 Adhesion layer 44 Low-resistance layer 50 Disconnection 60 Columnar body 61 Lower surface 62 Ring-shaped body 64 Air gap 66 Solder layer 70 Lid 72 Metal layer 80 Transmitting filter 82 Receiving filter 100, 200, 500 Acoustic wave device 300 Filter 400 Duplexer
Claims (10)
前記支持基板を貫通し、前記支持基板の上面より突出したビア配線と、
前記支持基板上に設けられ、平面視において前記ビア配線に重ならない圧電層と、
前記支持基板と前記圧電層との間に設けられ、平面視において前記ビア配線に重ならない絶縁層と、
前記圧電層上に設けられた弾性波素子と、
前記ビア配線上から前記圧電層上にかけて設けられ、前記ビア配線と前記弾性波素子とを電気的に接続する配線と、を備える弾性波デバイス。 A support substrate;
a via wiring that penetrates the support substrate and protrudes from an upper surface of the support substrate;
a piezoelectric layer provided on the support substrate and not overlapping the via wiring in a plan view;
an insulating layer provided between the support substrate and the piezoelectric layer, the insulating layer not overlapping the via wiring in a plan view;
an acoustic wave element provided on the piezoelectric layer;
an interconnection that is provided from above the via interconnection to above the piezoelectric layer and electrically connects the via interconnection to the acoustic wave element;
前記ビア配線は、銅、銀、または金を主成分とする、請求項5に記載の弾性波デバイス。 the support substrate is a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a crystal substrate, or a silicon substrate;
The acoustic wave device according to claim 5 , wherein the via wiring is primarily made of copper, silver, or gold.
前記支持基板との間に空隙を挟んで前記環状体上に設けられ、前記弾性波素子を前記空隙内に封止する蓋体と、
前記空隙内において前記ビア配線と前記蓋体との間に設けられ、平面視して前記ビア配線の上面を覆い、前記ビア配線の周囲に位置する下面が前記ビア配線上における前記配線の上面より前記支持基板の近くに位置する柱状体と、を備える、請求項1または2に記載の弾性波デバイス。 an annular body provided on the support substrate so as to surround the acoustic wave element in a plan view;
a lid provided on the annular body with a gap sandwiched between the lid and the support substrate, the lid sealing the acoustic wave element in the gap;
3. The acoustic wave device of claim 1, further comprising: a columnar body provided in the gap between the via wiring and the lid, covering the upper surface of the via wiring in a planar view, and having a lower surface positioned around the via wiring and closer to the support substrate than the upper surface of the wiring on the via wiring.
前記ビア配線を形成した後、前記支持基板上に絶縁層を形成する工程と、
前記絶縁層上に圧電層を形成する工程と、
前記圧電層上に弾性波素子を形成する工程と、
平面視において前記ビア配線と重なる領域および前記ビア配線の周囲の領域の前記圧電層および前記絶縁層を除去するとともに、前記ビア配線を前記支持基板の上面より突出させる工程と、
前記ビア配線を前記支持基板の上面より突出させた後、前記ビア配線上から前記圧電層上にかけて設けられ、前記ビア配線と前記弾性波素子とを電気的に接続する配線を形成する工程と、を備える弾性波デバイスの製造方法。 forming via wiring in a support substrate;
forming an insulating layer on the support substrate after forming the via wiring;
forming a piezoelectric layer on the insulating layer;
forming an acoustic wave element on the piezoelectric layer;
removing the piezoelectric layer and the insulating layer in a region overlapping with the via wiring and a region surrounding the via wiring in a plan view, and causing the via wiring to protrude from the upper surface of the support substrate;
A method for manufacturing an elastic wave device, comprising a step of protruding the via wiring from the upper surface of the support substrate, and then forming wiring that extends from above the via wiring to above the piezoelectric layer and electrically connects the via wiring to the elastic wave element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022085473A JP7808401B2 (en) | 2022-05-25 | 2022-05-25 | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022085473A JP7808401B2 (en) | 2022-05-25 | 2022-05-25 | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023173311A JP2023173311A (en) | 2023-12-07 |
| JP7808401B2 true JP7808401B2 (en) | 2026-01-29 |
Family
ID=89030843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022085473A Active JP7808401B2 (en) | 2022-05-25 | 2022-05-25 | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7808401B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025192111A1 (en) * | 2024-03-12 | 2025-09-18 | 株式会社村田製作所 | Piezoelectric vibration element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029166A (en) | 2010-07-26 | 2012-02-09 | Seiko Instruments Inc | Package, method of manufacturing package, piezoelectric transducer, and oscillator |
| JP2017126645A (en) | 2016-01-13 | 2017-07-20 | セイコーインスツル株式会社 | Electronic components |
| JP2018085705A (en) | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | Electronic component and manufacturing method thereof |
| JP2021034746A (en) | 2019-08-13 | 2021-03-01 | 太陽誘電株式会社 | Electronic device and method of manufacturing the same, filter, and multiplexer |
| JP2022044323A (en) | 2020-09-07 | 2022-03-17 | 太陽誘電株式会社 | Electronic component |
-
2022
- 2022-05-25 JP JP2022085473A patent/JP7808401B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029166A (en) | 2010-07-26 | 2012-02-09 | Seiko Instruments Inc | Package, method of manufacturing package, piezoelectric transducer, and oscillator |
| JP2017126645A (en) | 2016-01-13 | 2017-07-20 | セイコーインスツル株式会社 | Electronic components |
| JP2018085705A (en) | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | Electronic component and manufacturing method thereof |
| JP2021034746A (en) | 2019-08-13 | 2021-03-01 | 太陽誘電株式会社 | Electronic device and method of manufacturing the same, filter, and multiplexer |
| JP2022044323A (en) | 2020-09-07 | 2022-03-17 | 太陽誘電株式会社 | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023173311A (en) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11218130B2 (en) | Acoustic wave device | |
| CN101268611B (en) | Surface acoustic wave elements and surface acoustic wave devices | |
| US12176879B2 (en) | Acoustic wave device, filter and multiplexer | |
| JP7231360B2 (en) | elastic wave device | |
| US12395151B2 (en) | Acoustic wave device | |
| US11437974B2 (en) | Acoustic wave device | |
| JP2001060846A (en) | Surface acoustic wave element, method of manufacturing the same, and surface acoustic wave device using the same | |
| JP7778442B2 (en) | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device | |
| JP7808401B2 (en) | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device | |
| JP7530149B2 (en) | Method for manufacturing an acoustic wave device | |
| JP7642971B2 (en) | Electronic device and manufacturing method thereof, filter and multiplexer | |
| JP7611007B2 (en) | Acoustic wave device and its manufacturing method, filter and multiplexer | |
| JP7340348B2 (en) | Acoustic wave devices, filters and multiplexers | |
| US12512811B2 (en) | Acoustic wave device | |
| JP7231368B2 (en) | elastic wave device | |
| US12512810B2 (en) | Piezoelectric device | |
| JP4458954B2 (en) | Surface acoustic wave device, method of manufacturing the same, and communication device | |
| CN116073784A (en) | elastic wave device | |
| JP7591434B2 (en) | Electronic Components, Filters and Multiplexers | |
| US20260128724A1 (en) | Filter apparatus | |
| WO2025022906A1 (en) | Filter device | |
| JP2024179587A (en) | Acoustic Wave Devices, Filters, Multiplexers, and Electronic Components | |
| JP4454411B2 (en) | Surface acoustic wave device, method of manufacturing the same, and communication device | |
| JP2002299985A (en) | Production method for surface acoustic wave device | |
| JP2025146093A (en) | Acoustic wave device, filter, multiplexer, and method for manufacturing an acoustic wave device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20260109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20260109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260115 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7808401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |