Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7643116B2 - Image processing controller, image forming apparatus and control method - Google Patents
[go: Go Back, main page]

JP7643116B2 - Image processing controller, image forming apparatus and control method - Google Patents

Image processing controller, image forming apparatus and control method Download PDF

Info

Publication number
JP7643116B2
JP7643116B2 JP2021046051A JP2021046051A JP7643116B2 JP 7643116 B2 JP7643116 B2 JP 7643116B2 JP 2021046051 A JP2021046051 A JP 2021046051A JP 2021046051 A JP2021046051 A JP 2021046051A JP 7643116 B2 JP7643116 B2 JP 7643116B2
Authority
JP
Japan
Prior art keywords
pci
control unit
address
space
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021046051A
Other languages
Japanese (ja)
Other versions
JP2022144862A (en
Inventor
夕暉 澤田
茂 土佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2021046051A priority Critical patent/JP7643116B2/en
Publication of JP2022144862A publication Critical patent/JP2022144862A/en
Application granted granted Critical
Publication of JP7643116B2 publication Critical patent/JP7643116B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Facsimiles In General (AREA)

Description

本発明は、画像処理コントローラ、画像形成装置および制御方法に関する。 The present invention relates to an image processing controller, an image forming device, and a control method.

従来、画像形成装置を制御するコントローラは、高速な通信を行うために、スキャナエンジンやプロッタエンジンなどの装置とPCIバスで接続する。 Conventionally, controllers that control image forming devices are connected to devices such as scanner engines and plotter engines via a PCI bus to enable high-speed communication.

PCI接続はコントローラのアーキテクチャによってPCIアドレス空間の物理的制約があり、従来ではコントローラが使用できるPCIアドレス空間に収まる構成でしか接続する装置を選定することができなかった。 PCI connections are subject to physical constraints on the PCI address space due to the controller architecture, and previously it was only possible to select devices to be connected in configurations that fit within the PCI address space available to the controller.

特許文献1には、並列する2つ以上のPCI-PCIブリッジの配下を通常系と冗長系に分け、リソース消費を抑制しながらデバイスの冗長構成を実現する技術が開示されている。 Patent Document 1 discloses a technology that divides the subordinates of two or more parallel PCI-PCI bridges into a normal system and a redundant system, realizing a redundant configuration of devices while suppressing resource consumption.

コントローラが使用できるPCIアドレス空間に収まる構成でしか接続する装置を選定することができないという問題を解決しようとしたとき、特許文献1に開示の技術によれば、冗長系PCIデバイスを前提としているためデバイスを共存させることができないという問題点がある。 When trying to solve the problem that devices can only be selected to be connected in a configuration that fits within the PCI address space that the controller can use, the technology disclosed in Patent Document 1 has the problem that devices cannot coexist because it is based on the assumption of redundant PCI devices.

本発明は、上記に鑑みてなされたものであって、異なるPCIデバイスを共存させて使用する際において、PCIアドレス空間の物理的リソースの消費を抑制することを目的とする。 The present invention has been made in consideration of the above, and aims to reduce the consumption of physical resources in the PCI address space when different PCI devices are used together.

上述した課題を解決し、目的を達成するために、本発明は、制御部からの指示に従ってPCIデバイスに対する画像処理を行う画像処理コントローラにおいて、前記制御部からの指示に従い、当該画像処理コントローラ全体を制御するシステム制御部と、PCIを介して前記PCIデバイスと接続した場合に、前記システム制御部の要求に応じて、当該PCIデバイスとの間の通信を制御するPCI制御部と、前記PCIデバイスと通信を行うために確保したメモリ領域であるPCIアドレス空間と、前記PCIアドレス空間にマップしきれないBAR(Base Address Registers)のアドレスを仮設定するためのダミー空間と、を備え、前記システム制御部は、前記ダミー空間のアドレスを予約しておき、コンフィグレーションレジスタのBARに設定し、前記システム制御部は、PCIの初期化時、コンフィグレーションレジスタのBAR設定に予約してある前記ダミー空間のアドレスを設定し、前記PCI制御部は、前記ダミー空間のアドレスを対象とした要求を前記システム制御部から受けたとき、前記ダミー空間と前記PCIアドレス空間のアドレスを交換して、対象のBARへアクセスを可能とする、ことを特徴とする。 In order to solve the above-mentioned problems and achieve the object, the present invention provides an image processing controller that performs image processing on a PCI device in accordance with instructions from a control unit, the image processing controller comprising: a system control unit that controls the entire image processing controller in accordance with instructions from the control unit; a PCI control unit that controls communication with the PCI device in response to a request from the system control unit when connected to the PCI device via PCI; a PCI address space that is a memory area reserved for communication with the PCI device; and a dummy space for provisionally setting addresses of BARs (Base Address Registers) that cannot be mapped into the PCI address space, wherein the system control unit reserves an address of the dummy space and sets it in a BAR of a configuration register, and when the system control unit initializes the PCI, the system control unit sets the address of the dummy space reserved in the BAR setting of the configuration register, and when the PCI control unit receives a request from the system control unit targeting an address of the dummy space, it exchanges addresses of the dummy space and the PCI address space to enable access to the target BAR.

本発明によれば、異なるPCIデバイスを共存させて使用する際において、PCIアドレス空間の物理的リソースの消費を抑制することができるという効果を奏する。 The present invention has the advantage of being able to reduce the consumption of physical resources in the PCI address space when different PCI devices are used together.

図1は、実施の形態にかかるMFPの構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an MFP according to an embodiment. 図2は、従来のPCIデバイス仕様を示す図である。FIG. 2 is a diagram showing a conventional PCI device specification. 図3は、従来のPCIアドレス空間が不足する例を示す図である。FIG. 3 is a diagram showing a conventional example in which the PCI address space is insufficient. 図4は、コントローラASICの機能構成を示す図である。FIG. 4 is a diagram showing the functional configuration of the controller ASIC. 図5は、PCIアドレス空間スワップ制御例を示すシーケンス図である。FIG. 5 is a sequence diagram showing an example of PCI address space swap control. 図6は、PCIアドレス空間のスワップ制御例を概略的に示す図である。FIG. 6 is a diagram illustrating an example of swap control of a PCI address space.

以下に添付図面を参照して、画像処理コントローラ、画像形成装置および制御方法の実施の形態を詳細に説明する。 Embodiments of the image processing controller, image forming device, and control method are described in detail below with reference to the attached drawings.

本実施形態は、画像形成装置として複合機(MFP:Multifunction Peripheral(以下、MFPと称する))を適用した例について説明する。なお、複合機とは、コピー機能、スキャナ機能、ファクス機能、プリンタ機能のうち少なくとも2つの機能を有する装置である。 In this embodiment, an example will be described in which a multifunction peripheral (MFP) is used as an image forming device. Note that a multifunction peripheral is a device that has at least two of the following functions: copy function, scanner function, fax function, and printer function.

図1は、実施の形態にかかるMFP100の構成を示すブロック図である。図1に示すように、MFP100は、画像処理コントローラであるコントローラASIC(Application Specific Integrated Circuit)101と、チップセット102と、制御部であるCPU(Central Processing Unit)103と、メモリ104と、HDD(Hard Disk Drive)105と、スキャナ、プロッタ等のPCIデバイスであるエンジン106と、PCIデバイスであるオプション107と、を備える。 Fig. 1 is a block diagram showing the configuration of an MFP 100 according to an embodiment. As shown in Fig. 1, the MFP 100 includes a controller ASIC (Application Specific Integrated Circuit) 101 which is an image processing controller, a chipset 102, a CPU (Central Processing Unit) 103 which is a control unit, memory 104, a HDD (Hard Disk Drive) 105, an engine 106 which is a PCI device such as a scanner or plotter, and an option 107 which is a PCI device.

コントローラASIC101は、HDD105と接続される。また、コントローラASIC101は、PCI(Peripheral Component Interconnect)108を介してスキャナ、プロッタ等のエンジン106と、PCI109を介してIEEE1394等の外部I/Fであるオプション107と、に接続される。 The controller ASIC 101 is connected to the HDD 105. The controller ASIC 101 is also connected to an engine 106 such as a scanner or plotter via a PCI (Peripheral Component Interconnect) 108, and to an option 107, which is an external I/F such as IEEE1394, via a PCI 109.

スキャナであるエンジン106は、画像読取を制御する装置である。プロッタであるエンジン106は、画像形成を制御する装置である。 The scanner engine 106 is a device that controls image reading. The plotter engine 106 is a device that controls image formation.

コントローラASIC101とCPU103との間は、チップセット102を介して接続される。チップセット102とコントローラASIC101との間は、PCI110により接続される。チップセット102は、メモリ104にも接続される。 The controller ASIC 101 and the CPU 103 are connected via a chipset 102. The chipset 102 and the controller ASIC 101 are connected by a PCI 110. The chipset 102 is also connected to a memory 104.

コントローラASIC101は、CPU103の制御の下に、スキャナであるエンジン106から入力された画像データを加工・編集し、プロッタであるエンジン106へ出力する。 Under the control of the CPU 103, the controller ASIC 101 processes and edits image data input from the engine 106, which is a scanner, and outputs the image data to the engine 106, which is a plotter.

ここで、図2は従来のPCIデバイス仕様を示す図、図3は従来のPCIアドレス空間が不足する例を示す図である。従来においては、異なるデバイスをコントローラにPCI接続する場合、コントローラのアーキテクチャによってPCIアドレス空間の物理的制約があり、コントローラが使用できるPCIアドレス空間に収まる構成でしか接続するデバイスを選定することができなかった。図2および図3に示す例は、2つのデバイス(Device1,Device2)をコントローラに接続しようとした場合に、256MBのPCIアドレス空間に対して97MBだけPCIアドレス空間が不足する例である。 Here, Figure 2 shows conventional PCI device specifications, and Figure 3 shows a conventional example of insufficient PCI address space. Conventionally, when connecting different devices to a controller via PCI, there are physical restrictions on the PCI address space due to the controller's architecture, and devices could only be selected to be connected in a configuration that fits within the PCI address space available to the controller. The example shown in Figures 2 and 3 shows a case where, when attempting to connect two devices (Device 1, Device 2) to a controller, there is a shortage of PCI address space of 97 MB for a PCI address space of 256 MB.

そこで、本実施形態においては、コントローラASIC101が、PCIアドレス空間の物理的制約を超えたデバイス接続を可能とするようにする。以下において、詳述する。 Therefore, in this embodiment, the controller ASIC 101 enables device connections that go beyond the physical constraints of the PCI address space. This is described in detail below.

まず、コントローラASIC101の機能構成について説明する。図4は、コントローラASIC101の機能構成を示す図である。図4に示すように、コントローラASIC101は、システム制御部1011、PCI制御部1012、PCIアドレス空間1013、ダミー空間であるswap用dummy空間1014として機能する。 First, the functional configuration of the controller ASIC 101 will be described. FIG. 4 is a diagram showing the functional configuration of the controller ASIC 101. As shown in FIG. 4, the controller ASIC 101 functions as a system control unit 1011, a PCI control unit 1012, a PCI address space 1013, and a dummy space for swap 1014, which is a dummy space.

PCIアドレス空間1013は、PCI接続されたPCIデバイスと通信を行うために確保したメモリ領域である。 PCI address space 1013 is a memory area reserved for communication with PCI devices connected via PCI.

swap用dummy空間1014は、PCIの初期化時(システム起動時)にPCIアドレス空間103のメモリ領域不足を解消すべく、PCIアドレス空間103にマップしきれないBAR(Base Address Registers)のアドレスを仮設定するために、DRAMなどの汎用メモリに用意した退避領域である。 The dummy swap space 1014 is a backup area provided in general-purpose memory such as DRAM to temporarily set the addresses of BARs (Base Address Registers) that cannot be mapped into the PCI address space 103 in order to resolve memory space shortages in the PCI address space 103 during PCI initialization (system startup).

システム制御部1011は、チップセット102を介したCPU103からの指示に従い、コントローラASIC101の全体を制御する。システム制御部1011は、swap用dummy空間1014のアドレスを予約しておき、コンフィグレーションレジスタのBAR(Base Address Registers)に設定する。 The system control unit 1011 controls the entire controller ASIC 101 in accordance with instructions from the CPU 103 via the chipset 102. The system control unit 1011 reserves addresses in the dummy space 1014 for swapping, and sets them in the BAR (Base Address Registers) of the configuration register.

PCI制御部1012は、PCI109等を介してPCIデバイスと接続した場合に、システム制御部1011の要求に応じて、当該PCIデバイスとの間の通信を制御するPCI制御を行う。PCI制御部1012は、PCIの初期化時(システム起動時)、swap用dummy空間1014のアドレスを対象とした要求をシステム制御部1011から受けると、swap用dummy空間1014とPCIアドレス空間1013のアドレスをスワップ(交換)して、対象のBARへアクセスを可能とする。 When the PCI control unit 1012 is connected to a PCI device via the PCI 109 or the like, it performs PCI control to control communication with the PCI device in response to a request from the system control unit 1011. When the PCI control unit 1012 receives a request from the system control unit 1011 targeting an address in the dummy space for swap 1014 during PCI initialization (system startup), it swaps (exchanges) the addresses in the dummy space for swap 1014 and the PCI address space 1013 to enable access to the target BAR.

ここで、図5はPCIアドレス空間スワップ制御例を示すシーケンス図、図6はPCIアドレス空間1013のスワップ制御例を概略的に示す図である。図5に示すように、システム制御部1011は、コンフィグレーションレジスタのBAR(Base Address Registers)に、swap用dummy空間1014のアドレスを予約する(ステップS1)。システム制御部1011は、PCIの初期化時(システム起動時)、コンフィグレーションレジスタのBAR設定に予約してあるswap用dummy空間1014のアドレスを設定する(ステップS2)。 Here, FIG. 5 is a sequence diagram showing an example of PCI address space swap control, and FIG. 6 is a diagram showing an example of swap control of PCI address space 1013. As shown in FIG. 5, the system control unit 1011 reserves the address of the dummy space 1014 for swap in the BAR (Base Address Registers) of the configuration register (step S1). When initializing the PCI (when starting the system), the system control unit 1011 sets the address of the dummy space 1014 for swap reserved in the BAR setting of the configuration register (step S2).

swap用dummy空間1014のアドレスを設定されたBARの領域は、そのままではデバイスアクセスできない。そこで、PCI制御部1012は、swap用dummy空間1014のアドレスを対象とした要求をシステム制御部1011から受けると(ステップS3)、swap用dummy空間1014とPCIアドレス空間1013のアドレスをスワップ(交換)して、対象のBARへアクセスを可能とする(ステップS4)。 The area of the BAR to which an address in the dummy swap space 1014 is set cannot be accessed as is. Therefore, when the PCI control unit 1012 receives a request from the system control unit 1011 targeting an address in the dummy swap space 1014 (step S3), it swaps (exchanges) the addresses in the dummy swap space 1014 and the PCI address space 1013 to enable access to the target BAR (step S4).

上述の処理を実行することにより、図6に示すように、PCIアドレス空間1013の物理的制約を超えたデバイス接続を可能とする。また、特許文献1に開示の技術のように、切り替え時にPCIデバイスを閉塞する必要はないため、冗長PCIデバイスという制約はなく自由な切り替えを可能とする。 By executing the above-mentioned process, as shown in FIG. 6, it becomes possible to connect devices beyond the physical constraints of the PCI address space 1013. In addition, since there is no need to block PCI devices when switching, as in the technology disclosed in Patent Document 1, free switching is possible without the constraint of redundant PCI devices.

このように本実施形態によれば、異なるPCIデバイスを共存させて使用する際において、PCIアドレス空間の物理的リソースの消費を抑制することができる。 In this way, this embodiment makes it possible to reduce the consumption of physical resources in the PCI address space when different PCI devices are used together.

なお、上記実施の形態では、本発明の画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する複合機に適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。 In the above embodiment, the image forming device of the present invention is described as being applied to a multifunction device having at least two of the following functions: copy function, printer function, scanner function, and facsimile function. However, the image forming device can be applied to any image forming device, such as a copier, printer, scanner device, or facsimile device.

100 画像形成装置
101 画像処理コントローラ
103 制御部
106、107 PCIデバイス
1011 システム制御部
1012 PCI制御部
1013 PCIアドレス空間
1014 ダミー空間
REFERENCE SIGNS LIST 100 Image forming apparatus 101 Image processing controller 103 Control unit 106, 107 PCI device 1011 System control unit 1012 PCI control unit 1013 PCI address space 1014 Dummy space

特開2011-204077号公報JP 2011-204077 A

Claims (4)

制御部からの指示に従ってPCIデバイスに対する画像処理を行う画像処理コントローラにおいて、
前記制御部からの指示に従い、当該画像処理コントローラ全体を制御するシステム制御部と、
PCIを介して前記PCIデバイスと接続した場合に、前記システム制御部の要求に応じて、当該PCIデバイスとの間の通信を制御するPCI制御部と、
前記PCIデバイスと通信を行うために確保したメモリ領域であるPCIアドレス空間と、
前記PCIアドレス空間にマップしきれないBAR(Base Address Registers)のアドレスを仮設定するためのダミー空間と、
を備え、
前記システム制御部は、前記ダミー空間のアドレスを予約しておき、コンフィグレーションレジスタのBARに設定し、
前記システム制御部は、PCIの初期化時、コンフィグレーションレジスタのBAR設定に予約してある前記ダミー空間のアドレスを設定し、
前記PCI制御部は、前記ダミー空間のアドレスを対象とした要求を前記システム制御部から受けたとき、前記ダミー空間と前記PCIアドレス空間のアドレスを交換して、対象のBARへアクセスを可能とする、
ことを特徴とする画像処理コントローラ。
In an image processing controller that performs image processing for a PCI device in accordance with an instruction from a control unit,
a system control unit that controls the entire image processing controller in accordance with instructions from the control unit;
a PCI control unit that controls communication with the PCI device in response to a request from the system control unit when the PCI device is connected via a PCI;
a PCI address space which is a memory area reserved for communication with the PCI device;
a dummy space for provisionally setting addresses of BARs (Base Address Registers) that cannot be mapped into the PCI address space;
Equipped with
The system control unit reserves an address of the dummy space and sets the reserved address in a BAR of a configuration register;
The system control unit sets the address of the dummy space reserved in the BAR setting of a configuration register at the time of PCI initialization,
when the PCI control unit receives a request from the system control unit for an address in the dummy space, the PCI control unit exchanges addresses in the dummy space and the PCI address space to enable access to the target BAR.
13. An image processing controller comprising:
前記システム制御部は、前記PCIアドレス空間にマップしきれないBARのアドレスを仮設定するためのダミー空間を、汎用メモリに用意する、
ことを特徴とする請求項1に記載の画像処理コントローラ。
the system control unit prepares a dummy space in a general-purpose memory for provisionally setting addresses of BARs that cannot be mapped to the PCI address space;
2. The image processing controller according to claim 1.
制御部と、
PCIデバイスと、
請求項1または2に記載の画像処理コントローラと、
を備えることを特徴とする画像形成装置。
A control unit;
A PCI device;
The image processing controller according to claim 1 or 2;
An image forming apparatus comprising:
制御部からの指示に従ってPCIデバイスに対する画像処理を行う画像処理コントローラにおける制御方法であって、
画像処理コントローラは、
前記制御部からの指示に従い、当該画像処理コントローラ全体を制御するシステム制御部と、
PCIを介して前記PCIデバイスと接続した場合に、前記システム制御部の要求に応じて、当該PCIデバイスとの間の通信を制御するPCI制御部と、
前記PCIデバイスと通信を行うために確保したメモリ領域であるPCIアドレス空間と、
前記PCIアドレス空間にマップしきれないBAR(Base Address Registers)のアドレスを仮設定するためのダミー空間と、
を備え、
前記システム制御部が、前記ダミー空間のアドレスを予約しておき、コンフィグレーションレジスタのBARに設定する工程と、
前記システム制御部が、PCIの初期化時、コンフィグレーションレジスタのBAR設定に予約してある前記ダミー空間のアドレスを設定する工程と、
前記PCI制御部が、前記PCIデバイスと通信を行うために確保したメモリ領域であるPCIアドレス空間にマップしきれないBAR(Base Address Registers)のアドレスを仮設定するためのダミー空間のアドレスを対象とした要求を受けたとき、前記ダミー空間と前記PCIアドレス空間のアドレスを交換して、対象のBARへアクセスを可能とする工程と
を含むことを特徴とする制御方法。
A control method for an image processing controller that performs image processing on a PCI device in accordance with an instruction from a control unit, comprising:
The image processing controller is
a system control unit that controls the entire image processing controller in accordance with instructions from the control unit;
a PCI control unit that controls communication with the PCI device in response to a request from the system control unit when the PCI device is connected via a PCI;
a PCI address space which is a memory area reserved for communication with the PCI device;
a dummy space for provisionally setting addresses of BARs (Base Address Registers) that cannot be mapped into the PCI address space;
Equipped with
the system control unit reserving an address of the dummy space and setting the reserved address in a BAR of a configuration register;
a step of the system control unit setting an address of the dummy space reserved in a BAR setting of a configuration register at the time of initialization of a PCI;
a step of, when the PCI control unit receives a request for an address in a dummy space for provisionally setting an address of a BAR (Base Address Register) that cannot be mapped to a PCI address space, which is a memory area reserved for communication with the PCI device, exchanging an address in the dummy space with an address in the PCI address space to enable access to the target BAR;
A control method comprising :
JP2021046051A 2021-03-19 2021-03-19 Image processing controller, image forming apparatus and control method Active JP7643116B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021046051A JP7643116B2 (en) 2021-03-19 2021-03-19 Image processing controller, image forming apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021046051A JP7643116B2 (en) 2021-03-19 2021-03-19 Image processing controller, image forming apparatus and control method

Publications (2)

Publication Number Publication Date
JP2022144862A JP2022144862A (en) 2022-10-03
JP7643116B2 true JP7643116B2 (en) 2025-03-11

Family

ID=83454653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021046051A Active JP7643116B2 (en) 2021-03-19 2021-03-19 Image processing controller, image forming apparatus and control method

Country Status (1)

Country Link
JP (1) JP7643116B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088879A (en) 2011-10-13 2013-05-13 Kyocera Document Solutions Inc Information processor
WO2014020716A1 (en) 2012-08-01 2014-02-06 富士通株式会社 Information processing device, control method, control program, and computer-readable recording medium having recorded control program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088879A (en) 2011-10-13 2013-05-13 Kyocera Document Solutions Inc Information processor
WO2014020716A1 (en) 2012-08-01 2014-02-06 富士通株式会社 Information processing device, control method, control program, and computer-readable recording medium having recorded control program

Also Published As

Publication number Publication date
JP2022144862A (en) 2022-10-03

Similar Documents

Publication Publication Date Title
US7765413B2 (en) Image processing device and method of controlling the image processing device which estimates a state-transition sequence for a USB driver
JP5108578B2 (en) Image processing controller and image forming apparatus
JP7001001B2 (en) Control device, image forming device, control method and control program
JP7643116B2 (en) Image processing controller, image forming apparatus and control method
JP2000184157A (en) Digital copier
US8526039B2 (en) Image processing apparatus, and control method thereof and program
JP4901538B2 (en) Data transfer method, data transfer device, electronic device, and image forming apparatus
US10860331B2 (en) Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium
JP4446968B2 (en) Data processing device
JPH11184801A (en) Interface device and data processing system
JPH11184800A (en) Data processor and system constitution method
JP2002254729A (en) DMA controller for image data
JP4034323B2 (en) Image data processing method, image data processing apparatus, and image forming apparatus
JP4918276B2 (en) Information processing apparatus and information processing method
JPH09186836A (en) Digital copier
JP2003067243A (en) Image processing apparatus, program, recording medium on which program is written, and image forming apparatus
JPH11203059A (en) Image input / output processing device, memory access method of image input / output processing device, and storage medium storing computer readable program
JP6833491B2 (en) Information processing device
JP4414689B2 (en) Interface control apparatus, image forming apparatus, computer program, and recording medium
JP2004304855A (en) Image forming apparatus
JPH0619834A (en) Information processor
JP2005078598A (en) Computer system and its electronic circuit
JP2001167046A (en) Image processing device
JP2002300328A (en) Image processing apparatus, control method therefor, and image processing system
JPH0895907A (en) Arbitrating device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250210

R150 Certificate of patent or registration of utility model

Ref document number: 7643116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150