Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7643608B2 - Soiウェーハ - Google Patents
[go: Go Back, main page]

JP7643608B2 - Soiウェーハ - Google Patents

Soiウェーハ Download PDF

Info

Publication number
JP7643608B2
JP7643608B2 JP2024028550A JP2024028550A JP7643608B2 JP 7643608 B2 JP7643608 B2 JP 7643608B2 JP 2024028550 A JP2024028550 A JP 2024028550A JP 2024028550 A JP2024028550 A JP 2024028550A JP 7643608 B2 JP7643608 B2 JP 7643608B2
Authority
JP
Japan
Prior art keywords
active layer
oxide film
soi wafer
thickness
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024028550A
Other languages
English (en)
Other versions
JP2024052878A (ja
Inventor
秀光 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2024028550A priority Critical patent/JP7643608B2/ja
Publication of JP2024052878A publication Critical patent/JP2024052878A/ja
Application granted granted Critical
Publication of JP7643608B2 publication Critical patent/JP7643608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、SOIウェーハに関する。
半導体ウェーハとしてSOIウェーハ(Silicon on Insulator)が知られている。SOIウェーハは、支持基板上に、酸化シリコン(SiO)等の絶縁膜と、デバイス活性層(「活性層」または「SOI層」と呼ばれることがある)として使用される単結晶シリコン層とが順次形成された構造を有する。SOIウェーハは、活性層の厚みによって用途が区分され、活性層の厚みが1μm以上のものは「厚膜SOI」と呼ばれ、活性層の厚みが1μm未満のものは「薄膜SOI」と呼ばれる。一般的に、厚膜SOIはパワーデバイスやBiCMOS等に用いられており、薄膜SOIはCMOS-LSI等に用いられている。
ここで、SOIウェーハの代表的な製造方法として、スマートカット法(SmartCut;登録商標)および貼合せ法が知られている。スマートカット法では、活性層用のシリコン基板に水素イオンを高濃度注入して脆化処理層を形成する。次いで、該脆化処理層の部分でシリコン基板を剥離することによって活性層を形成し、剥離した活性層を酸化膜を介して支持基板に貼り合わせることでSOIウェーハを作製する(例えば、特許文献1)。スマートカット法は、水素イオンをウェーハ表面から内部の深い位置にまでイオン注入することができず、厚い活性層を得ることができないため、薄膜SOI製造にのみ適用可能な技術である。一方、貼合せ法は、支持基板および活性層用基板の少なくとも一方に酸化膜(「BOX(Buried Oxide)層」とも呼ばれる)を形成し、次いで、これらの基板を、酸化膜を介して重ね合わせた後、1200℃程度の高温にて接合熱処理を施すことにより、SOIウェーハを作製する(例えば、特許文献2)。貼合せ法は、2枚のシリコンウェーハを酸化膜を介して貼り合わせるため、作製する活性層の厚みは任意に調整可能であることから、一般的に厚膜SOI製造に適用されている。
特開平5-211128号 特開平8-250688
ところで、SOIウェーハの周縁部における非SOI領域、すなわち、活性層の外縁よりも外方に支持基板または酸化膜が露出した部分は、「テラス部」と呼ばれる。そして、テラス部の幅を「テラス幅」という(JEITA EM-3604A)。
ここで、図1(A)は一般的なスマートカット法により作製した薄膜SOIウェーハの仕上げ研磨前の光学顕微鏡写真であり、活性層およびテラス部の境界を含む周縁部の拡大写真である。薄膜SOIウェーハのテラス幅は、仕上げ研磨前でも2mm超3mm未満であることが一般的である。また、図1(A)に示すように活性層と酸化膜との境界線は歪んだ線状となり、テラス部には複数の点状の凸部(SOI島と呼ばれる)が形成される。このような境界線やSOI島は、デバイス形成時の汚染原因となる。そのため、テラス部に仕上げ研磨が行われるが、図1(B)に示す仕上げ研磨後の写真のように、境界線は円形とはならず、うねりが残存し、また、最終的なテラス幅も増大して3mm以上となってしまう(図1(B)において、仕上げ研磨後のテラス幅は4~5mm程度である)。
デバイス形成領域とできる有効面積を増大させるため、半導体ウェーハのエッジ除外領域(Edge Exclusion)は、従来、ウェーハエッジから3mmであったものが、現状では2mmへと進みつつあり、さらには1mmまでの縮小化も要求されつつある。薄膜SOIにおいてもエッジ除外領域の縮小化が期待されるが、そのためにはテラス幅を縮小する必要がある。しかしながら、前述したように、スマートカット法により作製した薄膜SOIウェーハのテラス幅は広く、活性層外周部における貼り合わせ強度が低いという特性もあることから、テラス幅を2mm以下とすることは困難な状況にある。実際に、SOI島を除去するために外周のテラス研磨を追加で実施しても、テラス幅が2mmから3~4mmに拡大し、かつ、うねりが形成されてしまう。
本発明者は、薄膜SOIウェーハのテラス幅縮小化の実現に向けて、薄膜SOIの作製時に従来用いられているスマートカット法に代えて、厚膜SOIウェーハに適用されている貼合せ法の適用を試みた。具体的には、本発明者は、貼合せ法により、活性層の厚み1μm未満の薄膜SOIウェーハの作製が可能かどうか検討した。
本発明者は、スマートカット法におけるテラス幅の下限よりも狭いテラス幅として、テラス幅を2mmとした場合での、貼合せ法による活性層の薄膜化を試みた。しかしながらこの場合、活性層の一部が厚み方向に完全に除去されて酸化膜の露出が生じることが本発明者により新たに確認された。
そこで本発明は、スマートカット法により作製される薄膜SOIウェーハよりもテラス幅を縮小でき、かつ、厚み1μm未満の活性層を有するSOIウェーハを貼合せ法によって実現することが可能な、SOIウェーハの製造方法を提供することを目的とする。
上記課題を解決すべく本発明者が鋭意検討したところ、以下の知見を得た。
(A)まず、酸化膜の露出が生じないように貼合せ法によるSOIウェーハの活性層の厚みを1μm未満とするには、活性層用基板を高精度に研削する必要があるため、少なくとも薄膜化の最終段階においては局所プラズマエッチングを用いたドライケミカル平坦化(Dry chemical Planarization;DCP)加工法の適用が好適と考えられる。DCP加工法は、局所プラズマエッチングを用いるために通常の研磨面に比べて表面粗さが劣る。そこで、DCP加工後には、活性層用基板表面に仕上げ研磨を行う。
(B)しかし、テラス幅2mmの状態で上記DCP加工および仕上げ研磨を施すと、活性層端部で、仕上げ研磨前には活性層のあった部位において酸化膜が露出してしまうことが実験的に確認された。エッジ除外領域の拡張を偽性として、テラス幅を3mmとした場合でも、同様に酸化膜が露出してしまった。この原因を本発明者が詳細に検討したところ、仕上げ研磨前のSOIウェーハの形状に起因して、仕上げ研磨時に活性層端部においてパッドからの加圧が活性層中央部に比べて大きくなるため、活性層端部の過剰な除去が生じたからではないかと本発明者は考えた。
(C)そこで、仕上げ研磨前に、SOIウェーハの形状を適正化することで、活性層端部におけるパッドからの加圧を抑制でき、その結果、酸化膜の露出を防ぐことができる。SOIウェーハの形状としては、仕上げ研磨前のテラス幅が特に重要な指標となる。
本発明は、上記の知見および検討に基づくものであり、その要旨構成は以下のとおりである。
本発明のSOIウェーハの製造方法は、シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面に酸化膜を形成する酸化膜形成工程と、
前記酸化膜を介して前記活性層用基板と前記支持基板とを貼合せる貼合せ工程と、
前記貼り合わせ工程後、前記活性層用基板を、前記支持基板と反対側の面から薄膜化する薄膜化工程と、を含むSOIウェーハの製造方法であって、
前記薄膜化工程は、前記活性層用基板の表面をドライケミカルエッチング処理して表面を平坦化加工する第1工程と、前記活性層用基板の表面を研磨し、厚み1μm未満の活性層を形成する第2工程とを含み、
前記第2工程に先立ち、上面視で活性層基板外縁より外方に露出する前記酸化膜または前記支持基板が露出する領域の幅を、前記SOIウェーハの端面から径方向に1.5mm以下とすることを特徴とする。
ここで、前記活性層の厚みを0.3μm以上とすることが好ましい。
また、本発明のSOIウェーハの製造方法は、前記貼合せ工程と、前記薄膜化工程との間に、前記支持基板側の周縁部が残存するように前記活性層用基板の端面の面取りを行う面取り工程と、該面取り工程に続いて、前記残存した部分をウェットエッチングして前記酸化膜の一部を露出させるウェットエッチング工程と、該ウェットエッチング工程に続いて前記酸化膜の周縁部を除去する除去工程と、をさらに含み、前記除去工程において前記幅を1.5mm以下とし、前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(1)を満足することが好ましい。

T≧0.36W+0.32 ・・・(1)
一方、本発明のSOIウェーハの製造方法は、前記貼合せ工程と、前記薄膜化工程との間に、前記活性層用基板の表面研削を行う表面研削工程と、該表面研削工程に続いて、前記活性層用基板の主表面に対して斜め方向から前記活性層用基板の周縁部を研磨する周縁部研磨工程と、をさらに含み、前記周縁部研磨工程において前記幅を1.5mm以下とし、前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(2)を満足することが好ましい。

T≧0.54W+0.24 ・・・(2)
他にも、本発明のSOIウェーハの製造方法は、前記貼合せ工程と、前記薄膜化工程との間に、貼合せた前記活性層用基板および前記支持基板の端部の研削を行い、該端部を、前記酸化膜を介して連続的なラウンド面またはテーパ面とする端部研削工程をさらに含むことが好ましい。
また、本発明のSOIウェーハは、シリコン単結晶からなる支持基板と、該支持基板上に位置する酸化膜と、該酸化膜上に位置し、シリコン単結晶からなる活性層と、を有し、前記活性層の厚みが1μm未満であり、上面視で活性層外縁より外方に露出する前記酸化膜または前記支持基板が露出する領域の幅が、前記SOIウェーハの端面から径方向に1.5mm以下であることを特徴とする。
ここで、前記活性層の厚みが0.3μm以上であることが好ましい。
また、本発明のSOIウェーハは、前記支持基板および前記酸化膜が、前記SOIウェーハの周縁部において段差状に配置され、前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(1)を満足することが好ましい。

T≧0.36W+0.32 ・・・(1)
一方、本発明のSOIウェーハは、前記支持基板が、前記SOIウェーハの周縁部において露出し、前記酸化膜および前記活性層の端部が連続的なラウンド面またはテーパ面であり、前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(2)を満足することが好ましい。

T≧0.54W+0.24 ・・・(2)
他にも、本発明のSOIウェーハは、前記活性層および前記支持基板の端部が、前記酸化膜を介して連続的なラウンド面またはテーパ面であることが好ましい。
本発明のSOIウェーハの製造方法によれば、スマートカット法により作製される薄膜SOIウェーハよりもテラス幅を縮小でき、かつ、厚み1μm未満の活性層を有するSOIウェーハを貼合せ法によって実現することが可能な、SOIウェーハの製造方法を提供することができる。
従来技術に係る、スマートカット法により作製されるSOIウェーハのテラス部近傍を示す写真であり、(A)は仕上げ研磨前のテラス部近傍の光学顕微鏡写真であり、(B)は、仕上げ研磨後のテラス部近傍の写真である。 本発明の一実施形態によるSOIウェーハの製造方法を説明する摸式断面図である。 本発明の第1の好適実施形態によるSOIウェーハの製造方法を説明する摸式断面図である。 本発明の第1の好適実施形態によるSOIウェーハの製造方法において、仕上げ研磨する第2工程を説明する摸式断面図である。 本発明の第2の好適実施形態によるSOIウェーハの製造方法を説明する摸式断面図である。 本発明の第2の好適実施形態によるSOIウェーハの製造方法において、仕上げ研磨する第2工程を説明する摸式断面図である。 本発明の第3の好適実施形態によるSOIウェーハの製造方法を説明する摸式断面図である。 本発明の第3の好適実施形態によるSOIウェーハの製造方法において、仕上げ研磨する第2工程を説明する摸式断面図である。 実験例1~3における、テラス幅と活性層の厚みとの関係を示すグラフである。 (A),(B)は、実験例3における仕上げ研磨後のテラス部近傍の写真であり、(C),(D)は、実験例2における仕上げ研磨後のテラス部近傍の写真である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、図2~図8では説明の便宜上、実際の厚さの割合とは異なり、各構成の厚みおよび幅を誇張して示す。
(SOIウェーハの製造方法)
図2を参照して、本発明の一実施形態に従うSOIウェーハの製造方法を説明する。本発明の一実施形態に従うSOIウェーハ100の製造方法は、シリコン単結晶からなる活性層用基板10Aおよびシリコン単結晶からなる支持基板20の少なくとも一方の表面に酸化膜11Aを形成する酸化膜形成工程(図2(A),(B))と、酸化膜11Aを介して活性層用基板10Aと支持基板20とを貼合せる貼合せ工程(図2(C))と、この貼合せ工程後、活性層用基板10Aを、支持基板20と反対側の面から薄膜化する薄膜化工程(図2(D),(E))と、を含む。なお、図示の都合上、図2では活性層用基板10Aに酸化膜11Aを形成したが、支持基板20に酸化膜を形成してもよいし、活性層用基板10Aおよび支持基板20の両方に酸化膜を形成してもよい。
ここで、本実施形態において、薄膜化工程は、活性層用基板10Cの表面をドライケミカルエッチング処理して表面を平坦化加工する第1工程と、活性層用基板10Cの表面を研磨し、厚み1μm未満の活性層10を形成する第2工程とを含む(図2(D),(E))。そして、この第2工程に先立ち、上面視で活性層基板外縁より外方に露出する酸化膜11または支持基板20が露出する領域の幅Wを、SOIウェーハ100の端面から径方向に1.5mm以下とする。図2(E)は、この製造方法の結果得られたSOIウェーハ100の模式断面図である。以下、上面視で活性層基板外縁より外方に露出する酸化膜11または支持基板20が露出する領域の幅を、「テラス幅」と称する。また、本明細書における「SOIウェーハの端面」とは、SOIウェーハを上面視したときの最外周を意味する。以下、各工程の詳細を順に説明する。
まず、図2(A)に示すように、活性層用基板10Aを用意する。活性層用基板10Aとしては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物ドーパント元素を添加して、n型またはp型としてもよい。
また、活性層用基板10Aとは別途、図2(A)に示すように、支持基板20を用意する。支持基板20は、SOIウェーハ100の支持基板として利用されるウェーハであり、活性層用基板10Aと同様の単結晶シリコンウェーハを用いることができる。活性層用基板10Aと、支持基板20とで、酸化物濃度や導電型等の条件は異なっていてもよいし、同一でもよい。
次に、図2(B)に示すように、例えば酸化雰囲気での熱処理などにより、酸化膜11Aを活性層用基板10Aに形成する。なお、図では活性層用基板10Aの表面全てに酸化膜11Aを形成しているが、活性層用基板10Aの片面のみに酸化膜を形成してもよい。また、前述のとおり、支持基板20に酸化膜を形成してもよいし、活性層用基板10Aおよび支持基板20の両方に酸化膜を形成してもよい。酸化膜11Aは、例えばシリコン酸化膜(SiO)からなり、一般的に用いられている熱酸化膜作製装置を用いて作製することができる。酸化膜11Aの厚みは、SOIとして用いることが可能な範囲で適宜設定することができる。限定を意図するものではないが、活性層用基板10Aと、支持基板20との間に位置する酸化膜11Aの厚みを、例えば0.1~10μmとすることができ、また、10~30μmとすることもできる。
続いて、図2(C)に示すように、活性層用基板10Aおよび支持基板20の間に酸化膜11Aが位置するように、酸化膜11Aを介して活性層用基板10Aと支持基板20とを貼合せる。この貼り合わせは、一般的なウェーハ貼り合わせ装置を用いて行うことができる。この貼合せの後に、貼合せの接合部の接合強度を強化するために、熱処理を施すことも好ましい。貼合せ強化熱処理は、例えば、酸化性ガスまたは不活性ガス雰囲気中において、800℃以上1200℃以下、10分以上6時間以下の条件下を行うことができる。
次に、最終的に得るべき活性層10(図2(E)参照)を形成するため、支持基板20と反対側の面から活性層用基板10Aを薄膜化する薄膜化工程を行う(図2(D),(E))。この薄膜化工程は、活性層用基板10Cをドライケミカルエッチング処理して表面を平坦化加工する第1工程と、活性層用基板10Cの表面を研磨し、厚みTが1μm未満の活性層10を形成する第2工程とを含む。なお、この第1工程に先立ち、活性用基板10Aに対して周知の平面研削法または鏡面研磨法を行ってもよい。
ここで、上記第1工程では、DCP加工(Dry chemical Planarization)を行う。DCP加工では、エッチングガスをマイクロ波によりプラズマ化して、イオンおよび反応性ラジカルを生成し、これらのうちのラジカルをメインエッチャントとして局所的なプラズマエッチングを行なう。そして、プラズマエッチングの際に噴射ノズルを走査する際に、厚みを測定してステージの速度を変えながらエッチングガスを噴射して、高精度に局所加工を行なう。このようなDCP加工は、一般的なDCP加工機を用いて行うことができる。このDCP加工により、活性層厚みの公差を小さくすることができる。
第1工程によるDCP加工は、局所プラズマエッチングを用いているため、機械研磨や化学機械研磨(CMP)等による研磨に比べて表面粗さが劣る。したがって、第2工程として、活性層用基板10Cを仕上げ研磨し、活性層10を形成する。そして、仕上げ研磨後の活性層10の厚みTを1μm未満とする。なお、DCP加工後の段階で活性層用基板の厚みを1μm未満にしておいてもよい。仕上げ研磨による研磨取り代は通常0.05μm~0.30μm程度であり、仕上げ研磨後によって、表面粗さの改善を行うことができる。仕上げ研磨としては、両面研磨法および片面研磨法のいずれも適用可能であるが、片面研磨法がより好ましい。
ここで、少なくとも上記第2工程に先立ち、テラス幅Wを1.5mm以下とすることが肝要である。なお、上記第1工程に先立ちテラス幅Wを上記範囲としておいてもよい。第1工程によるDCP加工では、活性層基板10Cの厚みを予め測定しておき、測定結果に基づきDCP加工を行うため、加工後のテラス幅にほとんど影響しないためである。テラス幅Tを1.5mm以下とするには、公知の面取りエッチング法、テラス研磨法およびテラスフリーウェーハの作製方法を適用可能である。
本発明者の検討によると、第2工程を行う際に、テラス幅Tが1.5mm以下であれば、第2工程の仕上げ研磨を行い、その後の活性層10の厚みTが1μm未満であっても、酸化膜11の露出が生じないことが実験的に確認された。なお、ここでいう「酸化膜の露出が生じない」とは、仕上げ研磨前に露出していた酸化膜を指すのではなく、仕上げ研磨前には露出していなかったが、仕上げ研磨後には当該露出していなかった部分での露出が発生したことを意味する。
本発明者の予想に反し、第2工程を行う際には、テラス幅を広くするよりもむしろテラス幅Tを1.5mm以下と狭くすることによって、貼合せ法による薄膜SOIの薄膜化が実現できたのである。これは、活性層が1μm未満と非常に薄い場合、仕上げ研磨の直前にテラス幅が1.5mmを超えると、研磨パッドがSOIウェーハ周縁部に沈み込むため、周縁部ほど加圧力が大きくなるために、研削される活性層が多くなるからだと本発明者は考えている。一方、仕上げ研磨の直前段階において、テラス幅が1.5mm以下である場合、SOIウェーハの周縁部を巨視的に見れば、活性層、酸化膜および支持基板が比較的滑らかな形状となって、活性層の端部への加圧が小さくなるからだと、本発明者は考えている。
以上、本実施形態により、スマートカット法により作製される薄膜SOIウェーハよりもテラス幅を縮小でき、かつ、厚み1μm未満の活性層を有するSOIウェーハを貼合せ法によって実現することが可能な、SOIウェーハの製造方法を提供することができる。以下、本実施形態の好適な実施形態を順に説明する。
(第1の好適実施形態)
第1の好適実施形態では、テラス幅Tを1.5mm以下とするため、薄膜化工程に先立ち、所謂「面取りエッチング法」を行う。すなわち、図3に示すように、貼合せ工程と、薄膜化工程との間に、まず、支持基板側20の周縁部が残存するように活性層用基板10Aの端面の面取りを行う面取り工程を行うことが好ましい。活性層用基板10Aを面取りした後には、図3(B)に示すように活性層用基板10Bとなる。この面取りに伴い、酸化膜11Aは除去されて、活性層用基板10Bとの上面側の酸化膜11Cと、下面側の11Bとに分離する。
この面取り工程に続いて、図3(C)に示すように、活性層用基板10Bの、支持基板側で残存した部分をウェットエッチングして、酸化膜11Bの一部を露出させるウェットエッチング工程を行うことが好ましい。エッチング工程後には、活性層用基板10Bが形成される。そして、該ウェットエッチング工程に続いて、酸化膜11Bの周縁部を除去する除去工程を行う(図3(D))。この除去工程には、一般的な研磨または研削方法が適用可能であり、この除去工程においてテラス幅を1.5mm以下とすることが好ましい。そして、最後に、既述の薄膜化工程を行うことで、活性層の厚みが1μm未満の薄膜SOIウェーハを作製することができる(図3(E))。
そして、本好適実施形態では、テラス幅をW(mm)、活性層の厚みをT(μm)としたときに、WおよびTが下記式(1)を満足するよう、除去工程を行うことが好ましい。
T≧0.36W+0.32 ・・・(1)
テラス幅および活性層の厚みが式(1)を満足することで、より確実に酸化膜露出の生じない薄膜SOIウェーハを実現することができる。
本好適実施形態では、図4(A)~(C)に示すように、仕上げ研磨の際にテラス幅が1.5mm以下となっているので、仕上げ研磨の際の研磨パッドPのSOIウェーハ200周縁部における沈み込みを抑制することができ、厚み1μm未満の活性層10を形成した後でも、酸化膜11の新たな露出を防止することができる。ただし、研磨条件にも依存するが、テラス幅が1.5mmを超える場合、あるいは、TおよびWが上記式(1)を満足しない場合、図4(D)に示すように、作製されるSOIウェーハ200’のテラス幅がW’(W’>W)となって、活性層10の周縁部が過剰に除去されて、酸化膜11の露出が生じてしまう場合がある。
(第2の好適実施形態)
第2の好適実施形態では、テラス幅を1.5mm以下とするため、薄膜化工程に先立ち、所謂「テラス研磨法」を行う。すなわち、図5に示すように、貼合せ工程と、薄膜化工程との間に、まず、活性層用基板10Aの表面研削を行う表面研削工程を行うことが好ましい。表面研削後には、活性層用基板10Bが形成され、これに伴い酸化膜11Bが形成される(図5(B))。表面研削は、公知の研削方法を用いることができる。
この表面研削工程に続いて、活性層用基板10Bの主表面に対して斜め方向から活性層用基板10Bの周縁部を研磨する周縁部研磨工程を行うことが好ましい。周縁部研磨後には、活性層10Cが形成されると共に、酸化膜11Bの端部および支持基板20の端部も研削される(図5(C))。この周縁部研磨も、凹凸形状の保持板等によって支持基板20を保持しながら外周部のみを研磨する、公知の研磨方法を適用することができる。そして、この周縁部研磨工程により、テラス幅を1.5mm以下とすることが好ましい。最後に、既述の薄膜化工程を行うことで、活性層の厚みが1μm未満の薄膜SOIウェーハを作製することができる(図5(D))。
そして、本好適実施形態では、テラス幅をW(mm)、活性層の厚みをT(μm)としたときに、WおよびTが下記式(2)を満足するよう、周縁部研磨工程を行うことが好ましい。
T≧0.54W+0.24 ・・・(2)
テラス幅および活性層の厚みが式(2)を満足することで、より確実に酸化膜露出の生じない薄膜SOIウェーハを実現することができる。
本好適実施形態では、図6(A)~(C)に示すように、仕上げ研磨の際にテラス幅が1.5mm以下となっているので、仕上げ研磨の際の研磨パッドPのSOIウェーハ300周縁部における沈み込みを抑制することができ、1μm未満の活性層10を形成した後でも、酸化膜11の新たな露出を防止することができる。ただし、研磨条件にも依存するが、テラス幅が1.5mmを超える場合、あるいは、TおよびWが上記式(2)を満足しない場合、図6(D)に示すように、作製されるSOIウェーハ300’のテラス幅がW’(W’>W)となって、活性層10の周縁部が過剰に除去されて、酸化膜11の露出が生じてしまう場合がある。
なお、上述の面取りエッチング法によるテラス幅の制御と、テラス研磨法によるテラス幅の制御とを比較すると、テラス研磨法では、活性層用基板10Cが研磨パッドPにより接触しやすくなり、当該部分が研削されることで酸化膜11の露出がしやすい傾向にある。そこで、テラス幅の制御にあたっては、第1実施形態を用いる方がより好ましい。
(第3の好適実施形態)
第3の好適実施形態では、テラス幅を1.5mm以下とするため、薄膜化工程に先立ち、所謂「テラスフリー」のSOIウェーハを形成する(「ラウンド加工」と呼ばれることもある)。すなわち、図7に示すように、貼合せ工程と、薄膜化工程との間に、貼合せた活性層用基板10Bおよび支持基板20の端部の研削を行い、該端部を、酸化膜11Bを介して連続的なラウンド面またはテーパ面とする端部研削工程を行うことが好ましい(図7(A)~(C))。より具体的には、貼合せた活性層用基板10Bおよび支持基板20の外周研削を、所定形状の砥石を用いて行い(図7(B))、次いで表面研削を行う(図7(C))ことが好ましい。表面研削後には、連続的なラウンド面またはテーパ面が形成される。上記外周研削と、表面研削との間に、同種のSOIウェーハの中間体を形成して、それらを重ね合わせ、積層圧締した状態でエッチングを行って、外周研削による表面粗さの悪化を改善することも好ましい。最後に、既述の薄膜化工程を行うことで、活性層の厚みが1μm未満の薄膜SOIウェーハを作製することができる。
なお、「テラスフリー」と呼ばれるSOIウェーハであっても、図7(C)に示すように、数nm~数10nm程度の酸化膜11の露出領域が存在し得る。ただし、この露出は平坦面としての露出ではなく、また、目視では確認できない程度の露出であるため、SOIウェーハの端部が酸化膜を介して連続的なラウンド面またはテーパ面である場合には、テラス幅は実質的に0mmであるとして本明細書では取り扱うこととする。
本好適実施形態では、図8(A)~(C)に示すように、仕上げ研磨の際にテラス幅が実質的に0mmであり、仕上げ研磨の際の研磨パッドPのSOIウェーハ400周縁部に加わる加圧が平均化される。そのため、1μm未満の活性層10を形成した後でも、酸化膜11の新たな露出をほぼ確実に防止することができ、特に好ましい。また、前述の第1および第2の好適実施形態と比べても、本好適実施形態が最も酸化膜11の露出を防止することができるため、好ましい。
なお、本製造方法により製造可能な所謂「薄膜SOI」の活性層の厚みは特に限定されないが、加工精度および生産性を考慮すると、厚みの下限を0.3μmとすることが好ましい。
また、薄膜化工程の前後において、支持基板20を用途に応じて別途薄膜化してもよく、この薄膜化の際に、貼り合わせ面以外の面の絶縁膜を研削または研磨してもよい。
(SOIウェーハ)
次に、上記製造方法によって得られる本実施形態のSOIウェーハについて説明する。重複する構成には、同一の符号を付し、重複する説明を省略する。本実施形態のSOIウェーハ100は、図2(E)に代表されるように、シリコン単結晶からなる支持基板20と、支持基板20上に位置する酸化膜11と、酸化膜11上に位置し、シリコン単結晶からなる活性層10と、を有し、活性層10の厚みTが1μm未満であり、上面視で活性層10の外縁より外方に露出する酸化膜11または支持基板20が露出する領域の幅(即ちテラス幅)が、SOIウェーハ100の端面から径方向に1.5mm以下である。
ここで、活性層10の厚みTを0.3μm以上とすることができる。
また、図4(C)に示すように、本発明の好適実施形態によるSOIウェーハ200では、支持基板20および酸化膜11が、SOIウェーハ200の周縁部において段差状に配置され、テラス幅をW(mm)、活性層10の厚みをT(μm)としたときに、WおよびTが既述の式(1)を満足することが好ましい。
T≧0.36W+0.32 ・・・(1)
このSOIウェーハ200は、前述の第1の好適実施形態(面取りエッチング法)により得られる。
他にも、図6(C)に示すように、本発明の好適実施形態によるSOIウェーハ300では、支持基板20が、SOIウェーハ300の周縁部において露出し、かつ、酸化膜11および活性層10の端部が連続的なラウンド面またはテーパ面であり、テラス幅をW(mm)、活性層10の厚みをT(μm)としたときに、WおよびTが既述の式(2)を満足することが好ましい。
T≧0.54W+0.24 ・・・(2)
このSOIウェーハ300は、前述の第2の好適実施形態(テラス研磨法)により得られる。
さらに、図8(C)に示すように、本発明の好適実施形態によるSOIウェーハ400では、活性層10および支持基板20の端部が、酸化膜11を介して連続的なラウンド面またはテーパ面であることが好ましい。この場合、既述のとおりデラス幅は実質的に0mmであるとして扱うことができる。このSOIウェーハ400は、前述の第3の好適実施形態(テラスフリー)により得られる。
活性層用基板として、CZ法により得られた単結晶シリコンインゴットから採取されたn型のシリコンウェーハ(直径:200mm、厚さ:725μm、酸素濃度:3.0×1017atoms/cm、ドーパント種類:リン)を用意した。また、支持基板として、CZ法により得られた単結晶シリコンインゴットから採取されたp型のシリコンウェーハ(直径:200mm、厚さ:725μm、酸素濃度:1.2×1018atoms/cm、ドーパント種類:ボロン)を用意した。
次いで、熱酸化膜作製装置に活性層用のシリコンウェーハを導入して、水素及び酸素混合ガス雰囲気下で1050℃にて酸化膜形成処理を行い、厚さ2.5μmのシリコン酸化膜を形成し、活性層用基板と支持基板とを張合せた。次いで、貼合せたウェーハを、酸素ガス雰囲気下とした縦型熱処理装置内に搬送し、装置内を800℃まで昇温して2時間保持した後、1000℃まで昇温して1時間保持して、貼り合わせを強化する熱処理を施した。
その後、以下の実験例1~3のとおりにテラス幅を調整し、次いでDCP加工および仕上げ研磨による薄膜化を行った。
(実験例1)
面取りエッチング法により活性層用基板を3μmまで減肉化した。この際、テラス幅を0.7mmとした。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。DCP加工後において、活性層の厚みが0.50μmとなるまでは酸化膜の露出が生じないことが確認されたが、活性層の厚みが0.50μm未満となると、酸化膜の露出が生じることが確認された。
また、面取りエッチング後のテラス幅を以下の表1に示す値に調整し、テラス幅以外は上記条件と同一として、酸化膜の露出が生じない仕上げ研磨後の活性層の厚みの下限値を測定した。テラス幅および活性層の厚みの下限値を以下に示す。また、この結果から最小自乗法を用いて求めた近似直線(前述の式(1)に相当)を、図9に示す。
Figure 0007643608000001
(実験例2)
テラス研磨法により活性層用基板を3μmまで減肉化した。この際、テラス幅を1.0mmとした。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。DCP加工後において、活性層の厚みが0.8μmとなるまでは酸化膜の露出が生じないことが確認されたが、活性層の厚みが0.8μm未満となると、酸化膜の露出が生じることが確認された。
また、テラス研磨後のテラス幅を以下の表2に示す値に調整し、テラス幅以外は上記条件と同一として、酸化膜の露出が生じない仕上げ研磨後の活性層の厚みの下限値を測定した。テラス幅および活性層の厚みの下限値を以下に示す。また、この結果から最小自乗法を用いて求めた近似直線(前述の式(2)に相当)を、図9に示す。
Figure 0007643608000002
(実験例3)
テラスフリーのSOIウェーハを作製し、活性層用基板を3μmまで減肉化した。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。活性層の厚みが0.3μmとなるまでは、酸化膜の露出が少なくとも生じないことが確認された。活性層の厚み0.3μm未満については、実験を行っていない。前述の実験例1,2と併せて、結果を図9に示す。ただし、テラス幅を0mmとして表記する。
なお、酸化膜の露出に関して、実験例3において、活性層の厚みを0.30μmとしたときの写真を代表例として図10(A),(B)に示す。(A)はノッチ部以外の周縁部の写真であり、(B)はノッチ部の写真である。図10(A),(B)ともに、酸化膜の露出は確認されなかった。一方、実験例2において、テラス幅を2.0mmとしたときに、活性層の厚みを0.90μmとしたものを図10(C),(D)に示す。(C)はノッチ部以外の周縁部の写真であり、(D)はノッチ部の写真である。図10(A),(B)ともに、酸化膜の露出が確認された。
以上の結果から、仕上げ研磨前にテラス幅を1.5mm以下とすることで、貼合せ法により、活性層の厚み1μm未満の薄膜SOIウェーハの作製可能なことが確認された。また、面取りエッチング法によりテラス幅を1.5mm以下とする場合には、前述の式(1)を満足させることが好ましいこと、テラス研磨法によりテラス幅を1.5mm以下とする場合には、前述の式(2)を満足させることが好ましいことが確認された。
本発明によれば、スマートカット法により作製される薄膜SOIウェーハよりもテラス幅を縮小でき、かつ、厚み1μm未満の活性層を有するSOIウェーハを貼合せ法によって実現することが可能な、SOIウェーハの製造方法を提供することができる。
10 活性層
10A 活性層用基板
11 酸化膜
20 支持基板
T 活性層の厚み
W テラス幅

Claims (3)

  1. シリコン単結晶からなる支持基板と、該支持基板上に位置する酸化膜と、該酸化膜上に位置し、シリコン単結晶からなる活性層と、を有するSOIウェーハであって、
    前記活性層の厚みが0.3μm以上1μm未満であり、
    上面視で活性層外縁より外方に露出する前記酸化膜または前記支持基板が露出する領域の幅が、前記SOIウェーハの端面から径方向に1.5mm以下であり、
    前記支持基板および前記酸化膜が、前記SOIウェーハの周縁部において段差状に配置され、
    前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(1)を満足するSOIウェーハ。

    T≧0.36W+0.32 ・・・(1)
  2. 前記幅が0.7mm以上である、請求項1に記載のSOIウェーハ。
  3. 前記酸化膜の厚みが2.5μm以上30μm以下である、請求項1または請求項2に記載のSOIウェーハ。
JP2024028550A 2021-04-23 2024-02-28 Soiウェーハ Active JP7643608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024028550A JP7643608B2 (ja) 2021-04-23 2024-02-28 Soiウェーハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021073282A JP7501438B2 (ja) 2021-04-23 2021-04-23 Soiウェーハの製造方法
JP2024028550A JP7643608B2 (ja) 2021-04-23 2024-02-28 Soiウェーハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021073282A Division JP7501438B2 (ja) 2021-04-23 2021-04-23 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2024052878A JP2024052878A (ja) 2024-04-12
JP7643608B2 true JP7643608B2 (ja) 2025-03-11

Family

ID=83852054

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021073282A Active JP7501438B2 (ja) 2021-04-23 2021-04-23 Soiウェーハの製造方法
JP2024028550A Active JP7643608B2 (ja) 2021-04-23 2024-02-28 Soiウェーハ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021073282A Active JP7501438B2 (ja) 2021-04-23 2021-04-23 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (2) JP7501438B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118366847A (zh) * 2024-03-26 2024-07-19 上海新傲芯翼科技有限公司 键合片边缘处理方法及键合片
JP7610896B1 (ja) * 2024-08-02 2025-01-09 株式会社多聞 テラス幅の測定方法、欠陥測定方法及び測定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243942A (ja) 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2001345435A (ja) 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
JP2004022838A (ja) 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせsoi基板およびその製造方法
JP2012186459A (ja) 2011-02-18 2012-09-27 Semiconductor Energy Lab Co Ltd Soi基板、およびsoi基板の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243942A (ja) 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2001345435A (ja) 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
JP2004022838A (ja) 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせsoi基板およびその製造方法
JP2012186459A (ja) 2011-02-18 2012-09-27 Semiconductor Energy Lab Co Ltd Soi基板、およびsoi基板の作製方法

Also Published As

Publication number Publication date
JP2022167477A (ja) 2022-11-04
JP2024052878A (ja) 2024-04-12
JP7501438B2 (ja) 2024-06-18

Similar Documents

Publication Publication Date Title
JP6179530B2 (ja) 貼り合わせsoiウェーハの製造方法
JP7643608B2 (ja) Soiウェーハ
US6232201B1 (en) Semiconductor substrate processing method
US5152857A (en) Method for preparing a substrate for semiconductor devices
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
JP2005524228A (ja) 高抵抗支持体上に有用層を有する基板の製造方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
US10559471B2 (en) Method of manufacturing bonded wafer
EP3118889B1 (en) Process for producing bonded soi wafer
TW201009904A (en) Method of producing bonded wafer
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JPH0922993A (ja) Soiウエハ及びその製造方法
JP2018182146A (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP2003163335A (ja) 貼り合わせウェーハの製造方法
CN117038572A (zh) 绝缘体上半导体结构的制造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
KR100927852B1 (ko) 접합 웨이퍼의 제조 방법
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法
CN110034018B (zh) 半导体晶片的制造方法
US20240347339A1 (en) Composite substrate for fabrication of beta gallium oxide devices
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2018182145A (ja) 多層膜soiウェーハ及びその製造方法
CN103988284B (zh) Soi晶片的制造方法
CN116868308A (zh) 贴合晶圆用支撑基板的制造方法及贴合晶圆用支撑基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250210

R150 Certificate of patent or registration of utility model

Ref document number: 7643608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150