JP7501438B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP7501438B2 JP7501438B2 JP2021073282A JP2021073282A JP7501438B2 JP 7501438 B2 JP7501438 B2 JP 7501438B2 JP 2021073282 A JP2021073282 A JP 2021073282A JP 2021073282 A JP2021073282 A JP 2021073282A JP 7501438 B2 JP7501438 B2 JP 7501438B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- oxide film
- soi wafer
- substrate
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 131
- 238000005498 polishing Methods 0.000 claims description 86
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 238000000227 grinding Methods 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 105
- 239000010408 film Substances 0.000 description 95
- 238000012545 processing Methods 0.000 description 24
- 239000010409 thin film Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000007717 exclusion Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
(A)まず、酸化膜の露出が生じないように貼合せ法によるSOIウェーハの活性層の厚みを1μm未満とするには、活性層用基板を高精度に研削する必要があるため、少なくとも薄膜化の最終段階においては局所プラズマエッチングを用いたドライケミカル平坦化(Dry chemical Planarization;DCP)加工法の適用が好適と考えられる。DCP加工法は、局所プラズマエッチングを用いるために通常の研磨面に比べて表面粗さが劣る。そこで、DCP加工後には、活性層用基板表面に仕上げ研磨を行う。
本発明は、上記の知見および検討に基づくものであり、その要旨構成は以下のとおりである。
前記酸化膜を介して前記活性層用基板と前記支持基板とを貼合せる貼合せ工程と、
前記貼り合わせ工程後、前記活性層用基板を、前記支持基板と反対側の面から薄膜化する薄膜化工程と、を含むSOIウェーハの製造方法であって、
前記薄膜化工程は、前記活性層用基板の表面をドライケミカルエッチング処理して表面を平坦化加工する第1工程と、前記活性層用基板の表面を研磨し、厚み1μm未満の活性層を形成する第2工程とを含み、
前記第2工程に先立ち、上面視で活性層基板外縁より外方に露出する前記酸化膜または前記支持基板が露出する領域の幅を、前記SOIウェーハの端面から径方向に1.5mm以下とすることを特徴とする。
記
T≧0.36W+0.32 ・・・(1)
記
T≧0.54W+0.24 ・・・(2)
記
T≧0.36W+0.32 ・・・(1)
記
T≧0.54W+0.24 ・・・(2)
図2を参照して、本発明の一実施形態に従うSOIウェーハの製造方法を説明する。本発明の一実施形態に従うSOIウェーハ100の製造方法は、シリコン単結晶からなる活性層用基板10Aおよびシリコン単結晶からなる支持基板20の少なくとも一方の表面に酸化膜11Aを形成する酸化膜形成工程(図2(A),(B))と、酸化膜11Aを介して活性層用基板10Aと支持基板20とを貼合せる貼合せ工程(図2(C))と、この貼合せ工程後、活性層用基板10Aを、支持基板20と反対側の面から薄膜化する薄膜化工程(図2(D),(E))と、を含む。なお、図示の都合上、図2では活性層用基板10Aに酸化膜11Aを形成したが、支持基板20に酸化膜を形成してもよいし、活性層用基板10Aおよび支持基板20の両方に酸化膜を形成してもよい。
第1の好適実施形態では、テラス幅Tを1.5mm以下とするため、薄膜化工程に先立ち、所謂「面取りエッチング法」を行う。すなわち、図3に示すように、貼合せ工程と、薄膜化工程との間に、まず、支持基板側20の周縁部が残存するように活性層用基板10Aの端面の面取りを行う面取り工程を行うことが好ましい。活性層用基板10Aを面取りした後には、図3(B)に示すように活性層用基板10B1となる。この面取りに伴い、酸化膜11Aは除去されて、活性層用基板10B1との上面側の酸化膜11Cと、下面側の11Bとに分離する。
T≧0.36W+0.32 ・・・(1)
テラス幅および活性層の厚みが式(1)を満足することで、より確実に酸化膜露出の生じない薄膜SOIウェーハを実現することができる。
第2の好適実施形態では、テラス幅を1.5mm以下とするため、薄膜化工程に先立ち、所謂「テラス研磨法」を行う。すなわち、図5に示すように、貼合せ工程と、薄膜化工程との間に、まず、活性層用基板10Aの表面研削を行う表面研削工程を行うことが好ましい。表面研削後には、活性層用基板10Bが形成され、これに伴い酸化膜11Bが形成される(図5(B))。表面研削は、公知の研削方法を用いることができる。
T≧0.54W+0.24 ・・・(2)
テラス幅および活性層の厚みが式(2)を満足することで、より確実に酸化膜露出の生じない薄膜SOIウェーハを実現することができる。
第3の好適実施形態では、テラス幅を1.5mm以下とするため、薄膜化工程に先立ち、所謂「テラスフリー」のSOIウェーハを形成する(「ラウンド加工」と呼ばれることもある)。すなわち、図7に示すように、貼合せ工程と、薄膜化工程との間に、貼合せた活性層用基板10Bおよび支持基板20の端部の研削を行い、該端部を、酸化膜11Bを介して連続的なラウンド面またはテーパ面とする端部研削工程を行うことが好ましい(図7(A)~(C))。より具体的には、貼合せた活性層用基板10Bおよび支持基板20の外周研削を、所定形状の砥石を用いて行い(図7(B))、次いで表面研削を行う(図7(C))ことが好ましい。表面研削後には、連続的なラウンド面またはテーパ面が形成される。上記外周研削と、表面研削との間に、同種のSOIウェーハの中間体を形成して、それらを重ね合わせ、積層圧締した状態でエッチングを行って、外周研削による表面粗さの悪化を改善することも好ましい。最後に、既述の薄膜化工程を行うことで、活性層の厚みが1μm未満の薄膜SOIウェーハを作製することができる。
次に、上記製造方法によって得られる本実施形態のSOIウェーハについて説明する。重複する構成には、同一の符号を付し、重複する説明を省略する。本実施形態のSOIウェーハ100は、図2(E)に代表されるように、シリコン単結晶からなる支持基板20と、支持基板20上に位置する酸化膜11と、酸化膜11上に位置し、シリコン単結晶からなる活性層10と、を有し、活性層10の厚みTが1μm未満であり、上面視で活性層10の外縁より外方に露出する酸化膜11または支持基板20が露出する領域の幅(即ちテラス幅)が、SOIウェーハ100の端面から径方向に1.5mm以下である。
T≧0.36W+0.32 ・・・(1)
このSOIウェーハ200は、前述の第1の好適実施形態(面取りエッチング法)により得られる。
T≧0.54W+0.24 ・・・(2)
このSOIウェーハ300は、前述の第2の好適実施形態(テラス研磨法)により得られる。
次いで、熱酸化膜作製装置に活性層用のシリコンウェーハを導入して、水素及び酸素混合ガス雰囲気下で1050℃にて酸化膜形成処理を行い、厚さ2.5μmのシリコン酸化膜を形成し、活性層用基板と支持基板とを張合せた。次いで、貼合せたウェーハを、酸素ガス雰囲気下とした縦型熱処理装置内に搬送し、装置内を800℃まで昇温して2時間保持した後、1000℃まで昇温して1時間保持して、貼り合わせを強化する熱処理を施した。
その後、以下の実験例1~3のとおりにテラス幅を調整し、次いでDCP加工および仕上げ研磨による薄膜化を行った。
面取りエッチング法により活性層用基板を3μmまで減肉化した。この際、テラス幅を0.7mmとした。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。DCP加工後において、活性層の厚みが0.50μmとなるまでは酸化膜の露出が生じないことが確認されたが、活性層の厚みが0.50μm未満となると、酸化膜の露出が生じることが確認された。
テラス研磨法により活性層用基板を3μmまで減肉化した。この際、テラス幅を1.0mmとした。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。DCP加工後において、活性層の厚みが0.8μmとなるまでは酸化膜の露出が生じないことが確認されたが、活性層の厚みが0.8μm未満となると、酸化膜の露出が生じることが確認された。
テラスフリーのSOIウェーハを作製し、活性層用基板を3μmまで減肉化した。次いでDCP加工機を用いてDCP加工し、最後に片面研磨装置による研磨取り代を0.20μmとして、酸化膜の露出が生じるまで薄膜化を繰り返した。活性層の厚みが0.3μmとなるまでは、酸化膜の露出が少なくとも生じないことが確認された。活性層の厚み0.3μm未満については、実験を行っていない。前述の実験例1,2と併せて、結果を図9に示す。ただし、テラス幅を0mmとして表記する。
10A 活性層用基板
11 酸化膜
20 支持基板
T 活性層の厚み
W テラス幅
Claims (5)
- シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面に酸化膜を形成する酸化膜形成工程と、
前記酸化膜を介して前記活性層用基板と前記支持基板とを貼合せる貼合せ工程と、
前記貼り合わせ工程後、前記活性層用基板を、前記支持基板と反対側の面から薄膜化する薄膜化工程と、を含むSOIウェーハの製造方法であって、
前記薄膜化工程は、前記活性層用基板の表面をドライケミカルエッチング処理して表面を平坦化加工する第1工程と、前記活性層用基板の表面を研磨し、厚み1μm未満の活性層を形成する第2工程とを含み、
前記第2工程に先立ち、上面視で活性層基板外縁より外方に露出する前記酸化膜または前記支持基板が露出する領域の幅を、前記SOIウェーハの端面から径方向に1.5mm以下とすることを特徴とするSOIウェーハの製造方法。 - 前記活性層の厚みを0.3μm以上とする、請求項1に記載のSOIウェーハの製造方法。
- 前記貼合せ工程と、前記薄膜化工程との間に、前記支持基板側の周縁部が残存するように前記活性層用基板の端面の面取りを行う面取り工程と、該面取り工程に続いて、前記残存した部分をウェットエッチングして前記酸化膜の一部を露出させるウェットエッチング工程と、該ウェットエッチング工程に続いて前記酸化膜の周縁部を除去する除去工程と、をさらに含み、
前記除去工程において前記幅を1.5mm以下とし、
前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(1)を満足する、請求項1または2に記載のSOIウェーハの製造方法。
記
T≧0.36W+0.32 ・・・(1) - 前記貼合せ工程と、前記薄膜化工程との間に、前記活性層用基板の表面研削を行う表面研削工程と、該表面研削工程に続いて、前記活性層用基板の主表面に対して斜め方向から前記活性層用基板の周縁部を研磨する周縁部研磨工程と、をさらに含み、
前記周縁部研磨工程において前記幅を1.5mm以下とし、
前記幅をW(mm)、前記厚みをT(μm)としたときに、WおよびTが下記式(2)を満足する、請求項1または2に記載のSOIウェーハの製造方法。
記
T≧0.54W+0.24 ・・・(2) - 前記貼合せ工程と、前記薄膜化工程との間に、貼合せた前記活性層用基板および前記支持基板の端部の研削を行い、該端部を、前記酸化膜を介して連続的なラウンド面またはテーパ面とする端部研削工程をさらに含む、請求項1または2に記載のSOIウェーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021073282A JP7501438B2 (ja) | 2021-04-23 | 2021-04-23 | Soiウェーハの製造方法 |
| JP2024028550A JP7643608B2 (ja) | 2021-04-23 | 2024-02-28 | Soiウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021073282A JP7501438B2 (ja) | 2021-04-23 | 2021-04-23 | Soiウェーハの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024028550A Division JP7643608B2 (ja) | 2021-04-23 | 2024-02-28 | Soiウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022167477A JP2022167477A (ja) | 2022-11-04 |
| JP7501438B2 true JP7501438B2 (ja) | 2024-06-18 |
Family
ID=83852054
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021073282A Active JP7501438B2 (ja) | 2021-04-23 | 2021-04-23 | Soiウェーハの製造方法 |
| JP2024028550A Active JP7643608B2 (ja) | 2021-04-23 | 2024-02-28 | Soiウェーハ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024028550A Active JP7643608B2 (ja) | 2021-04-23 | 2024-02-28 | Soiウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7501438B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118366847A (zh) * | 2024-03-26 | 2024-07-19 | 上海新傲芯翼科技有限公司 | 键合片边缘处理方法及键合片 |
| JP7610896B1 (ja) * | 2024-08-02 | 2025-01-09 | 株式会社多聞 | テラス幅の測定方法、欠陥測定方法及び測定装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243942A (ja) | 1998-02-04 | 2000-09-08 | Canon Inc | 半導体基板とその製造方法 |
| JP2001345435A (ja) | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2004022838A (ja) | 2002-06-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせsoi基板およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | S01基板の製造方法 |
| US20120211862A1 (en) | 2011-02-18 | 2012-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
-
2021
- 2021-04-23 JP JP2021073282A patent/JP7501438B2/ja active Active
-
2024
- 2024-02-28 JP JP2024028550A patent/JP7643608B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243942A (ja) | 1998-02-04 | 2000-09-08 | Canon Inc | 半導体基板とその製造方法 |
| JP2001345435A (ja) | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2004022838A (ja) | 2002-06-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせsoi基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7643608B2 (ja) | 2025-03-11 |
| JP2022167477A (ja) | 2022-11-04 |
| JP2024052878A (ja) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6179530B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
| JP7643608B2 (ja) | Soiウェーハ | |
| US6232201B1 (en) | Semiconductor substrate processing method | |
| US5152857A (en) | Method for preparing a substrate for semiconductor devices | |
| JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US20090093106A1 (en) | Bonded soi substrate, and method for manufacturing the same | |
| JP2005524228A (ja) | 高抵抗支持体上に有用層を有する基板の製造方法 | |
| CN104115255B (zh) | 贴合soi晶片的制造方法 | |
| CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
| KR20160002814A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
| US10559471B2 (en) | Method of manufacturing bonded wafer | |
| EP3118889B1 (en) | Process for producing bonded soi wafer | |
| TW201009904A (en) | Method of producing bonded wafer | |
| US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
| JP2018182146A (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
| JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
| CN117038572A (zh) | 绝缘体上半导体结构的制造方法 | |
| JP5564785B2 (ja) | 貼り合わせ基板の製造方法 | |
| KR100927852B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| US20240347339A1 (en) | Composite substrate for fabrication of beta gallium oxide devices | |
| JP7687481B2 (ja) | 貼り合わせウェーハ用の支持基板 | |
| CN110034018A (zh) | 半导体晶片的制造方法 | |
| KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JP2018182145A (ja) | 多層膜soiウェーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7501438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |