Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7647752B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7647752B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7647752B2
JP7647752B2 JP2022534115A JP2022534115A JP7647752B2 JP 7647752 B2 JP7647752 B2 JP 7647752B2 JP 2022534115 A JP2022534115 A JP 2022534115A JP 2022534115 A JP2022534115 A JP 2022534115A JP 7647752 B2 JP7647752 B2 JP 7647752B2
Authority
JP
Japan
Prior art keywords
adhesive
chip
semiconductor device
adhesive member
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022534115A
Other languages
English (en)
Other versions
JPWO2022004849A1 (ja
Inventor
紘平 谷口
義信 尾崎
圭 板垣
和弘 山本
奏美 中村
裕貴 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2022004849A1 publication Critical patent/JPWO2022004849A1/ja
Application granted granted Critical
Publication of JP7647752B2 publication Critical patent/JP7647752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B80/00Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/231Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/24Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/26Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Adhesive Tapes (AREA)

Description

本開示は半導体装置及びその製造方法に関する。
半導体装置は以下の工程を経て製造される。まず、ダイシング用粘着シートで半導体ウェハを固定し、その状態で半導体ウェハを半導体チップに個片化する。その後、エキスパンド工程、ピックアップ工程、ダイボンディング工程及びリフロー工程等が実施される。
半導体装置に求められる重要な特性の一つとして接続信頼性が挙げられる。接続信頼性を向上させるために、耐熱性、耐湿性、及び耐リフロー性等の特性を考慮したダイボンディング用のフィルム状接着剤の開発が行われている。例えば、特許文献1は、高分子量成分と、エポキシ樹脂を主成分とする熱硬化性成分とを含む樹脂及びフィラーを含有する接着シートを開示する。
国際公開第2005/103180号
本発明者らは、半導体チップ(以下、単に「チップ」と言う。)を多段に積層することによって高容量化した半導体装置(例えば、三次元NAND型メモリ)を効率的に製造するプロセスの開発を進めている。三次元NAND用ウェハは、複雑な回路層と、比較的薄い半導体層(例えば、15~25μm程度)とからなるため、これを個片化して得た半導体素子は反りが生じやすいという課題を有している。
図17(a)は、半導体装置の製造過程における構造体を模式的に示す断面図である。図17(a)に示す構造体30は、基板10と、その上に積層された四つのチップT1,T2,T3,T4とを備える。四つのチップT1,T2,T3,T4は、ワイヤによる電気的な接続のため、横方向(積層方向と直交する方向)に互いにずれた位置に積層されている。チップT1は接着剤片A1によって基板10に接着されており、半導体素子T1,T2,T3,T4の間には接着剤片A2,A3,A4が介在している。
本発明者らの検討によると、チップT1,T2,T3,T4がそれぞれ複雑な回路層(上面側)と比較的薄い半導体層(下面側)とを有するものである場合、図17(b)に示すように、一段目のチップT1と、接着剤片A2との間で剥離が生じやすい。この原因について、本発明者ら以下のとおり推察する。
・複雑な回路層及び薄い半導体層に起因して、上述のとおり、半導体素子T1,T2,T3,T4が反りやすい性質(反り応力)を有している。
・複数のチップを横方向に位置をずらして積層することでオーバーハング部Hが形成されている。
・二段目のチップT2をマウントした段階では剥離が起きないことは確認済みであるから、三段目及び四段目のチップT2,T3をマウントすることで、二段目のチップT2のオーバーハング部Hに上方向の力(一段目のチップT1との間で剥離させる方向の反り応力)が増大する。
本開示は、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法を提供する。
本開示の半導体装置の第一の態様は、基板と、基板の表面上に配置された接着部材と、接着部材に第一の接着剤片を介して積層された第一のチップと、第一のチップに第二の接着剤片を介して積層された第二のチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。
第一の態様に係る半導体装置によれば、反り応力が集中しやすい界面が接着部材と第一の接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、接着部材が、上記のとおり、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造であることで、接着部材を比較的厚くしても、チップの反り自体を抑制できる。すなわち、接着部材の全体が熱硬化性樹脂組成物からなる場合と比較し、厚さ方向に中間層が存在することで、複数のチップを積層していくプロセスにおいて、チップの反り応力に起因して接着部材の厚さが不均一になることを抑制することができる。
本開示の半導体装置の第二の態様は、基板と、基板の表面上に配置されたチップ(例えば、コントローラチップ)と、基板の表面上であって上記チップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ上記チップを覆うように配置された接着部材と、接着部材に第一の接着剤片を介して積層された第一のチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。
第二の態様に係る半導体装置によれば、反り応力が集中しやすい界面が接着部材と第一の接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、第二の態様に係る半導体装置によれば、チップ(例えば、コントローラチップ)を覆うように第一のチップが配置されるため、省スペース化を図ることができる。更に、第一の態様と同様、接着部材が多層構造であることで、チップの反り自体を抑制できる。この半導体装置は、第一のチップに第二の接着剤片を介して積層された第二のチップを更に備えてもよい。
本開示の半導体装置の第三の態様は、基板と、基板の表面上に配置された第一の接着剤片付きチップと、第一の接着剤片付きチップの接着剤片の表面上に配置された接着部材と、接着部材の表面上に配置された第二の接着剤片付きチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。この半導体装置によれば、反り応力が集中しやすい界面が接着部材と接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、第一の態様と同様、接着部材が多層構造であることで、チップの反り自体を抑制できる。
本開示に係る半導体装置の製造方法は、接着部材の表面上に第一の接着剤片を介して第一のチップを積層する工程と、第一のチップの表面上に第二の接着剤片を介して第二のチップを積層する工程とを含み、第一及び第二の接着剤片が熱硬化性樹脂組成物からなり、接着部材は、熱硬化性樹脂組成物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有し、接着部材、第一の接着剤片及び第二の接着剤片の硬化処理を一括して実施する。
上記製造方法によれば、接着部材の表面上に第一の接着剤片を介して第一のチップを積層するため、反り応力が集中しやすい界面を接着部材と第一の接着剤片とによって構成させることができる。このため、その後、第一のチップの上方にチップを積層するにあたり、一つのチップを積層するごとに接着剤片の硬化処理を実施せずに、所定の数のチップを積層した後に一括して硬化処理を実施しても、上記界面において剥離が発生することを十分に抑制することができる。積層された複数のチップの間に介在する複数の接着剤片を一括して硬化処理できることは半導体装置の製造効率向上に寄与する。
本開示において、接着部材の中間層は、強度及び耐熱性等の観点から、例えば、ポリイミド層又は金属層である。
本開示によれば、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法が提供される。
図1は本開示に係る半導体装置の第一実施形態を模式的に示す断面図である。 図2(a)は接着部材形成用積層フィルムの一例を模式的に示す平面図であり、図2(b)は図2(a)のb-b線における断面図である。 図3は粘着層と接着部材形成用積層フィルムとを貼り合わせる工程を模式的に示す断面図である。 図4(a)~図4(d)は接着部材の作製過程を模式的に示す断面図である。 図5は接着剤片付きチップの一例を模式的に示す断面図である。 図6は図1に示す半導体装置を製造する過程を模式的に示す断面図である。 図7は図1に示す半導体装置を製造する過程を模式的に示す断面図である。 図8は図1に示す半導体装置を製造する過程を模式的に示す断面図である。 図9は図1に示す半導体装置を製造する過程を模式的に示す断面図である。 図10は本開示に係る半導体装置の第二実施形態を模式的に示す断面図である。 図11(a)及び図11(b)はチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図12は図10に示す半導体装置を製造する過程を模式的に示す断面図である。 図13は図10に示す半導体装置を製造する過程を模式的に示す断面図である。 図14は図10に示す半導体装置を製造する過程を模式的に示す断面図である。 図15は図10に示す半導体装置を製造する過程を模式的に示す断面図である。 図16は本開示に係る半導体装置の第三実施形態を模式的に示す断面図である。 図17(a)は半導体装置を製造する過程を模式的に示す断面図であり、図17(b)は一段目の半導体素子と二段目の半導体素子との間に剥離が生じている構造体を示す断面図である。
以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。なお、本明細書における「(メタ)アクリル」の記載は、「アクリル」及びそれに対応する「メタクリル」を意味する。
<第一実施形態>
[半導体装置]
図1は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置100は、例えば、三次元NAND型メモリである。半導体装置100は、基板10と、基板10の表面上に配置されたコントローラーチップTcと、基板10の表面上に配置された接着部材15と、接着部材15の表面上に積層された五つのチップT1,T2,T3,T4,T5と、基板10の表面上の電極10a,10bとチップを電気的に接続するワイヤWa,Wbと、これらを封止している封止層50とを備える。接着部材15とチップT1(第一のチップ)の間に接着剤片A1(第一の接着剤片)が配置されている。チップT1とチップT2(第二のチップ)の間に接着剤片A2(第二の接着剤片)が配置されている。チップT2とチップT3の間に接着剤片A3が配置されている。チップT3とチップT4の間に接着剤片A4が配置されている。チップT4とチップT5の間に接着剤片A5が配置されている。図1に示すように、チップT1の側部(周縁部の一部)は接着部材15よりも側方に張り出している。また、上段のチップ(例えば、チップT2)の側部(周縁部の一部)はその下段のチップ(例えば、チップT1)よりも側方に張り出している。これらにより、オーバーハング部Hが構成される。
基板10は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板10は、半導体装置100の反りを抑制する観点から、基板10の厚さは、例えば、90~300μmであり、90~210μmであってもよい。
コントローラーチップTcは、接着剤片Acによって基板10に接着され且つワイヤWaによって電極10aと電気的に接続されている。平面視におけるコントローラーチップTcの形状は、例えば矩形(正方形又は長方形)である。コントローラーチップTcの一辺の長さは、例えば、5mm以下であり、2~5mm又は1~5mmであってもよい。コントローラーチップTcの厚さは、例えば、10~150μmであり、20~100μmであってもよい。接着剤片Acの厚さは、例えば、5~40μmであり、10~25μmであってもよい。コントローラーチップTcの厚さと接着剤片Acの厚さの合計(基板10の上面からコントローラーチップTcの上面までの距離)は、例えば、25~190μmであり、30~125μmであってもよい。
接着部材15は、一対の表面層15a,15aと、これらの間に配置された中間層15bとを含む三層構造を有する。一対の表面層15a,15aはいずれも、接着性を有する熱硬化性樹脂組成物の硬化物からなる。表面層15aが接着剤片A1を介してチップT1を基板10に接着している。本実施形態においては、反りの応力が生じやすい界面が接着部材15と接着剤片A1とによって構成されているため、この界面において剥離が発生することを十分に抑制することができる。接着部材15が多層構造であることで、接着部材15を比較的厚くしても、チップの反り自体を抑制できる。すなわち、接着部材の全体が熱硬化性樹脂組成物からなる場合と比較し、厚さ方向に中間層15bが存在することで、チップT1,T2,T3,T4,T5を順次積層していくプロセスにおいてチップT1,T2,T3,T4,T5の反り応力に起因して接着部材15の厚さが不均一になることを抑制することができる。
接着部材15の全体の厚さは、例えば、35~150μmであり、70~90μm又は40~60μmであってもよい。接着部材15は、コントローラーチップTcの厚さと接着剤片Acの厚さの合計よりも厚いことが好ましい。これにより、基板10の表面上であってチップT1,T2,T3,T4,T5のオーバーハング部H側の近くにコントローラーチップTcを配置し且つワイヤWaで電極10aと接続することができる。
表面層15aの厚さは、例えば、5~40μmであり、5~25μm又は5~20μmであってもよい。二つの表面層15aの厚さは同じであってもよいし、異なっていてもよい。表面層15aは熱硬化性樹脂組成物からなる。熱硬化性樹脂組成物は、半硬化(Bステージ)状態を経て、その後の硬化処理によって完全硬化物(Cステージ)状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ(例えば、アクリル樹脂)とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。二つの表面層15aの組成は同じであってもよいし、異なっていてもよい。
中間層15bの厚さは、例えば、5~75μmであり、10~75μm又は10~50μmであってもよい。中間層15bは、十分に機械的強度が高い材質からなることが好ましい。材質の具体例として、ポリイミド及びポリエチレンテレフタレート(PET)等の樹脂、並びに、銅及びアルミニウム等の金属が挙げられる。中間層15bを構成する材質の引張弾性率は、例えば、8.0MPa以上であり、9.0MPa以上又は10.0MPa以上であってもよい。なお、中間層15bが樹脂材料からなる場合、中間層15bは表面層15aを構成する樹脂材料と異なる材質で構成されている。接着部材15が互いに異なる材質からなる複数の層を有することで、各層に機能を分担させることができ、同じ材質の複数の層からなるものと比較して接着部材の高機能化を図ることができる。
(接着部材の作製方法)
接着部材の作製方法の一例について説明する。なお、図1に示す表面層15aは、これを構成する熱硬化性樹組成物が硬化した後のものである。一方、表面層15P及びこれを個片化して得られる表面層15pは、これらに含まれる熱硬化性樹組成物が完全に硬化する前の状態のものである(図2(b)及び図4(b)参照)。
まず、図2(a)及び図2(b)に示す接着部材形成用積層フィルム20(以下、場合により「積層フィルム20」という。)を準備する。積層フィルム20は、基材フィルム1と、粘着層2と、接着フィルム15Fとを備える。基材フィルム1は、例えば、ポリエチレンテレフタレートフィルム(PETフィルム)である。粘着層2は、パンチング等によって円形に形成されている(図2(a)参照)。粘着層2は、例えば、紫外線硬化型の粘着剤からなる。この粘着層2は紫外線が照射されることによって粘着性が低下する性質を有する。接着フィルム15Fは、パンチング等によって円形に形成されており、粘着層2よりも小さい直径を有する(図2(a)参照)。
接着フィルム15Fは、熱硬化性樹脂層からなる一対の表面層15Pと、これらに挟まれた中間層15Bとによって構成されている。表面層15Pの厚さは、上述の表面層15aと実質的に同じであり、例えば、5~40μmであり、5~25μm又は5~20μmあってもよい。中間層15Bの厚さは、上述の中間層15bと同じであり、例えば、5~75μmであり、10~75μm又は10~50μmであってもよい。中間層15Bの引張弾性率は、例えば、8.0MPa以上であり、9.0MPa以上又は10.0MPa以上であってもよい。中間層15Bの引張弾性率が8.0MPa以上であることで、接着部材15をピックアップする工程において(図4(d)参照)、中間層15bがバネ板のような役割を果たし、優れたピックアップ性を達成できる。なお、中間層15Bの引張弾性率の上限値は材料の入手のしやすさの点から15MPa程度である。中間層15Bを構成する材質としては、例えば、ポリイミド及びポリエチレンテレフタレート(PET)が挙げられる。中間層15Bは引張弾性率が上記範囲となるように硬化処理が施された熱硬化性樹脂組成物又は光硬化性樹脂組成物からなる層であってもよい。
積層フィルム20は、例えば、基材フィルム1とその表面上に粘着層2とを有する第1の積層フィルムと、カバーフィルム3とその表面上に接着フィルム15Fとを有する第2の積層フィルムとを貼り合わせることによって作製することができる(図3参照)。第1の積層フィルムは、基材フィルム1の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状(例えば、円形)に加工する工程を経て得られる。第2の積層フィルムは、カバーフィルム3(例えば、PETフィルム又はポリエチレンフィルム)の表面上に表面層15Pを塗工によって形成する工程と、表面層15Pの表面に中間層15Bを形成する工程と、中間層15Bの表面上に表面層15Pを塗工によって形成する工程と、これらの工程を経て形成された接着フィルムをパンチング等によって所定の形状(例えば、円形)に加工する工程を経て得られる。積層フィルム20を使用するに際し、カバーフィルム3は適当なタイミングで剥がされる。
図4(a)に示されたように、積層フィルム20にダイシングリングDRを貼り付ける。すなわち、積層フィルム20の粘着層2にダイシングリングDRを貼り付け、ダイシングリングDRの内側に接着フィルム15Fが配置された状態にする。接着フィルム15Fをダイシングによって個片化する(図4(b)参照)。これにより、接着フィルム15Fから多数の接着部材15が得られる。その後、例えば、粘着層2に対して紫外線を照射することにより、粘着層2と接着部材15との間の粘着力を低下させる。紫外線照射後、図4(c)に示されるように、基材フィルム1をエキスパンドすることで、接着部材15を互いに離間させる。すなわち、基材フィルム1におけるダイシングリングDRの内側領域をリングRaで突き上げることによって基材フィルム1に張力を付与し、接着部材15を互いに離間させる。図4(d)に示されるように、接着部材15を突き上げ治具42で突き上げることによって粘着層2から接着部材15を剥離させるとともに、吸引コレット44で吸引して接着部材15をピックアップする。なお、ダイシング前の接着フィルム15F又はピックアップ前の接着部材15を加熱することによって、熱硬化性樹脂の硬化反応を進行させておいてもよい。ピックアップする際に接着部材15が適度に硬化していることで優れたピックアップ性を達成し得る。個片化のための切り込みは接着部材15の外縁まで形成されていることが好ましい。接着フィルム15Fの直径は、例えば、300~310mm又は300~305mmであってもよい。接着フィルム15Fの平面視における形状は、図2(a)に示す円形に限られず、矩形(正方形又は長方形)であってもよい。
図1に示すチップT1,T2,T3,T4,T5は、例えば、メモリチップである。平面視におけるチップT1,T2,T3,T4,T5の形状は、例えば矩形(正方形又は長方形)である。チップT1,T2,T3,T4,T5の一辺の長さは、例えば、12mm以下であり、6~10mm又は2~4mmであってもよい。これらのチップの形状が長方形である場合、短辺の長さAに対する長辺の長さBの比B/Aは、例えば、1.5~4であり、1.8~3.5又は2.1~3.2であってもよい。チップT1,T2,T3,T4,T5の厚さは、例えば、10~170μmであり、10~30μmであってもよい。これらのチップは、複雑な回路層(図1における上面側)と、比較的薄い半導体層(図1における下面側)とを有する。チップの全体の厚さに占める半導体層の厚さの比率が小さくなるにしたがって、チップはスマイル側の反りが生じやすくなる(図17参照)。例えば、この比率が80%以下の場合、スマイル側の反りが生じやすい。なお、五つのチップT1,T2,T3,T4,T5の一辺の長さは同じであっても、互いに異なっていてもよく、厚さについても同様である。スマイル方向の反りは、チップが下に凸となるように反ることを意味する。
チップT1,T2,T3,T4,T5は、例えば、回路面を有する半導体ウェハに、ダイシング・ダイボンディング一体型フィルムを貼り付けた後、ダイシング工程及びピックアップ工程等を経て作製することができる。この場合、ダイボンディングが個片化されてなる接着剤片と、半導体ウェハが個片化されてなるチップとの多数の積層体(接着剤片付きチップ)が得られる。図5は接着剤片付きチップの一例を模式的に示す断面図である。この図に示す接着剤片付きチップ31は、チップT1と、チップT1の回路面とは反対側の面に積層された接着剤片A1(硬化前)とによって構成されている。なお、図5におけるチップT1の下面はチップの裏面に相当する。近年のチップの裏面は凹凸が形成されていることが多い。チップT1の裏面の実質的全体が接着剤片A1で覆われていることで、チップT1にクラック又は割れが生じることを抑制できる。
[半導体装置の製造方法]
半導体装置100は以下の工程を経て製造される。
(A1)基板10の表面上にコントローラーチップTcを配置する工程(図6参照)。
(B1)基板10の表面上に接着部材15を配置する工程(図7参照)。なお、(A1)工程の後に(B1)工程を実施してもよいし、(B1)工程の後に(A1)工程を実施してもよい
(C1)接着部材15の表面上に接着剤片付きチップ31を積層する工程(図8参照)。
(D1)チップT1の表面上に複数の接着剤片付きチップ32,33,34,35を積層する工程(図9参照)。上述のとおり、接着部材15の存在により、チップの反り自体を抑制できる。このため、チップの表面上に接着剤片付きチップを圧着する際、チップの反りに起因したトラップボイドが生じることを十分に抑制できる。
(E1)接着部材15及び複数の接着剤片A1,A2,A3,A4,A5の硬化処理を一括して実施する工程。
(F1)基板10の表面上のチップ及びワイヤ等を封止材に封止する工程(図1参照)。
上記製造方法によれば、接着部材の表面上に第一の接着剤片を介して第一のチップを積層するため、反り応力が集中しやすい界面を接着部材と第一の接着剤片とによって構成させることができる。このため、その後、第一のチップの上方にチップを積層するにあたり、一つのチップを積層するごとに接着剤片の硬化処理を実施せずに、所定の数のチップを積層した後に一括して硬化処理を実施しても、上記界面において剥離が発生することを十分に抑制することができる。積層された複数のチップの間に介在する複数の接着剤片を一括して硬化処理できることは半導体装置の製造効率向上に寄与する。
(熱硬化性樹脂組成物)
以下、接着部材15の表面層15pの形成に使用する熱硬化性樹脂組成物について説明する。熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。表面層15p及び硬化後の表面層15aは以下の特性を有することが好ましい。
・特性1:基板10の所定の位置に接着部材15を熱圧着したとき位置ずれが生じにくいこと(120℃における表面層15pの溶融粘度が、例えば、4300~50000Pa・s又は5000~40000Pa・sであること)
・特性2:半導体装置100内において表面層15aが応力緩和性を発揮すること(熱硬化性樹脂組成物がエラストマ(ゴム成分)を含むこと)
・特性3:表面層15aが接着剤片A1に対する高い接着強度を有すること(接着剤片A1に対する表面層15aのダイシェア強度が、例えば、2.0~7.0Mpa又は3.0~6.0Mpaであること)
・特性4:硬化に伴う収縮率が十分に小さいこと
・特性5:ピックアップ工程においてカメラによる接着部材15の視認性が良いこと(熱硬化性樹脂組成物が、例えば、着色料を含んでいること)
・特性6:表面層15aが十分な機械的強度を有すること
[エポキシ樹脂]
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
[硬化剤]
硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、DIC(株)製のLF-4871(商品名、BPAノボラック型フェノール樹脂)、エア・ウォーター(株)製のHE-100C-30(商品名、フェニルアラキル型フェノール樹脂)、DIC(株)製のフェノライトKA及びTDシリーズ、三井化学(株)製のミレックスXLC-シリーズとXLシリーズ(例えば、ミレックスXLC-LL)、エア・ウォーター(株)製のHEシリーズ(例えば、HE100C-30)、明和化成(株)製のMEHC-7800シリーズ(例えばMEHC-7800-4S)、JEFケミカル(株)製のJDPPシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が0.6~1.5であることが好ましく、0.7~1.4であることがより好ましく、0.8~1.3であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
[エラストマ]
エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
高いダイシェア強度を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有(メタ)アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有(メタ)アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
アクリル樹脂の市販品としては、ナガセケムテック(株)製のSG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶剤変更品(商品名、アクリルゴム、重量平均分子量:80万、Tg:12℃、溶剤はシクロヘキサノン)等が挙げられる。
アクリル樹脂のガラス転移温度(Tg)は、高いダイシェア強度を達成する観点から、-50~50℃であることが好ましく、-30~30℃であることがより好ましい。アクリル樹脂の重量平均分子量(Mw)は、高いダイシェア強度を達成する観点から、10万~300万であることが好ましく、50万~200万であることがより好ましい。ここで、Mwは、ゲルパーミエーションクロマトグラフィー(GPC)で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、高弾性の接着剤片を形成できる傾向にある。
熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計100質量部に対して10~200質量部であることが好ましく、20~100質量部であることがより好ましい。
[無機フィラー]
無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
無機フィラーの平均粒径は、高いダイシェア強度を達成する観点から、0.005μm~1.0μmが好ましく、0.05~0.5μmがより好ましい。無機フィラーの表面は、高いダイシェア強度を達成する観点から、化学修飾されていることが好ましい。表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
高いダイシェア強度を達成する観点から、熱硬化性樹脂組成物の樹脂成分100質量部に対して、無機フィラーの含有量は20~200質量部であることが好ましく、30~100質量部であることがより好ましい。
[硬化促進剤]
硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、2-メチルイミダゾール、1-ベンジル-2-メチルイミダゾール、1-シアノエチル-2-フェニルイミダゾール、1-シアノエチル-2-メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計100質量部に対して0.04~3質量部が好ましく、0.04~0.2質量部がより好ましい。
<第二実施形態>
[半導体装置]
図10は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置200は、基板10と、基板10上に配置されたコントローラーチップTcと、基板10上であってコントローラーチップTcの周囲に配置された複数の支持片Sと、複数の支持片Sによって支持され且つコントローラーチップTcを覆うように配置された接着部材15と、接着部材15の表面上に積層された五つのチップT1,T2,T3,T4,T5と、基板10の表面上の電極10a,10bとチップを電気的に接続するワイヤWa,Wbと、これらを封止している封止層50とを備える。接着部材15とチップT1の間に接着剤片A1が配置されている。チップT1とチップT2の間に接着剤片A2が配置されている。チップT2とチップT3の間に接着剤片A3が配置されている。チップT3とチップT4の間に接着剤片A4が配置されている。チップT4とチップT5の間に接着剤片A5が配置されている。
半導体装置200によれば、反り応力が集中しやすい界面が接着部材15と接着剤片A1とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、半導体装置200によれば、コントローラーチップTcを覆うようにチップT1が配置されるため、省スペース化を図ることができる。以下、半導体装置200について、第一実施形態に係る半導体装置100と相違する点について主に説明する。
本実施形態においては、複数の支持片Sと、接着部材15とによって基板10上にドルメン構造が構成されている。なお、ドルメン(dolmen、支石墓)は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。半導体装置200において、支持片Sが「支柱石」に相当し、接着部材15が「板状の岩」に相当する。
支持片Sは、コントローラーチップTcの周囲に空間を形成するスペーサーの役割を果たす。支持片Sは、例えば、その全体が熱硬化性樹脂組成物の硬化物からなる。支持片Sは、チップと、このチップの一方の面に設けられた接着剤片との積層体(ダミーチップ)であってもよく、接着部材15と同様の多層構造を有するものであってもよい。支持片Sが互いに異なる材質からなる複数の層を有することで、各層に機能を分担させることができ、同じ材質の複数の層からなるものと比較して支持片の高機能化を図ることができる。
図11(a)に示すように、コントローラーチップTcの両側の離れた位置に、二つの支持片S(形状:長方形)を配置してもよいし、図11(b)に示すように、チップT1の角に対応する位置にそれぞれ一つの支持片S(形状:正方形、計4個)を配置してもよい。平面視における支持片Sの一辺の長さは、例えば、20mm以下であり、1~20mm又は1~12mmであってもよい。支持片Sの厚さ(高さ)は、例えば、10~180μmであり、20~120μmであってもよい。
チップT1は、接着部材15と離間している。支持片Sの厚さを適宜設定することで、チップT1の上面と基板10とを接続するワイヤWaのためのスペースを確保することができる。図10に示すように、接着部材15は、接着剤片A1におけるコントローラーチップTcと対面する領域Rを覆うとともに、複数の支持片Sの上面にまで連続的に延在している。
[半導体装置の製造方法]
半導体装置200は以下の工程を経て製造される。
(A2)基板10の表面上にコントローラーチップTc及びその周囲に複数の支持片Sを配置する工程(図12参照)。なお、コントローラーチップTcを配置した後に複数の支持片Sを配置してもよいし、複数の支持片Sを配置した後にコントローラーチップTcを配置してもよい。
(B2)複数の支持片Sによって支持され且つコントローラーチップTcを覆うように接着部材15を配置する工程(図13参照)。
(C2)接着部材15の表面上に接着剤片付きチップ31を積層する工程(図14参照)。
(D2)接着剤片付きチップ31の表面上に複数の接着剤片付きチップ32,33,34,35を積層する工程(図15参照)。図15に示すように、チップT1に対して横方向(図15における右方向)にずらした位置に接着剤片付きチップ32を配置し、チップT2に対してこれと同じ横方向(図15における右方向)にずらした位置に接着剤片付きチップ33を配置する。その後、チップT3に対して反対の横方向(図15における左方向)にずらした位置に接着剤片付きチップ34を配置し、チップT4に対してこれと同じ横方向(図15における左方向)にずらした位置に接着剤片付きチップ35を配置する。これにより、チップに対してワイヤを接続するスペースを確保できるとともに、省スペース化を図ることができる。
(E2)接着部材15及び複数の接着剤片A1,A2,A3,A4,A5の硬化処理を一括して実施する工程。
(F2)基板10の表面上のチップ及びワイヤ等を封止材に封止する工程(図10参照)。
<第三実施形態>
図16は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置300は、基板10と、基板10の表面上に積層された二つの接着剤片付きチップ31,32と、二つの接着剤片付きチップ31,32の間に配置された接着部材15と、基板10の表面上の電極10aとチップT1,T2を電気的に接続するワイヤWa,Wbと、これらを封止している封止層50とを備える。接着部材15とチップT2の間に接着剤片A2が配置されている。
接着剤片付きチップ31,32の側部(周縁部の一部)は接着部材15よりも側方に張り出している。平面視において、接着部材15は接着剤片付きチップ31,32より面積が小さく、チップT1の上面の側部は接着部材15に覆われていない。接着剤片A2の下面の側部も接着部材15に覆われていない。半導体装置300によれば、反り応力が集中しやすい界面が接着部材15と接着剤片A2とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。
以上、本開示の複数の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、第一及び第二実施形態において、接着部材15に対して横方向(図8及び図14における右方向)にずらした位置に、接着剤片付きチップ31(接着剤片A1とチップT1の積層体)を配置する場合を例示したが、接着部材15の直上に接着剤片付きチップ31を配置してもよい。接着部材15の表面上にチップT1を配置することで、基板10の表面からチップT1までの距離を確保しやすい。このため、基板10の表面に配置される他の部材(例えば、図8に示すコントローラーチップTc)にチップT1が接触することを十分に抑制できる。なお、三層構造の接着部材15の代わりに、これと同程度の厚さを有する接着剤層(単層)からなる接着部材を使用した場合も上記距離を確保することができる。しかし、かかる接着部材は接着部材15と比較して切削性及びハンドリング性が劣るため、半導体装置の生産性も低下する。
本開示によれば、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法が提供される。
1…基材フィルム、2…粘着層、3…カバーフィルム、10…基板、10a,10b…電極、15…接着部材、15a,15p,15P…表面層、15b,15B…中間層、15F…接着フィルム、20…接着部材形成用積層フィルム、31,32,33,34,35…接着剤片付きチップ、42…突き上げ治具、44…吸引コレット、50…封止層、100,200,300…半導体装置、A1,A2,A3,A4,A5,Ac…接着剤片、DR…ダイシングリング、H…オーバーハング部、R…領域、S…支持片、T1,T2,T3,T4,T5…チップ、Tc…コントローラーチップ、Wa,Wb…ワイヤ

Claims (11)

  1. 基板と、
    前記基板の表面上に配置された接着部材と、
    前記接着部材に第一の接着剤片を介して積層された第一のチップと、
    前記第一のチップに第二の接着剤片を介して積層された第二のチップと、
    を備え、
    前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  2. 基板と、
    前記基板の表面上に配置されたチップと、
    前記基板の表面上であって前記チップの周囲に配置された複数の支持片と、
    前記複数の支持片によって支持され且つ前記チップを覆うように配置された接着部材と、
    前記接着部材に第一の接着剤片を介して積層された第一のチップと、
    を備え、
    前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  3. 前記第一のチップに第二の接着剤片を介して積層された第二のチップを更に備える、請求項2に記載の半導体装置。
  4. 前記第二のチップの少なくとも一部の周縁部が前記第一のチップよりも側方に張り出している、請求項1又は3に記載の半導体装置。
  5. 前記第一のチップの少なくとも一部の周縁部が前記接着部材よりも側方に張り出している、請求項1~4のいずれか一項に記載の半導体装置。
  6. 基板と、
    前記基板の表面上に配置された第一の接着剤片付きチップと、
    前記第一の接着剤片付きチップの接着剤片の表面上に配置された接着部材と、
    前記接着部材の表面上に配置された第二の接着剤片付きチップと、
    を備え、
    前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  7. 前記第二の接着剤片付きチップの少なくとも一部の周縁部が前記接着部材よりも側方に張り出している、請求項6に記載の半導体装置。
  8. 前記中間層がポリイミド層である、請求項1~7のいずれか一項に記載の半導体装置。
  9. 前記中間層が金属層である、請求項1~7のいずれか一項に記載の半導体装置。
  10. 三次元NAND型メモリである、請求項1~9のいずれか一項に記載の半導体装置。
  11. 基板上において、接着部材の表面上に第一の接着剤片を介して第一のチップを積層する工程と、
    前記第一のチップの表面上に第二の接着剤片を介して第二のチップを積層する工程と、
    を含み、
    前記第一及び第二の接着剤片は、熱硬化性樹脂組成物からなり、
    前記接着部材は、熱硬化性樹脂組成物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有し、
    前記接着部材、前記第一の接着剤片及び前記第二の接着剤片の硬化処理を一括して実施する、半導体装置の製造方法。
JP2022534115A 2020-07-03 2021-07-01 半導体装置及びその製造方法 Active JP7647752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020115568 2020-07-03
JP2020115568 2020-07-03
PCT/JP2021/024974 WO2022004849A1 (ja) 2020-07-03 2021-07-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2022004849A1 JPWO2022004849A1 (ja) 2022-01-06
JP7647752B2 true JP7647752B2 (ja) 2025-03-18

Family

ID=79315335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534115A Active JP7647752B2 (ja) 2020-07-03 2021-07-01 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US12525579B2 (ja)
JP (1) JP7647752B2 (ja)
KR (1) KR102933488B1 (ja)
CN (1) CN115769694A (ja)
WO (1) WO2022004849A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100308A1 (ja) 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360153B (en) 2004-04-20 2012-03-11 Hitachi Chemical Co Ltd Adhesive sheet, semiconductor device, and producti
TW200634935A (en) 2005-03-17 2006-10-01 Advanced Semiconductor Eng Multichip module
TWI267207B (en) 2005-12-19 2006-11-21 Advanced Semiconductor Eng Optical element package and method for manufacturing the same
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
KR100816881B1 (ko) 2006-08-31 2008-03-26 한국화학연구원 다이싱 다이본드 필름
JP5481828B2 (ja) * 2008-06-17 2014-04-23 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート、接着剤層付半導体ウェハ、半導体装置及び半導体装置の製造方法
JP2012122058A (ja) 2010-11-18 2012-06-28 Nitto Denko Corp ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP5918664B2 (ja) 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
KR20150056555A (ko) 2013-01-09 2015-05-26 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100308A1 (ja) 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体

Also Published As

Publication number Publication date
TW202213552A (zh) 2022-04-01
JPWO2022004849A1 (ja) 2022-01-06
KR20230034291A (ko) 2023-03-09
US12525579B2 (en) 2026-01-13
US20230253366A1 (en) 2023-08-10
WO2022004849A1 (ja) 2022-01-06
KR102933488B1 (ko) 2026-03-03
CN115769694A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
KR102755201B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP7647752B2 (ja) 半導体装置及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
KR102764810B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
WO2023079693A1 (ja) 補強された半導体チップの製造方法、フィルム付き半導体チップ、半導体チップの補強方法、補強用フィルム、及び半導体装置
TWI920107B (zh) 半導體裝置及其製造方法
KR102741215B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250217

R150 Certificate of patent or registration of utility model

Ref document number: 7647752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150