Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7665142B2 - Semiconductor chip manufacturing method - Google Patents
[go: Go Back, main page]

JP7665142B2 - Semiconductor chip manufacturing method - Google Patents

Semiconductor chip manufacturing method Download PDF

Info

Publication number
JP7665142B2
JP7665142B2 JP2021086415A JP2021086415A JP7665142B2 JP 7665142 B2 JP7665142 B2 JP 7665142B2 JP 2021086415 A JP2021086415 A JP 2021086415A JP 2021086415 A JP2021086415 A JP 2021086415A JP 7665142 B2 JP7665142 B2 JP 7665142B2
Authority
JP
Japan
Prior art keywords
wafer
forming
epitaxial film
gallium nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021086415A
Other languages
Japanese (ja)
Other versions
JP2022179136A (en
Inventor
一都 原
正武 長屋
正一 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Tokai National Higher Education and Research System NUC, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021086415A priority Critical patent/JP7665142B2/en
Publication of JP2022179136A publication Critical patent/JP2022179136A/en
Application granted granted Critical
Publication of JP7665142B2 publication Critical patent/JP7665142B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、半導体素子が形成された半導体チップの製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor chip on which a semiconductor element is formed.

従来より、窒化ガリウム(以下では、単にGaNともいう)を含んで構成される基板に半導体素子が形成された半導体チップの製造方法が提案されている(例えば、特許文献1参照)。具体的には、この製造方法では、まず、サファイア等の基板上にGaNで構成されるエピタキシャル膜を積層し、エピタキシャル膜に半導体素子を形成する。そして、この製造方法では、その後に基板とエピタキシャル膜との界面にレーザ光を照射して基板とエピタキシャル膜とを剥離することで半導体チップを製造する。 A method for manufacturing a semiconductor chip in which a semiconductor element is formed on a substrate containing gallium nitride (hereinafter also simply referred to as GaN) has been proposed (see, for example, Patent Document 1). Specifically, in this manufacturing method, first, an epitaxial film made of GaN is laminated on a substrate such as sapphire, and a semiconductor element is formed on the epitaxial film. Then, in this manufacturing method, a laser beam is irradiated to the interface between the substrate and the epitaxial film to peel off the substrate and the epitaxial film, thereby manufacturing a semiconductor chip.

2007-299935号公報Publication No. 2007-299935

しかしながら、上記半導体チップの製造方法では、基板としてサファイア基板を用いており、基板とエピタキシャル膜との組成が異なるため、エピタキシャル膜に欠陥が発生し易くなる。このため、上記半導体チップの製造方法によって製造された半導体チップは、特性が低下する可能性がある。 However, in the above-mentioned semiconductor chip manufacturing method, a sapphire substrate is used as the substrate, and since the composition of the substrate and the epitaxial film are different, defects are likely to occur in the epitaxial film. As a result, the characteristics of the semiconductor chip manufactured by the above-mentioned semiconductor chip manufacturing method may be degraded.

本発明は上記点に鑑み、特性が低下することを抑制できる半導体チップの製造方法を提供することを目的とする。 In view of the above, the present invention aims to provide a method for manufacturing semiconductor chips that can prevent the deterioration of characteristics.

上記目的を達成するための請求項1および3では、半導体素子が形成された半導体チップの製造方法であって、GaNで構成され、一面(1a)および一面と反対側の他面(1b)を有するGaNウェハ(1)を用意することと、GaNウェハの一面上に、GaNを含むエピタキシャル膜(3)を形成することにより、エピタキシャル膜側の面を一面(10a)とすると共にGaNウェハ側の面を他面(10b)とし、一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分(11)を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層(15)を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ(30)と、加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、変質層を形成することの前に、GaNウェハよりもレーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、変質層を形成することは、吸収増加部に変質層を形成する。
そして、請求項1では、吸収増加部を構成することは、エピタキシャル膜を形成する際、GaNウェハよりも不純物濃度の高い部分を有するエピタキシャル膜を形成することで吸収増加部を構成し、変質層を形成することは、エピタキシャル膜の吸収増加部を構成する部分に変質層を形成する。
請求項3では、吸収増加部を構成することは、エピタキシャル膜を形成することの前に、GaNウェハ上に、GaNウェハおよびエピタキシャル膜よりも不純物濃度の高い高濃度層(16)を配置することで吸収増加部を構成し、変質層を形成することは、高濃度層に変質層を形成する。
In order to achieve the above object, claims 1 and 3 provide a method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of: preparing a GaN wafer (1) made of GaN and having one surface (1a) and another surface (1b) opposite to the one surface; forming an epitaxial film (3) containing GaN on one surface of the GaN wafer, so that the surface facing the epitaxial film is the one surface (10a) and the surface facing the GaN wafer is the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation regions (RA) on one surface side; forming one surface side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions; By irradiating the inside of the processed wafer with laser light (L1) from the GaN wafer, an altered layer (15) is formed inside the processed wafer along the surface direction of the processed wafer, the processed wafer is divided at the altered layer as a boundary, and the processed wafer is divided into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer, and a semiconductor chip (S1) is taken out from the chip configuration wafer. Before forming the altered layer, an absorption increased portion (3, 16, 17) having a higher absorption rate of the laser light than a GaN wafer is formed, and forming the altered layer forms an altered layer in the absorption increased portion.
In claim 1, forming the absorption increase portion means forming an epitaxial film having a portion with a higher impurity concentration than a GaN wafer when forming the epitaxial film, and forming the altered layer means forming an altered layer in the portion of the epitaxial film that constitutes the absorption increase portion.
In claim 3, forming the absorption increase portion comprises forming an absorption increase portion by arranging a high concentration layer (16) having an impurity concentration higher than that of the GaN wafer and the epitaxial film on the GaN wafer before forming the epitaxial film, and forming the altered layer comprises forming an altered layer in the high concentration layer.

これによれば、GaNウェハ上にGaNを含むエピタキシャル膜を形成しているため、エピタキシャル膜内に欠陥が発生することを抑制できる。したがって、半導体チップを製造した際、半導体チップの特性が低下することを抑制できる。 By forming an epitaxial film containing GaN on a GaN wafer, it is possible to prevent defects from occurring in the epitaxial film. Therefore, when manufacturing a semiconductor chip, it is possible to prevent the characteristics of the semiconductor chip from deteriorating.

また、請求項1では、変質層を形成することの前に、GaNウェハよりもレーザ光の吸収率が高くなる吸収増加部を構成し、吸収増加部に変質層を形成している。このため、変質層を好適に形成でき、半導体チップの厚さがばらついたり、チップ構成ウェハとリサイクルウェハとを分割し難くなるという不具合が発生することを抑制できる。 In addition, in claim 1, before forming the altered layer, an absorption increase section is formed that has a higher absorption rate of laser light than the GaN wafer, and the altered layer is formed in the absorption increase section. This allows the altered layer to be formed appropriately, and prevents problems such as variations in the thickness of the semiconductor chip and difficulty in separating the chip-composing wafer and the recycled wafer from each other.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference symbols in parentheses attached to each component indicate an example of the correspondence between the component and the specific components described in the embodiments described below.

第1実施形態における半導体チップの製造工程を示す断面図である。3A to 3C are cross-sectional views showing a manufacturing process of the semiconductor chip in the first embodiment. 図1Aに続く半導体チップの製造工程を示す断面図である。1B is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 1A. 図1Bに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 1B. 図1Cに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 1C. 図1Dに続く半導体チップの製造工程を示す断面図である。1D; FIG. 1E is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 図1Eに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 1E. 図1Fに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 1F. 図1Gに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 1G. 図1Hに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 1H. 図1Iに続く半導体チップの製造工程を示す断面図である。1I is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 図1Jに続く半導体チップの製造工程を示す断面図である。1C is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 1J. 第2実施形態における半導体チップの製造工程を示す断面図である。10A to 10C are cross-sectional views showing a manufacturing process of a semiconductor chip according to a second embodiment. 図2Aに続く半導体チップの製造工程を示す断面図である。2B is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 2A. 図2Bに続く半導体チップの製造工程を示す断面図である。2C is a cross-sectional view showing a manufacturing process of the semiconductor chip following FIG. 2B. 第3実施形態における半導体チップの製造工程を示す断面図である。11A to 11C are cross-sectional views showing a manufacturing process of a semiconductor chip according to a third embodiment. 図3Aに続く半導体チップの製造工程を示す断面図である。3B is a cross-sectional view showing a manufacturing process of the semiconductor chip subsequent to FIG. 3A.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 The following describes embodiments of the present invention with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are denoted by the same reference numerals.

(第1実施形態)
第1実施形態について、図面を参照しつつ説明する。以下では、GaNを用いて構成される半導体チップS1の製造方法について説明する。
First Embodiment
A first embodiment will be described with reference to the drawings. Hereinafter, a method for manufacturing a semiconductor chip S1 made of GaN will be described.

まず、図1Aに示されるように、一面1aおよび他面1bを有し、バルクウェハ状とされているGaNウェハ1を用意する。本実施形態のGaNウェハ1は、不純物がドープされていないアンドープウェハとされている。また、GaNウェハ1の厚みについては任意であるが、例えば、300~500程度のものが用いられる。なお、本実施形態のGaNウェハ1は、一面1aがガリウム面とされ、他面1bが窒素面とされている。また、このGaNウェハ1は、下記半導体チップS1の製造工程を行った後では、後述する図1Kのリサイクルウェハ40を再利用することで用意される。 First, as shown in FIG. 1A, a GaN wafer 1 having one surface 1a and the other surface 1b and in the form of a bulk wafer is prepared. The GaN wafer 1 of this embodiment is an undoped wafer that is not doped with impurities. The thickness of the GaN wafer 1 is optional, but for example, a thickness of about 300 to 500 is used. In this embodiment, the GaN wafer 1 has one surface 1a that is a gallium surface and the other surface 1b that is a nitrogen surface. After the manufacturing process of the semiconductor chip S1 described below is performed, this GaN wafer 1 is prepared by reusing a recycled wafer 40 shown in FIG. 1K, which will be described later.

次に、図1Bに示されるように、GaNウェハ1の一面1a上に、30~100μm程度のGaNで構成されるエピタキシャル膜3を形成することにより、複数のチップ形成領域RAを有する加工ウェハ10を用意する。つまり、本実施形態では、形成するエピタキシャル膜3と同じ組成のGaNウェハ1上にエピタキシャル膜3を形成する。本実施形態では、エピタキシャル膜3は、ハイドライド気層成長(すなわち、HVPE)法で形成される。また、エピタキシャル膜3は、シリコン、酸素、および炭素等の少なくとも1つの不純物がドープされ、例えば、不純物濃度が1×1017cm-3以上とされる。つまり、エピタキシャル膜3は、GaNウェハ1よりも不純物濃度が高くされる。なお、エピタキシャル膜3の不純物濃度の上限は、後述する半導体素子の特性に応じて規定される。また、本実施形態では、GaNウェハ1よりも不純物濃度が高くされたエピタキシャル膜が吸収増加部に相当する。 Next, as shown in FIG. 1B, an epitaxial film 3 made of GaN having a thickness of about 30 to 100 μm is formed on one surface 1a of the GaN wafer 1 to prepare a processed wafer 10 having a plurality of chip formation regions RA. That is, in this embodiment, the epitaxial film 3 is formed on the GaN wafer 1 having the same composition as the epitaxial film 3 to be formed. In this embodiment, the epitaxial film 3 is formed by hydride vapor phase epitaxy (i.e., HVPE). The epitaxial film 3 is doped with at least one impurity such as silicon, oxygen, and carbon, and has an impurity concentration of, for example, 1×10 17 cm −3 or more. That is, the epitaxial film 3 has a higher impurity concentration than the GaN wafer 1. The upper limit of the impurity concentration of the epitaxial film 3 is determined according to the characteristics of the semiconductor element described later. In this embodiment, the epitaxial film having a higher impurity concentration than the GaN wafer 1 corresponds to the absorption increase portion.

以下では、加工ウェハ10のうちのエピタキシャル膜3側の面を加工ウェハ10の一面10aとし、加工ウェハ10のうちのGaNウェハ1側の面を加工ウェハ10の他面10bとする。そして、各チップ形成領域RAは、加工ウェハ10の一面10a側に構成される。 In the following, the surface of the processed wafer 10 facing the epitaxial film 3 is referred to as one surface 10a of the processed wafer 10, and the surface of the processed wafer 10 facing the GaN wafer 1 is referred to as the other surface 10b of the processed wafer 10. Each chip formation region RA is configured on the one surface 10a side of the processed wafer 10.

次に、図1Cに示されるように、一般的な半導体製造プロセスのうちの一面10a側に対するプロセスである表面側プロセスを行って一面側素子構成部分11を形成する。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、各チップ形成領域RAに、拡散層12やゲート電極13、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分11を形成する。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型MOSトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ10の一面10a側に、レジスト等で構成される表面保護膜を形成する。 Next, as shown in FIG. 1C, a surface side process, which is a process for the one surface 10a side of a typical semiconductor manufacturing process, is performed to form the one surface side element component 11. Specifically, as the surface side process, ion implantation, deposition, wet processes, etc. are appropriately performed to form the one surface side element component 11 of the semiconductor element, such as the diffusion layer 12, gate electrode 13, surface electrodes (not shown), wiring patterns, passivation films, etc., in each chip formation area RA. Note that various configurations of semiconductor elements are used here, such as power devices such as vertical MOS transistors, optical semiconductor elements such as light-emitting diodes, semiconductor lasers, etc. Thereafter, a surface protection film made of resist or the like is formed on the one surface 10a side of the processed wafer 10 as necessary.

続いて、図1Dに示されるように、加工ウェハ10の一面10a側に保持部材20を配置する。保持部材20は、例えば、支持台21と粘着剤22とを有するダイシングテープ等が用いられる。支持台21は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤22は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤22は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤22は、後述する図1Gの他面側素子構成部分60を形成する際にも粘着力を維持する材料で構成される。 Next, as shown in FIG. 1D, a holding member 20 is placed on one surface 10a of the processed wafer 10. For example, a dicing tape having a support base 21 and an adhesive 22 is used as the holding member 20. The support base 21 is made of a material that is not easily warped during the manufacturing process, such as glass, a silicon substrate, or ceramics. The adhesive 22 is made of a material that can change its adhesive strength, such as a material whose adhesive strength changes depending on temperature or light. In this case, the adhesive 22 is made of, for example, an ultraviolet curing resin, wax, or double-sided tape. However, the adhesive 22 is made of a material that maintains its adhesive strength even when forming the other surface side element component 60 in FIG. 1G, which will be described later.

次に、図1Eに示されるように、加工ウェハ10の他面10bからレーザ光L1を照射し、加工ウェハ10の一面10aから所定深さDとなる位置に、加工ウェハ10の面方向に沿った変質層15を形成する。 Next, as shown in FIG. 1E, laser light L1 is irradiated from the other surface 10b of the processed wafer 10 to form an altered layer 15 along the surface direction of the processed wafer 10 at a position at a predetermined depth D from the one surface 10a of the processed wafer 10.

具体的には、図示しない、レーザ光L1を発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラー、レーザ光を集光するための集光レンズ、および変位可能なステージ等を有するレーザ装置を用意する。そして、変質層15を形成する際には、レーザ光L1の集光点が加工ウェハ10の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ10には、面方向に沿った変質層15が形成される。より詳しくは、レーザ光L1を照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された変質層15が形成される。 Specifically, a laser device (not shown) is prepared, which includes a laser light source that oscillates laser light L1, a dichroic mirror arranged to change the direction of the optical axis of the laser light, i.e., the optical path, a focusing lens for focusing the laser light, and a displaceable stage. When forming the altered layer 15, the position of the stage, etc. is adjusted so that the focusing point of the laser light L1 is scanned relatively along the surface direction of the processed wafer 10. As a result, an altered layer 15 is formed on the processed wafer 10 along the surface direction. More specifically, by irradiating the laser light L1, nitrogen evaporates as a gas and gallium is precipitated to form the altered layer 15.

ここで、変質層15を形成する際の所定深さDは、半導体チップS1のハンドリングのし易さや耐圧等に応じて設定されるが、本実施形態では、エピタキシャル膜3の内部とされる。すなわち、本実施形態では、エピタキシャル膜3の不純物濃度がGaNウェハ1の不純物濃度より高くなっている。このため、エピタキシャル膜3は、GaNウェハ1よりも色が濃くなっており(すなわち、透明率が低くなっており)、レーザ光L1の吸収率が高くなっている。このため、本実施形態では、エピタキシャル膜3の内部に変質層15を形成する。これにより、レーザ光L1が吸収され易い位置に変質層15が形成され、好適に変質層15が形成される。 The predetermined depth D for forming the altered layer 15 is set according to the ease of handling and pressure resistance of the semiconductor chip S1, but in this embodiment, it is set inside the epitaxial film 3. That is, in this embodiment, the impurity concentration of the epitaxial film 3 is higher than the impurity concentration of the GaN wafer 1. Therefore, the epitaxial film 3 is darker in color than the GaN wafer 1 (i.e., has a lower transparency) and has a higher absorption rate of the laser light L1. Therefore, in this embodiment, the altered layer 15 is formed inside the epitaxial film 3. As a result, the altered layer 15 is formed at a position where the laser light L1 is easily absorbed, and the altered layer 15 is preferably formed.

なお、特に限定されるものではないが、本実施形態では、変質層15を形成する際のレーザ光L1は、固体レーザ光であって、波長が532nmのグリーンレーザが用いられる。そして、レーザ光L1は、加工点出力が0.1~0.3μJ、パルス幅が500ps、加工速度が50~500mm/sとされて照射される。但し、これらの条件は1例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切に変質層15が形成されることを確認している。また、本発明者らは、レーザ光L1の加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切に変質層15が形成されることを確認している。さらに、ここではレーザ光L1としてグリーンレーザを例に挙げたが、レーザ光L1は、波長が355nmである紫外線レーザ、波長が1064nmであるYAG(イットリウム、アルミニウム、ガーネット)レーザ、波長が10.6μmである炭酸ガスレーザ等が用いられてもよい。 In this embodiment, the laser light L1 used to form the denatured layer 15 is a solid-state laser light, and a green laser with a wavelength of 532 nm is used, although this is not particularly limited. The laser light L1 is irradiated with a processing point output of 0.1 to 0.3 μJ, a pulse width of 500 ps, and a processing speed of 50 to 500 mm/s. However, these conditions are only an example, and the inventors have confirmed that the denatured layer 15 is properly formed even when the processing point output of the laser light is lower or the pulse width is shorter. The inventors have also confirmed that the denatured layer 15 is properly formed even when the processing point output of the laser light L1 is higher or the pulse width is longer. Furthermore, although a green laser is given as an example of the laser light L1 here, the laser light L1 may be an ultraviolet laser with a wavelength of 355 nm, a YAG (yttrium, aluminum, garnet) laser with a wavelength of 1064 nm, a carbon dioxide gas laser with a wavelength of 10.6 μm, etc.

以下では、加工ウェハ10のうちの変質層15より一面10a側の部分をチップ構成ウェハ30とし、加工ウェハ10のうちの変質層15より他面10b側の部分をリサイクルウェハ40として説明する。 In the following, the portion of the processed wafer 10 on the side 10a of the altered layer 15 will be referred to as the chip configuration wafer 30, and the portion of the processed wafer 10 on the side 10b of the altered layer 15 will be referred to as the recycled wafer 40.

続いて、図1Fに示されるように、加工ウェハ10の他面10b側に補助部材50を配置する。補助部材50は、例えば、基材51と、粘着力を変化させることのできる粘着剤52とで構成される。この場合、補助部材50における基材51は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材50における粘着剤52は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台21および補助部材50を把持して加工ウェハ10の厚さ方向に引張力等を印加し、変質層15を境界(すなわち分岐の起点)としてチップ構成ウェハ30とリサイクルウェハ40とに分割する。 Next, as shown in FIG. 1F, an auxiliary member 50 is placed on the other surface 10b of the processed wafer 10. The auxiliary member 50 is composed of, for example, a base material 51 and an adhesive 52 whose adhesive strength can be changed. In this case, the base material 51 in the auxiliary member 50 is composed of, for example, glass, a silicon substrate, ceramics, etc., and the adhesive 52 in the auxiliary member 50 is composed of, for example, ultraviolet curing resin, wax, double-sided tape, etc. Then, the support base 21 and the auxiliary member 50 are held and a tensile force or the like is applied in the thickness direction of the processed wafer 10, and the chip configuration wafer 30 and the recycled wafer 40 are separated with the altered layer 15 as the boundary (i.e., the starting point of the branching).

なお、以下では、チップ構成ウェハ30のうちの一面側素子構成部分11が形成されている側の面を一面30aとし、チップ構成ウェハ30のうちの分割された面側を他面30bとし、リサイクルウェハ40のうちの分割された面側を一面40aとして説明する。また、図1F以降の各図では、チップ構成ウェハ30の他面30bおよびリサイクルウェハ40の一面40aに残存する変質層15等を適宜省略して示している。 In the following description, the side of the chip configuration wafer 30 on which the one-side element configuration portion 11 is formed is referred to as one side 30a, the divided side of the chip configuration wafer 30 is referred to as the other side 30b, and the divided side of the recycled wafer 40 is referred to as one side 40a. In addition, in each of the figures from FIG. 1F onwards, the altered layer 15 remaining on the other side 30b of the chip configuration wafer 30 and the one side 40a of the recycled wafer 40 are omitted as appropriate.

その後、図1Gに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ30の他面30bに、裏面電極を構成する金属膜61等の半導体素子における他面側素子構成部分60を形成する裏面側プロセスを行う。 Then, as shown in FIG. 1G, the remaining semiconductor manufacturing process involves a backside process for forming the backside element component 60 of the semiconductor element, such as the metal film 61 that constitutes the backside electrode, on the other side 30b of the chip configuration wafer 30.

なお、この他面側素子構成部分60を形成する工程の前に、必要に応じて、CMP(chemical mechanical polishingの略)法等でチップ構成ウェハ30の他面30bを平坦化する工程を行うようにしてもよい。図1Gは、チップ構成ウェハ30の他面30bを平坦化した場合の図を示している。また、他面側素子構成部分60を形成する工程を行った後、必要に応じて、金属膜61とチップ構成ウェハ30の他面30bとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。 Note that, prior to the step of forming the other surface side element component 60, a step of planarizing the other surface 30b of the chip configuration wafer 30 by a CMP (short for chemical mechanical polishing) method or the like may be performed as necessary. Figure 1G shows a diagram of the other surface 30b of the chip configuration wafer 30 after it has been planarized. In addition, after the step of forming the other surface side element component 60, a heat treatment such as laser annealing may be performed as necessary to make ohmic contact between the metal film 61 and the other surface 30b of the chip configuration wafer 30.

続いて、図1Hに示されるように、チップ構成ウェハ30のうちの他面30b側、つまり金属膜61側に保持部材70を配置する。保持部材70は、例えば、基材71と粘着剤72とを有するダイシングテープ等が用いられる。なお、粘着剤72は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。 Next, as shown in FIG. 1H, a holding member 70 is placed on the other surface 30b of the chip configuration wafer 30, that is, on the metal film 61 side. For example, a dicing tape having a base material 71 and an adhesive 72 is used as the holding member 70. Note that the adhesive 72 is made of a material whose adhesive strength can be changed, and for example, one whose adhesive strength changes depending on temperature or light is used.

その後、図1Iに示されるように、チップ構成ウェハ30のうちの一面30a側に貼り付けてある支持台21を剥離する。ここでは、支持台21をチップ構成ウェハ30に貼り付けている粘着剤22の接着力を低下させる処理、例えば、粘着剤22をUV樹脂接着材で構成している場合にはUV照射を行う。 Then, as shown in FIG. 1I, the support base 21 attached to one surface 30a of the chip configuration wafer 30 is peeled off. Here, a process is performed to reduce the adhesive strength of the adhesive 22 that attaches the support base 21 to the chip configuration wafer 30, for example, UV irradiation is performed if the adhesive 22 is made of a UV resin adhesive.

続いて、図1Jに示されるように、ダイシングソー、またはレーザダイシングなどにより、チップ構成ウェハ30をチップ単位に個片化することで、各半導体チップS1を構成する。この際、チップ構成ウェハ30をチップ単位に分割しつつも、保持部材70については切断されること無く繋がったままの状態となるように、ダイシング深さを調整することが好ましい。 Next, as shown in FIG. 1J, the chip configuration wafer 30 is diced into individual chip units using a dicing saw or laser dicing, to form each semiconductor chip S1. At this time, it is preferable to adjust the dicing depth so that the holding member 70 remains connected without being cut while the chip configuration wafer 30 is divided into chip units.

半導体チップS1に関するこの後の工程については図示しないが、例えば、次の工程が行われる。すなわち、保持部材70をエキスパンドし、ダイシングカットした部分にて各半導体チップS1の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤72の粘着力を弱まらせ、半導体チップS1をピックアップする。これにより、半導体チップS1が製造される。 Subsequent steps for the semiconductor chip S1 are not shown, but for example, the following steps are performed. That is, the holding member 70 is expanded, and the spacing between each semiconductor chip S1 is increased in the diced cut portions. After that, the adhesive strength of the adhesive 72 is weakened by heating or irradiating light, and the semiconductor chip S1 is picked up. In this way, the semiconductor chip S1 is manufactured.

また、図1Kに示されるように、図1Fで構成されたリサイクルウェハ40には、一面40aに対して研磨装置80等を用いたCMP法を行うことにより、当該一面40aを平坦化する。そして、平坦化したリサイクルウェハ40をGaNウェハ1とし、再び上記図1A以降の工程を行う。これにより、GaNウェハ1は、半導体チップS1を構成するのに複数回利用されることができる。 As shown in FIG. 1K, one surface 40a of the recycled wafer 40 constructed as shown in FIG. 1F is planarized by performing a CMP method using a polishing device 80 or the like. The planarized recycled wafer 40 is then made into a GaN wafer 1, and the steps from FIG. 1A onwards are carried out again. This allows the GaN wafer 1 to be used multiple times to construct a semiconductor chip S1.

以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成している。このため、下地基板としてのGaNウェハ1とエピタキシャル膜3との組成が同じとなるため、下地基板としてサファイア基板等を使用する場合と比較して、エピタキシャル膜3内に欠陥が発生することを抑制できる。したがって、半導体チップS1を製造した際、半導体チップS1の特性が低下することを抑制できる。 According to the present embodiment described above, an epitaxial film 3 containing GaN is formed on a GaN wafer 1. Therefore, the composition of the GaN wafer 1 as the base substrate and the epitaxial film 3 are the same, and the occurrence of defects in the epitaxial film 3 can be suppressed compared to the case where a sapphire substrate or the like is used as the base substrate. Therefore, when the semiconductor chip S1 is manufactured, the characteristics of the semiconductor chip S1 can be suppressed from deteriorating.

また、本実施形態では、エピタキシャル膜3の不純物濃度をGaNウェハ1の不純物濃度より高くすることにより、エピタキシャル膜3がGaNウェハ1よりレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、エピタキシャル膜3の内部に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。 In addition, in this embodiment, the impurity concentration of the epitaxial film 3 is made higher than that of the GaN wafer 1, so that the epitaxial film 3 functions as an absorption increase portion that is more likely to absorb the laser light L1 than the GaN wafer 1. When forming the altered layer 15, the epitaxial film 3 is irradiated with the laser light L1 so that the altered layer 15 is formed inside the epitaxial film 3. This allows the altered layer 15 to be formed favorably, and prevents problems such as variations in the thickness of the semiconductor chip S1 and difficulty in separating the chip configuration wafer 30 and the recycled wafer 40 from occurring.

(1)本実施形態では、エピタキシャル膜3を形成する際、シリコン、酸素、および炭素の少なくとも1つの不純物をドープしてエピタキシャル膜3を形成している。このため、エピタキシャル膜3を容易にn型とでき、n型の半導体素子を形成し易くできる。 (1) In this embodiment, when forming the epitaxial film 3, the epitaxial film 3 is doped with at least one impurity selected from silicon, oxygen, and carbon. This makes it easy to make the epitaxial film 3 n-type, which makes it easy to form n-type semiconductor elements.

(2)本実施形態では、ハイドライド気層成長法によってエピタキシャル膜3を形成している。このため、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法等でエピタキシャル膜3を形成する場合と比較して、エピタキシャル膜3を形成する際の成膜時間を短くでき、生産性の向上を図ることができる。 (2) In this embodiment, the epitaxial film 3 is formed by hydride vapor phase epitaxy. Therefore, the deposition time required to form the epitaxial film 3 can be shortened, and productivity can be improved, compared to forming the epitaxial film 3 by metalorganic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE).

(3)本実施形態では、リサイクルウェハ40を再びGaNウェハ1として利用する。このため、半導体チップS1を製造する度にGaNウェハ1を新たに用意する必要がなく、GaNウェハ1を有効利用できる。したがって、半導体チップS1の生産性の向上を図ることができる。 (3) In this embodiment, the recycled wafer 40 is reused as the GaN wafer 1. Therefore, there is no need to prepare a new GaN wafer 1 each time a semiconductor chip S1 is manufactured, and the GaN wafer 1 can be used effectively. Therefore, the productivity of the semiconductor chip S1 can be improved.

(第1実施形態の変形例)
上記第1実施形態では、GaNウェハ1がアンドープとされていていものについて説明したが、GaNウェハ1にシリコン等の不純物がドープされていてもよい。但し、GaNウェハ1に不純物をドープする場合には、GaNウェハ1の不純物濃度がエピタキシャル膜3の不純物濃度よりも低く、かつ、エピタキシャル膜3の不純物濃度がGaNウェハ1の不純物濃度よりも4倍以上高くなるようにすることが好ましい。
(Modification of the first embodiment)
In the above first embodiment, the GaN wafer 1 is described as being undoped, but the GaN wafer 1 may be doped with impurities such as silicon. However, when the GaN wafer 1 is doped with an impurity, it is preferable that the impurity concentration of the GaN wafer 1 is lower than the impurity concentration of the epitaxial film 3 and that the impurity concentration of the epitaxial film 3 is four or more times higher than the impurity concentration of the GaN wafer 1.

(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、エピタキシャル膜3を形成する前に、高濃度層を形成するものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
Second Embodiment
A second embodiment will be described. In contrast to the first embodiment, this embodiment forms a high concentration layer before forming the epitaxial film 3. As the rest is similar to the first embodiment, a description thereof will be omitted here.

本実施形態では、図1Aの工程後、図1Bの工程を行う前に、図2Aに示されるように、GaNウェハ1の一面1a上に、GaNウェハ1およびエピタキシャル膜3よりも十分に厚さが薄くされ、GaNウェハ1およびエピタキシャル膜3よりも高不純物濃度とされた高濃度層16を形成する。 In this embodiment, after the process of FIG. 1A and before the process of FIG. 1B, a high-concentration layer 16 that is sufficiently thinner than the GaN wafer 1 and the epitaxial film 3 and has a higher impurity concentration than the GaN wafer 1 and the epitaxial film 3 is formed on one surface 1a of the GaN wafer 1, as shown in FIG. 2A.

なお、本実施形態の高濃度層16は、例えば、100nm程度の厚さとされ、シリコン、酸素、または炭素等がドープされたGaN、AlGaN等のIII-V族半導体等で構成される。そして、本実施形態では、高濃度層16がGaNウェハ1およびエピタキシャル膜3よりも色が濃くなり、吸収増加部に相当する。 In this embodiment, the high concentration layer 16 is, for example, about 100 nm thick and is made of a III-V group semiconductor such as GaN or AlGaN doped with silicon, oxygen, or carbon. In this embodiment, the high concentration layer 16 is darker in color than the GaN wafer 1 and the epitaxial film 3, and corresponds to the absorption increase portion.

次に、図2Bに示されるように、図1Bの工程を行い、高濃度層16上に、エピタキシャル膜3を形成する。 Next, as shown in FIG. 2B, the process of FIG. 1B is performed to form an epitaxial film 3 on the high-concentration layer 16.

その後、上記図1C以降の工程を行い、変質層15を形成する図1Eの工程では、図2Cに示されるように、高濃度層16にレーザ光L1を照射して変質層15を形成する。つまり、加工ウェハ10のうちのレーザ光L1が吸収され易い位置に変質層15を形成する。このため、好適に変質層15が形成される。 Then, the steps from FIG. 1C onwards are carried out, and in the step of FIG. 1E in which the altered layer 15 is formed, the altered layer 15 is formed by irradiating the high concentration layer 16 with laser light L1 as shown in FIG. 2C. In other words, the altered layer 15 is formed at a position on the processed wafer 10 where the laser light L1 is easily absorbed. Therefore, the altered layer 15 is preferably formed.

以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成して半導体チップS1を製造しているため、上記第1実施形態と同様に、半導体チップS1の特性が低下することを抑制できる。 According to the present embodiment described above, the semiconductor chip S1 is manufactured by forming an epitaxial film 3 containing GaN on a GaN wafer 1, so that, as in the first embodiment, the characteristics of the semiconductor chip S1 can be prevented from deteriorating.

(1)本実施形態では、GaNウェハ1およびエピタキシャル膜3よりも不純物濃度の高い高濃度層16を形成し、高濃度層16がGaNウェハ1およびエピタキシャル膜3よりもレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、高濃度層16に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。 (1) In this embodiment, a high-concentration layer 16 having a higher impurity concentration than the GaN wafer 1 and the epitaxial film 3 is formed, and the high-concentration layer 16 functions as an absorption increase portion that is more likely to absorb laser light L1 than the GaN wafer 1 and the epitaxial film 3. When forming the altered layer 15, the high-concentration layer 16 is irradiated with laser light L1 so that the altered layer 15 is formed. This allows the altered layer 15 to be formed favorably, and prevents problems such as variations in the thickness of the semiconductor chip S1 and difficulty in separating the chip configuration wafer 30 and the recycled wafer 40 from occurring.

(2)本実施形態では、高濃度層16に変質層15を形成するため、加工ウェハ10からチップ構成ウェハ30を分割する際、チップ構成ウェハ30は、成膜したエピタキシャル膜3の全体を含んで構成される。このため、半導体チップS1の厚さ等を管理し易くなり、生産性の向上を図ることができる。 (2) In this embodiment, since an altered layer 15 is formed in the high concentration layer 16, when the chip configuration wafer 30 is separated from the processed wafer 10, the chip configuration wafer 30 is configured to include the entire epitaxial film 3 that has been formed. This makes it easier to manage the thickness of the semiconductor chip S1, etc., and improves productivity.

(第2実施形態の変形例)
上記第2実施形態において、高濃度層16は、GaNウェハ1の一面1aの所定箇所が露出するように適宜パターニングされていてもよい。これによれば、高濃度層16がGaNウェハ1の一面1aの全面に形成されている場合と比較して、エピタキシャル膜3がGaNウェハ1の一面1a上からも成長するため、エピタキシャル膜3の結晶性が低下することを抑制できる。また、高濃度層16を適宜パターニングする場合には、パターニングした部分にて所定のアライメントマークが構成されるようにしてもよい。
(Modification of the second embodiment)
In the second embodiment, the high concentration layer 16 may be appropriately patterned so as to expose a predetermined portion of the one surface 1a of the GaN wafer 1. In this way, compared to the case where the high concentration layer 16 is formed over the entire surface of the one surface 1a of the GaN wafer 1, the epitaxial film 3 also grows from the one surface 1a of the GaN wafer 1, so that it is possible to suppress a decrease in the crystallinity of the epitaxial film 3. Furthermore, when the high concentration layer 16 is appropriately patterned, a predetermined alignment mark may be formed in the patterned portion.

(第3実施形態)
第3実施形態について説明する。本実施形態は、第1実施形態に対し、エピタキシャル膜3を形成する前に、GaNウェハ1にダメージ層を形成するものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
Third Embodiment
A third embodiment will be described. In contrast to the first embodiment, this embodiment forms a damaged layer in the GaN wafer 1 before forming the epitaxial film 3. As the rest is similar to the first embodiment, a description thereof will be omitted here.

本実施形態では、図1Aの工程後、図1Bの工程を行う前に、図3Aに示されるように、GaNウェハ1の一面1aからレーザ光L2を照射し、GaNウェハ1の面方向に沿って結晶性が崩れたダメージ層17を形成する。なお、この工程では、図1Eの工程と同様のレーザ装置が用いられる。但し、この工程におけるレーザ光L2の照射は、結晶性を乱してダメージ層17を形成するものであり、上記図1Eの工程のように、窒素とガリウムとを分解して変質層15を形成するものではない。このため、この工程におけるレーザ光L2の照射は、例えば、変質層15を形成する工程よりもエネルギー密度等が低くなるようにして行われる。 In this embodiment, after the step of FIG. 1A and before the step of FIG. 1B, as shown in FIG. 3A, one surface 1a of the GaN wafer 1 is irradiated with laser light L2 to form a damaged layer 17 with broken crystallinity along the surface direction of the GaN wafer 1. Note that in this step, a laser device similar to that in the step of FIG. 1E is used. However, the irradiation of the laser light L2 in this step is for breaking down the crystallinity to form the damaged layer 17, and is not for decomposing nitrogen and gallium to form the altered layer 15 as in the step of FIG. 1E. For this reason, the irradiation of the laser light L2 in this step is performed, for example, with a lower energy density than in the step of forming the altered layer 15.

また、この工程では、GaNウェハ1のうちの一面1a側の部分にダメージ層17を形成する。この場合、GaNウェハ1の一面1a側からレーザ光L2を照射することにより、GaNウェハ1の他面1b側からレーザ光L2を照射する場合と比較して、ダメージ層17を形成する部分までのGaNウェハ1の内部を透過するレーザ光L2の距離を短くできる。このため、ダメージ層17を形成する際のレーザ光L2の集光点がずれ難くなり、ダメージ層17を形成する位置が所望の位置からずれることを抑制できる。なお、本実施形態では、ダメージ層17がGaNウェハ1およびエピタキシャル膜3よりも色が濃くなり、吸収増加部に相当する。 In this process, the damage layer 17 is formed on the one surface 1a of the GaN wafer 1. In this case, by irradiating the laser light L2 from the one surface 1a of the GaN wafer 1, the distance of the laser light L2 passing through the inside of the GaN wafer 1 to the portion where the damage layer 17 is to be formed can be shortened compared to the case where the laser light L2 is irradiated from the other surface 1b of the GaN wafer 1. Therefore, the focal point of the laser light L2 when forming the damage layer 17 is less likely to shift, and the position where the damage layer 17 is formed can be prevented from shifting from the desired position. In this embodiment, the damage layer 17 is darker in color than the GaN wafer 1 and the epitaxial film 3, and corresponds to the absorption increase portion.

その後、上記図1B以降の工程を行い、変質層15を形成する図1Eの工程では、図3Bに示されるように、ダメージ層17にレーザ光L2を照射して変質層15を形成する。つまり、レーザ光L1が吸収され易い位置に変質層を形成する。このため、好適に変質層15が形成される。 After that, the steps from FIG. 1B onwards are carried out, and in the step of FIG. 1E in which the altered layer 15 is formed, the damaged layer 17 is irradiated with laser light L2 to form the altered layer 15, as shown in FIG. 3B. In other words, the altered layer is formed in a position where the laser light L1 is easily absorbed. This allows the altered layer 15 to be formed in an optimal manner.

以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成して半導体チップS1を製造しているため、上記第1実施形態と同様の効果を得ることができる。 According to the present embodiment described above, the semiconductor chip S1 is manufactured by forming an epitaxial film 3 containing GaN on a GaN wafer 1, so that the same effect as in the first embodiment can be obtained.

(1)本実施形態では、GaNウェハ1にダメージ層17を形成し、ダメージ層17がGaNウェハ1およびエピタキシャル膜3よりもレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、ダメージ層17に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。 (1) In this embodiment, a damage layer 17 is formed in the GaN wafer 1, and the damage layer 17 functions as an absorption increase portion that is more likely to absorb the laser light L1 than the GaN wafer 1 and the epitaxial film 3. When forming the altered layer 15, the laser light L1 is irradiated to the damage layer 17 so that the altered layer 15 is formed in the damage layer 17. This allows the altered layer 15 to be formed favorably, and prevents problems such as variations in the thickness of the semiconductor chip S1 and difficulty in separating the chip configuration wafer 30 and the recycled wafer 40 from occurring.

(2)本実施形態では、GaNウェハ1の一面1a側からレーザ光L2を照射し、GaNウェハ1の一面1a側にダメージ層17を形成している。このため、GaNウェハ1の他面1b側からレーザ光L2を照射する場合と比較して、ダメージ層17を形成する部分までのGaNウェハ1の内部を透過するレーザ光L2の距離を短くできる。したがって、ダメージ層17を形成する際のレーザ光L2の集光点がずれ難くなり、ダメージ層17を形成する位置が所望の位置からずれることを抑制できる。また、GaNウェハ1の一面1a側にダメージ層17を形成しているため、リサイクルウェハ40の厚さが薄くなることを抑制でき、リサイクルウェハ40の利用回数が少なくなることを抑制できる。 (2) In this embodiment, the laser light L2 is irradiated from the one surface 1a side of the GaN wafer 1, and the damage layer 17 is formed on the one surface 1a side of the GaN wafer 1. Therefore, compared to the case where the laser light L2 is irradiated from the other surface 1b side of the GaN wafer 1, the distance of the laser light L2 passing through the inside of the GaN wafer 1 to the part where the damage layer 17 is to be formed can be shortened. Therefore, the focal point of the laser light L2 when forming the damage layer 17 is less likely to shift, and the position where the damage layer 17 is formed can be prevented from shifting from the desired position. In addition, since the damage layer 17 is formed on the one surface 1a side of the GaN wafer 1, the thickness of the recycled wafer 40 can be prevented from becoming thin, and the number of times the recycled wafer 40 is used can be prevented from decreasing.

(他の実施形態)
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Other Embodiments
Although the present disclosure has been described based on the embodiment, it is understood that the present disclosure is not limited to the embodiment or structure. The present disclosure also encompasses various modifications and modifications within the equivalent range. In addition, various combinations and forms, as well as other combinations and forms including only one element, more than one element, or less than one element, are also within the scope and concept of the present disclosure.

例えば、上記各実施形態において、エピタキシャル膜3は、n型のエピタキシャル層と、n型のエピタキシャル層とがGaNウェハ1側から順に積層されて構成されていてもよい。この場合、例えば、変質層15をn型のエピタキシャル層に形成する場合には、n型のエピタキシャル層の不純物濃度がGaNウェハ1の不純物濃度より高くされていればよい。 For example, in each of the above embodiments, the epitaxial film 3 may be configured by stacking an n + type epitaxial layer and an n type epitaxial layer in this order from the GaN wafer 1 side. In this case, for example, when the altered layer 15 is formed in the n + type epitaxial layer, it is sufficient that the impurity concentration of the n + type epitaxial layer is higher than the impurity concentration of the GaN wafer 1.

さらに、上記各実施形態において、図1Gの工程では、チップ構成ウェハ30の他面30bを研磨せずに金属膜61を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップS1の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ10をチップ構成ウェハ30とリサイクルウェハ40とに分割した直後においては、チップ構成ウェハ30の他面30bは、変質層15が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ30の他面30bを研磨せず、変質層15の凹凸を利用するようにしてもよい。 Furthermore, in each of the above embodiments, in the step of FIG. 1G, the metal film 61 may be formed without polishing the other surface 30b of the chip configuration wafer 30. For example, when forming an optical semiconductor element as a semiconductor element, forming an uneven structure on the other surface side of the semiconductor chip S1 makes it possible to effectively extract light from the other surface side. Then, immediately after dividing the processed wafer 10 into the chip configuration wafer 30 and the recycled wafer 40, the other surface 30b of the chip configuration wafer 30 has the altered layer 15 remaining thereon, and minute irregularities are formed. Therefore, when forming an optical semiconductor element, the other surface 30b of the chip configuration wafer 30 may not be polished, and the unevenness of the altered layer 15 may be utilized.

また、上記第2、第3実施形態では、上記第1実施形態の変形例で説明したように、GaNウェハ1に不純物がドープされていてもよい。 In addition, in the second and third embodiments, the GaN wafer 1 may be doped with impurities, as described in the modified example of the first embodiment.

さらに、上記各実施形態において、図1Bのエピタキシャル膜3を形成する工程では、GaNウェハ1の他面1b側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、特に上記第3実施形態のように変質層15をGaNウェハ1内に形成する場合においても、リサイクルウェハ40として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。 Furthermore, in each of the above embodiments, in the step of forming the epitaxial film 3 in FIG. 1B, an epitaxial film may also be formed on the other surface 1b of the GaN wafer 1. This makes it easier to leave a predetermined thickness or more as a recycled wafer 40, particularly when an altered layer 15 is formed in the GaN wafer 1 as in the third embodiment, and increases the number of times the wafer can be reused.

1a 一面
1b 他面
1 GaNウェハ
3 エピタキシャル膜
10 加工ウェハ
10a 一面
10b 他面
11 一面側素子構成部分
15 変質層
30 チップ構成ウェハ
40 リサイクルウェハ
S1 半導体チップ
1a one side 1b other side 1 GaN wafer 3 epitaxial film 10 processed wafer 10a one side 10b other side 11 one side element component 15 affected layer 30 chip component wafer 40 recycled wafer S1 semiconductor chip

Claims (5)

半導体素子が形成された半導体チップの製造方法であって、
窒化ガリウムで構成され、一面(1a)および前記一面と反対側の他面(1b)を有する窒化ガリウムウェハ(1)を用意することと、
前記窒化ガリウムウェハの前記一面上に、窒化ガリウムを含むエピタキシャル膜(3)を形成することにより、前記エピタキシャル膜側の面を一面(10a)とすると共に前記窒化ガリウムウェハ側の面を他面(10b)とし、前記一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分(11)を形成することと、
前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層(15)を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ(30)と、前記加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、
前記チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、
前記変質層を形成することの前に、前記窒化ガリウムウェハよりも前記レーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、
前記変質層を形成することは、前記吸収増加部に前記変質層を形成し、
前記吸収増加部を構成することは、前記エピタキシャル膜を形成する際、前記窒化ガリウムウェハよりも不純物濃度の高い部分を有する前記エピタキシャル膜を形成することで前記吸収増加部を構成し、
前記変質層を形成することは、前記エピタキシャル膜の吸収増加部を構成する部分に前記変質層を形成する半導体チップの製造方法。
A method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of:
Preparing a gallium nitride wafer (1) made of gallium nitride and having one surface (1a) and another surface (1b) opposite to the one surface;
forming an epitaxial film (3) containing gallium nitride on the one surface of the gallium nitride wafer, the surface on the epitaxial film side being one surface (10a) and the surface on the gallium nitride wafer side being the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation areas (RA) on the one surface side;
forming one-surface-side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions;
By irradiating the inside of the processed wafer with laser light (L1) from the other surface side of the processed wafer, an affected layer (15) is formed inside the processed wafer along a surface direction of the processed wafer;
Dividing the processed wafer at the deteriorated layer as a boundary, thereby dividing the processed wafer into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer;
and extracting a semiconductor chip (S1) from the chip configuration wafer;
Before forming the affected layer, an absorption increase portion (3, 16, 17) having a higher absorptance of the laser light than the gallium nitride wafer is formed;
The forming of the altered layer includes forming the altered layer in the absorption increasing portion ,
The formation of the absorption increase portion includes forming the epitaxial film having a portion with a higher impurity concentration than the gallium nitride wafer when forming the epitaxial film, thereby forming the absorption increase portion;
The forming of the altered layer is a method of manufacturing a semiconductor chip, the method comprising forming the altered layer in a portion that constitutes an absorption increase portion of the epitaxial film .
前記エピタキシャル膜には、シリコン、酸素、および炭素の少なくとも1つの不純物をドープする請求項に記載の半導体チップの製造方法。 2. The method for manufacturing a semiconductor chip according to claim 1 , wherein the epitaxial film is doped with at least one impurity selected from the group consisting of silicon, oxygen, and carbon. 半導体素子が形成された半導体チップの製造方法であって、
窒化ガリウムで構成され、一面(1a)および前記一面と反対側の他面(1b)を有する窒化ガリウムウェハ(1)を用意することと、
前記窒化ガリウムウェハの前記一面上に、窒化ガリウムを含むエピタキシャル膜(3)を形成することにより、前記エピタキシャル膜側の面を一面(10a)とすると共に前記窒化ガリウムウェハ側の面を他面(10b)とし、前記一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分(11)を形成することと、
前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層(15)を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ(30)と、前記加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、
前記チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、
前記変質層を形成することの前に、前記窒化ガリウムウェハよりも前記レーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、
前記変質層を形成することは、前記吸収増加部に前記変質層を形成し、
前記吸収増加部を構成することは、前記エピタキシャル膜を形成することの前に、前記窒化ガリウムウェハ上に、前記窒化ガリウムウェハおよび前記エピタキシャル膜よりも不純物濃度の高い高濃度層(16)を配置することで前記吸収増加部を構成し、
前記変質層を形成することは、前記高濃度層に前記変質層を形成する半導体チップの製造方法。
A method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of:
Preparing a gallium nitride wafer (1) made of gallium nitride and having one surface (1a) and another surface (1b) opposite to the one surface;
forming an epitaxial film (3) containing gallium nitride on the one surface of the gallium nitride wafer, the surface on the epitaxial film side being one surface (10a) and the surface on the gallium nitride wafer side being the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation areas (RA) on the one surface side;
forming one-surface-side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions;
By irradiating the inside of the processed wafer with laser light (L1) from the other surface side of the processed wafer, an affected layer (15) is formed inside the processed wafer along a surface direction of the processed wafer;
Dividing the processed wafer at the deteriorated layer as a boundary, thereby dividing the processed wafer into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer;
and extracting a semiconductor chip (S1) from the chip configuration wafer;
Before forming the affected layer, an absorption increase portion (3, 16, 17) having a higher absorptance of the laser light than the gallium nitride wafer is formed;
The forming of the altered layer includes forming the altered layer in the absorption increasing portion ,
The step of forming the absorption increase portion includes forming the absorption increase portion by disposing a high concentration layer (16) having a higher impurity concentration than the gallium nitride wafer and the epitaxial film on the gallium nitride wafer before forming the epitaxial film;
The forming of the altered layer is a method for manufacturing a semiconductor chip, the method comprising the steps of: forming the altered layer in the high concentration layer ;
前記エピタキシャル膜を形成することでは、ハイドライド気層成長法で前記エピタキシャル膜を形成する請求項1ないしのいずれか1つに記載の半導体チップの製造方法。 4. The method for manufacturing a semiconductor chip according to claim 1, wherein the step of forming the epitaxial film comprises forming the epitaxial film by a hydride vapor phase epitaxy method. 前記窒化ガリウムウェハを用意することでは、前記リサイクルウェハを前記窒化ガリウムウェハとして用意する請求項1ないしのいずれか1つに記載の半導体チップの製造方法。 5. The method for manufacturing a semiconductor chip according to claim 1, wherein in preparing the gallium nitride wafer, the recycled wafer is prepared as the gallium nitride wafer.
JP2021086415A 2021-05-21 2021-05-21 Semiconductor chip manufacturing method Active JP7665142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021086415A JP7665142B2 (en) 2021-05-21 2021-05-21 Semiconductor chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021086415A JP7665142B2 (en) 2021-05-21 2021-05-21 Semiconductor chip manufacturing method

Publications (2)

Publication Number Publication Date
JP2022179136A JP2022179136A (en) 2022-12-02
JP7665142B2 true JP7665142B2 (en) 2025-04-21

Family

ID=84239088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021086415A Active JP7665142B2 (en) 2021-05-21 2021-05-21 Semiconductor chip manufacturing method

Country Status (1)

Country Link
JP (1) JP7665142B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102522A (en) 2018-12-21 2020-07-02 浜松ホトニクス株式会社 Laser machining device
JP2020186157A (en) 2019-05-17 2020-11-19 パナソニックIpマネジメント株式会社 Method for manufacturing group III nitride semiconductor
JP2021006501A (en) 2015-01-16 2021-01-21 住友電気工業株式会社 Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate
JP2021170596A (en) 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 Manufacturing method of gallium nitride semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021006501A (en) 2015-01-16 2021-01-21 住友電気工業株式会社 Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate
JP2020102522A (en) 2018-12-21 2020-07-02 浜松ホトニクス株式会社 Laser machining device
JP2020186157A (en) 2019-05-17 2020-11-19 パナソニックIpマネジメント株式会社 Method for manufacturing group III nitride semiconductor
JP2021170596A (en) 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 Manufacturing method of gallium nitride semiconductor device

Also Published As

Publication number Publication date
JP2022179136A (en) 2022-12-02

Similar Documents

Publication Publication Date Title
JP7477835B2 (en) Semiconductor chip manufacturing method
JP7531151B2 (en) Method for manufacturing a gallium nitride semiconductor device
JP7553915B2 (en) Method for manufacturing a gallium nitride semiconductor device
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
CN102203966A (en) Method for manufacturing semiconductor light-emitting element
KR20060131774A (en) Processing methods of the semiconductor wafer backsides having light emitting elements on semiconductor wafer backsides and light emitting elements formed by the methods
JP2009032970A (en) Method of manufacturing nitride semiconductor device
JP7585714B2 (en) Method for manufacturing chip configuration wafer
JP7821426B2 (en) Gallium nitride substrate manufacturing method
US11600527B2 (en) Lift-off method for transferring optical device layer
JP7665142B2 (en) Semiconductor chip manufacturing method
US12476156B2 (en) Semiconductor chip and method for manufacturing the same
JP7688350B2 (en) Semiconductor chip manufacturing method
US12288720B2 (en) Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
JP7639390B2 (en) Semiconductor chip manufacturing method
US7026261B2 (en) Method for fabricating semiconductor device
JP7613149B2 (en) Semiconductor chip manufacturing method
JP2025134390A (en) Semiconductor device manufacturing method
JP2024164575A (en) Semiconductor device and its manufacturing method
JP4157857B2 (en) Manufacturing method of semiconductor device
JP2024054760A (en) Processed wafer dividing device and processed wafer dividing method
CN117373912A (en) Preparation method of heterogeneous substrate, heterogeneous substrate, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250401

R150 Certificate of patent or registration of utility model

Ref document number: 7665142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150