JP7665142B2 - Semiconductor chip manufacturing method - Google Patents
Semiconductor chip manufacturing method Download PDFInfo
- Publication number
- JP7665142B2 JP7665142B2 JP2021086415A JP2021086415A JP7665142B2 JP 7665142 B2 JP7665142 B2 JP 7665142B2 JP 2021086415 A JP2021086415 A JP 2021086415A JP 2021086415 A JP2021086415 A JP 2021086415A JP 7665142 B2 JP7665142 B2 JP 7665142B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- forming
- epitaxial film
- gallium nitride
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
本発明は、半導体素子が形成された半導体チップの製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor chip on which a semiconductor element is formed.
従来より、窒化ガリウム(以下では、単にGaNともいう)を含んで構成される基板に半導体素子が形成された半導体チップの製造方法が提案されている(例えば、特許文献1参照)。具体的には、この製造方法では、まず、サファイア等の基板上にGaNで構成されるエピタキシャル膜を積層し、エピタキシャル膜に半導体素子を形成する。そして、この製造方法では、その後に基板とエピタキシャル膜との界面にレーザ光を照射して基板とエピタキシャル膜とを剥離することで半導体チップを製造する。 A method for manufacturing a semiconductor chip in which a semiconductor element is formed on a substrate containing gallium nitride (hereinafter also simply referred to as GaN) has been proposed (see, for example, Patent Document 1). Specifically, in this manufacturing method, first, an epitaxial film made of GaN is laminated on a substrate such as sapphire, and a semiconductor element is formed on the epitaxial film. Then, in this manufacturing method, a laser beam is irradiated to the interface between the substrate and the epitaxial film to peel off the substrate and the epitaxial film, thereby manufacturing a semiconductor chip.
しかしながら、上記半導体チップの製造方法では、基板としてサファイア基板を用いており、基板とエピタキシャル膜との組成が異なるため、エピタキシャル膜に欠陥が発生し易くなる。このため、上記半導体チップの製造方法によって製造された半導体チップは、特性が低下する可能性がある。 However, in the above-mentioned semiconductor chip manufacturing method, a sapphire substrate is used as the substrate, and since the composition of the substrate and the epitaxial film are different, defects are likely to occur in the epitaxial film. As a result, the characteristics of the semiconductor chip manufactured by the above-mentioned semiconductor chip manufacturing method may be degraded.
本発明は上記点に鑑み、特性が低下することを抑制できる半導体チップの製造方法を提供することを目的とする。 In view of the above, the present invention aims to provide a method for manufacturing semiconductor chips that can prevent the deterioration of characteristics.
上記目的を達成するための請求項1および3では、半導体素子が形成された半導体チップの製造方法であって、GaNで構成され、一面(1a)および一面と反対側の他面(1b)を有するGaNウェハ(1)を用意することと、GaNウェハの一面上に、GaNを含むエピタキシャル膜(3)を形成することにより、エピタキシャル膜側の面を一面(10a)とすると共にGaNウェハ側の面を他面(10b)とし、一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分(11)を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層(15)を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ(30)と、加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、変質層を形成することの前に、GaNウェハよりもレーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、変質層を形成することは、吸収増加部に変質層を形成する。
そして、請求項1では、吸収増加部を構成することは、エピタキシャル膜を形成する際、GaNウェハよりも不純物濃度の高い部分を有するエピタキシャル膜を形成することで吸収増加部を構成し、変質層を形成することは、エピタキシャル膜の吸収増加部を構成する部分に変質層を形成する。
請求項3では、吸収増加部を構成することは、エピタキシャル膜を形成することの前に、GaNウェハ上に、GaNウェハおよびエピタキシャル膜よりも不純物濃度の高い高濃度層(16)を配置することで吸収増加部を構成し、変質層を形成することは、高濃度層に変質層を形成する。
In order to achieve the above object, claims 1 and 3 provide a method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of: preparing a GaN wafer (1) made of GaN and having one surface (1a) and another surface (1b) opposite to the one surface; forming an epitaxial film (3) containing GaN on one surface of the GaN wafer, so that the surface facing the epitaxial film is the one surface (10a) and the surface facing the GaN wafer is the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation regions (RA) on one surface side; forming one surface side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions; By irradiating the inside of the processed wafer with laser light (L1) from the GaN wafer, an altered layer (15) is formed inside the processed wafer along the surface direction of the processed wafer, the processed wafer is divided at the altered layer as a boundary, and the processed wafer is divided into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer, and a semiconductor chip (S1) is taken out from the chip configuration wafer. Before forming the altered layer, an absorption increased portion (3, 16, 17) having a higher absorption rate of the laser light than a GaN wafer is formed, and forming the altered layer forms an altered layer in the absorption increased portion.
In
In
これによれば、GaNウェハ上にGaNを含むエピタキシャル膜を形成しているため、エピタキシャル膜内に欠陥が発生することを抑制できる。したがって、半導体チップを製造した際、半導体チップの特性が低下することを抑制できる。 By forming an epitaxial film containing GaN on a GaN wafer, it is possible to prevent defects from occurring in the epitaxial film. Therefore, when manufacturing a semiconductor chip, it is possible to prevent the characteristics of the semiconductor chip from deteriorating.
また、請求項1では、変質層を形成することの前に、GaNウェハよりもレーザ光の吸収率が高くなる吸収増加部を構成し、吸収増加部に変質層を形成している。このため、変質層を好適に形成でき、半導体チップの厚さがばらついたり、チップ構成ウェハとリサイクルウェハとを分割し難くなるという不具合が発生することを抑制できる。
In addition, in
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference symbols in parentheses attached to each component indicate an example of the correspondence between the component and the specific components described in the embodiments described below.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 The following describes embodiments of the present invention with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are denoted by the same reference numerals.
(第1実施形態)
第1実施形態について、図面を参照しつつ説明する。以下では、GaNを用いて構成される半導体チップS1の製造方法について説明する。
First Embodiment
A first embodiment will be described with reference to the drawings. Hereinafter, a method for manufacturing a semiconductor chip S1 made of GaN will be described.
まず、図1Aに示されるように、一面1aおよび他面1bを有し、バルクウェハ状とされているGaNウェハ1を用意する。本実施形態のGaNウェハ1は、不純物がドープされていないアンドープウェハとされている。また、GaNウェハ1の厚みについては任意であるが、例えば、300~500程度のものが用いられる。なお、本実施形態のGaNウェハ1は、一面1aがガリウム面とされ、他面1bが窒素面とされている。また、このGaNウェハ1は、下記半導体チップS1の製造工程を行った後では、後述する図1Kのリサイクルウェハ40を再利用することで用意される。
First, as shown in FIG. 1A, a
次に、図1Bに示されるように、GaNウェハ1の一面1a上に、30~100μm程度のGaNで構成されるエピタキシャル膜3を形成することにより、複数のチップ形成領域RAを有する加工ウェハ10を用意する。つまり、本実施形態では、形成するエピタキシャル膜3と同じ組成のGaNウェハ1上にエピタキシャル膜3を形成する。本実施形態では、エピタキシャル膜3は、ハイドライド気層成長(すなわち、HVPE)法で形成される。また、エピタキシャル膜3は、シリコン、酸素、および炭素等の少なくとも1つの不純物がドープされ、例えば、不純物濃度が1×1017cm-3以上とされる。つまり、エピタキシャル膜3は、GaNウェハ1よりも不純物濃度が高くされる。なお、エピタキシャル膜3の不純物濃度の上限は、後述する半導体素子の特性に応じて規定される。また、本実施形態では、GaNウェハ1よりも不純物濃度が高くされたエピタキシャル膜が吸収増加部に相当する。
Next, as shown in FIG. 1B, an
以下では、加工ウェハ10のうちのエピタキシャル膜3側の面を加工ウェハ10の一面10aとし、加工ウェハ10のうちのGaNウェハ1側の面を加工ウェハ10の他面10bとする。そして、各チップ形成領域RAは、加工ウェハ10の一面10a側に構成される。
In the following, the surface of the processed
次に、図1Cに示されるように、一般的な半導体製造プロセスのうちの一面10a側に対するプロセスである表面側プロセスを行って一面側素子構成部分11を形成する。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、各チップ形成領域RAに、拡散層12やゲート電極13、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分11を形成する。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型MOSトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ10の一面10a側に、レジスト等で構成される表面保護膜を形成する。
Next, as shown in FIG. 1C, a surface side process, which is a process for the one
続いて、図1Dに示されるように、加工ウェハ10の一面10a側に保持部材20を配置する。保持部材20は、例えば、支持台21と粘着剤22とを有するダイシングテープ等が用いられる。支持台21は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤22は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤22は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤22は、後述する図1Gの他面側素子構成部分60を形成する際にも粘着力を維持する材料で構成される。
Next, as shown in FIG. 1D, a holding
次に、図1Eに示されるように、加工ウェハ10の他面10bからレーザ光L1を照射し、加工ウェハ10の一面10aから所定深さDとなる位置に、加工ウェハ10の面方向に沿った変質層15を形成する。
Next, as shown in FIG. 1E, laser light L1 is irradiated from the
具体的には、図示しない、レーザ光L1を発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラー、レーザ光を集光するための集光レンズ、および変位可能なステージ等を有するレーザ装置を用意する。そして、変質層15を形成する際には、レーザ光L1の集光点が加工ウェハ10の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ10には、面方向に沿った変質層15が形成される。より詳しくは、レーザ光L1を照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された変質層15が形成される。
Specifically, a laser device (not shown) is prepared, which includes a laser light source that oscillates laser light L1, a dichroic mirror arranged to change the direction of the optical axis of the laser light, i.e., the optical path, a focusing lens for focusing the laser light, and a displaceable stage. When forming the altered
ここで、変質層15を形成する際の所定深さDは、半導体チップS1のハンドリングのし易さや耐圧等に応じて設定されるが、本実施形態では、エピタキシャル膜3の内部とされる。すなわち、本実施形態では、エピタキシャル膜3の不純物濃度がGaNウェハ1の不純物濃度より高くなっている。このため、エピタキシャル膜3は、GaNウェハ1よりも色が濃くなっており(すなわち、透明率が低くなっており)、レーザ光L1の吸収率が高くなっている。このため、本実施形態では、エピタキシャル膜3の内部に変質層15を形成する。これにより、レーザ光L1が吸収され易い位置に変質層15が形成され、好適に変質層15が形成される。
The predetermined depth D for forming the altered
なお、特に限定されるものではないが、本実施形態では、変質層15を形成する際のレーザ光L1は、固体レーザ光であって、波長が532nmのグリーンレーザが用いられる。そして、レーザ光L1は、加工点出力が0.1~0.3μJ、パルス幅が500ps、加工速度が50~500mm/sとされて照射される。但し、これらの条件は1例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切に変質層15が形成されることを確認している。また、本発明者らは、レーザ光L1の加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切に変質層15が形成されることを確認している。さらに、ここではレーザ光L1としてグリーンレーザを例に挙げたが、レーザ光L1は、波長が355nmである紫外線レーザ、波長が1064nmであるYAG(イットリウム、アルミニウム、ガーネット)レーザ、波長が10.6μmである炭酸ガスレーザ等が用いられてもよい。
In this embodiment, the laser light L1 used to form the denatured
以下では、加工ウェハ10のうちの変質層15より一面10a側の部分をチップ構成ウェハ30とし、加工ウェハ10のうちの変質層15より他面10b側の部分をリサイクルウェハ40として説明する。
In the following, the portion of the processed
続いて、図1Fに示されるように、加工ウェハ10の他面10b側に補助部材50を配置する。補助部材50は、例えば、基材51と、粘着力を変化させることのできる粘着剤52とで構成される。この場合、補助部材50における基材51は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材50における粘着剤52は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台21および補助部材50を把持して加工ウェハ10の厚さ方向に引張力等を印加し、変質層15を境界(すなわち分岐の起点)としてチップ構成ウェハ30とリサイクルウェハ40とに分割する。
Next, as shown in FIG. 1F, an
なお、以下では、チップ構成ウェハ30のうちの一面側素子構成部分11が形成されている側の面を一面30aとし、チップ構成ウェハ30のうちの分割された面側を他面30bとし、リサイクルウェハ40のうちの分割された面側を一面40aとして説明する。また、図1F以降の各図では、チップ構成ウェハ30の他面30bおよびリサイクルウェハ40の一面40aに残存する変質層15等を適宜省略して示している。
In the following description, the side of the
その後、図1Gに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ30の他面30bに、裏面電極を構成する金属膜61等の半導体素子における他面側素子構成部分60を形成する裏面側プロセスを行う。
Then, as shown in FIG. 1G, the remaining semiconductor manufacturing process involves a backside process for forming the
なお、この他面側素子構成部分60を形成する工程の前に、必要に応じて、CMP(chemical mechanical polishingの略)法等でチップ構成ウェハ30の他面30bを平坦化する工程を行うようにしてもよい。図1Gは、チップ構成ウェハ30の他面30bを平坦化した場合の図を示している。また、他面側素子構成部分60を形成する工程を行った後、必要に応じて、金属膜61とチップ構成ウェハ30の他面30bとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。
Note that, prior to the step of forming the other surface
続いて、図1Hに示されるように、チップ構成ウェハ30のうちの他面30b側、つまり金属膜61側に保持部材70を配置する。保持部材70は、例えば、基材71と粘着剤72とを有するダイシングテープ等が用いられる。なお、粘着剤72は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。
Next, as shown in FIG. 1H, a holding
その後、図1Iに示されるように、チップ構成ウェハ30のうちの一面30a側に貼り付けてある支持台21を剥離する。ここでは、支持台21をチップ構成ウェハ30に貼り付けている粘着剤22の接着力を低下させる処理、例えば、粘着剤22をUV樹脂接着材で構成している場合にはUV照射を行う。
Then, as shown in FIG. 1I, the
続いて、図1Jに示されるように、ダイシングソー、またはレーザダイシングなどにより、チップ構成ウェハ30をチップ単位に個片化することで、各半導体チップS1を構成する。この際、チップ構成ウェハ30をチップ単位に分割しつつも、保持部材70については切断されること無く繋がったままの状態となるように、ダイシング深さを調整することが好ましい。
Next, as shown in FIG. 1J, the
半導体チップS1に関するこの後の工程については図示しないが、例えば、次の工程が行われる。すなわち、保持部材70をエキスパンドし、ダイシングカットした部分にて各半導体チップS1の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤72の粘着力を弱まらせ、半導体チップS1をピックアップする。これにより、半導体チップS1が製造される。
Subsequent steps for the semiconductor chip S1 are not shown, but for example, the following steps are performed. That is, the holding
また、図1Kに示されるように、図1Fで構成されたリサイクルウェハ40には、一面40aに対して研磨装置80等を用いたCMP法を行うことにより、当該一面40aを平坦化する。そして、平坦化したリサイクルウェハ40をGaNウェハ1とし、再び上記図1A以降の工程を行う。これにより、GaNウェハ1は、半導体チップS1を構成するのに複数回利用されることができる。
As shown in FIG. 1K, one
以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成している。このため、下地基板としてのGaNウェハ1とエピタキシャル膜3との組成が同じとなるため、下地基板としてサファイア基板等を使用する場合と比較して、エピタキシャル膜3内に欠陥が発生することを抑制できる。したがって、半導体チップS1を製造した際、半導体チップS1の特性が低下することを抑制できる。
According to the present embodiment described above, an
また、本実施形態では、エピタキシャル膜3の不純物濃度をGaNウェハ1の不純物濃度より高くすることにより、エピタキシャル膜3がGaNウェハ1よりレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、エピタキシャル膜3の内部に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。
In addition, in this embodiment, the impurity concentration of the
(1)本実施形態では、エピタキシャル膜3を形成する際、シリコン、酸素、および炭素の少なくとも1つの不純物をドープしてエピタキシャル膜3を形成している。このため、エピタキシャル膜3を容易にn型とでき、n型の半導体素子を形成し易くできる。
(1) In this embodiment, when forming the
(2)本実施形態では、ハイドライド気層成長法によってエピタキシャル膜3を形成している。このため、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法等でエピタキシャル膜3を形成する場合と比較して、エピタキシャル膜3を形成する際の成膜時間を短くでき、生産性の向上を図ることができる。
(2) In this embodiment, the
(3)本実施形態では、リサイクルウェハ40を再びGaNウェハ1として利用する。このため、半導体チップS1を製造する度にGaNウェハ1を新たに用意する必要がなく、GaNウェハ1を有効利用できる。したがって、半導体チップS1の生産性の向上を図ることができる。
(3) In this embodiment, the
(第1実施形態の変形例)
上記第1実施形態では、GaNウェハ1がアンドープとされていていものについて説明したが、GaNウェハ1にシリコン等の不純物がドープされていてもよい。但し、GaNウェハ1に不純物をドープする場合には、GaNウェハ1の不純物濃度がエピタキシャル膜3の不純物濃度よりも低く、かつ、エピタキシャル膜3の不純物濃度がGaNウェハ1の不純物濃度よりも4倍以上高くなるようにすることが好ましい。
(Modification of the first embodiment)
In the above first embodiment, the
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、エピタキシャル膜3を形成する前に、高濃度層を形成するものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
Second Embodiment
A second embodiment will be described. In contrast to the first embodiment, this embodiment forms a high concentration layer before forming the
本実施形態では、図1Aの工程後、図1Bの工程を行う前に、図2Aに示されるように、GaNウェハ1の一面1a上に、GaNウェハ1およびエピタキシャル膜3よりも十分に厚さが薄くされ、GaNウェハ1およびエピタキシャル膜3よりも高不純物濃度とされた高濃度層16を形成する。
In this embodiment, after the process of FIG. 1A and before the process of FIG. 1B, a high-
なお、本実施形態の高濃度層16は、例えば、100nm程度の厚さとされ、シリコン、酸素、または炭素等がドープされたGaN、AlGaN等のIII-V族半導体等で構成される。そして、本実施形態では、高濃度層16がGaNウェハ1およびエピタキシャル膜3よりも色が濃くなり、吸収増加部に相当する。
In this embodiment, the
次に、図2Bに示されるように、図1Bの工程を行い、高濃度層16上に、エピタキシャル膜3を形成する。
Next, as shown in FIG. 2B, the process of FIG. 1B is performed to form an
その後、上記図1C以降の工程を行い、変質層15を形成する図1Eの工程では、図2Cに示されるように、高濃度層16にレーザ光L1を照射して変質層15を形成する。つまり、加工ウェハ10のうちのレーザ光L1が吸収され易い位置に変質層15を形成する。このため、好適に変質層15が形成される。
Then, the steps from FIG. 1C onwards are carried out, and in the step of FIG. 1E in which the altered
以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成して半導体チップS1を製造しているため、上記第1実施形態と同様に、半導体チップS1の特性が低下することを抑制できる。
According to the present embodiment described above, the semiconductor chip S1 is manufactured by forming an
(1)本実施形態では、GaNウェハ1およびエピタキシャル膜3よりも不純物濃度の高い高濃度層16を形成し、高濃度層16がGaNウェハ1およびエピタキシャル膜3よりもレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、高濃度層16に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。
(1) In this embodiment, a high-
(2)本実施形態では、高濃度層16に変質層15を形成するため、加工ウェハ10からチップ構成ウェハ30を分割する際、チップ構成ウェハ30は、成膜したエピタキシャル膜3の全体を含んで構成される。このため、半導体チップS1の厚さ等を管理し易くなり、生産性の向上を図ることができる。
(2) In this embodiment, since an altered
(第2実施形態の変形例)
上記第2実施形態において、高濃度層16は、GaNウェハ1の一面1aの所定箇所が露出するように適宜パターニングされていてもよい。これによれば、高濃度層16がGaNウェハ1の一面1aの全面に形成されている場合と比較して、エピタキシャル膜3がGaNウェハ1の一面1a上からも成長するため、エピタキシャル膜3の結晶性が低下することを抑制できる。また、高濃度層16を適宜パターニングする場合には、パターニングした部分にて所定のアライメントマークが構成されるようにしてもよい。
(Modification of the second embodiment)
In the second embodiment, the
(第3実施形態)
第3実施形態について説明する。本実施形態は、第1実施形態に対し、エピタキシャル膜3を形成する前に、GaNウェハ1にダメージ層を形成するものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
Third Embodiment
A third embodiment will be described. In contrast to the first embodiment, this embodiment forms a damaged layer in the
本実施形態では、図1Aの工程後、図1Bの工程を行う前に、図3Aに示されるように、GaNウェハ1の一面1aからレーザ光L2を照射し、GaNウェハ1の面方向に沿って結晶性が崩れたダメージ層17を形成する。なお、この工程では、図1Eの工程と同様のレーザ装置が用いられる。但し、この工程におけるレーザ光L2の照射は、結晶性を乱してダメージ層17を形成するものであり、上記図1Eの工程のように、窒素とガリウムとを分解して変質層15を形成するものではない。このため、この工程におけるレーザ光L2の照射は、例えば、変質層15を形成する工程よりもエネルギー密度等が低くなるようにして行われる。
In this embodiment, after the step of FIG. 1A and before the step of FIG. 1B, as shown in FIG. 3A, one
また、この工程では、GaNウェハ1のうちの一面1a側の部分にダメージ層17を形成する。この場合、GaNウェハ1の一面1a側からレーザ光L2を照射することにより、GaNウェハ1の他面1b側からレーザ光L2を照射する場合と比較して、ダメージ層17を形成する部分までのGaNウェハ1の内部を透過するレーザ光L2の距離を短くできる。このため、ダメージ層17を形成する際のレーザ光L2の集光点がずれ難くなり、ダメージ層17を形成する位置が所望の位置からずれることを抑制できる。なお、本実施形態では、ダメージ層17がGaNウェハ1およびエピタキシャル膜3よりも色が濃くなり、吸収増加部に相当する。
In this process, the
その後、上記図1B以降の工程を行い、変質層15を形成する図1Eの工程では、図3Bに示されるように、ダメージ層17にレーザ光L2を照射して変質層15を形成する。つまり、レーザ光L1が吸収され易い位置に変質層を形成する。このため、好適に変質層15が形成される。
After that, the steps from FIG. 1B onwards are carried out, and in the step of FIG. 1E in which the altered
以上説明した本実施形態によれば、GaNウェハ1上にGaNを含むエピタキシャル膜3を形成して半導体チップS1を製造しているため、上記第1実施形態と同様の効果を得ることができる。
According to the present embodiment described above, the semiconductor chip S1 is manufactured by forming an
(1)本実施形態では、GaNウェハ1にダメージ層17を形成し、ダメージ層17がGaNウェハ1およびエピタキシャル膜3よりもレーザ光L1を吸収し易い吸収増加部として機能するようにしている。そして、変質層15を形成する際には、ダメージ層17に変質層15が形成されるようにレーザ光L1を照射している。このため、変質層15を好適に形成でき、半導体チップS1の厚さがばらついたり、チップ構成ウェハ30とリサイクルウェハ40とを分割し難くなるという不具合が発生することを抑制できる。
(1) In this embodiment, a
(2)本実施形態では、GaNウェハ1の一面1a側からレーザ光L2を照射し、GaNウェハ1の一面1a側にダメージ層17を形成している。このため、GaNウェハ1の他面1b側からレーザ光L2を照射する場合と比較して、ダメージ層17を形成する部分までのGaNウェハ1の内部を透過するレーザ光L2の距離を短くできる。したがって、ダメージ層17を形成する際のレーザ光L2の集光点がずれ難くなり、ダメージ層17を形成する位置が所望の位置からずれることを抑制できる。また、GaNウェハ1の一面1a側にダメージ層17を形成しているため、リサイクルウェハ40の厚さが薄くなることを抑制でき、リサイクルウェハ40の利用回数が少なくなることを抑制できる。
(2) In this embodiment, the laser light L2 is irradiated from the one
(他の実施形態)
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Other Embodiments
Although the present disclosure has been described based on the embodiment, it is understood that the present disclosure is not limited to the embodiment or structure. The present disclosure also encompasses various modifications and modifications within the equivalent range. In addition, various combinations and forms, as well as other combinations and forms including only one element, more than one element, or less than one element, are also within the scope and concept of the present disclosure.
例えば、上記各実施形態において、エピタキシャル膜3は、n+型のエピタキシャル層と、n-型のエピタキシャル層とがGaNウェハ1側から順に積層されて構成されていてもよい。この場合、例えば、変質層15をn+型のエピタキシャル層に形成する場合には、n+型のエピタキシャル層の不純物濃度がGaNウェハ1の不純物濃度より高くされていればよい。
For example, in each of the above embodiments, the
さらに、上記各実施形態において、図1Gの工程では、チップ構成ウェハ30の他面30bを研磨せずに金属膜61を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップS1の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ10をチップ構成ウェハ30とリサイクルウェハ40とに分割した直後においては、チップ構成ウェハ30の他面30bは、変質層15が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ30の他面30bを研磨せず、変質層15の凹凸を利用するようにしてもよい。
Furthermore, in each of the above embodiments, in the step of FIG. 1G, the
また、上記第2、第3実施形態では、上記第1実施形態の変形例で説明したように、GaNウェハ1に不純物がドープされていてもよい。
In addition, in the second and third embodiments, the
さらに、上記各実施形態において、図1Bのエピタキシャル膜3を形成する工程では、GaNウェハ1の他面1b側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、特に上記第3実施形態のように変質層15をGaNウェハ1内に形成する場合においても、リサイクルウェハ40として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。
Furthermore, in each of the above embodiments, in the step of forming the
1a 一面
1b 他面
1 GaNウェハ
3 エピタキシャル膜
10 加工ウェハ
10a 一面
10b 他面
11 一面側素子構成部分
15 変質層
30 チップ構成ウェハ
40 リサイクルウェハ
S1 半導体チップ
1a one
Claims (5)
窒化ガリウムで構成され、一面(1a)および前記一面と反対側の他面(1b)を有する窒化ガリウムウェハ(1)を用意することと、
前記窒化ガリウムウェハの前記一面上に、窒化ガリウムを含むエピタキシャル膜(3)を形成することにより、前記エピタキシャル膜側の面を一面(10a)とすると共に前記窒化ガリウムウェハ側の面を他面(10b)とし、前記一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分(11)を形成することと、
前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層(15)を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ(30)と、前記加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、
前記チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、
前記変質層を形成することの前に、前記窒化ガリウムウェハよりも前記レーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、
前記変質層を形成することは、前記吸収増加部に前記変質層を形成し、
前記吸収増加部を構成することは、前記エピタキシャル膜を形成する際、前記窒化ガリウムウェハよりも不純物濃度の高い部分を有する前記エピタキシャル膜を形成することで前記吸収増加部を構成し、
前記変質層を形成することは、前記エピタキシャル膜の吸収増加部を構成する部分に前記変質層を形成する半導体チップの製造方法。 A method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of:
Preparing a gallium nitride wafer (1) made of gallium nitride and having one surface (1a) and another surface (1b) opposite to the one surface;
forming an epitaxial film (3) containing gallium nitride on the one surface of the gallium nitride wafer, the surface on the epitaxial film side being one surface (10a) and the surface on the gallium nitride wafer side being the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation areas (RA) on the one surface side;
forming one-surface-side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions;
By irradiating the inside of the processed wafer with laser light (L1) from the other surface side of the processed wafer, an affected layer (15) is formed inside the processed wafer along a surface direction of the processed wafer;
Dividing the processed wafer at the deteriorated layer as a boundary, thereby dividing the processed wafer into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer;
and extracting a semiconductor chip (S1) from the chip configuration wafer;
Before forming the affected layer, an absorption increase portion (3, 16, 17) having a higher absorptance of the laser light than the gallium nitride wafer is formed;
The forming of the altered layer includes forming the altered layer in the absorption increasing portion ,
The formation of the absorption increase portion includes forming the epitaxial film having a portion with a higher impurity concentration than the gallium nitride wafer when forming the epitaxial film, thereby forming the absorption increase portion;
The forming of the altered layer is a method of manufacturing a semiconductor chip, the method comprising forming the altered layer in a portion that constitutes an absorption increase portion of the epitaxial film .
窒化ガリウムで構成され、一面(1a)および前記一面と反対側の他面(1b)を有する窒化ガリウムウェハ(1)を用意することと、
前記窒化ガリウムウェハの前記一面上に、窒化ガリウムを含むエピタキシャル膜(3)を形成することにより、前記エピタキシャル膜側の面を一面(10a)とすると共に前記窒化ガリウムウェハ側の面を他面(10b)とし、前記一面側に複数のチップ形成領域(RA)を有する加工ウェハ(10)を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分(11)を形成することと、
前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光(L1)を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層(15)を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ(30)と、前記加工ウェハの他面側のリサイクルウェハ(40)とに分割することと、
前記チップ構成ウェハから半導体チップ(S1)を取り出すことと、を行い、
前記変質層を形成することの前に、前記窒化ガリウムウェハよりも前記レーザ光の吸収率が高くなる吸収増加部(3、16、17)を構成することを行い、
前記変質層を形成することは、前記吸収増加部に前記変質層を形成し、
前記吸収増加部を構成することは、前記エピタキシャル膜を形成することの前に、前記窒化ガリウムウェハ上に、前記窒化ガリウムウェハおよび前記エピタキシャル膜よりも不純物濃度の高い高濃度層(16)を配置することで前記吸収増加部を構成し、
前記変質層を形成することは、前記高濃度層に前記変質層を形成する半導体チップの製造方法。 A method for manufacturing a semiconductor chip having a semiconductor element formed thereon, comprising the steps of:
Preparing a gallium nitride wafer (1) made of gallium nitride and having one surface (1a) and another surface (1b) opposite to the one surface;
forming an epitaxial film (3) containing gallium nitride on the one surface of the gallium nitride wafer, the surface on the epitaxial film side being one surface (10a) and the surface on the gallium nitride wafer side being the other surface (10b), thereby forming a processed wafer (10) having a plurality of chip formation areas (RA) on the one surface side;
forming one-surface-side element constituent parts (11) of the semiconductor element in the plurality of chip formation regions;
By irradiating the inside of the processed wafer with laser light (L1) from the other surface side of the processed wafer, an affected layer (15) is formed inside the processed wafer along a surface direction of the processed wafer;
Dividing the processed wafer at the deteriorated layer as a boundary, thereby dividing the processed wafer into a chip configuration wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer;
and extracting a semiconductor chip (S1) from the chip configuration wafer;
Before forming the affected layer, an absorption increase portion (3, 16, 17) having a higher absorptance of the laser light than the gallium nitride wafer is formed;
The forming of the altered layer includes forming the altered layer in the absorption increasing portion ,
The step of forming the absorption increase portion includes forming the absorption increase portion by disposing a high concentration layer (16) having a higher impurity concentration than the gallium nitride wafer and the epitaxial film on the gallium nitride wafer before forming the epitaxial film;
The forming of the altered layer is a method for manufacturing a semiconductor chip, the method comprising the steps of: forming the altered layer in the high concentration layer ;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021086415A JP7665142B2 (en) | 2021-05-21 | 2021-05-21 | Semiconductor chip manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021086415A JP7665142B2 (en) | 2021-05-21 | 2021-05-21 | Semiconductor chip manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022179136A JP2022179136A (en) | 2022-12-02 |
| JP7665142B2 true JP7665142B2 (en) | 2025-04-21 |
Family
ID=84239088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021086415A Active JP7665142B2 (en) | 2021-05-21 | 2021-05-21 | Semiconductor chip manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7665142B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020102522A (en) | 2018-12-21 | 2020-07-02 | 浜松ホトニクス株式会社 | Laser machining device |
| JP2020186157A (en) | 2019-05-17 | 2020-11-19 | パナソニックIpマネジメント株式会社 | Method for manufacturing group III nitride semiconductor |
| JP2021006501A (en) | 2015-01-16 | 2021-01-21 | 住友電気工業株式会社 | Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate |
| JP2021170596A (en) | 2020-04-15 | 2021-10-28 | 国立大学法人東海国立大学機構 | Manufacturing method of gallium nitride semiconductor device |
-
2021
- 2021-05-21 JP JP2021086415A patent/JP7665142B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021006501A (en) | 2015-01-16 | 2021-01-21 | 住友電気工業株式会社 | Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate |
| JP2020102522A (en) | 2018-12-21 | 2020-07-02 | 浜松ホトニクス株式会社 | Laser machining device |
| JP2020186157A (en) | 2019-05-17 | 2020-11-19 | パナソニックIpマネジメント株式会社 | Method for manufacturing group III nitride semiconductor |
| JP2021170596A (en) | 2020-04-15 | 2021-10-28 | 国立大学法人東海国立大学機構 | Manufacturing method of gallium nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022179136A (en) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7477835B2 (en) | Semiconductor chip manufacturing method | |
| JP7531151B2 (en) | Method for manufacturing a gallium nitride semiconductor device | |
| JP7553915B2 (en) | Method for manufacturing a gallium nitride semiconductor device | |
| JP2004031526A (en) | Manufacturing method of group iii nitride compound semiconductor element | |
| CN102203966A (en) | Method for manufacturing semiconductor light-emitting element | |
| KR20060131774A (en) | Processing methods of the semiconductor wafer backsides having light emitting elements on semiconductor wafer backsides and light emitting elements formed by the methods | |
| JP2009032970A (en) | Method of manufacturing nitride semiconductor device | |
| JP7585714B2 (en) | Method for manufacturing chip configuration wafer | |
| JP7821426B2 (en) | Gallium nitride substrate manufacturing method | |
| US11600527B2 (en) | Lift-off method for transferring optical device layer | |
| JP7665142B2 (en) | Semiconductor chip manufacturing method | |
| US12476156B2 (en) | Semiconductor chip and method for manufacturing the same | |
| JP7688350B2 (en) | Semiconductor chip manufacturing method | |
| US12288720B2 (en) | Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip | |
| JP7639390B2 (en) | Semiconductor chip manufacturing method | |
| US7026261B2 (en) | Method for fabricating semiconductor device | |
| JP7613149B2 (en) | Semiconductor chip manufacturing method | |
| JP2025134390A (en) | Semiconductor device manufacturing method | |
| JP2024164575A (en) | Semiconductor device and its manufacturing method | |
| JP4157857B2 (en) | Manufacturing method of semiconductor device | |
| JP2024054760A (en) | Processed wafer dividing device and processed wafer dividing method | |
| CN117373912A (en) | Preparation method of heterogeneous substrate, heterogeneous substrate, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7665142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |