JP7695538B2 - 基板及び実装基板 - Google Patents
基板及び実装基板 Download PDFInfo
- Publication number
- JP7695538B2 JP7695538B2 JP2021137754A JP2021137754A JP7695538B2 JP 7695538 B2 JP7695538 B2 JP 7695538B2 JP 2021137754 A JP2021137754 A JP 2021137754A JP 2021137754 A JP2021137754 A JP 2021137754A JP 7695538 B2 JP7695538 B2 JP 7695538B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad portion
- peripheral
- solder resist
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
第1実施形態に係る基板を説明する。以下においては、第1実施形態に係る基板を、基板100とする。
以下に、基板100の構成を説明する。
以下に、実装基板200の構成を説明する。
以下に、基板100の効果を、比較例に係る基板と対比しながら説明する。比較例に係る基板を、基板100Aとする。
第2実施形態に係る基板を説明する。以下においては、第2実施形態に係る基板を、基板100Bとする。ここでは、基板100と異なる点を主に説明し、重複する説明は繰り返さないものとする。
以下に、基板100Bの構成を説明する。
以下に、基板100Bの効果を説明する。
第3実施形態に係る基板を説明する。以下においては、第3実施形態に係る基板を、基板100Cとする。ここでは、基板100Bと異なる点を主に説明し、重複する説明は繰り返さないものとする。
以下に、基板100Cの構成を説明する。
基板100Cでは、外周縁21aと配線23との接続部がソルダレジスト30により覆われていないため、外周縁21aと配線23との接続部上において、はんだボールが発生することがある。しかしながら、基板100Cでは、第1開口31の外側かつ周辺パッド22の内側に環状壁40が配置されているため、発生したはんだボールが隣り合う2つの周辺パッド22の間に移動して、これら2つの周辺パッド22の間で短絡が発生することが抑制される。
Claims (7)
- 主面を有する基材と、
前記主面上に配置されており、かつ中央パッド部と、前記中央パッド部の周囲にある周辺パッド部と、前記中央パッド部の外周縁と前記周辺パッド部とを接続している配線とを有する導体パターンと、
前記導体パターンを覆うように前記主面上に配置されており、かつ前記中央パッド部を露出させる第1開口と前記周辺パッド部を露出させる第2開口とが形成されているソルダレジストとを備え、
前記ソルダレジストは、前記配線の前記中央パッド部との接続部を覆っている、基板。 - 前記第1開口は、平面視において前記中央パッド部の外周縁よりも内側にある、請求項1に記載の基板。
- 前記ソルダレジスト上に配置されている環状壁をさらに備え、
前記環状壁は、平面視において、前記第1開口よりも外側かつ前記周辺パッド部よりも内側に配置されており、
前記環状壁は、前記ソルダレジストとは異なる樹脂材料により形成されている、請求項1又は請求項2に記載の基板。 - 前記環状壁は、前記ソルダレジストとは異なる色に着色されている樹脂インクにより形成されている、請求項3に記載の基板。
- 前記導体パターンの厚さは、前記ソルダレジストの厚さよりも大きい、請求項1~請求項4のいずれか1項に記載の基板。
- 請求項1~請求項5のいずれか1項に記載の前記基板と、
裏面を有する半導体パッケージと、
はんだ合金とを備え、
前記半導体パッケージは、前記裏面において、前記中央パッド部と対向している中央電極と、前記中央電極の周囲にあり、かつ前記周辺パッド部と対向している周辺電極とを有し、
前記はんだ合金は、前記中央電極と前記中央パッド部とを接合しているとともに、前記周辺電極と前記周辺パッド部とを接合している、実装基板。 - 前記半導体パッケージは、QFNパッケージである、請求項6に記載の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021137754A JP7695538B2 (ja) | 2021-08-26 | 2021-08-26 | 基板及び実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021137754A JP7695538B2 (ja) | 2021-08-26 | 2021-08-26 | 基板及び実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023031952A JP2023031952A (ja) | 2023-03-09 |
| JP7695538B2 true JP7695538B2 (ja) | 2025-06-19 |
Family
ID=85416455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021137754A Active JP7695538B2 (ja) | 2021-08-26 | 2021-08-26 | 基板及び実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7695538B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060141A (ja) | 2004-08-23 | 2006-03-02 | Sharp Corp | 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法 |
| JP2015026773A (ja) | 2013-07-29 | 2015-02-05 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| JP2018006655A (ja) | 2016-07-06 | 2018-01-11 | 株式会社デンソー | 電子装置 |
-
2021
- 2021-08-26 JP JP2021137754A patent/JP7695538B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060141A (ja) | 2004-08-23 | 2006-03-02 | Sharp Corp | 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法 |
| JP2015026773A (ja) | 2013-07-29 | 2015-02-05 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| JP2018006655A (ja) | 2016-07-06 | 2018-01-11 | 株式会社デンソー | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023031952A (ja) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP2002208656A (ja) | 半導体装置 | |
| TWI425603B (zh) | 晶片封裝體 | |
| TW200824060A (en) | Semiconductor package and fabrication method thereof | |
| US10304767B2 (en) | Semiconductor device | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| TW201826477A (zh) | 半導體晶片封裝和疊層封裝 | |
| US10134665B2 (en) | Semiconductor device | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
| JP3516611B2 (ja) | 半導体装置、その製造方法及び半導体装置用基板 | |
| TW487996B (en) | Wiring substrate and semiconductor device | |
| TWI453872B (zh) | 半導體封裝件及其製法 | |
| JP7695538B2 (ja) | 基板及び実装基板 | |
| KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
| JP7705030B2 (ja) | 基板及び実装基板 | |
| JP4777692B2 (ja) | 半導体装置 | |
| JP3522403B2 (ja) | 半導体装置 | |
| WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| JP2004235217A (ja) | 半導体装置及び電子装置の製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7695538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |