JP7702272B2 - Backup power supply device, control method and control program - Google Patents
Backup power supply device, control method and control program Download PDFInfo
- Publication number
- JP7702272B2 JP7702272B2 JP2021077904A JP2021077904A JP7702272B2 JP 7702272 B2 JP7702272 B2 JP 7702272B2 JP 2021077904 A JP2021077904 A JP 2021077904A JP 2021077904 A JP2021077904 A JP 2021077904A JP 7702272 B2 JP7702272 B2 JP 7702272B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- mode
- electrically connected
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
Description
本発明は、バックアップ電源装置、制御方法及び制御プログラムに関する。 The present invention relates to a backup power supply device, a control method, and a control program.
車両は、バッテリ（例えば、補機バッテリ）の電力を利用して動作する種々の機器を搭載している。特許文献１には、交通事故等によりバッテリが電力を出力できなくなった場合であっても上記機器を動作させるための、バックアップ電源装置が記載されている。
Vehicles are equipped with various devices that operate using power from a battery (e.g., an auxiliary battery).
特許文献１記載のバックアップ電源装置は、昇圧回路と降圧回路とで、コイルを共用する。つまり、昇圧回路と降圧回路とは、昇降圧回路を構成する。
In the backup power supply device described in
特許文献１記載のバックアップ電源装置は、電気二重層コンデンサから端子部への電流出力経路として、昇圧回路から端子部への方向を順方向として接続された出力整流素子を備える。しかしながら、部品点数を抑制することが望ましい。また、電気二重層コンデンサの充電モードで、電気二重層コンデンサの電圧が充電電圧閾値未満（バックアップ出力には不十分な電圧）である場合を検討する。そして、更に、入力電圧が入力電圧閾値未満になったとすると、充電モードからバックアップモードへ切り替わってしまい、必要な電圧を出力できず、無駄な動作となる（空振り動作となる）。
The backup power supply device described in
本発明は、部品点数を抑制し、及び、無駄な動作を抑制できるバックアップ電源装置、制御方法及び制御プログラムを提供することを目的とする。 The present invention aims to provide a backup power supply device, a control method, and a control program that can reduce the number of parts and prevent unnecessary operations.
本発明の一態様のバックアップ電源装置は、
入力端子と、出力端子と、前記出力端子に電気的に接続された接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。
A backup power supply device according to one aspect of the present invention comprises:
a terminal section including an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point;
an electric double layer capacitor having one end electrically connected to a reference potential;
A first switching element having one end electrically connected to the connection point;
a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor;
a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil and having the other end electrically connected to a reference potential;
a control unit that performs a first mode control in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on and the second switching element is switched on as a synchronous rectifier element, thereby operating the first switching element, the second switching element, and the coil as a step-up circuit to charge the electric double layer capacitor, and that performs a second mode control in which, when the input voltage is lower than the first set voltage, the second switching element is switched on and the first switching element is switched on and the first switching element is switched on as a synchronous rectifier element, thereby operating the first switching element, the second switching element, and the coil as a step-up circuit to discharge the electric double layer capacitor;
Equipped with
The control unit is
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
It is characterized by:
前記バックアップ電源装置において、
前記制御部は、
前記第２モードから前記第１モードへ切り替える場合の、前記入力電圧が前記第１設定電圧以上であるか否かの判定のための時定数を、前記第１モードから前記第２モードへ切り替える場合の、前記入力電圧が前記第１設定電圧未満であるか否かの判定のための時定数よりも、長くする、
ことを特徴とする。
In the backup power supply device,
The control unit is
a time constant for determining whether or not the input voltage is equal to or higher than the first set voltage when switching from the second mode to the first mode is set to be longer than a time constant for determining whether or not the input voltage is lower than the first set voltage when switching from the first mode to the second mode;
It is characterized by:
前記バックアップ電源装置において、
前記制御部は、
前記第２モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧未満、且つ、前記出力電圧が予め定められた第３設定電圧以下に一定時間なった場合、前記第２モードから前記第１モードへ切り替える、
ことを特徴とする。
In the backup power supply device,
The control unit is
switching from the second mode to the first mode when the charging voltage of the electric double layer capacitor is less than the second set voltage and the output voltage is equal to or less than a predetermined third set voltage for a certain period of time in the second mode;
It is characterized by:
本発明の一態様の制御方法は、
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。
A control method according to one aspect of the present invention includes the steps of:
A control method for a backup power supply device comprising: a terminal section having an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point; an electric double layer capacitor having one end electrically connected to a reference potential; a first switching element having one end electrically connected to the connection point; a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor; and a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and the other end electrically connected to the reference potential,
a first mode control is performed in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on a current flowing through the first switching element and a charging voltage of the electric double layer capacitor, and the second switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to charge the electric double layer capacitor; and a second mode control is performed in which, when the input voltage is lower than the first set voltage, the second switching element is switched on based on a current flowing through the second switching element and an output voltage output from the output terminal, and the first switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to discharge the electric double layer capacitor;
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
It is characterized by:
本発明の一態様の制御プログラムは、
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。
A control program according to one embodiment of the present invention comprises:
a terminal section having an input terminal, an output terminal, a first connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the first connection point; an electric double layer capacitor having one end electrically connected to a reference potential; a first switching element having one end electrically connected to the first connection point; a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor; and a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and the other end electrically connected to the reference potential,
a first mode control is performed in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on a current flowing through the first switching element and a charging voltage of the electric double layer capacitor, and the second switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to charge the electric double layer capacitor; and a second mode control is performed in which, when the input voltage is lower than the first set voltage, the second switching element is switched on based on a current flowing through the second switching element and an output voltage output from the output terminal, and the first switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to discharge the electric double layer capacitor;
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
It is characterized by:
本発明の一態様のバックアップ電源装置、制御方法及び制御プログラムは、部品点数を抑制し、及び、無駄な動作を抑制できるという効果を奏する。 The backup power supply device, control method, and control program of one aspect of the present invention have the effect of reducing the number of parts and reducing unnecessary operations.
以下に、本発明のバックアップ電源装置、制御方法及び制御プログラムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 Below, an embodiment of the backup power supply device, control method, and control program of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to this embodiment.
＜第１の実施の形態＞
図１は、第１の実施の形態のバックアップ電源装置の構成を示す図である。
First Embodiment
FIG. 1 is a diagram showing the configuration of a backup power supply device according to a first embodiment.
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが予め定められた入力電圧閾値以上の場合には、バッテリ２から入力端子１ａ及び１ｂを介して供給される電力を使用して、電気二重層コンデンサ３を充電する。
When the voltage VIN of the
入力電圧閾値が、本開示の「第１設定電圧」の一例に相当する。 The input voltage threshold corresponds to an example of the "first set voltage" in this disclosure.
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが入力電圧閾値未満の場合は、電気二重層コンデンサ３に充電された電力を使用して、出力端子１ｃから直流電圧を出力する。出力端子１ｃから出力される電力は、図示しない電子機器に給電される。
When the voltage VIN of the
バッテリ２は、車両に搭載された補機バッテリが例示されるが、本開示はこれに限定されない。電圧ＶＩＮは、１２Ｖ又は２４Ｖが例示されるが、本開示はこれに限定されない。入力電圧閾値は、９Ｖが例示されるが、本開示はこれに限定されない。
The
バックアップ電源装置１は、抵抗Ｒ１から抵抗Ｒ１２までと、コンデンサＣ１と、電気二重層コンデンサ３と、昇降圧回路４と、端子部５と、制御部１０と、を含む。昇降圧回路４は、スイッチング素子Ｑ１及びＱ２と、コイルＬ１と、を含む。端子部５は、入力端子１ａ及び１ｂと、出力端子１ｃと、ダイオードＤ１と、を含む。
The
入力端子１ａは、バッテリ２の高電位側端に電気的に接続されている。入力端子１ｂは、バッテリ２の低電位側端に電気的に接続されている。バッテリ２の低電位側端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
The
抵抗Ｒ１の一端は、高電位側の入力端子１ａに電気的に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に電気的に接続されている。抵抗Ｒ２の他端は、低電位側の入力端子１ｂに電気的に接続されている。抵抗Ｒ１及び抵抗Ｒ２は、電圧ＶＩＮを抵抗分圧した電圧Ｖ１を、制御部１０に出力する。つまり、Ｖ１＝ＶＩＮ÷（Ｒ１＋Ｒ２）×Ｒ２である。
One end of the resistor R1 is electrically connected to the high potential
ダイオードＤ１のアノードは、入力端子１ａに電気的に接続されている。ダイオードＤ１のカソードは、ノードＮ１に電気的に接続されている。
The anode of the diode D1 is electrically connected to the
ノードＮ１が、本開示の「接続点」の一例に相当する。 The node N1 corresponds to an example of a "connection point" in the present disclosure.
ダイオードＤ１は、電圧ＶＩＮがノードＮ１の電圧ＶＮ１よりも高い場合には、バッテリ２からノードＮ１へ向かう電流を通過させる。ダイオードＤ１は、電圧ＶＩＮが電圧ＶＮ１よりも低い場合には、ノードＮ１からバッテリ２へ向かう電流を遮断する。
The diode D1 passes a current from the
コンデンサＣ１の一端は、ノードＮ１に電気的に接続されている。コンデンサＣ１の他端は、入力端子１ｂに電気的に接続されている。コンデンサＣ１は、電圧ＶＮ１を安定化、平滑化する。
One end of the capacitor C1 is electrically connected to the node N1 . The other end of the capacitor C1 is electrically connected to the
バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧ＶＮ１は、入力電圧、つまり電圧ＶＩＮである。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧ＶＮ１は、出力電圧である。
When the
抵抗Ｒ３の一端は、ノードＮ１に電気的に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端に電気的に接続されている。抵抗Ｒ４の他端は、入力端子１ｂに電気的に接続されている。抵抗Ｒ３及び抵抗Ｒ４は、電圧ＶＮ１を抵抗分圧した電圧Ｖ２を、制御部１０に出力する。つまり、Ｖ２＝ＶＮ１÷（Ｒ３＋Ｒ４）×Ｒ４である。
One end of the resistor R3 is electrically connected to the node N1 . The other end of the resistor R3 is electrically connected to one end of the resistor R4 . The other end of the resistor R4 is electrically connected to the
バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧Ｖ２は、入力電圧、つまり電圧ＶＩＮ（＝電圧ＶＮ１）に比例する電圧である。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧Ｖ２は、出力電圧、つまり電圧ＶＮ１に比例する電圧である。
When the
抵抗Ｒ５の一端は、ノードＮ１に電気的に接続されている。抵抗Ｒ５の他端は、スイッチング素子Ｑ１のドレインに電気的に接続されている。抵抗Ｒ５の一端の電圧Ｖ６、及び、抵抗Ｒ５の他端の電圧Ｖ７は、制御部１０に入力される。
One end of the resistor R5 is electrically connected to the node N1 . The other end of the resistor R5 is electrically connected to the drain of the switching element Q1 . A voltage V6 at one end of the resistor R5 and a voltage V7 at the other end of the resistor R5 are input to the
スイッチング素子Ｑ１のソースは、コイルＬ１の一端に電気的に接続されている。スイッチング素子Ｑ１のゲートには、スイッチング制御信号Ｓ１が制御部１０から抵抗Ｒ６を介して入力される。
The source of the switching element Q1 is electrically connected to one end of the coil L1 . A switching control signal S1 is input to the gate of the switching element Q1 from the
スイッチング素子Ｑ１が、本開示の「第１スイッチング素子」の一例に相当する。 The switching element Q1 corresponds to an example of a "first switching element" in the present disclosure.
なお、本開示では、各スイッチング素子がＭＯＳＦＥＴであることとしたが、これに限定されない。各スイッチング素子は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。 In this disclosure, each switching element is described as a MOSFET, but is not limited to this. Each switching element may be a silicon power device, a GaN power device, a SiC power device, an IGBT (Insulated Gate Bipolar Transistor), etc.
各スイッチング素子は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。 Each switching element has a parasitic diode (body diode). A parasitic diode is a pn junction between the back gate and the source and drain of a MOSFET. The parasitic diode can be used as a freewheeling diode to release the transient back electromotive force when the transistor is turned off.
制御部１０は、抵抗Ｒ５の両端間の電圧、つまり、電圧Ｖ６と電圧Ｖ７との差に基づいて、スイッチング素子Ｑ１のドレイン－ソース間に流れる電流を検出できる。
The
なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ５を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ１のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ１のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ５を備えなくても良い。但し、スイッチング素子Ｑ１のオン抵抗は、抵抗Ｒ５と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ５を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ１のオン抵抗を利用することとすると良い。
In the embodiment, the
スイッチング素子Ｑ２のドレインは、スイッチング素子Ｑ１のソース及びコイルＬ１の一端に電気的に接続されている。スイッチング素子Ｑ２のソースは、抵抗Ｒ８の一端に電気的に接続されている。抵抗Ｒ８の他端は、入力端子１ｂに電気的に接続されている。スイッチング素子Ｑ２のゲートには、スイッチング制御信号Ｓ２が制御部１０から抵抗Ｒ７を介して入力される。
The drain of the switching element Q2 is electrically connected to the source of the switching element Q1 and one end of the coil L1 . The source of the switching element Q2 is electrically connected to one end of a resistor R8 . The other end of the resistor R8 is electrically connected to the
スイッチング素子Ｑ２が、本開示の「第２スイッチング素子」の一例に相当する。 The switching element Q2 corresponds to an example of a "second switching element" in the present disclosure.
抵抗Ｒ９の一端は、スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端に電気的に接続されている。スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端の電圧Ｖ４は、抵抗Ｒ９を介して、制御部１０に入力される。
One end of the resistor R9 is electrically connected to the source of the switching element Q2 and one end of the resistor R8 . The voltage V4 at the source of the switching element Q2 and one end of the resistor R8 is input to the
抵抗Ｒ１０の一端は、スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端に電気的に接続されている。スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端の電圧Ｖ５は、抵抗Ｒ１０を介して、制御部１０に入力される。
One end of the resistor R10 is electrically connected to the source of the switching element Q2 and one end of the resistor R8 . The voltage V5 at the source of the switching element Q2 and one end of the resistor R8 is input to the
制御部１０は、抵抗Ｒ８の両端間の電圧、つまり、電圧Ｖ４又は電圧Ｖ５に基づいて、スイッチング素子Ｑ２のドレイン－ソース間に流れる電流を検出できる。
The
なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ８を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ２のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ２のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ８を備えなくても良い。但し、スイッチング素子Ｑ２のオン抵抗は、抵抗Ｒ８と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ８を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ２のオン抵抗を利用することとすると良い。
In the embodiment, the
コイルＬ１の他端は、電気二重層コンデンサ３の一端（高電位側端）に電気的に接続されている。電気二重層コンデンサ３の他端（低電位側端）は、入力端子１ｂに電気的に接続されている。
The other end of the coil L1 is electrically connected to one end (high potential end) of the electric double layer capacitor 3. The other end (low potential end) of the electric double layer capacitor 3 is electrically connected to the
抵抗Ｒ１１の一端は、電気二重層コンデンサ３の一端に電気的に接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ１２の一端に電気的に接続されている。抵抗Ｒ１２の他端は、電気二重層コンデンサ３の他端に電気的に接続されている。抵抗Ｒ１１及び抵抗Ｒ１２は、電気二重層コンデンサ３の電圧ＶＥＤＬＣを抵抗分圧した電圧Ｖ３を、制御部１０に出力する。つまり、Ｖ３＝ＶＥＤＬＣ÷（Ｒ１１＋Ｒ１２）×Ｒ１２である。 One end of the resistor R11 is electrically connected to one end of the electric double layer capacitor 3. The other end of the resistor R11 is electrically connected to one end of the resistor R12 . The other end of the resistor R12 is electrically connected to the other end of the electric double layer capacitor 3. The resistors R11 and R12 output a voltage V3 obtained by resistively dividing the voltage VEDLC of the electric double layer capacitor 3 to the control unit 10. In other words, V3 = VEDLC ÷ ( R11 + R12 ) × R12 .
制御部１０は、電圧Ｖ１から電圧Ｖ７までに基づいて、昇降圧回路４を制御する。
The
制御部１０は、電気二重層コンデンサ３を充電するモード（以下、「第１モード」と称する。）では、電圧ＶＩＮを降圧して電気二重層コンデンサ３に出力するように、昇降圧回路４を制御する。第１モードでは、昇降圧回路４の入力電圧は、電圧ＶＩＮであり、出力電圧は、電圧ＶＥＤＬＣである。
In a mode for charging the electric double layer capacitor 3 (hereinafter referred to as the "first mode"), the
制御部１０は、第１モードでは、スイッチング素子Ｑ１及びコイルＬ１を、降圧回路として動作させる。また、制御部１０は、第１モードでは、スイッチング素子Ｑ１を主スイッチング素子として動作させ、スイッチング素子Ｑ２を同期整流素子として動作させる。
In the first mode, the
制御部１０は、電気二重層コンデンサ３を放電させるモード（以下、「第２モード」と称する。）では、電圧ＶＥＤＬＣを昇圧して出力端子１ｃに出力するように、昇降圧回路４を制御する。第２モードでは、昇降圧回路４の入力電圧は、電圧ＶＥＤＬＣであり、出力電圧は、電圧ＶＮ１である。
In a mode in which the electric double layer capacitor 3 is discharged (hereinafter referred to as the "second mode"), the
制御部１０は、第２モードでは、スイッチング素子Ｑ２及びコイルＬ１を、昇圧回路として動作させる。また、制御部１０は、第２モードでは、スイッチング素子Ｑ２を主スイッチング素子として動作させ、スイッチング素子Ｑ１を同期整流素子として動作させる。
In the second mode, the
制御部１０は、バッテリ電圧低下監視部１１と、モード切替タイミング調整部１２と、スイッチング周波数設定部１３と、スイッチング電流検出部１４と、電流情報検出部１５と、過電圧検出部１６と、出力電圧誤差検出部１７と、オンオフ制御部１８と、ドライブ選択部１９と、第１レベルシフト部２０と、第２レベルシフト部２１と、ゲート駆動回路Ｂ１及びＢ２と、を含む。
The
バッテリ電圧低下監視部１１は、電圧Ｖ１に基づいて、バッテリ２の電圧ＶＩＮが入力電圧閾値未満に低下したか否かを監視する。モード切替タイミング調整部１２は、バッテリ電圧低下監視部１１からの出力信号に基づいて、第１モード又は第２モードを表すモード信号ＳＭＯＤＥを、スイッチング周期の先頭のタイミングで切り替える。
The battery voltage
図２は、実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。 Figure 2 is a diagram showing the circuit configuration of the battery voltage drop monitor and mode switching timing adjuster of the backup power supply device according to the embodiment.
バッテリ電圧低下監視部１１は、コンパレータ３１と、定電圧源３２と、ダイオード１５１と、抵抗１５２と、コンデンサ１５３と、コンパレータ１５４と、定電圧源１５５と、ＡＮＤゲート回路１５６と、ＮＯＴゲート回路１５７と、Ｓ－Ｒ型フリップフロップ１５８と、を含む。
The battery voltage
コンパレータ３１の非反転入力端子（＋端子）には、定電圧源３２の電圧が入力される。定電圧源３２の電圧は、入力電圧閾値に応じた電圧である。詳しくは、定電圧源３２の電圧は、（（入力電圧閾値）÷（Ｒ１＋Ｒ２）×Ｒ２）である。コンパレータ３１の反転入力端子（－端子）には、電圧Ｖ１が入力される。
The voltage of the
コンパレータ３１は、電圧Ｖ１が定電圧源３２の電圧以上の場合には、ローレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧ＶＩＮが入力電圧閾値以上の場合には、ローレベルの信号を出力する。
The
一方、コンパレータ３１は、電圧Ｖ１が定電圧源３２の電圧未満の場合には、ハイレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧ＶＩＮが入力電圧閾値未満の場合には、ハイレベルの信号を出力する。
On the other hand, the
ダイオード１５１のアノードは、コンパレータ３１の出力端子に電気的に接続されている。ダイオード１５１のカソードは、ＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。
The anode of the
抵抗１５２の一端は、コンパレータ３１の出力端子に電気的に接続されている。抵抗１５２の他端は、ダイオード１５１のカソード及びＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。
One end of the
コンデンサの一端は、ダイオード１５１のカソード、抵抗１５２の他端及びＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。コンデンサ１５３の他端は、基準電位に電気的に接続されている。
One end of the
コンパレータ３１から出力される信号Ｓ１００がハイレベルの場合（電圧ＶＩＮが入力電圧閾値未満の場合）は、ハイレベルの信号Ｓ１００は、ダイオード１５１を介して、ＡＮＤゲート回路１５６の一方の入力端子に入力される。
When the signal S 100 output from the
信号Ｓ１００がローレベルの場合（電圧ＶＩＮが入力電圧閾値以上の場合）は、ダイオード１５１が遮断状態となる。従って、ローレベルの信号Ｓ１００は、抵抗１５２とコンデンサ１５３とで構成されるＲＣフィルタを介して、ＡＮＤゲート回路１５６の一方の入力端子に入力される。
When the signal S100 is at a low level (when the voltage VIN is equal to or higher than the input voltage threshold), the
つまり、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧以上から入力電圧閾値未満へ低下した場合に、相対的に短い時定数で、ローレベルからハイレベルへ変化する。 That is, when the voltage V_IN drops from equal to or greater than the input threshold voltage to less than the input voltage threshold, the signal S100 changes from a low level to a high level with a relatively short time constant.
一方、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧未満から入力電圧閾値以上へ上昇した場合に、相対的に長い時定数で、ハイレベルからローレベルへ変化する。 On the other hand, when the voltage V_IN rises from below the input threshold voltage to above the input voltage threshold, the signal S100 changes from a high level to a low level with a relatively long time constant.
コンパレータ１５４の反転入力端子（－端子）には、定電圧源１５５の電圧が入力される。定電圧源１５５の電圧は、充電電圧閾値（バックアップ出力に十分な電圧）に応じた電圧である。詳しくは、定電圧源１５５の電圧は、（（充電電圧閾値）÷（Ｒ１１＋Ｒ１２）×Ｒ１２）である。コンパレータ１５４の非反転入力端子（＋端子）には、電圧Ｖ３が入力される。
The voltage of
充電電圧閾値が、本開示の「第２設定電圧」の一例に相当する。 The charging voltage threshold corresponds to an example of the "second set voltage" in this disclosure.
コンパレータ１５４は、電圧Ｖ３が定電圧源１５５の電圧以上の場合には、ハイレベルの信号を出力する。つまり、コンパレータ１５４は、電気二重層コンデンサ３の電圧ＶＥＤＬＣが充電電圧閾値以上の場合には、ハイレベルの信号を出力する。
The
一方、コンパレータ１５４は、電圧Ｖ３が定電圧源１５５の電圧未満の場合には、ローレベルの信号を出力する。つまり、コンパレータ１５４は、電気二重層コンデンサ３の電圧ＶＥＤＬＣが充電電圧閾値未満の場合には、ローレベルの信号を出力する。
On the other hand, the
ＡＮＤゲート回路１５６の他方の入力端子には、コンパレータ１５４の出力信号が入力される。
The output signal of the
ＡＮＤゲート回路１５６は、コンデンサ１５３の電圧がハイレベル且つコンパレータ１５４の出力信号がハイレベルの場合に、ハイレベルの信号を出力する。つまり、ＡＮＤゲート回路１５６は、電圧ＶＩＮが入力電圧閾値未満且つ電圧ＶＥＤＬＣが充電電圧閾値以上の場合に、ハイレベルの信号を出力する。
The AND
但し、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧以上から入力電圧閾値未満へ低下した場合に、相対的に短い時定数で、ローレベルからハイレベルへ変化する。 However, when the voltage V_IN drops from equal to or higher than the input threshold voltage to less than the input voltage threshold, the signal S_100 changes from a low level to a high level with a relatively short time constant.
一方、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧未満から入力電圧閾値以上へ上昇した場合に、相対的に長い時定数で、ハイレベルからローレベルへ変化する。 On the other hand, when the voltage V_IN rises from below the input threshold voltage to above the input voltage threshold, the signal S100 changes from a high level to a low level with a relatively long time constant.
従って、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＡＮＤゲート回路１５６の出力信号は、ローレベルにならず、ハイレベルに維持される。
Therefore, even if the voltage VIN exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the AND
Ｓ－Ｒ型フリップフロップ１５８のＳ端子（セット端子）には、ＡＮＤゲート回路１５６の出力信号が入力される。
The output signal of the AND
ＮＯＴゲート回路１５７は、信号Ｓ１００を論理反転して、Ｓ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に出力する。
The
但し、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧以上から入力電圧閾値未満へ低下した場合に、相対的に短い時定数で、ローレベルからハイレベルへ変化する。 However, when the voltage V_IN drops from equal to or higher than the input threshold voltage to less than the input voltage threshold, the signal S_100 changes from a low level to a high level with a relatively short time constant.
一方、信号Ｓ１００は、電圧ＶＩＮが入力閾値電圧未満から入力電圧閾値以上へ上昇した場合に、相対的に長い時定数で、ハイレベルからローレベルへ変化する。 On the other hand, when the voltage V_IN rises from below the input threshold voltage to above the input voltage threshold, the signal S100 changes from a high level to a low level with a relatively long time constant.
従って、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＮＯＴゲート回路１５７の出力信号は、ハイレベルにならず、ローレベルに維持される。
Therefore, even if the voltage VIN exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the
Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ１００がハイレベル且つコンパレータ１５４の出力信号がハイレベルの場合に、セットされ、ハイレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧ＶＩＮが入力電圧閾値未満且つ電圧ＶＥＤＬＣが充電電圧閾値以上の場合に、ハイレベルの信号を出力する。
The SR flip-
また、Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ１００がローレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧ＶＩＮが入力電圧閾値以上の場合に、ローレベルの信号を出力する。
Furthermore, when the signal S100 is at a low level, the SR flip-
先に説明したように、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＡＮＤゲート回路１５６の出力信号は、ローレベルにならず、ハイレベルに維持される。また、ＮＯＴゲート回路１５７の出力信号は、ハイレベルにならず、ローレベルに維持される。
As described above, even if the voltage VIN becomes equal to or exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the AND
従って、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、Ｓ－Ｒ型フリップフロップ１５８の出力信号は、ハイレベルに維持される。
Therefore, even if the voltage VIN exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the SR flip-
モード切替タイミング調整部１２は、Ｄ型フリップフロップ４１と、ワンショット回路４２と、を含む。
The mode switching
Ｄ型フリップフロップ４１のＤ端子（信号入力端子）には、Ｓ－Ｒ型フリップフロップ１５８の出力信号が入力される。
The output signal of the S-R flip-
ワンショット回路４２は、スイッチング周期を表す周期パルス信号ＳＯＳＣ（後述）がローレベルからハイレベルに変化するタイミングで、ワンショットパルスをＤ型フリップフロップ４１のＴ端子（トリガ入力端子）に出力する。
The one-shot circuit 42 outputs a one-shot pulse to a T terminal (trigger input terminal) of the D-type flip-
Ｄ型フリップフロップ４１は、ワンショット回路４２から入力されるワンショットパルスがローレベルからハイレベルに変化するタイミングで、Ｓ－Ｒ型フリップフロップ１５８の出力信号を取り込む。Ｄ型フリップフロップ４１は、反転出力端子（Ｑバー端子）から、モードを表すモード信号ＳＭＯＤＥを出力する。
The D-type flip-
モード信号ＳＭＯＤＥは、ハイレベルの場合には第１モード（充電モード）を表し、ローレベルの場合には第２モード（放電モード）を表す。 The mode signal S MODE indicates the first mode (charging mode) when it is at a high level, and indicates the second mode (discharging mode) when it is at a low level.
再び図１を参照すると、スイッチング周波数設定部１３は、モード信号ＳＭＯＤＥに基づいて、スイッチング周波数を表す周期パルス信号ＳＯＳＣを出力する。
Referring back to FIG. 1, the switching
図３は、実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。 Figure 3 is a diagram showing the circuit configuration of the switching frequency setting unit of the backup power supply device of the embodiment.
スイッチング周波数設定部１３は、ＮＯＴゲート回路（反転回路）５１及び６１と、定電流源５２、５３、５６及び５７と、トランスファーゲート回路５４、５５、５８、６４及び６５と、コンデンサ５９と、コンパレータ６０と、定電圧源６２及び６３と、を含む。
The switching
ＮＯＴゲート回路５１は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路５４及び５８に出力する。従って、トランスファーゲート回路５４及び５８は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
The
コンデンサ５９の低電位側端は、基準電位に電気的に接続されている。
The low potential end of
定電流源５２は、電源電位ＶＤＤと、コンデンサ５９の高電位側端と、の間に電気的に接続されている。
The constant
定電流源５３の一端は、電源電位ＶＤＤに電気的に接続されている。定電流源５３の他端は、トランスファーゲート回路５４を介して、コンデンサ５９の高電位側端に電気的に接続されている。
One end of the constant
モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合には、トランスファーゲート回路５４がオフ状態になる。従って、コンデンサ５９は、定電流源５２だけによって充電される。モード信号ＳＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５４がオン状態になる。従って、コンデンサ５９は、定電流源５２及び５３の両方によって充電される。つまり、コンデンサ５９は、モード信号ＳＭＯＤＥの信号値に応じて充電電流が変わるので、電圧の上昇スピードが変わる。
When the mode signal S MODE is at a high level (first mode), the
コンデンサ５９の高電位側端の電圧が、鋸歯状波信号ＳＳＡＷである。
The voltage at the high potential end of the
コンパレータ６０の反転入力端子（－端子）は、コンデンサ５９の高電位側端に電気的に接続されている。コンパレータ６０の非反転入力端子（＋端子）は、トランスファーゲート回路６４を介して、定電圧源６２に電気的に接続されているとともに、トランスファーゲート回路６５を介して、定電圧源６３に電気的に接続されている。
The inverting input terminal (- terminal) of the
トランスファーゲート回路６４は、コンパレータ６０の出力信号がハイレベルの場合にオン状態になり、コンパレータ６０の出力信号がローレベルの場合にオフ状態になる。
The
ＮＯＴゲート回路６１は、コンパレータ６０の出力信号を反転して、トランスファーゲート回路５５及び６５に出力する。従って、トランスファーゲート回路５５及び６５は、コンパレータ６０の出力信号がハイレベルの場合にオフ状態になり、コンパレータ６０の出力信号がローレベルの場合にオン状態になる。
The
コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）未満の場合は、ハイレベルの信号を出力する。なお、コンパレータ６０の出力信号がハイレベルの場合は、トランスファーゲート回路６４がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６２の電圧が基準電圧として入力される。
コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）以上の場合は、ローレベルの信号を出力する。なお、コンパレータ６０の出力信号がローレベルの場合は、トランスファーゲート回路６５がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６３の電圧が基準電圧として入力される。
つまり、コンパレータ６０の基準電圧は、ローレベルからハイレベルに変化するときと、出力信号がハイレベルからローレベルに変化するときと、で異なる。
In other words, the reference voltage of the
コンパレータ６０の出力信号が、周期パルス信号ＳＯＳＣである。
The output signal of the
トランスファーゲート回路５５の一端は、コンデンサ５９の高電位側端に電気的に接続されている。
One end of the
定電流源５６は、トランスファーゲート回路５５の他端と基準電位との間に電気的に接続されている。
The constant
トランスファーゲート回路５８の一端は、トランスファーゲート回路５５の他端に電気的に接続されている。
One end of the
定電流源５７は、トランスファーゲート回路５８と基準電位との間に電気的に接続されている。
The constant
モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合には、コンデンサ５９は、定電流源５６だけによって放電される。モード信号ＳＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５８がオン状態になる。従って、コンデンサ５９は、定電流源５６及び５７の両方によって放電される。つまり、コンデンサ５９は、モード信号ＳＭＯＤＥの信号値に応じて放電電流が変わるので、電圧の降下スピードが変わる。
When the mode signal S MODE is at a high level (first mode), the
以上を総合すると、コンデンサ５９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、相対的に遅いスピードで充放電される。従って、鋸歯状波信号ＳＳＡＷ及び周期パルス信号ＳＯＳＣの周波数は、相対的に低くなる。
In summary, when the mode signal S_MODE is at a high level (first mode), the
一方、コンデンサ５９は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、相対的に速いスピードで充放電される。従って、鋸歯状波信号ＳＳＡＷ及び周期パルス信号ＳＯＳＣの周波数は、相対的に高くなる。
On the other hand, when the mode signal S_MODE is at a low level (second mode), the
図４は、実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。 Figure 4 shows an example of a sawtooth wave signal and a periodic pulse signal of a backup power supply device according to an embodiment.
鋸歯状波信号ＳＳＡＷは、タイミングｔ０から上昇を開始する。鋸歯状波信号ＳＳＡＷの上昇スピードは、定電流源５２及び５３の電流値に依る。周期パルス信号ＳＯＳＣは、タイミングｔ０でハイレベルとなる。
The sawtooth wave signal S SAW starts to rise from timing t 0. The rising speed of the sawtooth wave signal S SAW depends on the current values of the constant
周期パルス信号ＳＯＳＣは、鋸歯状波信号ＳＳＡＷが電圧Ｖ１００（定電圧源６２の電圧）に達したタイミングｔ１で、ローレベルとなる。周期パルス信号ＳＯＳＣがローレベルになると、基準電圧が電圧Ｖ１００（定電圧源６２の電圧）から電圧Ｖ１０１（定電圧源６３の電圧）に切り替わる。鋸歯状波信号ＳＳＡＷは、タイミングｔ１から下降を開始する。鋸歯状波信号ＳＳＡＷの下降スピードは、定電流源５６及び５７の電流値に依る。
The periodic pulse signal S OSC goes to low level at time t1 when the sawtooth wave signal S SAW reaches voltage V 100 (the voltage of the constant voltage source 62). When the periodic pulse signal S OSC goes to low level, the reference voltage switches from voltage V 100 (the voltage of the constant voltage source 62) to voltage V 101 (the voltage of the constant voltage source 63). The sawtooth wave signal S SAW starts to fall from time t1 . The falling speed of the sawtooth wave signal S SAW depends on the current values of the constant
周期パルス信号ＳＯＳＣは、鋸歯状波信号ＳＳＡＷが電圧Ｖ１０１に達したタイミングｔ２で、ハイレベルとなる。周期パルス信号ＳＯＳＣがハイレベルになると、基準電圧が電圧Ｖ１０１から電圧Ｖ１００に切り替わる。鋸歯状波信号ＳＳＡＷは、タイミングｔ２から上昇を開始する。 The periodic pulse signal S OSC goes to high level at timing t2 when the sawtooth wave signal S SAW reaches voltage V101 . When the periodic pulse signal S OSC goes to high level, the reference voltage switches from voltage V101 to voltage V100 . The sawtooth wave signal S SAW starts to rise from timing t2 .
再び図１を参照すると、第１レベルシフト部２０は、電圧Ｖ６及びＶ７をグランドレベルの電圧にレベルシフトして、スイッチング電流検出部１４に出力する。
Referring back to FIG. 1, the first
スイッチング電流検出部１４は、電圧Ｖ６及びＶ７がレベルシフトされた後の電圧に基づいて、抵抗Ｒ５を流れる電流、即ちスイッチング素子Ｑ１のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。
The switching
また、スイッチング電流検出部１４は、電圧Ｖ４に基づいて、抵抗Ｒ８を流れる電流、即ちスイッチング素子Ｑ２のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。
Furthermore, the switching
スイッチング電流検出部１４は、第１モードでは、同期整流素子であるスイッチング素子Ｑ２のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号ＳＲＥＶをオンオフ制御部１８に出力する。
In the first mode, the switching
また、スイッチング電流検出部１４は、第２モードでは、同期整流素子であるスイッチング素子Ｑ１のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号ＳＲＥＶをオンオフ制御部１８に出力する。
In the second mode, the switching
図５は、実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。 Figure 5 shows the circuit configuration of the switching current detection unit of the backup power supply device according to the embodiment.
スイッチング電流検出部１４は、コンパレータ１２１及び１２２と、トランスファーゲート回路１２３及び１２４と、ＮＯＴゲート回路１２５と、を含む。
The switching
コンパレータ１２１の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２１の非反転入力端子（＋端子）には、第１レベルシフト部２０の出力信号が入力される。コンパレータ１２１は、第１レベルシフト部２０の出力信号がゼロより大きい場合は、ハイレベルの信号を出力し、第１レベルシフト部２０の出力信号がゼロ以下の場合はローレベルの信号を出力する。
The inverting input terminal (- terminal) of the
コンパレータ１２２の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２２の非反転入力端子（＋端子）には、電圧Ｖ４が入力される。コンパレータ１２２は、電圧Ｖ４がゼロより大きい場合は、ハイレベルの信号を出力し、電圧Ｖ４がゼロ以下の場合はローレベルの信号を出力する。
The inverting input terminal (- terminal) of the
ＮＯＴゲート回路１２５は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路１２４に出力する。
The
トランスファーゲート回路１２３は、モード信号ＳＭＯＤＥがハイレベルの場合は、コンパレータ１２１の出力信号を、反転検出信号ＳＲＥＶとして出力する。
When the mode signal S_MODE is at a high level, the
トランスファーゲート回路１２４は、モード信号ＳＭＯＤＥがローレベルの場合は、コンパレータ１２２の出力信号を、反転検出信号ＳＲＥＶとして出力する。
When the mode signal S_MODE is at a low level, the
再び図１を参照すると、第２レベルシフト部２１は、電圧Ｖ６及びＶ７をグランドレベルの電圧にレベルシフトして、電流情報検出部１５に出力する。
Referring back to FIG. 1, the second
電流情報検出部１５は、第１モードの場合は、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間電流の電流情報を検出する。
In the first mode, the
電流情報検出部１５は、第２モードの場合は、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間電流の電流情報を検出する。
In the second mode, the
図６は、実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。 Figure 6 is a diagram showing the circuit configuration of the current information detection unit of the backup power supply device according to the embodiment.
電流情報検出部１５は、第１電圧電流変換部７１と、ダイオード７２、７５及び７９と、抵抗７３と、第２電圧電流変換部７４と、ＮＯＴゲート回路７７と、トランスファーゲート回路７６及び８０と、第３電圧電流変換部７８と、を含む。
The current
第１電圧電流変換部７１は、鋸歯状波信号ＳＳＡＷの電圧を電流に変換して出力する。 The first voltage-to-current converter 71 converts the voltage of the sawtooth wave signal S SAW into a current and outputs it.
ダイオード７２のアノードは、第１電圧電流変換部７１に電気的に接続されている。ダイオード７２のカソードは、抵抗７３の一端に電気的に接続されている。ダイオード７２のカソードと抵抗７３の一端との接続点が、ノードＮ２である。抵抗７３の他端は、基準電位に電気的に接続されている。
The anode of the
ノードＮ２の電圧が、電流情報信号ＳＣＩＮＦＯである。 The voltage at node N2 is the current information signal S CINFO .
第２電圧電流変換部７４は、電圧Ｖ６及びＶ７がレベルシフトされた後の電圧を電流に変換して出力する。 The second voltage-to-current converter 74 converts the voltages V6 and V7 that have been level-shifted into a current and outputs the current.
ダイオード７５のアノードは、第２電圧電流変換部７４に電気的に接続されている。ダイオード７５のカソードは、ノードＮ２に電気的に接続されている。
The anode of the
トランスファーゲート回路７６は、ダイオード７５のアノードと基準電位との間に電気的に接続されている。
The
ＮＯＴゲート回路７７は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路７６に出力する。従って、トランスファーゲート回路７６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
The
トランスファーゲート回路７６がオフ状態の場合、第２電圧電流変換部７４の出力電流は、ダイオード７５を経由して、ノードＮ２に流れる。トランスファーゲート回路７６がオン状態の場合、第２電圧電流変換部７４の出力電流は、基準電位に流れる。
When the
第３電圧電流変換部７８は、電圧Ｖ５を電流に変換して出力する。
The third voltage-to-
ダイオード７９のアノードは、第３電圧電流変換部７８に電気的に接続されている。ダイオード７９のカソードは、ノードＮ２に電気的に接続されている。
The anode of the
トランスファーゲート回路８０は、ダイオード７９のアノードと基準電位との間に電気的に接続されている。
The
トランスファーゲート回路８０は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。
The
トランスファーゲート回路８０がオン状態の場合、第３電圧電流変換部７８の出力電流は、基準電位に流れる。トランスファーゲート回路８０がオフ状態の場合、第３電圧電流変換部７８の出力電流は、ダイオード７９を経由して、ノードＮ２に流れる。
When the
以上を整理すると、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合、ノードＮ２には、第１電圧電流変換部７１の出力電流と、第２電圧電流変換部７４の出力電流と、の和が流れる。つまり、電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間電流の情報が加えられた信号となる。 To summarize the above, when the mode signal S MODE is at a high level (first mode), the node N2 receives the sum of the output current of the first voltage-to-current converter 71 and the output current of the second voltage-to-current converter 74. In other words, the current information signal S CINFO is a signal in which information about the drain-source current of the switching element Q1 , which is the main switching element, is added to the sawtooth wave signal S SAW .
一方、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合、ノードＮ２には、第１電圧電流変換部７１の出力電流と、第３電圧電流変換部７８の出力電流と、の和が流れる。つまり、電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間電流の情報が加えられた信号となる。
On the other hand, when the mode signal S MODE is at a low level (second mode), the node N2 receives the sum of the output current of the first voltage-to-current converter 71 and the output current of the third voltage-to-
再び図１を参照すると、過電圧検出部１６は、第１モード時は、昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）が過電圧であることを検出した場合に、過電圧検出信号ＳＯＶＰを出力する。
Referring back to FIG. 1, in the first mode, when the
過電圧検出部１６は、第２モード時は、昇降圧回路４の出力電圧（電圧ＶＮ１）が過電圧であることを検出した場合に、過電圧検出信号ＳＯＶＰを出力する。
In the second mode, when the
図７は、実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。 Figure 7 shows the circuit configuration of the overvoltage detection unit of the backup power supply device according to the embodiment.
過電圧検出部１６は、コンパレータ１０１と、定電圧源１０２及び１０３と、トランスファーゲート回路１０４、１０５、１０６及び１０７と、ＮＯＴゲート回路１０８と、を含む。
The
コンパレータ１０１の反転入力端子（－端子）は、トランスファーゲート回路１０４を介して、定電圧源１０２に電気的に接続されているとともに、トランスファーゲート回路１０５を介して、定電圧源１０３に電気的に接続されている。
The inverting input terminal (- terminal) of the
定電圧源１０２の電圧は、第１モード時での昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）の過電圧閾値である予め定められた第１過電圧閾値に応じた電圧である。詳しくは、定電圧源１０２の電圧は、（（第１過電圧閾値）÷（Ｒ１１＋Ｒ１２）×Ｒ１２）である。
The voltage of the
定電圧源１０３の電圧は、第２モード時での昇降圧回路４の出力電圧（電圧ＶＮ１）の過電圧閾値である予め定められた第２過電圧閾値に応じた電圧である。詳しくは、定電圧源１０３の電圧は、（（第２過電圧閾値）÷（Ｒ３＋Ｒ４）×Ｒ４）である。
The voltage of
ＮＯＴゲート回路１０８は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路１０５及び１０７に出力する。
The
トランスファーゲート回路１０４は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。
The
トランスファーゲート回路１０５は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。
The
コンパレータ１０１の非反転入力端子（＋端子）には、トランスファーゲート回路１０６を介して電圧Ｖ３が入力される。また、コンパレータ１０１の非反転入力端子には、トランスファーゲート回路１０７を介して電圧Ｖ２が入力される。
A voltage V3 is input to a non-inverting input terminal (+ terminal) of the
トランスファーゲート回路１０６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。
The
トランスファーゲート回路１０７は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。
The
以上を総合すると、コンパレータ１０１は、第１モード時は、電圧Ｖ３が定電圧源１０２の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣが第１過電圧閾値以上の場合に、ハイレベルの過電圧検出信号ＳＯＶＰを出力する。また、コンパレータ１０１は、第２モード時は、電圧Ｖ２が定電圧源１０３の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧ＶＮ１が第２過電圧閾値以上の場合に、ハイレベルの過電圧検出信号ＳＯＶＰを出力する。
In summary, in the first mode, the
再び図１を参照すると、出力電圧誤差検出部１７は、第１モード時は、昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）と目標電圧との誤差を表す誤差信号ＳＥＲＲを出力する。
Referring back to FIG. 1, in the first mode, the output voltage
出力電圧誤差検出部１７は、第２モード時は、昇降圧回路４の出力電圧（電圧ＶＮ１）と目標電圧との誤差を表す誤差信号ＳＥＲＲを出力する。
In the second mode, the output voltage
図８は、実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。 Figure 8 shows the circuit configuration of the output voltage error detection unit of the backup power supply device according to the embodiment.
出力電圧誤差検出部１７は、エラーアンプ（オペアンプ）８１及び８５と、定電圧源８２及び８６と、抵抗８３及び８７と、コンデンサ８４及び８８と、トランスファーゲート回路８９及び９０と、ＮＯＴゲート回路９１と、を含む。
The output voltage
エラーアンプ８１の非反転入力端子（＋端子）には、定電圧源８２の電圧が入力される。定電圧源８２の電圧は、第２モード時の昇降圧回路４の出力電圧（電圧ＶＮ１）の目標電圧に応じた電圧である。詳しくは、定電圧源８２の電圧は、（（電圧ＶＮ１の目標電圧）÷（Ｒ３＋Ｒ４）×Ｒ４）である。
The voltage of a
エラーアンプ８１の反転入力端子（－端子）には、電圧Ｖ２が入力される。エラーアンプ８１の反転入力端子と出力端子との間には、抵抗８３及びコンデンサ８４によって、負帰還が掛けられている。エラーアンプ８１は、定電圧源８２の電圧と電圧Ｖ２との差電圧に応じた電圧を出力する。
A voltage V2 is input to an inverting input terminal (negative terminal) of an
エラーアンプ８５の非反転入力端子（＋端子）には、定電圧源８６の電圧が入力される。定電圧源８６の電圧は、第１モード時の昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）の目標電圧に応じた電圧である。詳しくは、定電圧源８６の電圧は、（（電圧ＶＥＤＬＣの目標電圧）÷（Ｒ１１＋Ｒ１２）×Ｒ１２）である。
The voltage of a
エラーアンプ８５の反転入力端子（－端子）には、電圧Ｖ３が入力される。エラーアンプ８５の反転入力端子と出力端子との間には、抵抗８７及びコンデンサ８８によって、負帰還が掛けられている。エラーアンプ８５は、定電圧源８６の電圧と電圧Ｖ３との差電圧に応じた電圧を出力する。
A voltage V3 is input to the inverting input terminal (- terminal) of the
ＮＯＴゲート回路９１は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路８９に出力する。従って、トランスファーゲート回路８９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
The
トランスファーゲート回路９０は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。
The
以上を総合すると、出力電圧誤差検出部１７は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、電圧Ｖ３と定電圧源８６の電圧との差電圧に応じた電圧を、誤差信号ＳＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣと目標電圧（例えば、３Ｖ）との差電圧に応じた誤差信号ＳＥＲＲを出力する。
To sum up, when the mode signal S MODE is at a high level (first mode), the output voltage
一方、出力電圧誤差検出部１７は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、電圧Ｖ２と定電圧源８２の電圧との差電圧に応じた電圧を、誤差信号ＳＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧（例えば、１２Ｖ）との差電圧に応じた誤差信号ＳＥＲＲを出力する。
On the other hand, when the mode signal S MODE is at a low level (second mode), the output voltage
再び図１を参照すると、オンオフ制御部１８は、周期パルス信号ＳＯＳＣ、反転検出信号ＳＲＥＶ、電流情報信号ＳＣＩＮＦＯ、過電圧検出信号ＳＯＶＰ及び誤差信号ＳＥＲＲに基づいて、主スイッチング素子を制御するための主スイッチング制御信号ＳＳＷ１、及び、同期整流素子を制御するための同期整流スイッチング制御信号ＳＳＷ２を、ドライブ選択部１９に出力する。
Referring again to FIG. 1, the on/off control unit 18 outputs a main switching control signal S SW1 for controlling the main switching element and a synchronous rectification switching control signal S SW2 for controlling the synchronous rectification element to the
オンオフ制御部１８は、第１モード時には、スイッチング素子Ｑ１をスイッチング制御させるとともに、スイッチング素子Ｑ１がオフの期間の一部に、スイッチング素子Ｑ２をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ１を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ２を同期整流素子として動作させ、同期整流制御を行う。 In the first mode, the ON/OFF control unit 18 controls the switching element Q1 and turns on the switching element Q2 during a part of the period in which the switching element Q1 is off. In other words, the ON/OFF control unit 18 operates the switching element Q1 as a main switching element and the switching element Q2 as a synchronous rectification element to perform synchronous rectification control.
オンオフ制御部１８は、第２モード時には、スイッチング素子Ｑ２をスイッチング制御させるとともに、スイッチング素子Ｑ２がオフの期間の一部に、スイッチング素子Ｑ１をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ２を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ１を同期整流素子として動作させ、同期整流制御を行う。 In the second mode, the ON/OFF control unit 18 controls the switching of the switching element Q2 and turns on the switching element Q1 during a part of the period in which the switching element Q2 is off. In other words, the ON/OFF control unit 18 operates the switching element Q2 as a main switching element and the switching element Q1 as a synchronous rectification element to perform synchronous rectification control.
オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１、及び、同期整流スイッチング制御信号ＳＳＷ２の周波数を、周期パルス信号ＳＯＳＣの周波数に合わせる。周期パルス信号ＳＯＳＣの周波数は、第２モード時の方が、第１モード時よりも高い。つまり、主スイッチング制御信号ＳＳＷ１、及び、同期整流スイッチング制御信号ＳＳＷ２の周波数は、第２モード時の方が、第１モード時よりも高い。 The on/off control unit 18 matches the frequency of the main switching control signal S SW1 and the synchronous rectification switching control signal S SW2 to the frequency of the periodic pulse signal S OSC . The frequency of the periodic pulse signal S OSC is higher in the second mode than in the first mode. That is, the frequencies of the main switching control signal S SW1 and the synchronous rectification switching control signal S SW2 are higher in the second mode than in the first mode.
オンオフ制御部１８は、昇降圧回路４の出力電圧が目標電圧に近づくように、主スイッチング素子及び同期整流素子を制御する。誤差信号ＳＥＲＲは、第１モード時は、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣと目標電圧との差電圧に応じた信号である。誤差信号ＳＥＲＲは、第２モード時は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧との差電圧に応じた信号である。
The on/off control unit 18 controls the main switching element and the synchronous rectifier element so that the output voltage of the step-up/step-down
オンオフ制御部１８は、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。つまり、オンオフ制御部１８は、第１モードでは、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ２をオフに制御する。また、オンオフ制御部１８は、第２モードでは、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ１をオフに制御する。 The on/off control unit 18 controls the synchronous rectifier element to be turned off at the timing when the inversion detection signal S_REV becomes high level. That is, in the first mode, the on/off control unit 18 controls the switching element Q2 , which is a synchronous rectifier element, to be turned off at the timing when the inversion detection signal S_REV becomes high level. Also, in the second mode, the on/off control unit 18 controls the switching element Q1 , which is a synchronous rectifier element, to be turned off at the timing when the inversion detection signal S_REV becomes high level.
オンオフ制御部１８は、過電圧検出信号ＳＯＶＰがハイレベルになった場合、主スイッチング素子及び同期整流素子を動作停止させる。 When the overvoltage detection signal SOVP becomes high level, the on/off control unit 18 stops the operation of the main switching element and the synchronous rectification element.
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えた電流情報信号ＳＣＩＮＦＯに基づいて、主スイッチング素子及び同期整流素子を電流モード制御する。 The on/off control unit 18 performs current mode control of the main switching element and the synchronous rectification element based on a current information signal S CINFO obtained by adding the drain-source current of the main switching element to the sawtooth wave signal S SAW .
図９は、実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。 Figure 9 shows an example of a sawtooth wave signal, a current information signal, an error signal, and a main switching control signal of a backup power supply device according to an embodiment.
図９（ａ）は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えない場合、つまり、電圧モード制御の場合の主スイッチング制御信号ＳＳＷ１を示す図である。 FIG. 9A is a diagram showing the main switching control signal S SW1 in the case where no drain-source current of the main switching element is added to the sawtooth wave signal S SAW , that is, in the case of voltage mode control.
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷが上昇開始するタイミングｔ１０において、主スイッチング制御信号ＳＳＷ１をハイレベルにする。 The ON/OFF control unit 18 sets the main switching control signal S SW1 to a high level at timing t 10 when the sawtooth wave signal S SAW starts to rise.
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷが誤差信号ＳＥＲＲに達したタイミングｔ１１において、主スイッチング制御信号ＳＳＷ１をローレベルにする。 The ON/OFF control unit 18 sets the main switching control signal S SW1 to a low level at a timing t 11 when the sawtooth wave signal S SAW reaches the error signal S ERR .
図９（ｂ）は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加える場合、つまり、電流モード制御の場合の主スイッチング制御信号ＳＳＷ１を示す図である。 FIG. 9B is a diagram showing the main switching control signal S SW1 in the case where the drain-source current of the main switching element is added to the sawtooth wave signal S SAW , that is, in the case of current mode control.
信号１１１は、主スイッチング素子のドレイン－ソース間電流を示す。電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに信号１１１を加えた信号である。
A
オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯが上昇開始するタイミングｔ２０において、主スイッチング制御信号ＳＳＷ１をハイレベルにする。 The ON/OFF control unit 18 sets the main switching control signal S SW1 to a high level at timing t 20 when the current information signal S CINFO starts to rise.
オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯが誤差信号ＳＥＲＲに達したタイミングｔ２１において、主スイッチング制御信号ＳＳＷ１をローレベルにする。主スイッチング制御信号ＳＳＷ１がローレベルになると、主スイッチング素子がオフ状態になるので、信号１１１がローレベルになる。
The on/off control unit 18 sets the main switching control signal S SW1 to low level at timing t21 when the current information signal S CINFO reaches the error signal S ERR . When the main switching control signal S SW1 becomes low level, the main switching element is turned off, and the
再び図１を参照すると、ドライブ選択部１９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１をゲート駆動回路Ｂ１に出力し、同期整流スイッチング制御信号ＳＳＷ２をゲート駆動回路Ｂ２に出力する。
Referring again to FIG. 1, when the mode signal S MODE is at a high level (first mode), the
ドライブ選択部１９は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１をゲート駆動回路Ｂ２に出力し、同期整流スイッチング制御信号ＳＳＷ２をゲート駆動回路Ｂ１に出力する。
When the mode signal S MODE is at a low level (second mode), the
図１０は、実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。 Figure 10 shows the circuit configuration of the drive selection unit of the backup power supply device according to the embodiment.
ドライブ選択部１９は、ＡＮＤゲート回路（論理積回路）１３１、１３２、１３４及び１３５と、ＯＲゲート回路（論理和回路）１３３及び１３６と、ＮＯＴゲート回路１３７と、を含む。
The
ＮＯＴゲート回路１３７は、モード信号ＳＭＯＤＥを反転して、ＡＮＤゲート回路１３２の一方の入力端子及びＡＮＤゲート回路１３４の一方の入力端子に出力する。
The
ＡＮＤゲート回路１３１の一方の入力端子には、モード信号ＳＭＯＤＥが入力され、他方の入力端子には、主スイッチング制御信号ＳＳＷ１が入力される。
The mode signal S_MODE is input to one input terminal of the AND
ＡＮＤゲート回路１３２の他方の入力端子には、同期整流スイッチング制御信号ＳＳＷ２が入力される。
The other input terminal of the AND
ＡＮＤゲート回路１３４の他方の入力端子には、主スイッチング制御信号ＳＳＷ１が入力される。
The other input terminal of the AND
ＡＮＤゲート回路１３５の一方の入力端子には、モード信号ＳＭＯＤＥが入力され、他方の入力端子には、同期整流スイッチング制御信号ＳＳＷ２が入力される。
The mode signal S_MODE is input to one input terminal of the AND
ＯＲゲート回路１３３の一方の入力端子には、ＡＮＤゲート回路１３１の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３２の出力信号が入力される。
The output signal of the AND
ＯＲゲート回路１３３は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１を、ゲート駆動回路Ｂ１に出力する。
When the mode signal S_MODE is at a high level (first mode), the
ＯＲゲート回路１３３は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を、ゲート駆動回路Ｂ１に出力する。
When the mode signal S MODE is at a low level (second mode), the
ＯＲゲート回路１３６の一方の入力端子には、ＡＮＤゲート回路１３４の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３５の出力信号が入力される。
The output signal of the AND
ＯＲゲート回路１３６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を、ゲート駆動回路Ｂ２に出力する。
When the mode signal S MODE is at a high level (first mode), the
ＯＲゲート回路１３６は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１を、ゲート駆動回路Ｂ２に出力する。
When the mode signal S MODE is at a low level (second mode), the
再び図１を参照すると、ゲート駆動回路Ｂ１は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１を増幅したスイッチング制御信号Ｓ１を、スイッチング素子Ｑ１のゲートに出力する。 Referring back to FIG. 1, when the mode signal S MODE is at a high level (first mode), the gate driver B1 outputs a switching control signal S 1 obtained by amplifying the main switching control signal S SW1 to the gate of the switching element Q 1 .
ゲート駆動回路Ｂ１は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を増幅したスイッチング制御信号Ｓ１を、スイッチング素子Ｑ１のゲートに出力する。 When the mode signal S MODE is at a low level (second mode), the gate drive circuit B1 outputs a switching control signal S1 obtained by amplifying the synchronous rectification switching control signal S SW2 to the gate of the switching element Q1 .
ゲート駆動回路Ｂ２は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を増幅したスイッチング制御信号Ｓ２を、スイッチング素子Ｑ２のゲートに出力する。 When the mode signal S MODE is at a high level (first mode), the gate drive circuit B2 outputs a switching control signal S2 obtained by amplifying the synchronous rectification switching control signal S SW2 to the gate of the switching element Q2 .
ゲート駆動回路Ｂ２は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１を増幅したスイッチング制御信号Ｓ２を、スイッチング素子Ｑ２のゲートに出力する。 When the mode signal S MODE is at a low level (second mode), the gate drive circuit B2 outputs a switching control signal S2 obtained by amplifying the main switching control signal S SW1 to the gate of the switching element Q2 .
（第１の実施の形態の変形例）
バッテリ電圧低下監視部１１（図２参照）は、抵抗１５２とコンデンサ１５３とで構成されるＲＣフィルタによって、信号Ｓ１００がハイレベルからローレベルへ変化する時定数を長くすることとした。しかし、ＲＣフィルタに代えて、タイマ回路によって、信号Ｓ１００がハイレベルからローレベルへ変化する時定数を長くしても良い。
(Modification of the first embodiment)
The battery voltage drop monitor 11 (see FIG. 2) lengthens the time constant at which the signal S100 changes from high level to low level by using an RC filter composed of a
図１１は、第１の実施の形態の変形例のバッテリ電圧低下監視部の回路構成を示す図である。 Figure 11 shows the circuit configuration of a battery voltage drop monitor in a modified example of the first embodiment.
バッテリ電圧低下監視部１１Ａは、バッテリ電圧低下監視部１１（図２参照）と比較して、ダイオード１５１、抵抗１５２及びコンデンサ１５３を含んでいない。また、バッテリ電圧低下監視部１１Ａは、バッテリ電圧低下監視部１１と比較して、タイマ回路１６１と、ＡＮＤゲート回路１６２と、を更に含む。
Compared to the battery voltage drop monitoring unit 11 (see FIG. 2), the battery voltage
タイマ回路１６１は、定電流源１７１と、スイッチング素子１７２と、コンデンサ１７３と、定電圧源１７４と、コンパレータ１７５と、を含む。
The
スイッチング素子１７２のソースは、基準電位に電気的に接続されている。スイッチング素子１７２のゲートには、信号Ｓ１００が入力される。スイッチング素子１７２は、信号Ｓ１００がハイレベルの場合にオン状態になり、信号Ｓ１００がローレベルの場合にオフ状態になる。
The source of the
コンデンサ１７３の低電位側端は、基準電位に電気的に接続されている。コンデンサ１７３の高電位側端は、スイッチング素子１７２のドレインに電気的に接続されている。
The low potential end of the
定電流源１７１は、電源電位ＶＤＤと、スイッチング素子１７２のドレイン及びコンデンサ１７３の高電位側端と、の間に電気的に接続されている。
The constant
信号Ｓ１００がハイレベルの場合には、スイッチング素子１７２がオン状態になる。従って、コンデンサ１７３は、スイッチング素子１７２によって放電される。
When the signal S100 is at a high level, the switching
信号Ｓ１００がローレベルの場合には、スイッチング素子１７２がオフ状態になる。従って、コンデンサ１７３は、定電流源１７１によって充電される。
When the signal S100 is at a low level, the switching
コンパレータ１７５の反転入力端子（－端子）は、定電圧源１７４に電気的に接続されている。コンパレータ１７５の非反転入力端子（＋端子）は、コンデンサ１７３の高電位側端に電気的に接続されている。
The inverting input terminal (- terminal) of the
コンパレータ１７５は、コンデンサ１７３の電圧が定電圧源１７４の電圧未満の場合は、ローレベルの信号を出力する。
コンパレータ１７５は、コンデンサ１７３の電圧が定電圧源１７４の電圧以上の場合は、ハイレベルの信号を出力する。
タイマ回路１６１は、信号Ｓ１００がハイレベルからローレベルに変化したタイミングでコンデンサ１７３の充電を開始し、コンデンサ１７３の電圧が定電圧源１７４の電圧に達したら、ハイレベルの信号を出力する。また、タイマ回路１６１は、信号Ｓ１００がローレベルからハイレベルに変化したタイミングでコンデンサ１７３を放電し、ローレベルの信号を出力する。
The
つまり、タイマ回路１６１は、電圧ＶＩＮが入力電圧閾値未満から入力電圧閾値以上に変化してから所定時間経過したタイミングで、ハイレベルの信号を出力する。また、タイマ回路１６１は、電圧ＶＩＮが入力電圧閾値以上から入力電圧閾値未満に変化したタイミングで、ローレベルの信号を出力する。
That is, the
従って、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、タイマ回路１６１の出力信号は、ハイレベルにならず、ローレベルに維持される。
Therefore, even if the voltage VIN exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the
ＡＮＤゲート回路１６２の一方の入力端子には、ＮＯＴゲート回路１５７の出力信号が入力される。ＡＮＤゲート回路１６２の他方の入力端子には、タイマ回路１６１の出力信号が入力される。
The output signal of the
ＡＮＤゲート回路１６２は、信号Ｓ１００がローレベル且つタイマ回路１６１の出力信号がハイレベルの場合に、ハイレベルの信号を出力する。つまり、ＡＮＤゲート回路１６２は、電圧ＶＩＮが入力電圧閾値以上であり、且つ、電圧ＶＩＮが入力電圧閾値未満から入力電圧閾値以上に変化してから所定時間経過した場合に、ハイレベルの信号をＳ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に出力する。
The AND
先に説明したように、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、タイマ回路１６１の出力信号は、ハイレベルにならず、ローレベルに維持される。
As described above, even if the voltage VIN becomes equal to or exceeds the input voltage threshold due to momentary noise or the like, if the voltage immediately settles below the input voltage threshold, the output signal of the
従って、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、Ｓ－Ｒ型フリップフロップ１５８の出力信号は、ハイレベルに維持される。
Therefore, even if the voltage VIN exceeds the input voltage threshold due to momentary noise or the like, if it immediately settles below the input voltage threshold, the output signal of the SR flip-
（効果）
［１］特許文献１記載のバックアップ電源装置は、放電時には、第２スイッチング素子だけをスイッチング制御し、第１スイッチング素子を制御しない（動作させない）。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。
(effect)
[1] The backup power supply device described in
一方、実施の形態のバックアップ電源装置１は、放電時（第２モード時）には、スイッチング素子Ｑ２をスイッチング制御させるとともに、スイッチング素子Ｑ２がオフの期間の一部に、スイッチング素子Ｑ１をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ１を同期整流素子として動作させ、同期整流動作を行う。
On the other hand, during discharging (in the second mode), the
これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、出力整流素子を不要とすることができ、部品点数を抑制できる。
As a result, the backup
特許文献１記載のバックアップ電源装置は、充電時には、第１スイッチング素子だけをスイッチング制御し、第２スイッチング素子を制御せず（動作させず）、第２スイッチング素子をダイオードとして機能させている。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。
During charging, the backup power supply device described in
一方、実施の形態のバックアップ電源装置１は、充電時（第１モード時）には、スイッチング素子Ｑ１をスイッチング制御させるとともに、スイッチング素子Ｑ１がオフの期間の一部に、スイッチング素子Ｑ２をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ２を同期整流素子として動作させ、同期整流動作を行う。
On the other hand, during charging (first mode), the
これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、損失を抑制でき、効率を向上させることができる。
As a result, the backup
［２］実施の形態のバックアップ電源装置１は、電流不連続動作（軽負荷）である場合に、同期整流素子をオンしたままだと、逆流電流が流れ、入力側へエネルギーを回生してしまい効率が低下する。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧が上昇すると、充電エネルギーよりも回生エネルギーが大きくなり、目標電圧まで充電できなくなる。そこで、実施の形態のバックアップ電源装置１は、コイルＬ１がエネルギーを掃き出し、同期整流素子のドレイン－ソース間の電流がゼロとなる又は反転するタイミング、つまり、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。これにより、実施の形態のバックアップ電源装置１は、逆流電流を抑制し、効率の低下を抑制できる。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧を目標電圧まで充電できる。
[2] In the case of the
［３］実施の形態のバックアップ電源装置１は、第１モード時は、充電電流を制限しながらの充電が可能である。しかし、実施の形態のバックアップ電源装置１は、第２モード時は、電子機器が必要とする電力を昇圧しながら供給しなければならないので、回路に大きな電流が流れ得る。
[3] In the first mode, the
従って、実施の形態のバックアップ電源装置１は、第２モード時にスイッチング周波数を保ったままとすると、コイルＬ１のサイズを大きくしなければならない。一方、実施の形態のバックアップ電源装置１は、第１モード時は、ノイズ抑制の観点から、スイッチング周波数をあまり高くしないことが望ましい。
Therefore, in the
そこで、スイッチング周波数設定部１３は、第２モード時のスイッチング周波数を、第１モード時のスイッチング周波数よりも高い周波数にする。これにより、実施の形態のバックアップ電源装置１は、コイルＬ１のサイズを抑制できるとともに、ノイズを抑制できる。
Therefore, the switching
［４］実施の形態のバックアップ電源装置１は、第１モード時は、昇降圧回路４の出力電圧である電気二重層コンデンサ３の電圧ＶＥＤＬＣと目標電圧との差電圧に基づいて（具体的には、電圧Ｖ３に基づいて）制御を行う。実施の形態のバックアップ電源装置１は、第２モード時は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧との差電圧に基づいて（具体的には、電圧Ｖ２に基づいて）制御を行う。
[4] In the first mode, the
しかし、モード切り替え時に、１個のエラーアンプの入力側を上記２つの電圧で切り替えることとすると、問題が発生し得る。つまり、モード切り替え時に、エラーアンプの入力電圧を全く別の電圧レベルに切り替えることになるので、モード切り替え前のエラーアンプの出力電圧と、モード切り替え後のエラーアンプの出力電圧と、は全く異なる電圧となる。従って、エラーアンプの出力電圧の応答遅れや不安定動作が発生し得る。 However, if the input side of one error amplifier is switched between the above two voltages when switching modes, problems can arise. In other words, when switching modes, the input voltage of the error amplifier is switched to a completely different voltage level, so the output voltage of the error amplifier before switching modes and the output voltage of the error amplifier after switching modes are completely different voltages. This can result in a delayed response and unstable operation of the output voltage of the error amplifier.
そこで、出力電圧誤差検出部１７（図８参照）は、２個のエラーアンプ８１及び８５を備え、モード切り替え時に、エラーアンプ８１及び８５の出力側を切り替える。これにより、エラーアンプ８１及び８５は、常に（制御に使用していない時も）夫々の入力電圧に対応した出力電圧を出力し続けており、モード切り替え時の応答遅れや不安定動作を抑制できる。
The output voltage error detection unit 17 (see FIG. 8) has two
［５］コンパレータは、エラーアンプと異なり、入力電圧を別の電圧レベルに切り替えることが可能である。そこで、過電圧検出部１６（図７参照）は、１個のコンパレータ１０１を備え、モードに応じて、コンパレータ１０１の入力電圧を切り替える。即ち、第１モード時は、電気二重層コンデンサ３の電圧ＶＥＤＬＣを抵抗分圧した電圧Ｖ３がコンパレータ１０１に入力される。第２モード時は、出力電圧である電圧ＶＮ１を抵抗分圧した電圧を、コンパレータ１０１の入力側で切り替える。
[5] Unlike an error amplifier, a comparator can switch the input voltage to another voltage level. Therefore, the overvoltage detection unit 16 (see FIG. 7) includes one
これにより、実施の形態のバックアップ電源装置１は、１個のコンパレータ１０１によって、第１モード及び第２モードの両方のモードで過電圧検出が可能であり、回路を抑制できる。
As a result, the backup
［６］一般に、電流モード制御の方が、電圧モード制御よりも位相補償が容易であり、応答を上げた（周波数ゲインを上げた）設定が可能である。そこで、オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯを加味した電流モード制御を採用している。但し、第１モード時と第２モード時とでは、電流検出点が異なっている。 [6] In general, phase compensation is easier in current mode control than in voltage mode control, and it is possible to set an increased response (increased frequency gain). Therefore, the on/off control unit 18 employs current mode control that takes into account the current information signal S CINFO . However, the current detection point is different between the first mode and the second mode.
そこで、電流情報検出部１５（図６参照）は、鋸歯状波信号ＳＳＡＷに加える電流情報を、モードにより切り替える。つまり、電流情報検出部１５は、第１モード時は、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間に流れる電流の電流情報を検出する。また、電流情報検出部１５は、第２モード時は、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間に流れる電流の電流情報を検出する。
Therefore, the current information detection unit 15 (see FIG. 6) switches the current information added to the sawtooth wave signal S SAW depending on the mode. That is, in the first mode, the current
これにより、実施の形態のバックアップ電源装置１は、第１モード及び第２モードのどちらのモードでも、電流モード制御を実現できる。
As a result, the backup
［７］第１モードと第２モードとは全く異なる制御である。従って、スイッチング周期の途中でモード切替を行うこととすると、１つのスイッチング周期のこととは言え、アブノーマル動作となる。 [7] The first and second modes are completely different controls. Therefore, if you try to switch modes in the middle of a switching cycle, it will result in abnormal operation, even if it is just for one switching cycle.
そこで、モード切替タイミング調整部１２（図２参照）は、スイッチング周期の途中でモード変更条件、つまり電圧ＶＩＮと入力電圧閾値との大小関係が変化しても、次のスイッチング周期の開始、つまり周期パルス信号ＳＯＳＣの立ち上がりまで待って、モード信号ＳＭＯＤＥを切り替える。これにより、実施の形態のバックアップ電源装置１は、上記アブノーマル動作を抑制できる。
Therefore, even if the mode change condition, i.e., the magnitude relationship between the voltage VIN and the input voltage threshold, changes during the switching period, the mode switching timing adjustment unit 12 (see FIG. 2) waits until the start of the next switching period, i.e., until the rising edge of the periodic pulse signal SOSC , before switching the mode signal S MODE . This allows the
［８］第１モードで、電気二重層コンデンサ３の電圧ＶＥＤＬＣが電圧閾値未満（バックアップには不十分な電圧）である場合を検討する。そして、更に、電圧ＶＩＮが入力電圧閾値（例えば、９Ｖ）未満となったとすると、第１モードから第２モードへ切り替わってしまい、バックアップ電源装置１は、必要な電圧ＶＮ１を出力できず、無駄な動作となる（空振り動作となる）。
[8] Consider the case where the voltage V_EDLC of the electric double layer capacitor 3 is less than the voltage threshold (insufficient voltage for backup) in the first mode. If the voltage V_IN further becomes less than the input voltage threshold (e.g., 9 V), the mode switches from the first mode to the second mode, and the backup
そこで、第１の実施の形態では、バッテリ電圧低下監視部１１及びモード切替タイミング調整部１２は、第１モードで、電気二重層コンデンサ３の電圧ＶＥＤＬＣが電圧閾値未満の場合は、第２モードへ切り替えずに、第１モードを継続する。
Therefore, in the first embodiment, when the voltage V_EDLC of the electric double layer capacitor 3 is less than the voltage threshold in the first mode, the battery voltage
これにより、バックアップ電源装置１は、バッテリが完全に遮断されてしまったのではなく、劣化等により６Ｖから９Ｖ程度に低下している場合に関しては、電気二重層コンデンサ３の充電を行うことができる。
As a result, the backup
［９］第２モードで、電気二重層コンデンサ３の電圧ＶＥＤＬＣが電圧閾値未満に低下した場合を検討する。そして、更に、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になったとすると、第２モードから第１モードに切り替わってしまう。そうすると、一瞬のノイズ等が収束して電圧ＶＩＮが入力電圧閾値未満に戻っても、上記［８］記載の通り、第１モードを継続してしまい、第２モードに戻らなくなってしまう（バックアップが中止されてしまう）。 [9] Consider the case where the voltage V EDLC of the electric double layer capacitor 3 falls below the voltage threshold in the second mode. If the voltage V IN becomes equal to or higher than the input voltage threshold due to momentary noise or the like, the mode will switch from the second mode to the first mode. Then, even if the momentary noise or the like converges and the voltage V IN returns to being below the input voltage threshold, as described in [8] above, the first mode will continue and the mode will not return to the second mode (backup will be discontinued).
一瞬のノイズ等ではなく、本当に電圧ＶＩＮが低下している場合は、電気二重層コンデンサ３の電圧ＶＥＤＬＣのバックアップ可能な下限限界まで、バックアップを継続して欲しい要請がある。バックアップ対象である負荷の機器毎に、バックアップ可能な電圧ＶＥＤＬＣの下限が異なるからである。 If the voltage VIN is truly dropping, rather than due to momentary noise, there is a demand to continue backup up to the lower limit of the voltage VEDLC of the electric double layer capacitor 3 that can be backed up. This is because the lower limit of the voltage VEDLC that can be backed up differs for each load device that is the backup target.
そこで、バッテリ電圧低下監視部１１は、電圧ＶＩＮが入力電圧閾値以上であるか否かの判定を、電圧ＶＩＮが入力電圧閾値未満であるか否かの判定よりも、相対的に長い時定数で行う。
Therefore, the battery voltage
これにより、バックアップ電源装置１は、一瞬のノイズ等により電圧ＶＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、第２モードを継続できる。
As a result, even if the voltage VIN becomes equal to or exceeds the input voltage threshold due to momentary noise or the like, if the voltage quickly settles below the input voltage threshold, the
＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
Second Embodiment
Among the components of the second embodiment, the same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
第２の実施の形態は、第１の実施の形態の変形例のバッテリ電圧低下監視部１１Ａ（図１１参照）を変形したものである。
The second embodiment is a modification of the battery voltage
図１２は、第２の実施の形態のバッテリ電圧低下監視部の回路構成を示す図である。 Figure 12 shows the circuit configuration of the battery voltage drop monitor in the second embodiment.
バッテリ電圧低下監視部１１Ｂは、バッテリ電圧低下監視部１１Ａ（図１１参照）と比較して、コンパレータ１８１と、定電圧源１８２と、タイマ回路１８３と、ＮＯＴゲート回路１８４と、ＡＮＤゲート回路１８５と、ＯＲゲート回路１８６と、を更に含む。
Compared to the battery voltage
コンパレータ１８１の反転入力端子（－端子）には、定電圧源１８２の電圧が入力される。定電圧源１８２の電圧は、出力電圧閾値に応じた電圧である。詳しくは、定電圧源１８２の電圧は、（（出力電圧閾値）÷（Ｒ３＋Ｒ４）×Ｒ４）である。コンパレータ１８１の非反転入力端子（＋端子）には、電圧Ｖ２が入力される。
The voltage of the
出力電圧閾値が、本開示の「第３設定電圧」の一例に相当する。 The output voltage threshold corresponds to an example of the "third set voltage" of this disclosure.
コンパレータ１８１は、電圧Ｖ２が定電圧源１８２の電圧以上の場合には、ハイレベルの信号を出力する。つまり、コンパレータ１８１は、電圧ＶＮ１が出力電圧閾値以上の場合には、ハイレベルの信号を出力する。
The
一方、コンパレータ１８１は、電圧Ｖ２が定電圧源１８２の電圧未満の場合には、ローレベルの信号を出力する。つまり、コンパレータ１８１は、電圧ＶＮ１が出力電圧閾値未満の場合には、ローレベルの信号を出力する。
On the other hand, the
タイマ回路１８３は、定電流源１９１と、スイッチング素子１９２と、コンデンサ１９３と、定電圧源１９４と、コンパレータ１９５と、を含む。定電流源１９１、スイッチング素子１９２、コンデンサ１９３、定電圧源１９４及びコンパレータ１９５の接続関係は、定電流源１７１、スイッチング素子１７２、コンデンサ１７３、定電圧源１７４及びコンパレータ１７５の接続関係と同様であるので、説明を省略する。
The
タイマ回路１８３は、コンパレータ１８１の出力信号がハイレベルからローレベルに変化したタイミングでコンデンサ１９３の充電を開始し、コンデンサ１９３の電圧が定電圧源１９４の電圧に達したら、ハイレベルの信号を出力する。また、タイマ回路１８３は、コンパレータ１８１の出力信号がローレベルからハイレベルに変化したタイミングでコンデンサ１９３を放電し、ローレベルの信号を出力する。
The
つまり、タイマ回路１８３は、電圧ＶＮ１が出力電圧閾値以上から出力電圧閾値未満に変化してから所定時間経過したタイミングで、ハイレベルの信号を出力する。また、タイマ回路１８３は、電圧ＶＮ１が出力電圧閾値未満から出力電圧閾値以上に変化したタイミングで、ローレベルの信号を出力する。
That is, the
ＮＯＴゲート回路１８４は、コンパレータ１５４の出力信号を反転して出力する。
The
ＡＮＤゲート回路１８５の第１入力端子には、ＮＯＴゲート回路１８４の出力信号が入力される。ＡＮＤゲート回路１８５の第２入力端子には、信号Ｓ１００が入力される。ＡＮＤゲート回路１８５の第３入力端子には、タイマ回路１８３の出力信号が入力される。
An output signal of the
ＡＮＤゲート回路１８５は、電圧Ｖ３が定電圧源１５５の電圧未満であり、電圧Ｖ１が定電圧源３２の電圧未満であり、且つ、電圧Ｖ２が定電圧源１８２の電圧未満になってから一定時間が経過した場合に、ハイレベルの信号を出力する。
The AND
つまり、ＡＮＤゲート回路１８５は、電圧ＶＥＤＬＣが充電電圧閾値未満であり、電圧ＶＩＮが入力電圧閾値未満であり、且つ、電圧ＶＮ１が出力電圧閾値未満になってから一定時間が経過した場合に、ハイレベルの信号を出力する。
In other words, the AND
ＯＲゲート回路１８６の一方の入力端子には、ＡＮＤゲート回路１６２の出力信号が入力される。ＯＲゲート回路１８６の他方の入力端子には、ＡＮＤゲート回路１８５の出力信号が入力される。ＯＲゲート回路１８６の出力信号は、Ｓ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に入力される。
The output signal of the AND
Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ１００がハイレベル且つコンパレータ１５４の出力信号がハイレベルの場合に、セットされ、ハイレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧ＶＩＮが入力電圧閾値未満且つ電圧ＶＥＤＬＣが充電電圧閾値以上の場合に、ハイレベルの信号を出力する。
The SR flip-
また、Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ１００がローレベル且つタイマ回路１６１の出力信号がハイレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧ＶＩＮが入力電圧閾値以上になってから一定時間が経過した場合に、ローレベルの信号を出力する。
Furthermore, the SR flip-
また、Ｓ－Ｒ型フリップフロップ１５８は、コンパレータ１５４の出力信号がローレベル、信号Ｓ１００がハイレベル、且つ、タイマ回路１８３の出力信号がハイレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧ＶＥＤＬＣが充電電圧閾値未満であり、電圧ＶＩＮが入力閾値電圧未満であり、且つ、電圧ＶＮ１が出力電圧閾値未満になってから一定時間が経過した場合に、リセットされ、ローレベルの信号を出力する。
Furthermore, the S-R flip-
（効果）
第２の実施の形態では、第２モードで、十分なバックアップが出来ていない状態（電圧ＶＮ１が出力電圧閾値未満）が一定時間継続した場合は、第２モードから第１モードへ切り替える事とした。
(effect)
In the second embodiment, if a state in which sufficient backup is not possible in the second mode (the voltage VN1 is less than the output voltage threshold) continues for a certain period of time in the second mode, the mode is switched from the second mode to the first mode.
これにより、バックアップ電源装置１は、バッテリ２が完全に遮断されてしまったのではなく、劣化等で電圧ＶＩＮが６Ｖから９Ｖ程度になっている場合に関しては、電気二重層コンデンサ３の充電を行うことができる。
As a result, the backup
＜付記＞
実施の形態では、制御部１０をハードウェア回路で構成したが、本開示はこれに限定されない。制御部１０は、処理装置（ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）等）とプログラムとで構成しても良い。
<Additional Notes>
In the embodiment, the
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be embodied in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are within the scope of the invention and its equivalents as set forth in the claims, as well as the scope and gist of the invention.
１ バックアップ電源装置
２ バッテリ
３ 電気二重層コンデンサ
４ 昇降圧回路
５ 端子部
１０ 制御部
１１、１１Ａ、１１Ｂ バッテリ電圧低下監視部
１２ モード切替タイミング調整部
１３ スイッチング周波数設定部
１４ スイッチング電流検出部
１５ 電流情報検出部
１６ 過電圧検出部
１７ 出力電圧誤差検出部
１８ オンオフ制御部
１９ ドライブ選択部
２０ 第１レベルシフト部
２１ 第２レベルシフト部
Ｑ１、Ｑ２ スイッチング素子
Ｌ１ コイル
REFERENCE SIGNS
Claims (5)
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする、バックアップ電源装置。 a terminal section including an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point;
an electric double layer capacitor having one end electrically connected to a reference potential;
A first switching element having one end electrically connected to the connection point;
a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor;
a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil and having the other end electrically connected to a reference potential;
a control unit that performs a first mode control in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on and the second switching element is switched on as a synchronous rectifier element, thereby operating the first switching element, the second switching element, and the coil as a step-up circuit to charge the electric double layer capacitor, and that performs a second mode control in which, when the input voltage is lower than the first set voltage, the second switching element is switched on and the first switching element is switched on and the first switching element is switched on as a synchronous rectifier element, thereby operating the first switching element, the second switching element, and the coil as a step-up circuit to discharge the electric double layer capacitor;
Equipped with
The control unit is
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
A backup power supply device comprising:
前記第２モードから前記第１モードへ切り替える場合の、前記入力電圧が前記第１設定電圧以上であるか否かの判定のための時定数を、前記第１モードから前記第２モードへ切り替える場合の、前記入力電圧が前記第１設定電圧未満であるか否かの判定のための時定数よりも、長くする、
ことを特徴とする、請求項１に記載のバックアップ電源装置。 The control unit is
a time constant for determining whether or not the input voltage is equal to or higher than the first set voltage when switching from the second mode to the first mode is set to be longer than a time constant for determining whether or not the input voltage is lower than the first set voltage when switching from the first mode to the second mode;
2. The backup power supply device according to claim 1 .
前記第２モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧未満、且つ、前記出力電圧が予め定められた第３設定電圧以下に一定時間なった場合、前記第２モードから前記第１モードへ切り替える、
ことを特徴とする、請求項１又は２に記載のバックアップ電源装置。 The control unit is
switching from the second mode to the first mode when the charging voltage of the electric double layer capacitor is less than the second set voltage and the output voltage is equal to or less than a predetermined third set voltage for a certain period of time in the second mode;
3. The backup power supply device according to claim 1 or 2.
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする、制御方法。 A control method for a backup power supply device comprising: a terminal section having an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point; an electric double layer capacitor having one end electrically connected to a reference potential; a first switching element having one end electrically connected to the connection point; a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor; and a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and the other end electrically connected to the reference potential,
a first mode control is performed in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on a current flowing through the first switching element and a charging voltage of the electric double layer capacitor, and the second switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to charge the electric double layer capacitor; and a second mode control is performed in which, when the input voltage is lower than the first set voltage, the second switching element is switched on based on a current flowing through the second switching element and an output voltage output from the output terminal, and the first switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to discharge the electric double layer capacitor;
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
A control method comprising:
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを処理装置に実行させる、制御プログラム。 a terminal section having an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifier element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point; an electric double layer capacitor having one end electrically connected to a reference potential; a first switching element having one end electrically connected to the connection point; a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor; and a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and the other end electrically connected to the reference potential,
a first mode control is performed in which, when an input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on a current flowing through the first switching element and a charging voltage of the electric double layer capacitor, and the second switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to charge the electric double layer capacitor; and a second mode control is performed in which, when the input voltage is lower than the first set voltage, the second switching element is switched on based on a current flowing through the second switching element and an output voltage output from the output terminal, and the first switching element is switched on based on a synchronous rectification element, thereby operating the first switching element, the second switching element and the coil as a step-up circuit to discharge the electric double layer capacitor;
In the first mode, when a charging voltage of the electric double layer capacitor is less than a predetermined second set voltage, even if the input voltage becomes less than the first set voltage, the first mode is continued without switching to the second mode.
A control program that causes a processing device to execute the above operations.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021077904A JP7702272B2 (en) | 2021-04-30 | 2021-04-30 | Backup power supply device, control method and control program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021077904A JP7702272B2 (en) | 2021-04-30 | 2021-04-30 | Backup power supply device, control method and control program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022171322A JP2022171322A (en) | 2022-11-11 |
| JP7702272B2 true JP7702272B2 (en) | 2025-07-03 |
Family
ID=83946235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021077904A Active JP7702272B2 (en) | 2021-04-30 | 2021-04-30 | Backup power supply device, control method and control program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7702272B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097252A (en) | 2005-09-27 | 2007-04-12 | Nayuta:Kk | Power supply device and bidirectional buck-boost converter |
| JP2007174784A (en) | 2005-12-21 | 2007-07-05 | Hitachi Ltd | Bidirectional DC-DC converter and control method thereof |
| JP2008067495A (en) | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | Switching regulator |
| US20090108677A1 (en) | 2007-10-29 | 2009-04-30 | Linear Technology Corporation | Bidirectional power converters |
| JP2013183562A (en) | 2012-03-02 | 2013-09-12 | Nec Casio Mobile Communications Ltd | Power supply device, portable terminal device, power supply device control method, and program |
| JP2016226102A (en) | 2015-05-28 | 2016-12-28 | パナソニックＩｐマネジメント株式会社 | Backup power supply device and vehicle having the same mounted thereon |
| WO2018180753A1 (en) | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | Power supply device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7094801B2 (en) * | 2018-06-28 | 2022-07-04 | 新電元工業株式会社 | Control device, control method of control device, and lighting device |
-
2021
- 2021-04-30 JP JP2021077904A patent/JP7702272B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097252A (en) | 2005-09-27 | 2007-04-12 | Nayuta:Kk | Power supply device and bidirectional buck-boost converter |
| JP2007174784A (en) | 2005-12-21 | 2007-07-05 | Hitachi Ltd | Bidirectional DC-DC converter and control method thereof |
| JP2008067495A (en) | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | Switching regulator |
| US20090108677A1 (en) | 2007-10-29 | 2009-04-30 | Linear Technology Corporation | Bidirectional power converters |
| JP2013183562A (en) | 2012-03-02 | 2013-09-12 | Nec Casio Mobile Communications Ltd | Power supply device, portable terminal device, power supply device control method, and program |
| JP2016226102A (en) | 2015-05-28 | 2016-12-28 | パナソニックＩｐマネジメント株式会社 | Backup power supply device and vehicle having the same mounted thereon |
| WO2018180753A1 (en) | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | Power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022171322A (en) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3514932B1 (en) | Soft start of switched capacitor converters | |
| US7940507B2 (en) | Switching control circuit and self-excited DC-DC converter | |
| US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
| JP5125066B2 (en) | Control circuit for synchronous rectification type DC-DC converter, synchronous rectification type DC-DC converter and control method therefor | |
| JP7058186B2 (en) | Switching power supply and semiconductor devices | |
| US20050285579A1 (en) | Control circuit of DC-DC converter and its control method | |
| KR100718522B1 (en) | Dc-dc converter, circuit for controlling dc-dc converter, and method for controlling dc-dc converter | |
| US8710816B2 (en) | Buck converter having reduced ripple under a light load | |
| US7852059B2 (en) | Power supply device | |
| US7567069B2 (en) | Step-up power supply device | |
| TW200912586A (en) | Switching regulator capable of preventing reverse current | |
| TWI545880B (en) | DC/DC converter | |
| US20250070645A1 (en) | Gate drive circuit, power good circuit, overcurrent detection circuit, oscillation prevention circuit, switching control circuit and switching power supply device | |
| US9559593B2 (en) | Synchronous rectification converter and control method of synchronous rectification converter | |
| JP6794250B2 (en) | Phase compensation circuit and DC / DC converter using it | |
| WO2018207224A1 (en) | Power conversion device | |
| JP5601696B2 (en) | Power supply | |
| US7723967B2 (en) | Step-up converter having an improved dynamic response | |
| CN107342680A (en) | DC-DC converter | |
| EP4243261B1 (en) | Module for controlling a switching buck-boost converter with overcurrent detection and method for controlling a switching buck-boost converter | |
| JP7377072B2 (en) | switching regulator | |
| JP2012060715A (en) | Integrated circuit | |
| JP7628359B2 (en) | Backup power supply device, control method and control program | |
| JP2011078212A (en) | Dc-dc converter and method of controlling the same | |
| JP7702272B2 (en) | Backup power supply device, control method and control program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7702272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |