Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7735026B2 - Model transformation device, model equivalence verification device, model transformation method, and model transformation program - Google Patents
[go: Go Back, main page]

JP7735026B2 - Model transformation device, model equivalence verification device, model transformation method, and model transformation program - Google Patents

Model transformation device, model equivalence verification device, model transformation method, and model transformation program

Info

Publication number
JP7735026B2
JP7735026B2 JP2021189515A JP2021189515A JP7735026B2 JP 7735026 B2 JP7735026 B2 JP 7735026B2 JP 2021189515 A JP2021189515 A JP 2021189515A JP 2021189515 A JP2021189515 A JP 2021189515A JP 7735026 B2 JP7735026 B2 JP 7735026B2
Authority
JP
Japan
Prior art keywords
model
unit
elements
diagram
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021189515A
Other languages
Japanese (ja)
Other versions
JP2023076222A (en
Inventor
祐輔 塩崎
嘉一 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Automotive Systems Co Ltd
Original Assignee
Panasonic Automotive Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Automotive Systems Co Ltd filed Critical Panasonic Automotive Systems Co Ltd
Priority to JP2021189515A priority Critical patent/JP7735026B2/en
Publication of JP2023076222A publication Critical patent/JP2023076222A/en
Application granted granted Critical
Publication of JP7735026B2 publication Critical patent/JP7735026B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stored Programmes (AREA)

Description

本開示は、モデル変換装置、モデル等価性検証装置、モデル変換方法、およびモデル変換プログラムに関する。 This disclosure relates to a model transformation device, a model equivalence verification device, a model transformation method, and a model transformation program.

コンピュータモデリング環境で生成されたモデルを、異なるコンピュータモデリング環境のモデルに変換することが行われている。例えば、Simulinkモデルへ自動変換する機能を有するEA(Enterprise Architect)等のモデリングツールが知られている。 Models created in one computer modeling environment are often converted into models for a different computer modeling environment. For example, modeling tools such as EA (Enterprise Architect) are known that have the ability to automatically convert to Simulink models.

特許第4988811号公報Patent No. 4988811 特許第5147952号公報Patent No. 5147952

しかし、従来技術では、モデル変換のための数式定義や仕様定義等をユーザが入力するため、誤解釈または誤入力等による誤変換が生じる可能性があった。 However, with conventional technology, users are required to input mathematical formula definitions and specification definitions for model conversion, which can lead to incorrect conversions due to misinterpretation or incorrect input.

本開示の一態様は、コンピュータモデリング環境の異なるモデルへの高精度な自動変換を可能とすることができる、モデル変換装置、モデル等価性検証装置、モデル変換方法、およびモデル変換プログラムの提供に資する。 One aspect of the present disclosure contributes to the provision of a model conversion device, a model equivalence verification device, a model conversion method, and a model conversion program that enable highly accurate automatic conversion to a different model in a computer modeling environment.

本開示にかかるモデル変換装置は、導出部と、生成部と、を備える。導出部は、モデルベースシステムズエンジニアリング(以下モデルベース開発と称する)の第1コンピュータモデリング環境で生成されシステムの機能を複数の要素の組み合わせによって表した第1モデルと、所定の要求仕様記述手法に沿って記述されたシステム仕様ダイアグラムと、に基づいて、前記第1モデルに規定された前記要素と、前記機能に対応する要求仕様と、を対応付けた機能仕様接続情報を導出する。生成部は、第2コンピュータモデリング環境の第2モデルを生成する自動変換ツールに入力されるモデル生成仕様書情報を、前記機能仕様接続情報に基づいて生成する。 A model conversion device according to the present disclosure includes a derivation unit and a generation unit. The derivation unit derives functional specification connection information that associates the elements defined in a first model with requirement specifications corresponding to the functions, based on a first model generated in a first computer modeling environment of model-based systems engineering (hereinafter referred to as model-based development) and representing a system function by combining multiple elements, and a system specification diagram described in accordance with a predetermined requirement specification description method. The generation unit generates model generation specification information based on the functional specification connection information, which is input to an automatic conversion tool that generates a second model in a second computer modeling environment.

本開示にかかるモデル変換装置、モデル等価性検証装置、モデル変換方法、およびモデル変換プログラムによれば、コンピュータモデリング環境の異なるモデルへの高精度な自動変換を可能とすることができる。 The model conversion device, model equivalence verification device, model conversion method, and model conversion program disclosed herein enable highly accurate automatic conversion to a model in a different computer modeling environment.

図1は、モデル変換装置の一例の構成図である。FIG. 1 is a diagram showing an example of the configuration of a model transformation device. 図2は、モデル変換装置の一例のハードウェア構成図である。FIG. 2 is a diagram illustrating a hardware configuration of an example of a model transformation device. 図3は、モデル自動生成部の一例の詳細構成図である。FIG. 3 is a detailed configuration diagram of an example of the automatic model generation unit. 図4は、SysMLモデルおよびシステム仕様ダイアグラムの一例を表す模式図である。FIG. 4 is a schematic diagram showing an example of a SysML model and a system specification diagram. 図5は、検証部の一例の詳細構成図である。FIG. 5 is a detailed configuration diagram of an example of the verification unit. 図6は、モデル自動生成処理の流れの一例のフローチャートである。FIG. 6 is a flowchart illustrating an example of the flow of the automatic model generation process. 図7は、検証処理の流れの一例のフローチャートである。FIG. 7 is a flowchart showing an example of the flow of the verification process.

以下に添付図面を参照して、本開示に係るモデル変換装置、モデル等価性検証装置、モデル変換方法、およびモデル変換プログラムの実施形態について説明する。 Embodiments of a model transformation device, model equivalence verification device, model transformation method, and model transformation program according to the present disclosure will be described below with reference to the accompanying drawings.

図1は、本実施形態のモデル変換装置10の一例の構成図である。 Figure 1 is a configuration diagram of an example of a model conversion device 10 according to this embodiment.

モデル変換装置10は、第1モデルを第2モデルに自動変換する情報処理装置である。 The model conversion device 10 is an information processing device that automatically converts a first model into a second model.

第1モデルとは、モデルベース開発の第1コンピュータモデリング環境により生成され、システムの機能を複数の要素の組み合わせによって表したモデルである。モデルベース開発とは、システムズエンジニアリング開発において、モデルを活用することによってシステム機能の視認性の良くした開発手法である。 The first model is a model generated in the first computer modeling environment of model-based development, which represents the system's functions as a combination of multiple elements. Model-based development is a development method in systems engineering development that improves the visibility of system functions by utilizing models.

第2モデルとは、第1コンピュータモデリング環境とは異なる第2コンピュータモデリング環境により生成されるモデルである。 The second model is a model generated by a second computer modeling environment that is different from the first computer modeling environment.

本実施形態では、第1コンピュータモデリング環境が、OMG(Object Management Group)により策定されたSysML(Systems Modeling Language)(登録商標)環境であり、第1モデルがSysMLモデルである形態を一例として説明する。また、本実施形態では、第2コンピュータモデリング環境がMATLAB(登録商標)Simulink(登録商標)環境であり、第2モデルがSimulinkモデルである形態を一例として説明する。 In this embodiment, an example is described in which the first computer modeling environment is a SysML (Systems Modeling Language) (registered trademark) environment developed by the OMG (Object Management Group), and the first model is a SysML model. Also, in this embodiment, an example is described in which the second computer modeling environment is a MATLAB (registered trademark) Simulink (registered trademark) environment, and the second model is a Simulink model.

なお、第1コンピュータモデリング環境および第2コンピュータモデリング環境は、互いに異なるコンピュータモデリング環境であればよく、SysML環境およびSimulink環境に限定されない、また、第1モデルおよび第2モデルは、互いに異なるコンピュータモデリング環境で生成されるモデルであればよく、SysMLモデルおよびSimulinkモデルに限定されない。 The first computer modeling environment and the second computer modeling environment may be different computer modeling environments and are not limited to a SysML environment and a Simulink environment. Furthermore, the first model and the second model may be models generated in different computer modeling environments and are not limited to a SysML model and a Simulink model.

図2は、モデル変換装置10の一例のハードウェア構成図である。 Figure 2 is a hardware configuration diagram of an example of a model conversion device 10.

モデル変換装置10は、CPU(Central Processing Unit)11A、ROM(Read Only Memory)11B、RAM(Random Access Memory)11C、およびI/F11D等がバス11Eにより相互に接続されており、コンピュータを利用したハードウェア構成となっている。 The model conversion device 10 has a computer-based hardware configuration, with a CPU (Central Processing Unit) 11A, a ROM (Read Only Memory) 11B, a RAM (Random Access Memory) 11C, and an I/F 11D interconnected by a bus 11E.

CPU11Aは、本実施形態のモデル変換装置10を制御する演算装置である。ROM11Bは、CPU11Aによる各種の処理を実現するプログラム等を記憶する。RAM11Cは、CPU11Aによる各種の処理に用いるデータを記憶する。I/F11Dは、データを送受信するためのインターフェースである。 The CPU 11A is a computing device that controls the model conversion device 10 of this embodiment. The ROM 11B stores programs and the like that realize various processes performed by the CPU 11A. The RAM 11C stores data used for various processes performed by the CPU 11A. The I/F 11D is an interface for sending and receiving data.

本実施形態のモデル変換装置10で実行される情報処理を実行するためのプログラムは、ROM11B等に予め組み込んで提供される。なお、本実施形態のモデル変換装置10で実行されるプログラムは、モデル変換装置10にインストール可能な形式又は実行可能な形式のファイルでCD-ROM、フレキシブルディスク(FD)、CD-R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供するように構成してもよい。 The program for executing information processing executed by the model conversion device 10 of this embodiment is provided pre-installed in ROM 11B or the like. The program executed by the model conversion device 10 of this embodiment may also be provided recorded on a computer-readable recording medium such as a CD-ROM, flexible disk (FD), CD-R, or DVD (Digital Versatile Disk) in a format that can be installed or executed by the model conversion device 10.

図1に戻り説明を続ける。モデル変換装置10は、記憶部12と、UI(ユーザ・インターフェース)部14と、通信部16と、制御部20と、を備える。記憶部12、UI部14、通信部16、および制御部20は、バス18などを介して通信可能に接続されている。 Returning to Figure 1, we will continue the explanation. The model conversion device 10 comprises a memory unit 12, a UI (user interface) unit 14, a communication unit 16, and a control unit 20. The memory unit 12, UI unit 14, communication unit 16, and control unit 20 are connected to each other so that they can communicate with each other via a bus 18 or the like.

記憶部12は、各種のデータを記憶する。記憶部34は、例えば、RAM、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等である。 The memory unit 12 stores various types of data. The memory unit 34 is, for example, a semiconductor memory element such as RAM or flash memory, a hard disk, or an optical disk.

UI部14は、ユーザによる入力を受付ける入力機能、および、各種の情報を表示する表示機能を有する。入力機能は、例えば、マウスなどのポインティングデバイス、キーボード等によって実現される。表示機能は、例えば、ディスプレイ、投影装置、等によって実現される。通信部16は、ネットワーク等を介して無線または有線による通信により外部の情報処理装置と通信する。 The UI unit 14 has an input function for accepting user input and a display function for displaying various information. The input function is realized, for example, by a pointing device such as a mouse, a keyboard, etc. The display function is realized, for example, by a display, a projection device, etc. The communication unit 16 communicates with external information processing devices via a network or the like, wirelessly or via wired communication.

制御部20は、各種の情報処理を実行する。例えば、CPU11Aが、ROM11BからプログラムをRAM11C上に読み出して実行することにより、制御部20の後述する各処理部がコンピュータ上で実現される。 The control unit 20 executes various types of information processing. For example, the CPU 11A reads a program from the ROM 11B onto the RAM 11C and executes it, thereby realizing each of the processing units of the control unit 20 (described below) on the computer.

制御部20は、モデル自動生成部30と、検証部40と、を備える。モデル自動生成部30および検証部40の一部または全ては、例えば、CPU11Aなどの処理装置にプログラムを実行させてもよいし、ソフトウェアにより実現してもよいし、IC(Integrated Circuit)などのハードウェアにより実現してもよいし、ソフトウェアおよびハードウェアを併用して実現してもよい。また、モデル自動生成部30および検証部40の少なくとも一方を、ネットワークなどを介してモデル変換装置10と通信可能に接続された外部の情報処理装置に搭載した構成としてもよい。 The control unit 20 includes an automatic model generation unit 30 and a verification unit 40. Some or all of the automatic model generation unit 30 and the verification unit 40 may be implemented, for example, by a processing device such as a CPU 11A executing a program, by software, by hardware such as an IC (Integrated Circuit), or by a combination of software and hardware. Furthermore, at least one of the automatic model generation unit 30 and the verification unit 40 may be mounted on an external information processing device communicatively connected to the model conversion device 10 via a network or the like.

モデル自動生成部30は、第1モデルであるSysMLモデルから第2モデルであるSimulinkモデルを自動生成する。 The automatic model generation unit 30 automatically generates a Simulink model, which is a second model, from a SysML model, which is a first model.

図3は、モデル自動生成部30の一例の詳細構成図である。 Figure 3 is a detailed configuration diagram of an example of the automatic model generation unit 30.

モデル自動生成部30は、導出部30Aと、生成部30Bと、を有する。 The automatic model generation unit 30 has a derivation unit 30A and a generation unit 30B.

導出部30Aは、SysMLモデル50に基づいて、SysMLモデル50に規定された要素と、要素によって表される機能に対応する要求仕様と、を対応付けた機能仕様接続情報52を導出する。詳細には、導出部30Aは、SysMLモデル50およびシステム仕様ダイアグラム50Cに基づいて、機能仕様接続情報52を導出する。SysMLモデル50およびシステム仕様ダイアグラム50Cは、SysMLモデリングツール28によって生成される。SysMLモデリングツール28は、SysML環境のモデリングツールである。本実施形態では、モデル変換装置10には、SysMLモデリングツール28が予めインストールされている形態を一例として説明する、また、本実施形態では、SysMLモデリングツール28が、EnterPrise Architect(Sparks Systems社)の限定アドインとして実装されたモデリングツールである形態を一例として説明する。なお、SysMLモデリングツール28は、モデル変換装置10の外部の情報処理装置に搭載された構成であってよい。 Based on the SysML model 50, the derivation unit 30A derives functional specification connection information 52, which associates elements defined in the SysML model 50 with requirement specifications corresponding to the functions represented by the elements. Specifically, the derivation unit 30A derives the functional specification connection information 52 based on the SysML model 50 and a system specification diagram 50C. The SysML model 50 and the system specification diagram 50C are generated by a SysML modeling tool 28. The SysML modeling tool 28 is a modeling tool for the SysML environment. In this embodiment, the SysML modeling tool 28 is pre-installed in the model conversion device 10. This embodiment also illustrates the SysML modeling tool 28 as a modeling tool implemented as a limited add-in for EnterPrise Architect (Sparks Systems). The SysML modeling tool 28 may be installed in an information processing device external to the model conversion device 10.

図4は、SysMLモデル50およびシステム仕様ダイアグラム50Cの一例を表す模式図である。 Figure 4 is a schematic diagram showing an example of a SysML model 50 and a system specification diagram 50C.

SysMLモデル50は、SysMLモデリングツール28によって生成され、目的仕様に応じたシステムの機能を複数の要素Bの組み合わせによって表したモデルである。目的仕様に応じたシステムの機能を、以下では、システム仕様モデルと称して説明する場合がある。 The SysML model 50 is a model generated by the SysML modeling tool 28, which represents the system functions corresponding to the target specifications by combining multiple elements B. Hereinafter, the system functions corresponding to the target specifications may be referred to as the system specification model.

SysMLモデル50には、複数のダイアグラムが含まれる。図4には、一例として、ブロック定義図50Aおよび内部ブロック図50Bを示す。ブロック定義図50Aおよび内部ブロック図50Bは、SysMLモデル50に含まれるダイアグラムの一例である。 The SysML model 50 includes multiple diagrams. Figure 4 shows, as an example, a block definition diagram 50A and an internal block diagram 50B. The block definition diagram 50A and the internal block diagram 50B are examples of diagrams included in the SysML model 50.

ブロック定義図50Aは、システム仕様モデルによって表されるシステムの階層構造を記述したダイアグラムである。ブロック定義図50Aは、複数の要素Bとして、機能ブロックFB、アクティビティAC、機能要件FD、要求仕様要素RB、などを含む。機能ブロックFBは、機能を表す要素Bである。アクティビティACは、接続された機能ブロックFBで実現するアクティビティを表す要素Bである。機能要件FDは、機能に要求される要件を表す要素Bである。要求仕様要素RBは、機能に対応する要求を満たす具体的な仕様を表す要素Bである。要求仕様要素RBは、自然言語で記述してもよいが、要求と仕様の記載方法を定義した要求仕様記述手法(USDM:Universal Specification Describing Manner)に沿って記述してもよい。 Block definition diagram 50A is a diagram that describes the hierarchical structure of a system represented by a system specification model. Block definition diagram 50A includes multiple elements B, such as function blocks FB, activities AC, functional requirements FD, and requirement specification elements RB. A function block FB is an element B that represents a function. An activity AC is an element B that represents an activity realized by connected function blocks FB. A functional requirement FD is an element B that represents a requirement required for a function. A requirement specification element RB is an element B that represents a specific specification that satisfies the requirement corresponding to a function. The requirement specification element RB may be written in natural language, or may be written in accordance with the Universal Specification Describing Manner (USDM), which defines how to describe requirements and specifications.

内部ブロック図50Bは、機能を表す要素BであるパートプロパティPP間の接続関係を記述したダイアグラムである。 The internal block diagram 50B is a diagram that describes the connection relationships between part properties PP, which are elements B that represent functions.

システム仕様ダイアグラム50Cは、SysMLモデリングツール28によってSysMLモデル50から生成されたダイアグラムである。システム仕様ダイアグラム50Cは、機能ごとの要求仕様要素RBの詳細を要求仕様記述手法(USDM)に沿って記述したダイアグラムである。システム仕様ダイアグラム50Cは、USDM図、またはUSDMと称される場合がある。システム仕様ダイアグラム50Cは、複数の仕様要素SBを含む。仕様要素SBは、要求仕様要素RBによって表される要求に対応する、機能ごとの要求仕様の詳細を表す要素Bである。 The system specification diagram 50C is a diagram generated from the SysML model 50 by the SysML modeling tool 28. The system specification diagram 50C is a diagram that describes the details of the requirement specification elements RB for each function in accordance with the Requirements Description Method (USDM). The system specification diagram 50C is sometimes referred to as a USDM diagram or USDM. The system specification diagram 50C includes multiple specification elements SB. The specification elements SB are elements B that represent the details of the requirement specifications for each function, corresponding to the requirements expressed by the requirement specification elements RB.

図3に戻り説明を続ける。導出部30Aは、ブロック定義図50A中の機能ブロックFBと要求仕様要素RBとの接続から、内部ブロック図50B中のパートプロパティPPとその処理に対応する仕様要素SBを探索することで、機能仕様接続情報52を導出する。 Returning to Figure 3, the explanation continues. The derivation unit 30A derives the functional specification connection information 52 by searching for the part property PP in the internal block diagram 50B and the specification element SB corresponding to its processing from the connection between the function block FB and the requirement specification element RB in the block definition diagram 50A.

本実施形態では、導出部30Aは、BDD(Block Definition Diagram)探索部30Cと、要求仕様要素探索部30Dと、仕様探索部30Eと、を含む。 In this embodiment, the derivation unit 30A includes a BDD (Block Definition Diagram) search unit 30C, a required specification element search unit 30D, and a specification search unit 30E.

図4を用いて、BDD探索部30C、要求仕様要素探索部30D、および仕様探索部30Eによる処理を詳細に説明する。 The processing performed by the BDD search unit 30C, the required specification element search unit 30D, and the specification search unit 30E will be explained in detail using Figure 4.

例えば、制御部20は、Simulinkモデル56の生成対象の内部ブロック図50Bの選択を受付ける。ユーザは、UI部14を操作することで、Simulinkモデル56の生成対象の内部ブロック図50Bを選択する。制御部20は、ユーザによる内部ブロック図50Bの選択を受付けると、モデル自動生成部30のプログラムを起動する。モデル自動生成部30のBDD探索部30Cは、SysMLモデル50に含まれる、選択を受付けた内部ブロック図50Bと同じパッケージ内にあるブロック定義図50Aを探索する。 For example, the control unit 20 accepts the selection of an internal block diagram 50B for which a Simulink model 56 is to be generated. The user operates the UI unit 14 to select the internal block diagram 50B for which a Simulink model 56 is to be generated. When the control unit 20 accepts the user's selection of the internal block diagram 50B, it starts the program of the automatic model generation unit 30. The BDD search unit 30C of the automatic model generation unit 30 searches for a block definition diagram 50A included in the SysML model 50 and in the same package as the selected internal block diagram 50B.

例えば、BDD探索部30Cは、選択を受付けた内部ブロック図50Bに含まれるパートプロパティPPから、「Type」の情報を読出す。例えば、BDD探索部30Cは、ファイルの内容を読出すコマンドであるTypeコマンドを用いて、パートプロパティPPに規定されている情報を「Type」の情報として読出す。そして、BDD探索部30Cは、読出した「Type」の情報を用いて、選択を受付けた内部ブロック図50Bと同じパッケージ内にあるブロック定義図50Aを探索する。 For example, the BDD search unit 30C reads "Type" information from the part properties PP included in the internal block diagram 50B whose selection was accepted. For example, the BDD search unit 30C uses the Type command, which is a command for reading the contents of a file, to read the information defined in the part properties PP as "Type" information. Then, the BDD search unit 30C uses the read "Type" information to search for a block definition diagram 50A that is in the same package as the internal block diagram 50B whose selection was accepted.

要求仕様要素探索部30Dは、内部ブロック図50Bに含まれるパートプロパティPPに対応する、BDD探索部30Cで探索されたブロック定義図50Aに含まれる機能ブロックFBと接続関係を有する要求仕様要素RBを探索する。 The requirement specification element search unit 30D searches for requirement specification elements RB that have a connection relationship with the function blocks FB included in the block definition diagram 50A searched for by the BDD search unit 30C and that correspond to the part properties PP included in the internal block diagram 50B.

詳細には、要求仕様要素探索部30Dは、ブロック定義図50Aに含まれる要素Bの内、BDD探索部30CがパートプロパティPPから読出した「Type」の情報および要素Bの要素名と一致する、機能ブロックFBおよびアクティビティACを検索する。そして、要求仕様要素探索部30Dは、内部ブロック図50Bに含まれる要素Bの内、検索した機能ブロックFBおよびアクティビティACの各々に接続されている要素Bを検索する。更に、要求仕様要素探索部30Dは、検索した該要素Bの内、要求仕様要素RBである要素Bを特定する。 In detail, the requirement specification element search unit 30D searches for function blocks FB and activities AC among the elements B included in the block definition diagram 50A that match the "Type" information and element name of element B read by the BDD search unit 30C from the part property PP. The requirement specification element search unit 30D then searches for elements B among the elements B included in the internal block diagram 50B that are connected to each of the searched function blocks FB and activities AC. Furthermore, the requirement specification element search unit 30D identifies, among the searched elements B, an element B that is a requirement specification element RB.

これらの処理によって、要求仕様要素探索部30Dは、内部ブロック図50Bに含まれるパートプロパティPPに対応する、ブロック定義図50Aに含まれる機能ブロックFBと接続関係を有する要求仕様要素RBを探索する。 Through these processes, the requirement specification element search unit 30D searches for requirement specification elements RB that have a connection relationship with the function blocks FB included in the block definition diagram 50A and correspond to the part properties PP included in the internal block diagram 50B.

仕様探索部30Eは、要求仕様要素探索部30Dによって探索された要求仕様要素RBによって表される要求に対応する仕様要素SBを、システム仕様ダイアグラム50Cから探索する。そして、仕様探索部30Eは、パートプロパティPPと、探索した仕様要素SBと、を対応付けた機能仕様接続情報52を導出する。 The specification search unit 30E searches the system specification diagram 50C for specification elements SB that correspond to the requirements represented by the requirement specification elements RB found by the requirement specification element search unit 30D. The specification search unit 30E then derives functional specification connection information 52 that associates the part properties PP with the found specification elements SB.

図3に戻り説明を続ける。生成部30Bは、導出部30Aで生成された機能仕様接続情報52に基づいてモデル生成仕様書情報54を生成し、自動変換ツール32へ出力する。 Returning to Figure 3, the explanation continues. The generation unit 30B generates model generation specification information 54 based on the functional specification connection information 52 generated by the derivation unit 30A, and outputs it to the automatic conversion tool 32.

自動変換ツール32は、モデル生成仕様書情報54からSimulinkモデル56を生成する自動変換ツールである。例えば、自動変換ツール32は、モデル生成仕様書情報54を入力とし、Simulinkモデル56を出力とするツールである。 The automatic conversion tool 32 is an automatic conversion tool that generates a Simulink model 56 from model generation specification information 54. For example, the automatic conversion tool 32 is a tool that receives model generation specification information 54 as input and outputs a Simulink model 56.

生成部30Bは、機能仕様接続情報52に含まれる要素BであるパートプロパティPPと、要求仕様の仕様要素SBと、の対応によって表される情報を規定した、モデル生成仕様書情報54を生成する。モデル生成仕様書情報54は、自動変換ツール32に応じた仕様書情報であればよい。自動変換ツール32は、例えば、AZAPA株式会社の「AI-Modeling」等であるが、このツールに限定されない。自動変換ツール32が「AI-Modeling」である場合、生成部30Bは、Simulinkモデル56の自動生成のために「AI-Modeling」で用いられる1または複数の仕様書情報を、モデル生成仕様書情報54として生成する。 The generation unit 30B generates model generation specification information 54, which defines information represented by the correspondence between part properties PP, which are elements B included in the functional specification connection information 52, and specification elements SB of the requirements specification. The model generation specification information 54 may be specification information compatible with the automatic conversion tool 32. The automatic conversion tool 32 is, for example, "AI-Modeling" by AZAPA Corporation, but is not limited to this tool. When the automatic conversion tool 32 is "AI-Modeling," the generation unit 30B generates, as model generation specification information 54, one or more pieces of specification information used by "AI-Modeling" to automatically generate a Simulink model 56.

生成部30Bからモデル生成仕様書情報54を入力された自動変換ツール32は、該モデル生成仕様書情報54をSimulinkモデル56に自動変換し、Simulinkモデル56を出力する。本実施形態では、自動変換ツール32は、予めモデル変換装置10にインストールされている形態を一例として説明する。なお、自動変換ツール32は、モデル変換装置10の外部の情報処理装置に搭載された構成であってよい。 The automatic conversion tool 32 receives the model generation specification information 54 from the generation unit 30B, automatically converts the model generation specification information 54 into a SimuLink model 56, and outputs the SimuLink model 56. In this embodiment, the automatic conversion tool 32 is described as being pre-installed in the model conversion device 10 as an example. Note that the automatic conversion tool 32 may also be installed in an information processing device external to the model conversion device 10.

図1に戻り説明を続ける。検証部40は、モデル自動生成部30で生成されたモデル生成仕様書情報54を入力することで自動変換ツール32から出力された、Simulinkモデル56を検証する。検証部40は、本実施形態のモデル等価性検証装置に相当する。 Returning to Figure 1, the explanation continues. The verification unit 40 verifies the Simulink model 56 output from the automatic conversion tool 32 by inputting the model generation specification information 54 generated by the automatic model generation unit 30. The verification unit 40 corresponds to the model equivalence verification device of this embodiment.

図5は、検証部40の一例の詳細構成図である。 Figure 5 is a detailed configuration diagram of an example of the verification unit 40.

検証部40は、タイミング図取得部40Aと、検証対象モデル取得部40Bと、入力信号ブロック生成部40Cと、結合部40Dと、実行指示部40Eと、等価性検証部40Fと、を有する。 The verification unit 40 includes a timing diagram acquisition unit 40A, a verification target model acquisition unit 40B, an input signal block generation unit 40C, a combination unit 40D, an execution instruction unit 40E, and an equivalence verification unit 40F.

例えば、制御部20は、ユーザによるUI部14の操作指示などによって、SysMLモデリングツール28上でタイミング図50Dが選択された状態で等価性検証プログラムが選択されると、等価性検証プログラムを起動する。等価性検証プログラムの起動によって、検証部40が起動される。検証部40のタイミング図取得部40Aは、選択されたタイミング図50Dを受付ける。また、タイミング図取得部40Aは、選択されたタイミング図50Dから、入力信号名、波形情報、および出力期待値を取得する。 For example, when a user operates the UI unit 14 to select an equivalence checking program while a timing diagram 50D is selected on the SysML modeling tool 28, the control unit 20 launches the equivalence checking program. The launch of the equivalence checking program launches the verification unit 40. The timing diagram acquisition unit 40A of the verification unit 40 accepts the selected timing diagram 50D. The timing diagram acquisition unit 40A also acquires the input signal names, waveform information, and expected output values from the selected timing diagram 50D.

タイミング図50Dは、SysMLモデル50に基づいてSysMLモデリングツール28で生成されたダイアグラムである。また、タイミング図50Dは、例えば統一モデリング言語(UML:Unified Modeling Language)で記述された、SysMLモデル50によって実現されるシステムの状態遷移を表すタイミング図である。 Timing diagram 50D is a diagram generated by SysML modeling tool 28 based on SysML model 50. Timing diagram 50D is also a timing diagram that represents the state transitions of a system realized by SysML model 50, described in, for example, Unified Modeling Language (UML).

検証対象モデル取得部40Bは、検証対象のSimulinkモデル56を取得する。詳細には、検証対象モデル取得部40Bは、モデル自動生成部30で生成されたモデル生成仕様書情報54を入力された自動変換ツール32から出力されたSimulinkモデル56を、検証対象モデルとして取得する。なお、検証対象モデル取得部40Bは、モデル自動生成部30で生成されたモデル生成仕様書情報54を用いて自動変換ツール32により生成された複数のSimulinkモデル56の内、ユーザによるUI部14の操作指示によって選択されたSimulinkモデル56を、検証対象モデルとして取得してもよい。 The verification target model acquisition unit 40B acquires the Simulink model 56 to be verified. Specifically, the verification target model acquisition unit 40B acquires, as the verification target model, the Simulink model 56 output from the automatic conversion tool 32 to which the model generation specification information 54 generated by the automatic model generation unit 30 has been input. Note that the verification target model acquisition unit 40B may acquire, as the verification target model, the Simulink model 56 selected by the user's operation instruction via the UI unit 14 from among multiple Simulink models 56 generated by the automatic conversion tool 32 using the model generation specification information 54 generated by the automatic model generation unit 30.

入力信号ブロック生成部40Cは、タイミング図50Dに基づいて、Simulinkモデル56で用いられる入力信号および入力信号の波形を規定するための入力信号ブロックを生成する。入力信号ブロックとしては、例えば、Signalbuilderブロックが用いられる。以下では、入力信号ブロックを、SignalBuilderブロックと称して説明する場合がある。 The input signal block generator 40C generates input signal blocks that define the input signals and input signal waveforms used in the Simulink model 56 based on the timing diagram 50D. For example, a SignalBuilder block is used as the input signal block. Below, the input signal block may be referred to as a SignalBuilder block.

入力信号ブロック生成部40Cは、タイミング図50Dに含まれるライフラインの名称である入力信号名と波形情報を読取ることで、Simulinkモデル56のSignalBuilderブロックを生成する。 The input signal block generator 40C generates a SignalBuilder block for the Simulink model 56 by reading the input signal name, which is the name of the lifeline, and waveform information contained in the timing diagram 50D.

結合部40Dは、SignalBuilderブロックと、検証対象モデル取得部40Bで取得した検証対象のSimulinkモデル56と、を結合および結線した結合モデル58を生成する。結合部40Dは、SignalBuilderブロックとSimulinkモデル56を、含まれる信号名とポート名から自動結線することで、結合モデル58を生成する。 The combining unit 40D combines and connects the SignalBuilder block with the Simulink model 56 of the verification target acquired by the verification target model acquisition unit 40B to generate a combined model 58. The combining unit 40D generates the combined model 58 by automatically connecting the SignalBuilder block with the Simulink model 56 based on the signal names and port names included.

実行指示部40Eは、結合部40Dで生成された結合モデル58のシミュレーション実行指示をSimulink42へ出力する。Simulink42は、シミュレーション環境であるSimulink環境のシミュレーションプログラムである。 The execution instruction unit 40E outputs a simulation execution instruction for the combined model 58 generated by the combination unit 40D to Simulink 42. Simulink 42 is a simulation program for the Simulink environment, which is a simulation environment.

Simulink42は、シミュレーション実行指示を受付けると、結合モデル58のシミュレーションを実行し、シミュレーションの実行結果を等価性検証部40Fへ出力する。 When Simulink 42 receives a simulation execution instruction, it executes a simulation of the combined model 58 and outputs the results of the simulation to the equivalence verification unit 40F.

等価性検証部40Fは、結合モデル58のシミュレーションの実行結果と、タイミング図50Dから得られるSysMLモデル50の出力期待値と、の等価性を検証する。 The equivalence verification unit 40F verifies the equivalence between the results of the simulation of the combined model 58 and the expected output values of the SysML model 50 obtained from the timing diagram 50D.

等価性検証部40Fは、等価性の検証結果を出力する。詳細には、等価性検証部40Fは、等価性の検証結果を記憶部12へ記憶する。なお、等価性検証部40Fは、等価性の検証結果をエクセルファイル等に出力して記憶してもよい。また、等価性検証部40Fは、等価性の検証結果を、UI部14へ表示する。例えば、等価性検証部40Fは、タイミング図50Dとシミュレーションの実行結果とを同一グラフ上に重畳表示する。等価性検証部40Fが検証結果を出力することで、ユーザに対して検証結果を容易に提供することができる。 The equivalence checking unit 40F outputs the equivalence check results. Specifically, the equivalence checking unit 40F stores the equivalence check results in the storage unit 12. The equivalence checking unit 40F may output and store the equivalence check results in an Excel file or the like. The equivalence checking unit 40F also displays the equivalence check results on the UI unit 14. For example, the equivalence checking unit 40F displays the timing diagram 50D and the results of the simulation execution superimposed on the same graph. By having the equivalence checking unit 40F output the verification results, the verification results can be easily provided to the user.

次に、本実施形態のモデル変換装置10で実行される情報処理の流れの一例を説明する。まず、モデル変換装置10で実行されるモデル自動生成処理の流れの一例を説明する。 Next, we will explain an example of the flow of information processing executed by the model conversion device 10 of this embodiment. First, we will explain an example of the flow of automatic model generation processing executed by the model conversion device 10.

図6は、モデル変換装置10で実行されるモデル自動生成処理の流れの一例のフローチャートである。 Figure 6 is a flowchart showing an example of the flow of the automatic model generation process executed by the model conversion device 10.

モデル変換装置10の制御部20は、Simulinkモデル56の生成対象の内部ブロック図50Bの選択を受付ける(ステップS100)。次に、制御部20は、モデル自動生成部30のプログラムを起動する(ステップS102)。ステップS102の処理によって、モデル自動生成部30が起動される。 The control unit 20 of the model conversion device 10 accepts the selection of the internal block diagram 50B for which the Simulink model 56 is to be generated (step S100). Next, the control unit 20 starts the program of the automatic model generation unit 30 (step S102). The automatic model generation unit 30 is started by the processing of step S102.

次に、モデル自動生成部30のBDD探索部30Cは、ステップS100で選択を受付けた内部ブロック図50Bに含まれるパートプロパティPPから、「Type」の情報を読出す(ステップS104)。そして、BDD探索部30Cは、ステップS104で読出した「Type」の情報を用いて、ステップS100で選択を受付けた内部ブロック図50Bと同じパッケージ内にあるブロック定義図50Aを探索する(ステップS106)。 Next, the BDD search unit 30C of the automatic model generation unit 30 reads "Type" information from the part property PP included in the internal block diagram 50B selected in step S100 (step S104). Then, using the "Type" information read in step S104, the BDD search unit 30C searches for a block definition diagram 50A in the same package as the internal block diagram 50B selected in step S100 (step S106).

次に、要求仕様要素探索部30Dは、内部ブロック図50Bに含まれる要素Bの内、ステップS104で読出した「Type」の情報および要素Bの要素名と一致する、機能ブロックFBおよびアクティビティACを検索する(ステップS108)。そして、要求仕様要素探索部30Dは、内部ブロック図50Bに含まれる要素Bの内、ステップS108で検索した機能ブロックFBおよびアクティビティACの各々に接続されている要素Bを検索する(ステップS110)。次に、要求仕様要素探索部30Dは、ステップS110で検索した該要素Bの内、要求仕様要素RBである要素Bを特定する(ステップS112)。 Next, the requirement specification element search unit 30D searches for function blocks FB and activities AC among the elements B included in the internal block diagram 50B that match the "Type" information and element name of element B read in step S104 (step S108). The requirement specification element search unit 30D then searches for elements B among the elements B included in the internal block diagram 50B that are connected to the function blocks FB and activities AC searched for in step S108 (step S110). Next, the requirement specification element search unit 30D identifies, among the elements B searched for in step S110, element B that is a requirement specification element RB (step S112).

ステップS108~ステップS112の処理によって、要求仕様要素探索部30Dは、内部ブロック図50Bに含まれるパートプロパティPPに対応する、ブロック定義図50Aに含まれる機能ブロックFBと接続関係を有する要求仕様要素RBを探索する。 By processing steps S108 to S112, the requirement specification element search unit 30D searches for requirement specification elements RB that have a connection relationship with the function blocks FB included in the block definition diagram 50A and correspond to the part properties PP included in the internal block diagram 50B.

次に、仕様探索部30Eは、ステップS108~ステップS112の処理によって探索された要求仕様要素RBによって表される要求に対応する仕様要素SBを、システム仕様ダイアグラム50Cから探索する(ステップS114)。そして、仕様探索部30Eは、パートプロパティPPと、ステップS114で探索した仕様要素SBと、を対応付けた機能仕様接続情報52を導出する(ステップS116)。 Next, the specification search unit 30E searches the system specification diagram 50C for a specification element SB that corresponds to the requirement represented by the requirement specification element RB found by the processing of steps S108 to S112 (step S114). The specification search unit 30E then derives functional specification connection information 52 that associates the part property PP with the specification element SB found in step S114 (step S116).

生成部30Bは、ステップS116で導出された機能仕様接続情報52に基づいてモデル生成仕様書情報54を生成する(ステップS118)。自動変換ツール32は、ステップPS118で生成されたモデル生成仕様書情報54から、Simulinkモデル56を生成する(ステップS120)。そして、本ルーチンを終了する。 The generation unit 30B generates model generation specification information 54 based on the functional specification connection information 52 derived in step S116 (step S118). The automatic conversion tool 32 generates a Simulink model 56 from the model generation specification information 54 generated in step S118 (step S120). This routine then ends.

次に、モデル変換装置10で実行される検証処理の流れの一例を説明する。 Next, we will explain an example of the flow of the verification process executed by the model conversion device 10.

図7は、モデル変換装置10で実行される検証処理の流れの一例のフローチャートである。 Figure 7 is a flowchart showing an example of the flow of the verification process executed by the model transformation device 10.

制御部20は、ユーザによるUI部14の操作指示などによって、SysMLモデリングツール28上でタイミング図50Dが選択された状態で等価性検証プログラムが選択されると(ステップS200)、等価性検証プログラムを起動する(ステップS202)。等価性検証プログラムの起動によって、検証部40が起動され、検証部40のタイミング図取得部40Aは、選択されたタイミング図50Dを受付ける。 When the user selects an equivalence checking program with timing diagram 50D selected on the SysML modeling tool 28, for example by operating the UI unit 14 (step S200), the control unit 20 launches the equivalence checking program (step S202). Launching the equivalence checking program launches the verification unit 40, and the timing diagram acquisition unit 40A of the verification unit 40 accepts the selected timing diagram 50D.

検証対象モデル取得部40Bは、検証対象のSimulinkモデル56を取得する(ステップS204)。 The verification target model acquisition unit 40B acquires the Simulink model 56 to be verified (step S204).

入力信号ブロック生成部40Cは、ステップS200で選択を受付けたタイミング図50Dに基づいて、Simulinkモデル56のSignalBuilderブロックを生成する(ステップS206)。 The input signal block generator 40C generates a SignalBuilder block for the Simulink model 56 based on the timing diagram 50D selected in step S200 (step S206).

結合部40Dは、ステップS206で生成されたSignalBuilderブロックと、ステップS204で取得したSimulinkモデル56と、を結合した結合モデル58を生成する(ステップS208)。 The combining unit 40D generates a combined model 58 by combining the SignalBuilder block generated in step S206 with the Simulink model 56 acquired in step S204 (step S208).

実行指示部40Eは、ステップS208で生成された結合モデル58のシミュレーション実行指示をSimulink42へ出力する(ステップS210)。ステップS210の処理によって、Simulink42は、ステップS208で生成された結合モデル58のシミュレーションを実行し、シミュレーションの実行結果を等価性検証部40Fへ出力する。 The execution instruction unit 40E outputs an instruction to Simulink 42 to execute a simulation of the combined model 58 generated in step S208 (step S210). By processing step S210, Simulink 42 executes a simulation of the combined model 58 generated in step S208 and outputs the results of the simulation execution to the equivalence verification unit 40F.

等価性検証部40Fは、結合モデル58のシミュレーションの実行結果と、ステップS200で受付けたタイミング図50Dから得られるSysMLモデル50の出力期待値と、の等価性を検証する(ステップS212)。 The equivalence verification unit 40F verifies the equivalence between the results of the simulation of the combined model 58 and the expected output values of the SysML model 50 obtained from the timing diagram 50D received in step S200 (step S212).

そして、等価性検証部40Fは、ステップS212の等価性の検証結果を出力する(ステップS214)。そして、本ルーチンを終了する。 Then, the equivalence verification unit 40F outputs the results of the equivalence verification performed in step S212 (step S214). Then, this routine ends.

以上説明したように、本実施形態のモデル変換装置10は、導出部30Aと、生成部30Bと、を備える。導出部30Aは、モデルベース開発の第1コンピュータモデリング環境で生成されプログラムの機能を複数の要素Bの組み合わせによって表したSysMLモデル50(第1モデル)に基づいて、SysMLモデル50に規定された要素Bと、機能に対応する要求仕様である仕様要素SBと、を対応付けた機能仕様接続情報52を導出する。生成部30Bは、第2コンピュータモデリング環境のSimulinkモデル56(第2モデル)を生成する自動変換ツール32に入力されるモデル生成仕様書情報54を、機能仕様接続情報52に基づいて生成する。 As described above, the model conversion device 10 of this embodiment includes a derivation unit 30A and a generation unit 30B. Based on a SysML model 50 (first model) generated in a first computer modeling environment for model-based development and representing the functions of a program as a combination of multiple elements B, the derivation unit 30A derives functional specification connection information 52 that associates elements B defined in the SysML model 50 with specification elements SB, which are requirement specifications corresponding to the functions. Based on the functional specification connection information 52, the generation unit 30B generates model generation specification information 54 that is input to an automatic conversion tool 32 that generates a Simulink model 56 (second model) in a second computer modeling environment.

ここで、SysMLモデル50からSimulinkモデル56などの異なるモデルへの変換には、モデル変換のための数式定義や仕様定義等をユーザが入力することがあり、誤解釈または誤入力等による誤変換が生じる可能性があった。 When converting from a SysML model 50 to a different model, such as a Simulink model 56, the user may need to enter mathematical definitions or specification definitions for the model conversion, which could result in incorrect conversion due to misinterpretation or incorrect input.

詳細には、例えば、モデル自動変換機能を有するEA等のモデリングツールが知られている。しかし、このような公知のモデリングツールを用いて、例えばSysMLモデル50をSimulinkモデル56に変換する場合、Simulinkモデル56の生成と同等の作業負荷とスキルの保有するユーザが変換作業を行っていた。また、システム仕様からSimulinkモデル56を生成するAI-Modeling(AZAPA社製)などの自動変換ツールを用いる場合も、自動変換ツールに入力するための変換仕様書をユーザが作成していた。例えば、従来技術では、ユーザが手作業により仕様書、数式、仕様書などを入力していた。 For example, modeling tools such as EAs that have automatic model conversion functions are known. However, when using such known modeling tools to convert, for example, a SysML model 50 into a Simulink model 56, the conversion work is performed by a user with the same workload and skills as when generating a Simulink model 56. Furthermore, even when using an automatic conversion tool such as AI-Modeling (manufactured by AZAPA Corporation) that generates a Simulink model 56 from system specifications, the user must create conversion specifications to input into the automatic conversion tool. For example, in conventional technology, users manually input specifications, formulas, specifications, etc.

このように、従来技術では、SysMLモデル50からSimulinkモデル56などへの異なるモデルへの変換には、モデル変換のための数式定義や仕様定義等のユーザによる作業入力が行われるため、誤解釈または誤入力等による精度低下や作業負荷が生じる可能性があった。また、従来技術では、ユーザによる誤解釈または誤入力等により、変換後のモデルの等価性が保証されない場合があった。 As such, in conventional technology, converting a SysML model 50 to a different model, such as a Simulink model 56, requires the user to input mathematical formula definitions and specification definitions for the model conversion, which can result in reduced accuracy and increased workload due to misinterpretation or incorrect input. Furthermore, in conventional technology, the equivalence of the converted model cannot be guaranteed in some cases due to misinterpretation or incorrect input by the user.

また、従来技術では、SysMLモデル50に含まれる内部ブロック図50B中のパートプロパティPPに紐づく仕様が何れの仕様であるか探索することが困難であり、Simulinkモデル56の生成に用いる情報をSysMLモデル50から抽出することは困難であった。 Furthermore, with conventional technology, it was difficult to determine which specifications were linked to the part properties PP in the internal block diagram 50B included in the SysML model 50, and it was difficult to extract information from the SysML model 50 to use in generating the Simulink model 56.

一方、本実施形態のモデル変換装置10では、導出部30AがSysMLモデル50から機能仕様接続情報52を導出し、生成部30Bが機能仕様接続情報52からモデル生成仕様書情報54を生成する。このため、生成部30Bで生成された自動変換ツール32を自動変換ツール32へ入力することで、SysMLモデル50から容易にSimulinkモデル56を自動生成することができる。 On the other hand, in the model conversion device 10 of this embodiment, the derivation unit 30A derives functional specification connection information 52 from the SysML model 50, and the generation unit 30B generates model generation specification information 54 from the functional specification connection information 52. Therefore, by inputting the automatic conversion tool 32 generated by the generation unit 30B into the automatic conversion tool 32, a Simulink model 56 can be easily and automatically generated from the SysML model 50.

例えば、本実施形態のモデル変換装置10では、ユーザによる数式定義や仕様定義等の入力を省略して、SysMLモデル50などの第1モデルからSimulinkモデル56などの第2モデルを自動生成することができる。 For example, the model conversion device 10 of this embodiment can automatically generate a second model such as a Simulink model 56 from a first model such as a SysML model 50, without requiring the user to input mathematical formula definitions, specification definitions, etc.

従って、本実施形態のモデル変換装置10は、コンピュータモデリング環境の異なるモデルへの等価な自動変換を可能とすることができる。 Therefore, the model conversion device 10 of this embodiment enables equivalent automatic conversion to a different model in a computer modeling environment.

また、本実施形態のモデル変換装置10は、Simulinkモデル56などの第2モデル生成のための追加工程を用意することなく、変換前のSysMLモデル50などの第1モデルを適用したシステム開発プロセスに容易に組み込むことができる。 Furthermore, the model conversion device 10 of this embodiment can be easily incorporated into a system development process that applies a first model, such as the pre-conversion SysML model 50, without the need for an additional process for generating a second model, such as the Simulink model 56.

また、本実施形態のモデル変換装置10は、検証部40を備える。検証部40の等価性検証部40Fは、モデル自動生成部30で生成されたモデル生成仕様書情報54を入力された自動変換ツール32から出力されたSimulinkモデル56とSignalbuilderブロックとの結合モデル58と、タイミング図50Dから得られるSysMLモデル50の出力期待値と、の等価性を検証する。 The model conversion device 10 of this embodiment also includes a verification unit 40. The equivalence verification unit 40F of the verification unit 40 verifies the equivalence of a combined model 58 of a Simulink model 56 and a Signalbuilder block output from an automatic conversion tool 32 that receives model generation specification information 54 generated by the automatic model generation unit 30, and the expected output value of the SysML model 50 obtained from the timing diagram 50D.

ここで、自動変換ツール32によって生成されたSimulinkモデル56と、元の仕様と、の等価性検証は異なるアルゴリズムで実施することが望ましいが、従来ではそのような検証技術は存在しなかった。また、例えば、AI-Modelingなどの公知の自動変換ツールを用いて正常なモデル生成処理が行われた場合であっても、ツール不具合等により生成されたモデルの等価性が保証されない場合があった。また、例えば、半導体設計における論理合成による回路変換では、論理合成ツールと、異なるアルゴリズムを用いた等価検証ツールと、を併用して等価性を保証することが知られている。しかしながら、モデルの自動変換ツールには、半導体設計に用いられる等価性検証ツールは提供されていなかった。 Here, it is desirable to verify the equivalence between the Simulink model 56 generated by the automatic conversion tool 32 and the original specifications using different algorithms, but such verification technology has not existed in the past. Furthermore, even when a normal model generation process is performed using a known automatic conversion tool such as AI-Modeling, the equivalence of the generated model may not be guaranteed due to tool malfunctions, etc. Furthermore, for example, in circuit conversion using logic synthesis in semiconductor design, it is known that equivalence is guaranteed by using a logic synthesis tool in conjunction with an equivalence verification tool that uses a different algorithm. However, no equivalence verification tools used in semiconductor design have been provided as automatic model conversion tools.

一方、本実施形態では、検証部40が上記処理によって結合モデル58と出力期待値との等価性を検証する。 In contrast, in this embodiment, the verification unit 40 verifies the equivalence between the combined model 58 and the output expected value through the above processing.

このため、本実施形態のモデル変換装置10は、上記効果に加えて、変換前後のモデルの等価性を容易に検証することができる。 For this reason, in addition to the above-mentioned effects, the model conversion device 10 of this embodiment can easily verify the equivalence of models before and after conversion.

なお、上記には、実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記実施形態は、発明の範囲または要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the above describes an embodiment, the above embodiment is presented as an example and is not intended to limit the scope of the invention. The above novel embodiment can be embodied in a variety of other forms, and various omissions, substitutions, and modifications can be made without departing from the spirit of the invention. The above embodiment is included within the scope and spirit of the invention, and is also included in the invention and its equivalents as set forth in the claims.

10 モデル変換装置
30 モデル自動生成部
30A 導出部
30B 生成部
30C BDD探索部
30D 要求仕様要素探索部
30E 仕様探索部
40 検証部
40A タイミング図取得部
40B 検証対象モデル取得部
40C 入力信号ブロック生成部
40D 結合部
40E 実行指示部
40F 等価性検証部
10 Model conversion device 30 Automatic model generation unit 30A Derivation unit 30B Generation unit 30C BDD search unit 30D Required specification element search unit 30E Specification search unit 40 Verification unit 40A Timing diagram acquisition unit 40B Verification target model acquisition unit 40C Input signal block generation unit 40D Combination unit 40E Execution instruction unit 40F Equivalence verification unit

Claims (8)

モデルベースシステムズエンジニアリングの第1コンピュータモデリング環境で生成された、システムの機能を複数の要素の組み合わせによって表した第1モデルと、所定の要求仕様記述手法に沿って記述されたシステム仕様ダイアグラムと、に基づいて、前記第1モデルに規定された前記要素と、前記機能に対応する要求仕様と、を対応付けた機能仕様接続情報を導出する導出部と、
第2コンピュータモデリング環境の第2モデルを生成する自動変換ツールに入力されるモデル生成仕様書情報を、前記機能仕様接続情報に基づいて生成する生成部と、
を備えるモデル変換装置。
a derivation unit that derives functional specification connection information that associates the elements defined in a first model with requirement specifications corresponding to the functions, based on a first model that represents a system function by combining a plurality of elements and that is generated in a first computer modeling environment of model-based systems engineering , and a system specification diagram that is described in accordance with a predetermined requirement specification description method;
a generation unit that generates model generation specification information based on the functional specification connection information, the model generation specification information being input to an automatic conversion tool that generates a second model in a second computer modeling environment;
A model transformation device comprising:
モデルベースシステムズエンジニアリングの第1コンピュータモデリング環境で生成されシステムの機能を複数の要素の組み合わせによって表した第1モデルに基づいて、前記第1モデルに規定された前記要素と、前記機能に対応する要求仕様と、を対応付けた機能仕様接続情報を導出する導出部と、
第2コンピュータモデリング環境の第2モデルを生成する自動変換ツールに入力されるモデル生成仕様書情報を、前記機能仕様接続情報に基づいて生成する生成部と、
を備え、
前記第1モデルは、
前記機能を示す前記要素である機能ブロックおよび前記機能に対応する要求を表す前記要素である要求仕様要素を含み、前記第1コンピュータモデリング環境で生成されたシステムの機能によって表されるシステムの階層構造を記述したダイアグラムであるブロック定義図と、
前記機能を表す前記要素であるパートプロパティ間の接続関係を記述したダイアグラムである内部ブロック図と、
を含み、
前記導出部は、
前記内部ブロック図に含まれる前記パートプロパティに対応する、前記ブロック定義図に含まれる前記機能ブロックと接続関係を有する前記要求仕様要素を探索する要求仕様要素探索部と、
前記要求仕様要素によって表される要求に対応する、前記機能ごとの前記要求仕様の詳細を表す仕様要素を、予め定められた要求仕様記述手法に沿って記述されたシステム仕様ダイアグラムから探索し、前記パートプロパティと探索した前記仕様要素とを対応付けた前記機能仕様接続情報を導出する仕様探索部と、
を含む、モデル変換装置。
a derivation unit that derives, based on a first model that is generated in a first computer modeling environment of model-based systems engineering and represents a function of a system by a combination of a plurality of elements, functional specification connection information that associates the elements defined in the first model with requirement specifications corresponding to the functions;
a generation unit that generates model generation specification information based on the functional specification connection information, the model generation specification information being input to an automatic conversion tool that generates a second model in a second computer modeling environment;
Equipped with
The first model is
a block definition diagram that is a diagram describing a hierarchical structure of a system represented by the functions of the system generated in the first computer modeling environment, the block definition diagram including function blocks that are the elements indicating the functions and requirement specification elements that are the elements indicating the requirements corresponding to the functions;
an internal block diagram that is a diagram describing the connection relationships between part properties that are the elements that represent the functions;
Including,
The lead-out portion is
a requirement specification element searching unit that searches for the requirement specification element that has a connection relationship with the function block included in the block definition diagram, which corresponds to the part property included in the internal block diagram;
a specification search unit that searches a system specification diagram described in accordance with a predetermined requirement specification description method for specification elements that represent details of the requirement specifications for each of the functions and correspond to the requirements represented by the requirement specification elements, and derives the function specification connection information that associates the part properties with the searched specification elements;
A model transformation device comprising:
前記生成部は、
前記機能仕様接続情報に含まれる前記要素と前記要求仕様との対応によって表される情報を規定した前記モデル生成仕様書情報を生成する、
請求項1または請求項2に記載のモデル変換装置。
The generation unit
generating the model generation specification information that defines information expressed by the correspondence between the elements included in the functional specification connection information and the requirement specification;
3. The model transformation device according to claim 1.
生成されたモデル生成仕様書情報を入力された自動変換ツールから出力された第2モデルを、検証対象モデルとして取得する検証対象モデル取得部と、
第1モデルに基づいて生成され、統一モデリング言語で記述され、前記第1モデルによって実現されるシステムの状態遷移を表すタイミング図に基づいて、前記第2モデルで用いられる入力信号および前記入力信号の波形を規定するための入力信号ブロックを生成する入力信号ブロック生成部と、
前記入力信号ブロックと前記検証対象モデルとの結合モデルを、シミュレーション環境である第2コンピュータモデリング環境でシミュレーションした実行結果と、前記タイミング図から得られる前記第1モデルの出力期待値と、の等価性を検証する等価性検証部と、
を備える、モデル等価性検証装置。
a verification target model acquisition unit that acquires, as a verification target model, a second model output from an automatic conversion tool to which the generated model generation specification information has been input;
an input signal block generation unit that generates input signals used in the second model and input signal blocks for defining waveforms of the input signals, based on a timing diagram that is generated based on a first model, is described in a unified modeling language, and represents state transitions of a system realized by the first model;
an equivalence verification unit that verifies equivalence between an execution result of simulating a combined model of the input signal block and the model to be verified in a second computer modeling environment that is a simulation environment and an expected output value of the first model obtained from the timing diagram;
A model equivalence verification device comprising:
請求項4に記載のモデル等価性検証装置を備えた、請求項1~請求項3の何れか1項に記載のモデル変換装置。 A model transformation device according to any one of claims 1 to 3, equipped with the model equivalence verification device according to claim 4. 前記第1モデルは、SysML(登録商標)モデルであり、
前記第2モデルは、Simulink(登録商標)モデルである、
請求項1~請求項3の何れか1項に記載のモデル変換装置。
the first model is a SysML® model;
the second model is a Simulink® model;
4. The model transformation device according to claim 1.
モデル変換装置の導出部により、モデルベース開発の第1コンピュータモデリング環境で生成された、プログラムの機能を複数の要素の組み合わせによって表した第1モデルと、所定の要求仕様記述手法に沿って記述されたシステム仕様ダイアグラムと、に基づいて、前記第1モデルに規定された前記要素と、前記機能に対応する要求仕様と、を対応付けた機能仕様接続情報を導出するステップと、
前記モデル変換装置の生成部により、第2コンピュータモデリング環境の第2モデルを生成する自動変換ツールに入力されるモデル生成仕様書情報を、前記機能仕様接続情報に基づいて生成するステップと、
を含むモデル変換方法。
a step of deriving, by a derivation unit of a model conversion device, functional specification connection information that associates the elements defined in a first model with requirement specifications corresponding to the functions, based on a first model that represents a program function by a combination of a plurality of elements, and a system specification diagram that is described in accordance with a predetermined requirement specification description method , the first model being generated in a first computer modeling environment of model-based development;
generating, by a generation unit of the model conversion device, model generation specification information to be input to an automatic conversion tool that generates a second model in a second computer modeling environment, based on the functional specification connection information;
A model transformation method including:
モデル変換装置で実行されるモデル変換プログラムであって、
モデルベース開発の第1コンピュータモデリング環境で生成された、プログラムの機能を複数の要素の組み合わせによって表した第1モデルと、所定の要求仕様記述手法に沿って記述されたシステム仕様ダイアグラムと、に基づいて、前記第1モデルに規定された前記要素と、前記機能に対応する要求仕様と、を対応付けた機能仕様接続情報を導出するステップと、
第2コンピュータモデリング環境の第2モデルを生成する自動変換ツールに入力されるモデル生成仕様書情報を、前記機能仕様接続情報に基づいて生成するステップと、
を含むモデル変換プログラム。
A model transformation program executed by a model transformation device,
a step of deriving functional specification connection information that associates the elements defined in a first model with requirement specifications corresponding to the functions, based on a first model that represents a program function by combining a plurality of elements and that is generated in a first computer modeling environment of model-based development, and a system specification diagram that is described in accordance with a predetermined requirement specification description method;
generating model generation specification information based on the functional specification connection information, the model generation specification information being input to an automated conversion tool for generating a second model in a second computer modeling environment;
A model transformation program including:
JP2021189515A 2021-11-22 2021-11-22 Model transformation device, model equivalence verification device, model transformation method, and model transformation program Active JP7735026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021189515A JP7735026B2 (en) 2021-11-22 2021-11-22 Model transformation device, model equivalence verification device, model transformation method, and model transformation program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021189515A JP7735026B2 (en) 2021-11-22 2021-11-22 Model transformation device, model equivalence verification device, model transformation method, and model transformation program

Publications (2)

Publication Number Publication Date
JP2023076222A JP2023076222A (en) 2023-06-01
JP7735026B2 true JP7735026B2 (en) 2025-09-08

Family

ID=86548032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021189515A Active JP7735026B2 (en) 2021-11-22 2021-11-22 Model transformation device, model equivalence verification device, model transformation method, and model transformation program

Country Status (1)

Country Link
JP (1) JP7735026B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117648833B (en) * 2024-01-30 2024-05-17 浙江大学 Simulink to SysML model generation method and device
JP7796286B1 (en) * 2025-09-19 2026-01-08 Scsk株式会社 Simulation device, simulation method and program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173360A (en) 2001-12-06 2003-06-20 Sony Corp Logic circuit design apparatus and design method
JP2009176010A (en) 2008-01-24 2009-08-06 Internatl Business Mach Corp <Ibm> System for performing process management, process management method and program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173360A (en) 2001-12-06 2003-06-20 Sony Corp Logic circuit design apparatus and design method
JP2009176010A (en) 2008-01-24 2009-08-06 Internatl Business Mach Corp <Ibm> System for performing process management, process management method and program

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tonu Naks, M. Anthony Aiello, S. Tucker Taft,,Using SPARK to Ensure System to Software Integrity,米国,2020年01月31日,p.1-8,https://www.erts2020.org/inc/telechargerPdf.php?pdf=ERTS2020_paper_52.pdf

Also Published As

Publication number Publication date
JP2023076222A (en) 2023-06-01

Similar Documents

Publication Publication Date Title
JP5197688B2 (en) Integrated environment generator
US8826224B2 (en) Apparatus and method for supporting model-driven development
JP4148527B2 (en) Functional test script generator
CN111985055B (en) Model packaging method and device and electronic equipment
JP5350428B2 (en) Automatic program generation apparatus, method and computer program
JP6479184B2 (en) Computer-executable model reverse engineering method and apparatus
JP7735026B2 (en) Model transformation device, model equivalence verification device, model transformation method, and model transformation program
JP4978233B2 (en) Simulator development system and simulator development method
CN112667242A (en) Method and device for packaging C code into FMU
KR20150061203A (en) Method for providing embedded software development tools for supporting embedded software development environment based on native building and apparatus thereof
US20210089280A1 (en) Method for generating source code with service-based communication
Kurzbach et al. Design proposal of a standardized Base Modelica language
JP2005527039A (en) Software development tool to ensure the link between UML model and its implementation in CORBA environment
US9558305B1 (en) Automatic modeling, mapping, and code generation for homogeneous and heterogeneous platforms
JP2009230677A (en) Property generation system and property verification system
CN115795918B (en) FMU model simulation scheduling method, platform and electronic equipment
JP4390639B2 (en) LSI design system, LSI design program
Sporer et al. Incorporation of model-based system and software development environments
JP2005327192A (en) Hardware design system and method
JP7318485B2 (en) Automatic code generation method, code program, electronic controller, automatic code generation program, and automatic code generation device
Rafique et al. Towards the standardization of plug-and-play devices for model-based designs of embedded systems
Kamppi et al. Kactus2: Extended IP-XACT metadata based embedded system design environment
JP2003330731A (en) Project management file generator
Carvalho et al. Energy Monitoring Systems Analysis and Development: A Case Study for Graph-Based Modelling.
WO2021024791A1 (en) Design assistance system and design assistance method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250825

R150 Certificate of patent or registration of utility model

Ref document number: 7735026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150