Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7741539B2 - Semiconductor device and method for manufacturing the same - Google Patents
[go: Go Back, main page]

JP7741539B2 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
JP7741539B2
JP7741539B2 JP2021130604A JP2021130604A JP7741539B2 JP 7741539 B2 JP7741539 B2 JP 7741539B2 JP 2021130604 A JP2021130604 A JP 2021130604A JP 2021130604 A JP2021130604 A JP 2021130604A JP 7741539 B2 JP7741539 B2 JP 7741539B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
type
type dopant
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021130604A
Other languages
Japanese (ja)
Other versions
JP2023025393A (en
Inventor
新矢 大曲
貴司 松前
仁 梅沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2021130604A priority Critical patent/JP7741539B2/en
Publication of JP2023025393A publication Critical patent/JP2023025393A/en
Application granted granted Critical
Publication of JP7741539B2 publication Critical patent/JP7741539B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、ダイヤモンドを用いた半導体素子および半導体素子の製造方法に関する。 The present invention relates to semiconductor devices using diamond and methods for manufacturing semiconductor devices.

ダイヤモンドには、バンドギャップが大きく、キャリア移動度が大きく、絶縁破壊電界が高く、熱伝導率が高いという特徴がある。そのため、ダイヤモンドを用いた半導体素子には、高電圧動作や、温度や放射線量が高い高温・極限環境での安定動作が期待される。しかし、ダイヤモンドは、p型半導体は作成が可能である一方、n型半導体はドナー準位が深くて室温での活性化率が低いため、ダイヤモンド単体でのPNダイオードの作成は困難である。 Diamond has the characteristics of a large band gap, high carrier mobility, high breakdown field, and high thermal conductivity. Therefore, semiconductor elements using diamond are expected to operate at high voltages and stably in high-temperature, extreme environments with high temperatures and radiation levels. However, while it is possible to create p-type semiconductors using diamond, it is difficult to create n-type semiconductors using diamond alone, as the donor level is deep and the activation rate at room temperature is low.

特許文献1には、n型のガリウム系半導体の表面とp型のダイヤモンド基板の表面をアルゴンビームまたはプラズマで洗浄化および活性化した後に、圧力を付与して表面同士を接合する表面活性化接合法により接合した半導体デバイスが開示されている。熱伝導率が低いガリウム系半導体と熱伝導率が高いダイヤモンド基板を、熱伝導率が低い物質を介することなく直接接合することで、放熱性能を向上させている。 Patent Document 1 discloses a semiconductor device bonded using a surface activated bonding method in which the surfaces of an n-type gallium-based semiconductor and a p-type diamond substrate are cleaned and activated with an argon beam or plasma, and then pressure is applied to bond the surfaces together. By directly bonding a gallium-based semiconductor with low thermal conductivity to a diamond substrate with high thermal conductivity without using a material with low thermal conductivity in between, heat dissipation performance is improved.

特開2021-13007号公報Japanese Patent Application Laid-Open No. 2021-13007

しかしながら、特許文献1では、アルゴンビームまたはプラズマを使用する処理に起因して、ダイヤモンド基板の表面に欠陥が形成されてしまうため、整流特性などの電気的特性が良好なヘテロ接合を安定して形成することが困難という問題点があり、さらなる改善の余地があった。 However, in Patent Document 1, defects are formed on the surface of the diamond substrate due to the process using an argon beam or plasma, making it difficult to stably form a heterojunction with good electrical properties such as rectification, and there is room for further improvement.

そこで本発明は、ダイヤモンドを用いた電気的特性が良好な半導体素子および半導体素子の製造方法を提供することを目的とする。 The present invention therefore aims to provide a semiconductor element that uses diamond and has good electrical properties, as well as a method for manufacturing such a semiconductor element.

本発明の半導体素子は、ガリウムの酸化物を組成に含む第1半導体基材と、ダイヤモンドを組成に含む第2半導体基材と、前記第1半導体基材の表面と前記第2半導体基材の表面がガリウム-酸素-炭素結合されたヘテロ接合と、を少なくとも一部に含み、前記第1半導体基材は、n型ドーパントを含み、前記n型ドーパントの濃度は、1×1015cm-3~1×1019cm-3であり、前記第2半導体基材は、p型ドーパントを含み、前記p型ドーパントの濃度は、1×1015cm-3~1×1018cm-3であり、前記ヘテロ接合は、整流比が1×10 以上の整流特性を有する。 The semiconductor element of the present invention comprises, at least in part, a first semiconductor substrate containing an oxide of gallium in its composition, a second semiconductor substrate containing diamond in its composition, and a heterojunction in which a surface of the first semiconductor substrate and a surface of the second semiconductor substrate are bonded to each other by gallium-oxygen-carbon bonding, wherein the first semiconductor substrate contains an n-type dopant at a concentration of 1×10 15 cm -3 to 1×10 19 cm -3 , the second semiconductor substrate contains a p-type dopant at a concentration of 1×10 15 cm -3 to 1×10 18 cm -3 , and the heterojunction has a rectification characteristic with a rectification ratio of 1×10 8 or more.

本発明の半導体素子の製造方法は、ガリウムの酸化物を組成に含む第1半導体基材の表面の少なくとも一部にOH基を導入する第1ヒドロキシ化工程と、ダイヤモンドを組成に含む第2半導体基材の表面の少なくとも一部にOH基を導入する第2ヒドロキシ化工程と、前記第1半導体基材のOH基が導入された表面と、前記第2半導体基材のOH基が導入された表面とを接触させる接触工程と、接触させた前記第1半導体基材と前記第2半導体基材に活性化エネルギーを与えて脱水反応を行い、前記第1半導体基材の表面と前記第2半導体基材の表面がガリウム-酸素-炭素結合されたヘテロ接合を形成する脱水工程と、を含み、前記第1半導体基材は、n型ドーパントを含み、前記n型ドーパントの濃度は、1×1015cm-3~1×1019cm-3であり、前記第2半導体基材は、p型ドーパントを含み、前記p型ドーパントの濃度は、1×1015cm-3~1×1018cm-3であり、前記第2ヒドロキシ化工程は、第2半導体基材の表面を酸化性液体で処理することによりOH基を導入し、前記酸化性液体は、アンモニア水と過酸化水素を少なくとも含む The method for manufacturing a semiconductor device of the present invention includes a first hydroxylation step of introducing OH groups into at least a part of the surface of a first semiconductor substrate containing an oxide of gallium in its composition; a second hydroxylation step of introducing OH groups into at least a part of the surface of a second semiconductor substrate containing diamond in its composition; a contact step of bringing the surface of the first semiconductor substrate into contact with the surface of the second semiconductor substrate into which OH groups have been introduced; and a dehydration step of applying activation energy to the contacted first semiconductor substrate and second semiconductor substrate to cause a dehydration reaction, thereby forming a heterojunction between the surfaces of the first semiconductor substrate and the second semiconductor substrate, wherein the first semiconductor substrate contains an n-type dopant, and the concentration of the n-type dopant is 1×10 15 cm -3 to 1×10 19 cm -3 , and the second semiconductor substrate contains a p-type dopant, and the concentration of the p-type dopant is 1×10 15 cm -3 to 1×10 18 cm -3 , and the second hydroxylation step introduces OH groups by treating the surface of the second semiconductor substrate with an oxidizing liquid, and the oxidizing liquid contains at least aqueous ammonia and hydrogen peroxide .

本発明によれば、ダイヤモンドを用いた電気的特性が良好な半導体素子を提供することができる。 The present invention makes it possible to provide semiconductor elements that use diamond and have excellent electrical properties.

本発明の一実施の形態の半導体素子の要部の構成を示す説明図FIG. 1 is an explanatory diagram showing the configuration of a main part of a semiconductor device according to an embodiment of the present invention; 本発明の一実施の形態の半導体素子の製造方法のフロー図1 is a flow diagram of a method for manufacturing a semiconductor device according to an embodiment of the present invention; 本発明の一実施の形態の半導体素子の製造工程の説明図1 is an explanatory diagram of a manufacturing process of a semiconductor device according to an embodiment of the present invention; 本発明の一実施の形態の半導体素子の変形例の要部の構成を示す説明図FIG. 1 is an explanatory diagram showing a configuration of a main part of a modified example of a semiconductor element according to an embodiment of the present invention; 本発明の半導体素子の実施例および比較例の主要なパラメータを示す図FIG. 1 is a diagram showing main parameters of an example and a comparative example of a semiconductor device according to the present invention. 実施例1の半導体素子の電流-電圧特性を示す図1 is a diagram showing the current-voltage characteristics of the semiconductor element of Example 1. 比較例2の半導体素子の電流-電圧特性を示す図1 is a graph showing the current-voltage characteristics of a semiconductor element according to Comparative Example 2.

以下に図面を用いて、本発明の一実施の形態を詳細に説明する。以下で述べる構成、形状等は説明のための例示であって、半導体素子の仕様に応じ、適宜変更が可能である。また、以下の説明に使用する図面は、部分的に拡大して示している場合があり、各構成要素の寸法、比率は実際とは同じとは限らない。以下では、全ての図面において対応する要素には同一符号を付し、重複する説明を省略する。 One embodiment of the present invention will be described in detail below using the drawings. The configurations, shapes, etc. described below are examples for explanatory purposes and can be modified as appropriate depending on the specifications of the semiconductor device. Furthermore, the drawings used in the following description may be partially enlarged, and the dimensions and proportions of each component may not be the same as in reality. Below, corresponding elements in all drawings will be given the same reference numerals, and duplicate explanations will be omitted.

まず図1を参照して、半導体素子1の構成を説明する。半導体素子1は、p型ダイヤモンド半導体2、n型酸化ガリウム半導体3を備えている。p型ダイヤモンド半導体2と、n型酸化ガリウム半導体3と、p型ダイヤモンド半導体2とn型酸化ガリウム半導体3の間に形成されたヘテロ接合11は、ヘテロ接合構造体10を構成している。さらに、半導体素子1は、p型ダイヤモンド半導体2に電気的に接続されたアノード電極4、n型酸化ガリウム半導体3に電気的に接続されたカソード電極5を備えている。 First, the configuration of the semiconductor element 1 will be described with reference to Figure 1. The semiconductor element 1 comprises a p-type diamond semiconductor 2 and an n-type gallium oxide semiconductor 3. The p-type diamond semiconductor 2, the n-type gallium oxide semiconductor 3, and a heterojunction 11 formed between the p-type diamond semiconductor 2 and the n-type gallium oxide semiconductor 3 constitute a heterojunction structure 10. Furthermore, the semiconductor element 1 comprises an anode electrode 4 electrically connected to the p-type diamond semiconductor 2, and a cathode electrode 5 electrically connected to the n-type gallium oxide semiconductor 3.

p型ダイヤモンド半導体2は、単結晶ダイヤモンドにより形成されており、(100)表面、または、(110)表面を有している。p型ダイヤモンド半導体2は、ヘテロ接合構造体10を形成するために必要な0.5μm~1mm(好ましくは500μm以下)の膜厚に形成される。 The p-type diamond semiconductor 2 is made of single-crystal diamond and has a (100) or (110) surface. The p-type diamond semiconductor 2 is formed to a thickness of 0.5 μm to 1 mm (preferably 500 μm or less), which is necessary to form the heterojunction structure 10.

p型ダイヤモンド半導体2は、p型ドーパントとしてボロン(B)を含んでいる。p型ドーパントの濃度はp型ダイヤモンド半導体2が半導体的な物性を示す1×1015cm-3~1×1018cm-3に設定される。p型ドーパントの濃度の上限は、p型ダイヤモンド半導体2が半導体的な物性を示す範囲内で、半導体素子1に要求される逆方向耐圧に基づいて決定される。また、p型ドーパントの濃度の下限は、半導体素子1の動作温度範囲でp型ダイヤモンド半導体2に励起されるキャリア密度(ホール密度)や抵抗率(寄生抵抗値)に基づいて決定される。このように、p型ダイヤモンド半導体2は、p型ドーパントを含むダイヤモンド(炭素)を組成に含む第2半導体基材である。 The p-type diamond semiconductor 2 contains boron (B) as a p-type dopant. The concentration of the p-type dopant is set to 1×10 15 cm -3 to 1×10 18 cm -3 at which the p-type diamond semiconductor 2 exhibits semiconductor properties. The upper limit of the p-type dopant concentration is determined based on the reverse breakdown voltage required for the semiconductor element 1, within the range at which the p-type diamond semiconductor 2 exhibits semiconductor properties. Furthermore, the lower limit of the p-type dopant concentration is determined based on the carrier density (hole density) and resistivity (parasitic resistance value) excited in the p-type diamond semiconductor 2 within the operating temperature range of the semiconductor element 1. In this way, the p-type diamond semiconductor 2 is a second semiconductor substrate whose composition contains diamond (carbon) containing a p-type dopant.

図1において、n型酸化ガリウム半導体3は、酸化ガリウム(β-Ga)により形成されている。n型酸化ガリウム半導体3は、ヘテロ接合構造体10を形成するために必要な0.5μm~100μmの膜厚に形成される。また、許容される寄生抵抗値から1μm~10μmが好ましい。 1, the n-type gallium oxide semiconductor 3 is made of gallium oxide (β-Ga 2 O 3 ). The n-type gallium oxide semiconductor 3 is formed to a film thickness of 0.5 μm to 100 μm, which is necessary for forming the heterojunction structure 10. In addition, a film thickness of 1 μm to 10 μm is preferable in view of the allowable parasitic resistance value.

n型酸化ガリウム半導体3は、n型ドーパントとしてシリコン(Si)、マグネシウム(Mg)、亜鉛(Zn)などを含んでいる。n型ドーパントの濃度は、n型酸化ガリウム半導体3が半導体的な物性を示す1×1015cm-3~1×1019cm-3に設定される。n型ドーパントの濃度の上限は、n型酸化ガリウム半導体3が半導体的な物性を示す範囲内で、半導体素子1に要求される逆方向耐圧に基づいて決定される。また、n型ドーパントの濃度の下限は、半導体素子1の動作温度範囲でn型酸化ガリウム半導体3に励起されるキャリア密度(電子密度)や抵抗率(寄生抵抗値)に基づいて決定される。このように、n型酸化ガリウム半導体3は、n型ドーパントを含むガリウム(Ga)の酸化物を組成に含む第1半導体基材である。 The n-type gallium oxide semiconductor 3 contains silicon (Si), magnesium (Mg), zinc (Zn), or the like as an n-type dopant. The concentration of the n-type dopant is set to 1×10 15 cm −3 to 1×10 19 cm −3 at which the n-type gallium oxide semiconductor 3 exhibits semiconductor properties. The upper limit of the n-type dopant concentration is determined based on the reverse breakdown voltage required for the semiconductor device 1, within the range at which the n-type gallium oxide semiconductor 3 exhibits semiconductor properties. The lower limit of the n-type dopant concentration is determined based on the carrier density (electron density) and resistivity (parasitic resistance value) excited in the n-type gallium oxide semiconductor 3 within the operating temperature range of the semiconductor device 1. In this way, the n-type gallium oxide semiconductor 3 is a first semiconductor substrate whose composition includes an oxide of gallium (Ga) containing an n-type dopant.

図1において、p型ダイヤモンド半導体2とn型酸化ガリウム半導体3が接触する箇所には、p型ダイヤモンド半導体2の表面の少なくとも一部の炭素(C)とn型酸化ガリウム半導体3の表面の少なくとも一部のガリウム(Ga)が酸素(O)を介して結合するガリウム-酸素-炭素結合(Ga-O-C結合)が形成されている。ガリウム-酸素-炭素結合は、ヘテロ接合11である。このように、ヘテロ接合11は、n型酸化ガリウム半導体3(第1半導体基材)の表面とp型ダイヤモンド半導体2(第2半導体基材)の表面がガリウム-酸素-炭素結合されて形成されている。 In Figure 1, where the p-type diamond semiconductor 2 and the n-type gallium oxide semiconductor 3 contact each other, a gallium-oxygen-carbon bond (Ga-O-C bond) is formed, in which at least some of the carbon (C) on the surface of the p-type diamond semiconductor 2 is bonded to at least some of the gallium (Ga) on the surface of the n-type gallium oxide semiconductor 3 via oxygen (O). The gallium-oxygen-carbon bond is a heterojunction 11. In this way, the heterojunction 11 is formed by the gallium-oxygen-carbon bond between the surface of the n-type gallium oxide semiconductor 3 (first semiconductor substrate) and the surface of the p-type diamond semiconductor 2 (second semiconductor substrate).

ヘテロ接合11は、後述するn型酸化ガリウム半導体3の表面の少なくとも一部にOH基を導入する第1ヒドロキシ化工程(ST1)と、p型ダイヤモンド半導体2の表面の少なくとも一部にOH基を導入する第2ヒドロキシ化工程(ST2)と、n型酸化ガリウム半導体3のOH基が導入された表面と、p型ダイヤモンド半導体2のOH基が導入された表面とを接触させる接触工程(ST3)と、接触させたn型酸化ガリウム半導体3とp型ダイヤモンド半導体2に活性化エネルギーを与えて脱水反応を行う脱水工程(ST4)と、を含む製造方法などによって形成される。 The heterojunction 11 is formed by a manufacturing method including a first hydroxylation step (ST1) of introducing OH groups into at least a part of the surface of the n-type gallium oxide semiconductor 3, which will be described later; a second hydroxylation step (ST2) of introducing OH groups into at least a part of the surface of the p-type diamond semiconductor 2; a contacting step (ST3) of bringing the surface of the n-type gallium oxide semiconductor 3 onto which OH groups have been introduced into contact with the surface of the p-type diamond semiconductor 2 onto which OH groups have been introduced; and a dehydration step (ST4) of applying activation energy to the contacted n-type gallium oxide semiconductor 3 and p-type diamond semiconductor 2 to cause a dehydration reaction.

図1において、アノード電極4は、オーミック接合を形成することでヘテロ接合構造体10のp型ダイヤモンド半導体2(アノード)に接続される。アノード電極4としては、例えば、チタン(Ti)/モリブデン(Mo)/金(Au)、チタン(Ti)/白金(Pt)/金(Au)、チタン(Ti)/金(Au)などの金属の積層体が使用される。 In FIG. 1, the anode electrode 4 is connected to the p-type diamond semiconductor 2 (anode) of the heterojunction structure 10 by forming an ohmic junction. The anode electrode 4 may be, for example, a metal laminate such as titanium (Ti)/molybdenum (Mo)/gold (Au), titanium (Ti)/platinum (Pt)/gold (Au), or titanium (Ti)/gold (Au).

カソード電極5は、オーミック接合を形成することでヘテロ接合構造体10のn型酸化ガリウム半導体3(カソード)と電気的に接続されている。カソード電極5としては、例えば、チタン(Ti)/モリブデン(Mo)/金(Au)、チタン(Ti)/金(Au)、ニッケル(Ni)/アルミニウム(Al)/金(Au)、ニッケル(Ni)/金(Au)などの金属の積層体が使用される。このように、半導体素子1は、n型酸化ガリウム半導体3(第1半導体基材)と電気的に接続されたカソード電極5(第1電極)と、p型ダイヤモンド半導体2と電気的に接続されるアノード電極4(第2電極)を備えている。 The cathode electrode 5 is electrically connected to the n-type gallium oxide semiconductor 3 (cathode) of the heterojunction structure 10 by forming an ohmic junction. The cathode electrode 5 may be, for example, a metal laminate such as titanium (Ti)/molybdenum (Mo)/gold (Au), titanium (Ti)/gold (Au), nickel (Ni)/aluminum (Al)/gold (Au), or nickel (Ni)/gold (Au). In this way, the semiconductor element 1 includes the cathode electrode 5 (first electrode) electrically connected to the n-type gallium oxide semiconductor 3 (first semiconductor substrate), and the anode electrode 4 (second electrode) electrically connected to the p-type diamond semiconductor 2.

次に図2のフローに沿って、図3を参照しながら、半導体素子1の製造方法について説明する。まず、n型ドーパントを含むガリウムの酸化物(酸化ガリウムβ-Ga)を組成に含むn型酸化ガリウム半導体3(第1半導体基材)が用意される。次いで、n型酸化ガリウム半導体3の表面3aの少なくとも一部にOH基が導入される(ST1:第1ヒドロキシ化工程)(図3(a)の左側)。n型酸化ガリウム半導体3の表面3aへのOH基の導入は、例えば、n型酸化ガリウム半導体3の表面3aに酸素プラズマを照射することにより実現される。なお、n型酸化ガリウム半導体3は、研磨や層間剥離などの加工方法により、第1ヒドロキシ化工程(ST1)の前、または、後述する脱水工程(ST4)の後に所定の厚さとなるように加工される。 Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIG. 3, following the flow chart of FIG. 2. First, an n-type gallium oxide semiconductor 3 (first semiconductor substrate) containing an n-type dopant-containing gallium oxide (gallium oxide β-Ga 2 O 3 ) is prepared. Next, OH groups are introduced into at least a portion of the surface 3a of the n-type gallium oxide semiconductor 3 (ST1: first hydroxylation step) (left side of FIG. 3( a)). The introduction of OH groups into the surface 3a of the n-type gallium oxide semiconductor 3 is achieved, for example, by irradiating the surface 3a of the n-type gallium oxide semiconductor 3 with oxygen plasma. The n-type gallium oxide semiconductor 3 is processed to a predetermined thickness by a processing method such as polishing or delamination before the first hydroxylation step (ST1) or after the dehydration step (ST4) described below.

図2において、次いで、用意されたp型ダイヤモンド半導体2(第2半導体基材)の表面2aの少なくとも一部にOH基が導入される(ST2:第2ヒドロキシ化工程)(図3(a)の右側)。p型ダイヤモンド半導体2の表面2aへのOH基の導入は、例えば、p型ダイヤモンド半導体2の表面2aを酸化性液体で処理することにより実現される。酸化性液体としては、例えば、アンモニア水(NH)と過酸化水素(H)の混合液(NH/H/HO)や、硫酸(HSO)と過酸化水素(H)の混合液(HSO/H/HO)が使用できる。 In Fig. 2, next, OH groups are introduced into at least a part of the surface 2a of the prepared p-type diamond semiconductor 2 (second semiconductor substrate) (ST2: second hydroxylation step) (right side of Fig. 3(a)). The introduction of OH groups into the surface 2a of the p-type diamond semiconductor 2 is realized, for example, by treating the surface 2a of the p-type diamond semiconductor 2 with an oxidizing liquid. As the oxidizing liquid, for example, a mixture of ammonia water ( NH3 ) and hydrogen peroxide ( H2O2 ) ( NH3 / H2O2 /H2O ) or a mixture of sulfuric acid ( H2SO4 ) and hydrogen peroxide ( H2O2 ) ( H2SO4 / H2O2 / H2O ) can be used.

次いで、n型酸化ガリウム半導体3(第1半導体基材)のOH基が導入された表面3aと、p型ダイヤモンド半導体2(第2半導体基材)のOH基が導入された表面2aを対向させ(図3(b)の矢印a)、両者を接触させる(ST3:接触工程)(図3(b)の矢印b)。次いで、接触させたn型酸化ガリウム半導体3とp型ダイヤモンド半導体2に活性化エネルギーを与えて脱水反応させる(ST4:脱水工程)(図3(c))。 Next, the surface 3a of the n-type gallium oxide semiconductor 3 (first semiconductor substrate) on which OH groups have been introduced and the surface 2a of the p-type diamond semiconductor 2 (second semiconductor substrate) on which OH groups have been introduced are brought into contact (arrow a in Figure 3(b)), and the two are brought into contact (ST3: contacting step) (arrow b in Figure 3(b)). Activation energy is then applied to the contacted n-type gallium oxide semiconductor 3 and p-type diamond semiconductor 2 to cause a dehydration reaction (ST4: dehydration step) (Figure 3(c)).

活性化エネルギーとしては、熱エネルギー、光エネルギー、電気エネルギー、化学エネルギーなどが挙げられる。熱エネルギーの場合、例えば、150~250℃で2~24時間加熱して、脱水反応を起こさせる。この脱水反応により、p型ダイヤモンド半導体2の表面2aの少なくとも一部の炭素(C)とn型酸化ガリウム半導体3の表面3aの少なくとも一部のガリウム(Ga)が酸素(O)を介してガリウム-酸素-炭素結合(Ga-O-C結合)したヘテロ接合11が形成される(Ga-OH + C-OH → Ga-O-C + HO)。 Examples of activation energy include thermal energy, light energy, electrical energy, and chemical energy. In the case of thermal energy, for example, heating at 150 to 250°C for 2 to 24 hours causes a dehydration reaction. This dehydration reaction forms a heterojunction 11 in which at least a portion of the carbon (C) on the surface 2a of the p-type diamond semiconductor 2 and at least a portion of the gallium (Ga) on the surface 3a of the n-type gallium oxide semiconductor 3 form a gallium-oxygen-carbon bond (Ga-O-C bond) via oxygen (O) (Ga-OH + C-OH → Ga-O-C + H 2 O).

なお、第1ヒドロキシ化工程(ST1)と第2ヒドロキシ化工程(ST2)を実行する順番は、上述の例に限定されることはない。例えば、第2ヒドロキシ化工程(ST2)の次に第1ヒドロキシ化工程(ST1)を実行してもよいし、並行して実行してもよい。すなわち、接触工程(ST3)の前の所定時間内に、第1ヒドロキシ化工程(ST1)と第2ヒドロキシ化工程(ST2)が完了していればよい。 The order in which the first hydroxylation step (ST1) and the second hydroxylation step (ST2) are performed is not limited to the above example. For example, the first hydroxylation step (ST1) may be performed after the second hydroxylation step (ST2), or they may be performed in parallel. In other words, it is sufficient that the first hydroxylation step (ST1) and the second hydroxylation step (ST2) are completed within a specified time before the contact step (ST3).

図2において、次いで、半導体素子1にアノード電極4とカソード電極5が形成される(ST5:配線工程)(図1参照)。配線工程(ST5)には、n型酸化ガリウム半導体3(第1半導体基材)と電気的に接続されるカソード電極5(第1電極)を形成する第1配線工程と、p型ダイヤモンド半導体2と電気的に接続されるアノード電極4(第2電極)を形成する第2配線工程が含まれる。第1配線工程と第2配線工程では、電極を構成する金属の積層体が蒸着法やスパッタリング法により積層され、リフトオフ法やエッチング法により所定の形状に加工される。 In Figure 2, next, an anode electrode 4 and a cathode electrode 5 are formed on the semiconductor element 1 (ST5: wiring step) (see Figure 1). The wiring step (ST5) includes a first wiring step of forming a cathode electrode 5 (first electrode) electrically connected to the n-type gallium oxide semiconductor 3 (first semiconductor substrate), and a second wiring step of forming an anode electrode 4 (second electrode) electrically connected to the p-type diamond semiconductor 2. In the first and second wiring steps, metal laminates that make up the electrodes are layered using vapor deposition or sputtering, and then processed into the desired shape using lift-off or etching.

次に図4を参照して、半導体素子の変形例について説明する。変形例の半導体素子20は、アノード電極24(第2電極)をp型ダイヤモンド半導体21(第2半導体基材)の表面に形成するところが図1に示す半導体素子1と異なる。p型ダイヤモンド半導体21、p型ダイヤモンド半導体21とヘテロ接合31を形成するn型酸化ガリウム半導体22(第1半導体基材)の構成は半導体素子1のp型ダイヤモンド半導体2、n型酸化ガリウム半導体3と同様であり、詳細な説明は省略する。また、ヘテロ接合31の構成と製造方法は半導体素子1のヘテロ接合11と同様であり、詳細な説明は省略する。p型ダイヤモンド半導体21、ヘテロ接合31、n型酸化ガリウム半導体22は、ヘテロ接合構造体30を形成する。n型酸化ガリウム半導体22と電気的に接続されたカソード電極23(第1電極)の構成と製造方法が半導体素子1のカソード電極5と同様であり、詳細な説明は省略する。 Next, a modified semiconductor element will be described with reference to Figure 4. The modified semiconductor element 20 differs from the semiconductor element 1 shown in Figure 1 in that an anode electrode 24 (second electrode) is formed on the surface of a p-type diamond semiconductor 21 (second semiconductor substrate). The p-type diamond semiconductor 21 and the n-type gallium oxide semiconductor 22 (first semiconductor substrate) that form a heterojunction 31 with the p-type diamond semiconductor 21 have the same configurations as the p-type diamond semiconductor 2 and n-type gallium oxide semiconductor 3 of the semiconductor element 1, and detailed description thereof will be omitted. Furthermore, the configuration and manufacturing method of the heterojunction 31 are the same as the heterojunction 11 of the semiconductor element 1, and detailed description thereof will be omitted. The p-type diamond semiconductor 21, heterojunction 31, and n-type gallium oxide semiconductor 22 form a heterojunction structure 30. The configuration and manufacturing method of the cathode electrode 23 (first electrode) electrically connected to the n-type gallium oxide semiconductor 22 are the same as the cathode electrode 5 of the semiconductor element 1, and detailed description thereof will be omitted.

n型酸化ガリウム半導体22の面積は、p型ダイヤモンド半導体21よりも小さく、p型ダイヤモンド半導体21の一部はn型酸化ガリウム半導体22と接触せずに露出している。アノード電極24(第2電極)は、p型ダイヤモンド半導体21の露出部にオーミック接合により電気的に接続されている。半導体素子20の製造方法の配線工程(ST5)では、p型ダイヤモンド半導体21(第2半導体基材)と電気的に接続されるアノード電極24(第2電極)と、カソード電極23を同一工程で形成することができる。すなわち、アノード電極24とカソード電極23を同時に加工することにより、第1配線工程または第2配線工程のいずれかを削減することができる。 The area of the n-type gallium oxide semiconductor 22 is smaller than that of the p-type diamond semiconductor 21, and a portion of the p-type diamond semiconductor 21 is exposed and not in contact with the n-type gallium oxide semiconductor 22. The anode electrode 24 (second electrode) is electrically connected to the exposed portion of the p-type diamond semiconductor 21 by an ohmic junction. In the wiring step (ST5) of the manufacturing method of the semiconductor element 20, the anode electrode 24 (second electrode) electrically connected to the p-type diamond semiconductor 21 (second semiconductor substrate) and the cathode electrode 23 can be formed in the same step. In other words, by simultaneously processing the anode electrode 24 and cathode electrode 23, it is possible to eliminate either the first wiring step or the second wiring step.

上記説明したように、本実施の形態の半導体素子1、20は、ガリウムの酸化物を組成に含む第1半導体基材(n型酸化ガリウム半導体3、n型酸化ガリウム半導体22)と、ダイヤモンドを組成に含む第2半導体基材(p型ダイヤモンド半導体2、23)と、第1半導体基材の表面と第2半導体基材の表面がガリウム-酸素-炭素結合されたヘテロ接合11、31と、を備えるヘテロ接合構造体10、30を少なくとも一部に含んでいる。ダイヤモンドを用いた本実施の形態の半導体素子1、20は、後述する実施例で説明するように、良好な整流特性を有している。本実施の形態のヘテロ接合構造体10、30(ヘテロ接合11、31)を一部に含む半導体素子としては、パワーデバイス、温度センサ、放射線センサ、原子力電池などが挙げられる。 As explained above, the semiconductor elements 1, 20 of the present embodiment at least partially comprise a heterojunction structure 10, 30 including a first semiconductor substrate (n-type gallium oxide semiconductor 3, n-type gallium oxide semiconductor 22) containing gallium oxide in its composition, a second semiconductor substrate (p-type diamond semiconductor 2, 23) containing diamond in its composition, and a heterojunction 11, 31 where the surface of the first semiconductor substrate and the surface of the second semiconductor substrate are bonded to each other by gallium-oxygen-carbon bonding. The semiconductor elements 1, 20 of the present embodiment, which use diamond, have excellent rectification characteristics, as will be explained in the examples described below. Examples of semiconductor elements partially comprising the heterojunction structures 10, 30 (heterojunctions 11, 31) of the present embodiment include power devices, temperature sensors, radiation sensors, and nuclear batteries.

次に図5~図7を参照しながら、本発明の半導体素子の実施例と比較例について説明する。図5に示す表には、半導体素子の実施例1と比較例1,比較例2のサンプルのn型酸化ガリウム半導体の不純物濃度、p型ダイヤモンド半導体の不純物濃度、整流比が記載されている。n型酸化ガリウム半導体の不純物濃度は、n型酸化ガリウム半導体3のn型ドーパントの濃度である。p型ダイヤモンド半導体の不純物濃度は、p型ダイヤモンド半導体2のp型ドーパントの濃度である。整流比は、順方向に4Vの電圧加えて計測される順方向電流と、逆方向に4Vの電圧を加えて計測される逆方向電流の比率(整流比=順方向電流/逆方向電流)である。 Next, examples and comparative examples of the semiconductor element of the present invention will be described with reference to Figures 5 to 7. The table shown in Figure 5 lists the impurity concentrations of the n-type gallium oxide semiconductor, the impurity concentrations of the p-type diamond semiconductor, and the rectification ratios of samples of semiconductor element Example 1, Comparative Example 1, and Comparative Example 2. The impurity concentration of the n-type gallium oxide semiconductor is the concentration of the n-type dopant in the n-type gallium oxide semiconductor 3. The impurity concentration of the p-type diamond semiconductor is the concentration of the p-type dopant in the p-type diamond semiconductor 2. The rectification ratio is the ratio of the forward current measured when a voltage of 4 V is applied in the forward direction to the reverse current measured when a voltage of 4 V is applied in the reverse direction (rectification ratio = forward current/reverse current).

(実施例1)
次に、半導体素子1の実施例1の製造方法について説明する。p型ダイヤモンド半導体2は、p型ドーパントとして1×1017cm-3のボロンを含む厚さ400μmで(100)表面を有する単結晶ダイヤモンドのCVD製基板である。n型酸化ガリウム半導体3は、n型ドーパントを1×1017cm-3含み、(100)表面を有する酸化ガリウム(β-Ga)基板を10μmの厚さに加工している。
Example 1
Next, a manufacturing method of Example 1 of the semiconductor element 1 will be described. The p-type diamond semiconductor 2 is a CVD substrate of single-crystal diamond with a thickness of 400 μm and a (100) surface containing 1×10 17 cm -3 of boron as a p-type dopant. The n-type gallium oxide semiconductor 3 is a gallium oxide (β-Ga 2 O 3 ) substrate with a (100) surface containing 1×10 17 cm -3 of an n-type dopant and processed to a thickness of 10 μm.

第1ヒドロキシ化工程(ST1)では、n型酸化ガリウム半導体3の表面3aに、圧力60Pa、出力200Wの高純度酸素プラズマを30秒間照射することで、n型酸化ガリウム半導体3の表面3aにOH基を導入した。第2ヒドロキシ化工程(ST2)では、p型ダイヤモンド半導体2を、28%アンモニア水(NH)10ml、35%過酸化水素(H)10ml、純水50mlからなる温度75℃の混合液に10分間浸漬することで、p型ダイヤモンド半導体2の表面2aにOH基を導入した。 In the first hydroxylation step (ST1), surface 3a of n-type gallium oxide semiconductor 3 was irradiated for 30 seconds with high-purity oxygen plasma at a pressure of 60 Pa and an output of 200 W, thereby introducing OH groups into surface 3a of n-type gallium oxide semiconductor 3. In the second hydroxylation step (ST2), p-type diamond semiconductor 2 was immersed for 10 minutes in a mixed solution at 75° C consisting of 10 ml of 28% aqueous ammonia ( NH3 ), 10 ml of 35% hydrogen peroxide ( H2O2 ), and 50 ml of pure water, thereby introducing OH groups into surface 2a of p-type diamond semiconductor 2.

接触工程(ST3)によりn型酸化ガリウム半導体3の表面3aとp型ダイヤモンド半導体2の表面2aを接触させた後、脱水工程(ST4)において、250℃で24時間加熱して、脱水反応を起こさせた。 After the surface 3a of the n-type gallium oxide semiconductor 3 and the surface 2a of the p-type diamond semiconductor 2 were brought into contact in the contacting step (ST3), the dehydration step (ST4) involved heating at 250°C for 24 hours to cause a dehydration reaction.

配線工程(ST5)(第1配線工程、第2配線工程)では、アノード電極4とカソード電極5として、蒸着法によって厚さ10nmのチタン(Ti)、10nmのモリブデン(Mo)、厚さ30nmの金(Au)を順に積層させて、チタン(Ti)/モリブデン(Mo)/金(Au)の積層体を形成した。 In the wiring process (ST5) (first wiring process, second wiring process), a 10 nm thick titanium (Ti), 10 nm thick molybdenum (Mo), and 30 nm thick gold (Au) were sequentially layered by vapor deposition to form a titanium (Ti)/molybdenum (Mo)/gold (Au) laminate as the anode electrode 4 and cathode electrode 5.

図6に、アノード電極4を基準電位とする実施例1の半導体素子1の電流-電圧特性を示す。実施例1の半導体素子1は、逆方向飽和電流が1×10-9(A/cm)程度、整流比(順方向電流/逆方向電流)は1×10程度で、非常に良好な整流特性を示している。 6 shows the current-voltage characteristics of the semiconductor device 1 of Example 1, with the anode electrode 4 serving as the reference potential. The semiconductor device 1 of Example 1 exhibits very good rectification characteristics, with a reverse saturation current of approximately 1×10 −9 (A/cm 2 ) and a rectification ratio (forward current/reverse current) of approximately 1×10 8 .

(比較例1)
次に、半導体素子1の比較例1について説明する。比較例1は、p型ダイヤモンド半導体2がp型ドーパントとして1×1019cm-3のボロンを含むこと以外は、実施例1と同じである。
(Comparative Example 1)
Next, a description will be given of Comparative Example 1 of the semiconductor device 1. Comparative Example 1 is the same as Example 1 except that the p-type diamond semiconductor 2 contains 1×10 19 cm −3 of boron as a p-type dopant.

(比較例2)
次に、半導体素子1の比較例2について説明する。比較例2は、p型ダイヤモンド半導体2がp型ドーパントとして1×1020cm-3のボロンを含むこと以外は、実施例1と同じである。
(Comparative Example 2)
Next, a description will be given of Comparative Example 2 of the semiconductor device 1. Comparative Example 2 is the same as Example 1 except that the p-type diamond semiconductor 2 contains 1×10 20 cm −3 of boron as a p-type dopant.

図7(a)、図7(b)に、アノード電極を基準電位とする比較例2の半導体素子1の電流-電圧特性を示す。図7(a)は、アノード電極をp型ダイヤモンド半導体2の表面に接続し、図4に示す半導体素子の変形例と同様の構成で計測している。また、図7(b)は、アノード電極をp型ダイヤモンド半導体2の裏面に接続し、図1に示す半導体素子1と同様の構成で計測している。比較例2の半導体素子1は、アノード電極をp型ダイヤモンド半導体2の表面に接続した場合も(図7(a))、裏面に接続した場合も(図7(b))、いずれも逆方向がオーミック的な特性を示しており、整流比(順方向電流/逆方向電流)は10程度で正常な整流特性は得られていない。 Figures 7(a) and 7(b) show the current-voltage characteristics of the semiconductor element 1 of Comparative Example 2, with the anode electrode as the reference potential. In Figure 7(a), the anode electrode was connected to the surface of the p-type diamond semiconductor 2, and measurements were taken in a configuration similar to that of the modified semiconductor element shown in Figure 4. In Figure 7(b), the anode electrode was connected to the back surface of the p-type diamond semiconductor 2, and measurements were taken in a configuration similar to that of the semiconductor element 1 shown in Figure 1. In the semiconductor element 1 of Comparative Example 2, whether the anode electrode was connected to the surface of the p-type diamond semiconductor 2 (Figure 7(a)) or the back surface (Figure 7(b)), the reverse direction exhibited ohmic characteristics, and the rectification ratio (forward current/reverse current) was approximately 10, indicating that normal rectification characteristics were not obtained.

本発明の半導体素子および半導体素子の製造方法は、ダイヤモンドを用いた電気的特性が良好な半導体素子を提供することができる。 The semiconductor element and semiconductor element manufacturing method of the present invention can provide a semiconductor element using diamond with excellent electrical properties.

1、20 半導体素子
2、21 p型ダイヤモンド半導体(第2半導体基材)
2a 表面(第2半導体基材の表面)
3、22 n型酸化ガリウム半導体(第1半導体基材)
3a 表面(第1半導体基材の表面)
4、24 アノード電極(第2電極)
5、23 カソード電極(第1電極)
11、31 ヘテロ接合
1, 20 Semiconductor element 2, 21 p-type diamond semiconductor (second semiconductor substrate)
2a Surface (surface of second semiconductor substrate)
3, 22 n-type gallium oxide semiconductor (first semiconductor substrate)
3a Surface (surface of first semiconductor substrate)
4, 24 Anode electrode (second electrode)
5, 23 Cathode electrode (first electrode)
11, 31 heterozygous

Claims (8)

ガリウムの酸化物を組成に含む第1半導体基材と、
ダイヤモンドを組成に含む第2半導体基材と、
前記第1半導体基材の表面と前記第2半導体基材の表面がガリウム-酸素-炭素結合されたヘテロ接合と、を少なくとも一部に含み、
前記第1半導体基材は、n型ドーパントを含み、
前記n型ドーパントの濃度は、1×1015cm-3~1×1019cm-3であり、
前記第2半導体基材は、p型ドーパントを含み、
前記p型ドーパントの濃度は、1×1015cm-3~1×1018cm-3であり、
前記ヘテロ接合は、整流比が1×10 以上の整流特性を有する、半導体素子。
a first semiconductor substrate having a composition containing an oxide of gallium;
a second semiconductor substrate containing diamond in its composition;
a heterojunction at least partially formed between the surface of the first semiconductor substrate and the surface of the second semiconductor substrate, where the heterojunction is formed by gallium-oxygen-carbon bonding;
the first semiconductor substrate comprises an n-type dopant;
the concentration of the n-type dopant is 1×10 15 cm −3 to 1×10 19 cm −3 ;
the second semiconductor substrate comprises a p-type dopant;
the concentration of the p-type dopant is 1×10 15 cm −3 to 1×10 18 cm −3 ;
The heterojunction has a rectification characteristic with a rectification ratio of 1×10 8 or more.
前記第1半導体基材と電気的に接続された第1電極と、
前記第2半導体基材と電気的に接続された第2電極と、をさらに備える、請求項に記載の半導体素子。
a first electrode electrically connected to the first semiconductor substrate;
The semiconductor device of claim 1 , further comprising: a second electrode electrically connected to the second semiconductor substrate.
前記第2半導体基材の厚みは、0.5μm~1mmである、請求項1または2に記載の半導体素子。 3. The semiconductor device according to claim 1 , wherein the second semiconductor substrate has a thickness of 0.5 μm to 1 mm. 前記第1半導体基材の厚みは、0.5μm~100μmである、請求項1からのいずれか1項に記載の半導体素子。 4. The semiconductor device according to claim 1, wherein the first semiconductor substrate has a thickness of 0.5 μm to 100 μm. ガリウムの酸化物を組成に含む第1半導体基材の表面の少なくとも一部にOH基を導入する第1ヒドロキシ化工程と、
ダイヤモンドを組成に含む第2半導体基材の表面の少なくとも一部にOH基を導入する第2ヒドロキシ化工程と、
前記第1半導体基材のOH基が導入された表面と、前記第2半導体基材のOH基が導入された表面とを接触させる接触工程と、
接触させた前記第1半導体基材と前記第2半導体基材に活性化エネルギーを与えて脱水反応を行い、前記第1半導体基材の表面と前記第2半導体基材の表面がガリウム-酸素-炭素結合されたヘテロ接合を形成する脱水工程と、を含み、
前記第1半導体基材は、n型ドーパントを含み、
前記n型ドーパントの濃度は、1×1015cm-3~1×1019cm-3であり、
前記第2半導体基材は、p型ドーパントを含み、
前記p型ドーパントの濃度は、1×1015cm-3~1×1018cm-3であり、
前記第2ヒドロキシ化工程は、第2半導体基材の表面を酸化性液体で処理することによりOH基を導入し、
前記酸化性液体は、アンモニア水と過酸化水素を少なくとも含む、半導体素子の製造方法。
a first hydroxylation step of introducing OH groups onto at least a portion of a surface of a first semiconductor substrate containing an oxide of gallium;
a second hydroxylation step of introducing OH groups onto at least a portion of the surface of the second semiconductor substrate containing diamond as a composition;
a contacting step of contacting a surface of the first semiconductor substrate having OH groups introduced therein with a surface of the second semiconductor substrate having OH groups introduced therein;
a dehydration step of applying activation energy to the first semiconductor substrate and the second semiconductor substrate that have been brought into contact with each other to cause a dehydration reaction, thereby forming a heterojunction between the surface of the first semiconductor substrate and the surface of the second semiconductor substrate, whereby a gallium-oxygen-carbon bond is formed;
the first semiconductor substrate comprises an n-type dopant;
the concentration of the n-type dopant is 1×10 15 cm −3 to 1×10 19 cm −3 ;
the second semiconductor substrate comprises a p-type dopant;
the concentration of the p-type dopant is 1×10 15 cm −3 to 1×10 18 cm −3 ;
the second hydroxylation step includes treating the surface of the second semiconductor substrate with an oxidizing liquid to introduce OH groups;
The method for manufacturing a semiconductor device , wherein the oxidizing liquid contains at least aqueous ammonia and hydrogen peroxide .
前記ヘテロ接合は、整流特性を有する、請求項に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to claim 5 , wherein the heterojunction has a rectifying property. 前記第1ヒドロキシ化工程は、前記第1半導体基材の表面に酸素プラズマを照射することによりOH基を導入する、請求項またはに記載の半導体素子の製造方法。 7. The method for manufacturing a semiconductor device according to claim 5 , wherein the first hydroxylation step introduces OH groups by irradiating the surface of the first semiconductor substrate with oxygen plasma. 前記第1半導体基材と電気的に接続される第1電極を形成する第1配線工程と、
前記第2半導体基材と電気的に接続される第2電極を形成する第2配線工程と、をさらに含む、請求項からのいずれか1項に記載の半導体素子の製造方法。
a first wiring step of forming a first electrode electrically connected to the first semiconductor substrate;
The method for manufacturing a semiconductor device according to claim 5 , further comprising a second wiring step of forming a second electrode electrically connected to the second semiconductor substrate.
JP2021130604A 2021-08-10 2021-08-10 Semiconductor device and method for manufacturing the same Active JP7741539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021130604A JP7741539B2 (en) 2021-08-10 2021-08-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021130604A JP7741539B2 (en) 2021-08-10 2021-08-10 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2023025393A JP2023025393A (en) 2023-02-22
JP7741539B2 true JP7741539B2 (en) 2025-09-18

Family

ID=85251472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021130604A Active JP7741539B2 (en) 2021-08-10 2021-08-10 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP7741539B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032435A (en) 2004-07-12 2006-02-02 Sharp Corp Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2019014639A (en) 2017-07-10 2019-01-31 株式会社タムラ製作所 Semiconductor substrate, semiconductor element, and method for manufacturing semiconductor substrate
JP2019112290A (en) 2017-12-20 2019-07-11 国立研究開発法人産業技術総合研究所 Single crystal diamond and semiconductor device using the same
JP2019210161A (en) 2018-05-31 2019-12-12 ローム株式会社 Semiconductor substrate structure and power semiconductor device
JP2020061402A (en) 2018-10-05 2020-04-16 Tianma Japan株式会社 Device including rectifying element and thin film transistor
WO2020230520A1 (en) 2019-05-10 2020-11-19 国立研究開発法人産業技術総合研究所 Composite body comprising diamond crystal body
JP2021013007A (en) 2019-07-04 2021-02-04 公立大学法人大阪 Manufacturing method of semiconductor device and semiconductor device
JP2021197476A (en) 2020-06-16 2021-12-27 株式会社ノベルクリスタルテクノロジー Avalanche photodiode

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824256B2 (en) * 1988-12-08 1996-03-06 日本電気株式会社 Driving circuit for pnpn semiconductor device with gate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032435A (en) 2004-07-12 2006-02-02 Sharp Corp Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2019014639A (en) 2017-07-10 2019-01-31 株式会社タムラ製作所 Semiconductor substrate, semiconductor element, and method for manufacturing semiconductor substrate
JP2019112290A (en) 2017-12-20 2019-07-11 国立研究開発法人産業技術総合研究所 Single crystal diamond and semiconductor device using the same
JP2019210161A (en) 2018-05-31 2019-12-12 ローム株式会社 Semiconductor substrate structure and power semiconductor device
JP2020061402A (en) 2018-10-05 2020-04-16 Tianma Japan株式会社 Device including rectifying element and thin film transistor
WO2020230520A1 (en) 2019-05-10 2020-11-19 国立研究開発法人産業技術総合研究所 Composite body comprising diamond crystal body
JP2021013007A (en) 2019-07-04 2021-02-04 公立大学法人大阪 Manufacturing method of semiconductor device and semiconductor device
JP2021197476A (en) 2020-06-16 2021-12-27 株式会社ノベルクリスタルテクノロジー Avalanche photodiode

Also Published As

Publication number Publication date
JP2023025393A (en) 2023-02-22

Similar Documents

Publication Publication Date Title
JP5415650B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP3365607B2 (en) GaN-based compound semiconductor device and method of manufacturing the same
TWI887353B (en) Semiconductor components, semiconductor devices, and semiconductor systems
US6248607B1 (en) Method for manufacturing semiconductor light emitting device
KR20220136416A (en) Semiconductor devices and semiconductor devices
JP5344464B2 (en) Diamond semiconductor device and manufacturing method thereof
JP2010086999A (en) Back electrode for semiconductor device, semiconductor device, and manufacturing method of back electrode for semiconductor device
JP5742597B2 (en) How to generate hydrogen
JP7741539B2 (en) Semiconductor device and method for manufacturing the same
JP2007042898A (en) P-type gallium nitride compound semiconductor manufacturing method and gallium nitride compound semiconductor element
WO2016147603A1 (en) Thermionic power generation element and method for manufacturing same
KR20130030840A (en) Semi-conductor optoelectronic dcvice and method for manufacturing the same
TWI225311B (en) Method for producing group III nitride compound semiconductor device
JP7406167B2 (en) Method for manufacturing nitride semiconductor photocatalytic thin film
JP4645641B2 (en) Method for manufacturing SiC Schottky diode
CN115799345B (en) A hydrogen-terminated diamond/gallium oxide heterojunction lateral diode and its preparation method
WO2017169364A1 (en) n-TYPE ELECTRODE, METHOD FOR MANUFACTURING n-TYPE ELECTRODE, AND n-TYPE LAMINATED STRUCTURE WHEREIN n-TYPE ELECTRODE IS PROVIDED ON n-TYPE GROUP III NITRIDE SINGLE CRYSTAL LAYER
JP2010161160A (en) Semiconductor light-emitting element
JPH0555627A (en) Injection light emitting element
JP3729536B2 (en) Method for forming rectifying electrode on diamond
JP2010287731A (en) Substrate product manufacturing method, substrate product, and semiconductor device
JP6151135B2 (en) Semiconductor device and manufacturing method thereof
TWI246204B (en) Electrode for p-type SiC
TWI919876B (en) Power semiconductor device and preparation method thereof
US4706104A (en) Electrical contacts containing thallium (III) oxide

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250829

R150 Certificate of patent or registration of utility model

Ref document number: 7741539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150