JP7743841B2 - Manufacturing method of electronic components - Google Patents
Manufacturing method of electronic componentsInfo
- Publication number
- JP7743841B2 JP7743841B2 JP2023001895A JP2023001895A JP7743841B2 JP 7743841 B2 JP7743841 B2 JP 7743841B2 JP 2023001895 A JP2023001895 A JP 2023001895A JP 2023001895 A JP2023001895 A JP 2023001895A JP 7743841 B2 JP7743841 B2 JP 7743841B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- layer
- holding member
- laminate
- camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、電子部品の製造方法に関する。 The present invention relates to a method for manufacturing electronic components.
従来より、携帯電話機や携帯音楽プレーヤーなどの電子機器には、セラミックコンデンサ等に代表されるチップ型の電子部品が使用されている。このような電子部品は、一般的に、内部電極を有する直方体状の電子部品素体と、電子部品素体の表面に引き出された内部電極に接続される外部電極とを備えている。 Chip-type electronic components, such as ceramic capacitors, have traditionally been used in electronic devices such as mobile phones and portable music players. These electronic components generally have a rectangular parallelepiped electronic component body with internal electrodes and external electrodes that are connected to the internal electrodes and extend to the surface of the electronic component body.
外部電極は、電子部品素体の表面に導電性ペーストを塗布し、焼成することにより形成されるが、導電性ペーストを効率的に塗布するため、例えば、振り込み治具を用いて、電子部品素体を整列する(例えば、特許文献1)。 The external electrodes are formed by applying a conductive paste to the surface of the electronic component element and then firing it. To efficiently apply the conductive paste, the electronic component element is aligned using, for example, a transfer jig (see, for example, Patent Document 1).
振り込み治具は、その表面に電子部品素体が入り得る所定の大きさの凹部が規則的に複数配列しており、電子部品素体がすべての凹部に挿入されると、電子部品素体の配列が完成する。そして、電子部品素体より凹部が大きいほど、電子部品素体は凹部に入り易く、電子部品素体の配列に要する時間を短くすることができる。 The inserting jig has a regular arrangement of multiple recesses of a specified size on its surface into which electronic component elements can fit, and when electronic component elements have been inserted into all of the recesses, the arrangement of the electronic component elements is complete. Furthermore, the larger the recesses are than the electronic component elements, the easier it is for the electronic component elements to fit into the recesses, thereby shortening the time required to arrange the electronic component elements.
しかしながら、凹部が大きいと、凹部の中で電子部品素体の位置が定まらないことから、電子部品素体の配列にばらつきが生じ、導電性ペーストを塗布する位置の誤差が大きくなる。一方、凹部を小さくすると、電子部品素体の配列のばらつきを小さくすることができるが、電子部品素体の取り出しに時間を要することとなり、電子部品の効率的な製造が難しくなる。 However, if the recess is large, the position of the electronic component element within the recess cannot be determined, resulting in variation in the arrangement of the electronic component element and greater error in the position where the conductive paste is applied. On the other hand, if the recess is small, variation in the arrangement of the electronic component element can be reduced, but it takes more time to remove the electronic component element, making it difficult to manufacture electronic components efficiently.
このため、電子部品素体を整列し、外部電極を効率的に形成することができる電子部品の製造方法が求められる。 For this reason, there is a demand for a manufacturing method for electronic components that can align electronic component bodies and efficiently form external electrodes.
本発明は、電子部品素体を整列し、外部電極を効率的に形成することができる電子部品の製造方法を提供することを目的とする。 The present invention aims to provide a method for manufacturing electronic components that can align electronic component bodies and efficiently form external electrodes.
本発明者らは、振り込み治具に振り込まれた電子部品素体をピックアップし、これを粘着保持部材に保持することにより、電子部品素体を効率的かつ正確に整列できることを見出し、本発明を完成するに至った。 The inventors discovered that by picking up electronic component elements that have been placed in a placing jig and holding them with an adhesive holding member, electronic component elements can be aligned efficiently and accurately, leading to the completion of this invention.
すなわち、本発明は、複数の凹部を備えた振り込み治具を準備する工程と、
前記凹部に電子部品素体を振り込む工程と、
前記凹部から前記電子部品素体をピックアップする工程と、
ピックアップされた前記電子部品素体を粘着保持部材で保持する工程と、
を備えた、電子部品の製造方法である。
That is, the present invention provides a method for manufacturing a transfer jig having a plurality of recesses,
a step of inserting an electronic component element into the recess;
picking up the electronic component element from the recess;
a step of holding the picked-up electronic component element with an adhesive holding member;
The method for manufacturing an electronic component includes the steps of:
本発明によれば、電子部品素体を効率的かつ正確に整列して外部電極を形成することができる電子部品の製造方法を提供することが可能となる。 The present invention makes it possible to provide a manufacturing method for electronic components that allows for efficient and accurate alignment of electronic component bodies to form external electrodes.
以下、本発明の電子部品の製造方法に関する実施形態について説明する。 The following describes an embodiment of the method for manufacturing electronic components of the present invention.
なお、実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組み合わせて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素又は構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。 The embodiments are illustrative examples of embodiments of the present invention, and the present invention is not limited to the contents of the embodiments. It is also possible to combine the contents described in different embodiments, and such implementations are also included in the present invention. The drawings are intended to aid in understanding the specification and may be drawn schematically, and the dimensional ratios of the depicted components or between the components may not match the dimensional ratios described in the specification. Components described in the specification may be omitted from the drawings, or the number of components may be reduced.
(電子部品)
電子部品について、積層セラミックコンデンサを例に挙げ説明するが、これをもって本発明により製造する電子部品が積層セラミックコンデンサに限定されるものではない。
(electronic parts)
Although the electronic component will be described by taking a multilayer ceramic capacitor as an example, this does not mean that the electronic component manufactured by the present invention is limited to a multilayer ceramic capacitor.
(積層セラミックコンデンサ1)
積層セラミックコンデンサ1(第1の実施形態)を図1及び図1に示す。図1は、積層セラミックコンデンサ1の外観図である。図2は、積層体2の構造を示す模式図である。積層セラミックコンデンサ1は、以下で説明するように、内部電極層の形状及び外部電極の形状と配置において、後述の積層セラミックコンデンサ10(第2の実施形態)と異なる。
(Multilayer ceramic capacitor 1)
A multilayer ceramic capacitor 1 (first embodiment) is shown in Figures 1 and 2. Figure 1 is an external view of the multilayer ceramic capacitor 1. Figure 2 is a schematic diagram showing the structure of a laminate 2. As will be described below, the multilayer ceramic capacitor 1 differs from a multilayer ceramic capacitor 10 (second embodiment) described below in the shape of the internal electrode layers and the shape and arrangement of the external electrodes.
誘電体層5と内部電極層6を積層する方向を積層方向Tとし、積層方向Tに直交する長さ方向L、さらに積層方向Tと長さ方向Lに直交する幅方向Wを用いて、積層セラミックコンデンサ1の構造について言及する。なお、実施形態においては、幅方向W、長さ方向L及び積層方向Tは、互いに直交しているが、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。 The structure of the multilayer ceramic capacitor 1 will be described using the direction in which the dielectric layers 5 and internal electrode layers 6 are stacked as the stacking direction T, the length direction L perpendicular to the stacking direction T, and the width direction W perpendicular to the stacking direction T and the length direction L. In the embodiment, the width direction W, the length direction L, and the stacking direction T are perpendicular to one another, but they are not necessarily perpendicular to one another and may intersect one another.
積層セラミックコンデンサ1は、互いに対向する第1側面WS1と第2側面WS2と、これらの端面と隣り合う第1主面TS1と第2主面TS2を有している。第1外部電極4aは、断面略コの字状に形成され、第1側面WS1を覆う第1電極部分4a1と、第1主面TS1上に回りこむ第2電極部分4a2と、第2主面TS2上に回りこむ第3電極部分4a3とから構成されている。第2外部電極4bは、断面略コの字状に形成され、第2側面WS2を覆う第1電極部分4b1と、第1主面TS1上に回りこむ第2電極部分と、第2主面TS2上に回りこむ第3電極部分4b3とから構成されている。なお、第1主面TS1において、第1外部電極4aの第2電極部分4a2と、第2外部電極4bの第2電極部分4b2とは、連結されていない。また、第2主面TS2において、第1外部電極4aの第3電極部分4a3と、第2外部電極4bの第3電極部分4b3とは、連結されていない。 The multilayer ceramic capacitor 1 has a first side surface WS1 and a second side surface WS2 facing each other, and a first main surface TS1 and a second main surface TS2 adjacent to the end surfaces. The first external electrode 4a has a generally U-shaped cross section and is composed of a first electrode portion 4a1 covering the first side surface WS1, a second electrode portion 4a2 extending onto the first main surface TS1, and a third electrode portion 4a3 extending onto the second main surface TS2. The second external electrode 4b has a generally U-shaped cross section and is composed of a first electrode portion 4b1 covering the second side surface WS2, a second electrode portion extending onto the first main surface TS1, and a third electrode portion 4b3 extending onto the second main surface TS2. Note that on the first main surface TS1, the second electrode portion 4a2 of the first external electrode 4a and the second electrode portion 4b2 of the second external electrode 4b are not connected. Furthermore, on the second principal surface TS2, the third electrode portion 4a3 of the first external electrode 4a and the third electrode portion 4b3 of the second external electrode 4b are not connected.
積層セラミックコンデンサ1の積層体2は、図2に示されるように、積層された複数の誘電体層5と、複数の内部電極層6とを有している。各誘電体層5は、第1主面TS1及び第2主面TS2に平行な方向に伸びている。積層体2では、第1主面TS1と第2主面TS2とが対向する方向は、複数の誘電体層5の積層方向とされる。複数の内部電極層6は、互いに誘電体層5を挟んで対向するように配されている。 As shown in FIG. 2, the laminate 2 of the multilayer ceramic capacitor 1 has a plurality of stacked dielectric layers 5 and a plurality of internal electrode layers 6. Each dielectric layer 5 extends in a direction parallel to the first principal surface TS1 and the second principal surface TS2. In the laminate 2, the direction in which the first principal surface TS1 and the second principal surface TS2 face each other is the stacking direction of the plurality of dielectric layers 5. The plurality of internal electrode layers 6 are arranged so as to face each other with the dielectric layer 5 sandwiched between them.
各誘電体層5は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。実際の積層セラミックコンデンサでは、各誘電体層5は、誘電体層5の間の境界が視認できない程度に一体化されている。各内部電極層6は、導電性ペーストの焼結体から構成される。 Each dielectric layer 5 is composed, for example, of a sintered ceramic green sheet containing a dielectric ceramic. In an actual multilayer ceramic capacitor, the dielectric layers 5 are integrated to the extent that the boundaries between the dielectric layers 5 are not visible. Each internal electrode layer 6 is composed of a sintered conductive paste.
各内部電極層6は、第1導体部分6mと、複数の第2導体部分6sを備えている。本実施形態においては、1つの第1導体部分6mに対して、4つの第2導体部分6sが設定されている。隣り合う内部電極層6の第1導体部分6mは、誘電体層5を挟んで互いに対向している。各第2導体部分6sは、第1導体部分6mから第1側面WS1あるいは第2側面WS2まで引き出されるが、内部電極層6ごとに配置される第2導体部分6sの位置は、一層おきに同一とし、隣り合う内部電極層6の第2導体部分6sの位置が積層方向Tから見て重ならないように構成している。これにより、隣り合う内部電極層6は、第1外部電極4aと第2外部電極4bのいずれか、互いに異なる電極に電気的且つ物理的に接続され、隣り合う内部電極層6間で容量が形成される。 Each internal electrode layer 6 has a first conductor portion 6m and multiple second conductor portions 6s. In this embodiment, four second conductor portions 6s are set for one first conductor portion 6m. The first conductor portions 6m of adjacent internal electrode layers 6 face each other across the dielectric layer 5. Each second conductor portion 6s extends from the first conductor portion 6m to the first side surface WS1 or the second side surface WS2. However, the positions of the second conductor portions 6s arranged in each internal electrode layer 6 are the same in every other layer, and the positions of the second conductor portions 6s of adjacent internal electrode layers 6 do not overlap when viewed from the stacking direction T. As a result, adjacent internal electrode layers 6 are electrically and physically connected to either the first external electrode 4a or the second external electrode 4b, which are mutually different electrodes, and capacitance is formed between adjacent internal electrode layers 6.
誘電体層5、内部電極層6、外部電極4を構成する材料等は、後述の積層セラミックコンデンサ10と同様であるため、積層セラミックコンデンサ10の説明の中で記載する。 The materials constituting the dielectric layers 5, internal electrode layers 6, and external electrodes 4 are the same as those of the multilayer ceramic capacitor 10 described below, and will therefore be described in the description of the multilayer ceramic capacitor 10.
(積層セラミックコンデンサ10)
図3~図5に、積層セラミックコンデンサ10(第2の実施形態)の形状及び構造を示す。図3は、積層セラミックコンデンサ10の外観図である。図4は、図3に示す幅方向W中央部のA-A線で切断した積層セラミックコンデンサ10の断面図(LT断面図)である。図5は、内層部3の構造を示す模式図である。なお、誘電体層5と内部電極層6を積層する方向を積層方向Tとし、積層方向Tに直交する長さ方向L、さらに積層方向Tと長さ方向Lに直交する幅方向Wを用いて、積層セラミックコンデンサ10の構造について言及する。なお、実施形態においては、幅方向W、長さ方向L及び積層方向Tは、互いに直交しているが、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
(Multilayer ceramic capacitor 10)
3 to 5 show the shape and structure of a multilayer ceramic capacitor 10 (second embodiment). FIG. 3 is an external view of the multilayer ceramic capacitor 10. FIG. 4 is a cross-sectional view (LT cross-sectional view) of the multilayer ceramic capacitor 10 taken along line A-A at the center of the width direction W shown in FIG. 3. FIG. 5 is a schematic diagram showing the structure of an inner layer portion 3. The structure of the multilayer ceramic capacitor 10 will be described using the stacking direction T, which is the direction in which the dielectric layers 5 and the internal electrode layers 6 are stacked, the length direction L perpendicular to the stacking direction T, and the width direction W perpendicular to the stacking direction T and the length direction L. In the embodiment, the width direction W, the length direction L, and the stacking direction T are perpendicular to one another, but they do not necessarily have to be perpendicular to one another and may intersect one another.
積層セラミックコンデンサ10は、直方体形状からなる積層体2を備えている。積層体2は、内層部3を含み、積層方向Tにおいて相互に対向する1対の第1主面TS1、第2主面TS2と、積層方向Tに直交する長さ方向Lにおいて相互に対向する1対の第1端面LS1、第2端面LS2と、積層方向T及び長さ方向Lの両方に直交する幅方向Wにおいて相互に対向する1対の第1側面WS1、第2側面WS2を有している。 The multilayer ceramic capacitor 10 includes a laminate 2 having a rectangular parallelepiped shape. The laminate 2 includes an inner layer portion 3 and has a pair of first and second principal surfaces TS1 and TS2 that face each other in the stacking direction T, a pair of first and second end surfaces LS1 and LS2 that face each other in the length direction L that is perpendicular to the stacking direction T, and a pair of first and second side surfaces WS1 and WS2 that face each other in the width direction W that is perpendicular to both the stacking direction T and the length direction L.
積層セラミックコンデンサ10の寸法は、特に限定されるべきものではないが、例えば、高さ方向Tの寸法を0.1mm~2.5mm程度とし、長さ方向Lの寸法を0.1mm~3.2mm程度とし、幅方向Wの寸法を0.1mm~2.5mm程度とすることができる。 The dimensions of the multilayer ceramic capacitor 10 are not particularly limited, but for example, the height direction T dimension can be approximately 0.1 mm to 2.5 mm, the length direction L dimension can be approximately 0.1 mm to 3.2 mm, and the width direction W dimension can be approximately 0.1 mm to 2.5 mm.
積層体2の表面に、第1外部電極4aと第2外部電極4bが形成されている。 A first external electrode 4a and a second external electrode 4b are formed on the surface of the laminate 2.
第1外部電極4aは、積層体2の第1端面LS1に形成されている。第1外部電極4aは、キャップ形状に形成されており、縁の部分が、積層体2の第1端面LS1から、第1主面TS1、第2主面TS2、第1側面WS1、第2側面WS2に延出して形成されている。 The first external electrode 4a is formed on the first end surface LS1 of the laminate 2. The first external electrode 4a is formed in a cap shape, with its edge portion extending from the first end surface LS1 of the laminate 2 to the first main surface TS1, the second main surface TS2, the first side surface WS1, and the second side surface WS2.
第2外部電極4bは、積層体2の第2端面LS2に形成されている。第2外部電極4bは、キャップ形状に形成されており、縁の部分が、積層体2の第2端面LS2から、第1主面TS1、第2主面TS2、第1側面WS1、第2側面WS2に延出して形成されている。 The second external electrode 4b is formed on the second end surface LS2 of the laminate 2. The second external electrode 4b is formed in a cap shape, with its edge extending from the second end surface LS2 of the laminate 2 to the first main surface TS1, the second main surface TS2, the first side surface WS1, and the second side surface WS2.
積層セラミックコンデンサ10においては、積層体2の第1端面LS1に引き出された第1内部電極層6aが、第1外部電極4aに接続されている。また、積層体2の第2端面LS2に引き出された第2内部電極層6bが、第2外部電極4bに接続されている。 In the multilayer ceramic capacitor 10, the first internal electrode layer 6a extending to the first end surface LS1 of the laminate 2 is connected to the first external electrode 4a. Furthermore, the second internal electrode layer 6b extending to the second end surface LS2 of the laminate 2 is connected to the second external electrode 4b.
外部電極4は、例えば、下地電極層と、下地電極層上に配置されためっき層を備えた構造とすることができる。 The external electrode 4 can have a structure including, for example, a base electrode layer and a plating layer disposed on the base electrode layer.
下地電極層は、以下に説明するような、焼付け電極層あるいは樹脂電極層を1つの層として含む。下地電極層は、焼付け電極及び焼付け電極を覆う樹脂電極層で構成された層であってもよい。 The base electrode layer includes a baked electrode layer or a resin electrode layer as a single layer, as described below. The base electrode layer may also be a layer composed of a baked electrode and a resin electrode layer covering the baked electrode.
焼付け電極層は、ガラスと金属とを含む層であり、1層であってもよいし、複数層であってもよい。焼付け電極層は、例えば、Cu、Ni、Ag、Pd、及びAuなどの金属、又はAgとPdの合金などを含む。 The baked electrode layer is a layer containing glass and metal, and may be a single layer or multiple layers. The baked electrode layer may contain, for example, metals such as Cu, Ni, Ag, Pd, and Au, or an alloy of Ag and Pd.
焼付け電極層は、ガラス及び金属を含む導電性ペーストを積層体に塗布して焼き付けることによって形成される。焼き付けは、積層体の焼成と同時に行ってもよいし、積層体の焼成後に行ってもよい。 The baked electrode layer is formed by applying a conductive paste containing glass and metal to the laminate and baking it. Baking may be performed simultaneously with or after firing the laminate.
樹脂電極層は、例えば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、積層体上に直接形成するようにしてもよい。樹脂電極層は、1層であってもよいし、複数層であってもよい。 The resin electrode layer can be formed, for example, as a layer containing conductive particles and a thermosetting resin. When forming a resin electrode layer, it may be formed directly on the laminate without forming a baked electrode layer. The resin electrode layer may be a single layer or multiple layers.
下地電極層上に配置されるめっき層は、例えば、Cu、Ni、Ag、Pd、及びAuなどの金属、又はAgとPdの合金などのうちの少なくとも1つを含む。めっき層は、1層であってもよいし、複数層であってもよい。めっき層は、例えば、Niめっき層とSnめっき層の2層構造とすることができる。 The plating layer disposed on the base electrode layer contains at least one of metals such as Cu, Ni, Ag, Pd, and Au, or an alloy of Ag and Pd. The plating layer may be a single layer or multiple layers. For example, the plating layer may have a two-layer structure consisting of a Ni plating layer and a Sn plating layer.
内層部3は、複数の誘電体層5と複数の内部電極層6が積層されたものからなる。内部電極層6は、第1内部電極層6aと第2内部電極層6bで構成される。第1内部電極層6aと第2内部電極層6bは、それぞれ誘電体層5a、5bの上に配置されている。 The inner layer portion 3 is composed of a stack of multiple dielectric layers 5 and multiple internal electrode layers 6. The internal electrode layers 6 are composed of a first internal electrode layer 6a and a second internal electrode layer 6b. The first internal electrode layer 6a and the second internal electrode layer 6b are disposed on top of the dielectric layers 5a and 5b, respectively.
内部電極層6は、長さ方向Lに伸び、平面視において矩形形状をしている。そして、第1内部電極層6aが積層体2の第1端面LS1に引き出され、第2内部電極層6bが積層体2の第2端面LS2に引き出されている。 The internal electrode layers 6 extend in the longitudinal direction L and have a rectangular shape in plan view. The first internal electrode layer 6a extends to the first end surface LS1 of the laminate 2, and the second internal electrode layer 6b extends to the second end surface LS2 of the laminate 2.
誘電体層5の材質は任意であるが、例えば、BaTiO3を主成分とするセラミック粉末を使用することができる。また、BaTiO3に代えて、CaTiO3、SrTiO3など、他の材質を主成分とするセラミック粉末を使用してもよい。各誘電体層5は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。 The dielectric layers 5 may be made of any material, but may be made of, for example, ceramic powder containing BaTiO 3 as the main component. Alternatively, ceramic powder containing other materials as the main component, such as CaTiO 3 or SrTiO 3 , may be used instead of BaTiO 3. Each dielectric layer 5 is made of, for example, a sintered ceramic green sheet containing a dielectric ceramic.
誘電体層5の厚さは、特に限定されるべきものではないが、例えば、第1内部電極層6aと第2内部電極層6bにより形成された容量形成の実効領域において、0.3μm~2.0μm程度とすることができる。 The thickness of the dielectric layer 5 is not particularly limited, but can be, for example, approximately 0.3 μm to 2.0 μm in the effective capacitance region formed by the first internal electrode layer 6a and the second internal electrode layer 6b.
誘電体層5の層数は、特に限定されるべきものではないが、例えば、第1内部電極層6aと第2内部電極層6bにより形成された容量形成の実効領域において、1層~6000層とすることができる。 The number of dielectric layers 5 is not particularly limited, but can be, for example, 1 to 6,000 layers in the effective capacitance formation area formed by the first internal electrode layer 6a and the second internal electrode layer 6b.
内層部3の上下両側に、内部電極層6が形成されず、誘電体層5のみで構成された外層部7が設けられている。外層部7の厚さは限定されるものではないが、例えば、15μm~150μmとすることができる。なお、外層部7における誘電体層の厚さは、内部電極層6が形成されている容量形成の実効領域の誘電体層の厚さよりも大きくしてもよい。また、外層部における誘電体層の材質は、内層部における誘電体層の材質と異なっていてもよい。 Outer layer portions 7, which do not have internal electrode layers 6 and are composed only of dielectric layers 5, are provided on both the top and bottom of the inner layer portion 3. The thickness of the outer layer portions 7 is not limited, but can be, for example, 15 μm to 150 μm. The thickness of the dielectric layer in the outer layer portion 7 may be greater than the thickness of the dielectric layer in the effective capacitance formation region where the internal electrode layers 6 are formed. The material of the dielectric layer in the outer layer portion may also be different from the material of the dielectric layer in the inner layer portion.
図3は、内層部3を積層方向Tに誘電体層5ごとに分解して示したものである。実際の積層セラミックコンデンサでは、各誘電体層5は、誘電体層5の間の境界が視認できない程度に一体化されている。 Figure 3 shows the inner layer portion 3 broken down into individual dielectric layers 5 in the stacking direction T. In an actual multilayer ceramic capacitor, the dielectric layers 5 are integrated to the extent that the boundaries between the dielectric layers 5 are not visible.
内部電極層6は、導電体となる金属粉末と、有機溶剤と、バインダーと、分散剤と、を含む導電性ペーストを誘電体層上で焼結することにより形成される。内部電極層6と誘電体層5は交互に積層され内層部3を形成する。内部電極層6は、第1内部電極層6aと第2内部電極層6bにより構成され、第1内部電極層6aと第2内部電極層6bは、それぞれ誘電体層5a、5bの上に配置されている。 The internal electrode layers 6 are formed by sintering a conductive paste containing metal powder, an organic solvent, a binder, and a dispersant on the dielectric layer. The internal electrode layers 6 and the dielectric layers 5 are alternately stacked to form the inner layer portion 3. The internal electrode layers 6 are composed of a first internal electrode layer 6a and a second internal electrode layer 6b, which are disposed on the dielectric layers 5a and 5b, respectively.
内部電極層6は、Cu、Ni、Ag、Au、及びPtなどの金属を使用することができる。また、これらの金属は、これら金属元素を含む化合物や他の金属との合金であってもよい。 The internal electrode layers 6 can be made of metals such as Cu, Ni, Ag, Au, and Pt. These metals may also be compounds containing these metal elements or alloys with other metals.
内部電極層6の厚さは特に限定されるものではないが、例えば、0.3μm~1.5μm程度とすることができる。 The thickness of the internal electrode layer 6 is not particularly limited, but can be, for example, approximately 0.3 μm to 1.5 μm.
(電子部品の製造装置)
次に、整列装置と塗布装置を備えた電子部品の製造装置とこれを用いた電子部品の製造方法について説明する。電子部品として、上述の積層セラミックコンデンサ1を例に挙げ説明するが、本発明は、積層セラミックコンデンサ1など、あらゆる積層セラミックコンデンサを含む、電子部品の製造において広く利用することができる。また、電子部品の製造において、電子部品素体とは、積層セラミックコンデンサ1における外部電極を形成するための導電性ペーストを塗布する前の積層体2に相当する。
(Electronic component manufacturing equipment)
Next, an electronic component manufacturing apparatus equipped with an alignment device and a coating device and a method for manufacturing an electronic component using the same will be described. While the above-described multilayer ceramic capacitor 1 will be used as an example of an electronic component, the present invention can be widely used in the manufacture of electronic components, including all types of multilayer ceramic capacitors, such as the multilayer ceramic capacitor 1. In the manufacture of electronic components, the electronic component element corresponds to the laminate 2 before the conductive paste for forming the external electrodes of the multilayer ceramic capacitor 1 is applied.
(整列装置)
以下、整列装置を構成する部材及び整列装置おける工程について説明する。
(Alignment device)
The components constituting the alignment device and the steps performed by the alignment device will be described below.
(振り込み治具)
整列装置15の振り込みエリア15aに振り込み治具11が配置されている。
図6(a)~(c)は、振り込みエリア15aにおける振り込み治具11による工程を模式的に示している。
(Transfer jig)
The transfer jig 11 is disposed in the transfer area 15 a of the alignment device 15 .
6(a) to 6(c) show a schematic diagram of the process performed by the transfer jig 11 in the transfer area 15a.
振り込み治具11は、電子部品素体2が振り込まれる複数の凹部12を備えた平板形状であり、凹部12には、上方から電子部品素体2を受け入れるように開口12aが形成されている。振り込み治具11は、通常、必要な剛性を有する金属材料や、樹脂材料などから構成することができるが、本発明の振り込み治具11において具体的な構成材料の種類に特別の制約はない。 The transfer jig 11 is flat and has multiple recesses 12 into which the electronic component bodies 2 are transferred. The recesses 12 have openings 12a formed to receive the electronic component bodies 2 from above. The transfer jig 11 is typically made of a metal material or resin material that has the required rigidity, but there are no particular restrictions on the type of material from which the transfer jig 11 of the present invention is made.
複数の凹部12は、振り込み治具11の主面11aに規則的に配列している。凹部12は、直方体の電子部品素体2を受け入れることができる大きさであり、特に限定されるものではないが、開口12aの縦横の寸法は、電子部品素体2の長さ方向Lと幅方向Wの寸法に対し、それぞれ10%から20%大きくすることが好ましい。また、開口12aの周縁に、傾斜あるいは丸みをつけると、電子部品素体2が凹部12に入り込み易くなり、作業時間を短縮することができるため好適である。 Multiple recesses 12 are regularly arranged on the main surface 11a of the insertion jig 11. The recesses 12 are large enough to accommodate rectangular electronic component bodies 2, and although there are no particular limitations, it is preferable that the length and width of the opening 12a be 10 to 20% larger than the length direction L and width direction W of the electronic component body 2. It is also preferable to slope or round the edges of the opening 12a, as this makes it easier for the electronic component body 2 to fit into the recesses 12 and shortens the work time.
図6(a)に示すように、振り込み冶具11の凹部12に電子部品素体2を振り込む。振り込み工程では、振り込み治具11を特に図示しないシェーカにセットして、所定の振動を加えながら電子部品素体2の振り込みを行う。なお、シェーカは、振り込み治具11を振動させながら、その主面11aの水平方向に対する角度、すなわち傾斜を所定の大きさ、所定の周期で変化させることができるように構成することができる。 As shown in Figure 6(a), the electronic component body 2 is inserted into the recess 12 of the inserting jig 11. In the inserting process, the inserting jig 11 is set in a shaker (not shown) and the electronic component body 2 is inserted while applying a predetermined vibration. The shaker can be configured to change the angle of the main surface 11a relative to the horizontal, i.e., the inclination, by a predetermined amount and at a predetermined cycle while vibrating the inserting jig 11.
振り込まれた電子部品素体2の上端が、振り込み治具11の主面11aよりも上方に突出していると、その突出部分により、電子部品素体2が振り込み治具11の主面11a上を移動することが妨げられ、効率よく凹部12に振り込むことができなくなる。また、振り込まれた電子部品素体2の突出している部分に衝突することにより、電子部品素体2が損傷する場合がある。このように、振り込み治具11の主面11aでの電子部品素体2の流れが悪くなると、振り込みに時間を要し、タクト時間が長くなって生産性の低下を招くおそれがある。このため、凹部12の深さ寸法は、電子部品素体2の高さ寸法と略同一とするか、若干大きくすることが好ましい。 If the upper end of the transferred electronic component element 2 protrudes above the main surface 11a of the transfer jig 11, the protruding portion will prevent the electronic component element 2 from moving over the main surface 11a of the transfer jig 11, preventing it from being transferred efficiently into the recess 12. Furthermore, the electronic component element 2 may be damaged by colliding with the protruding portion of the transferred electronic component element 2. If the flow of the electronic component element 2 on the main surface 11a of the transfer jig 11 becomes poor in this way, it will take longer to transfer the electronic component element 2, which could result in a longer takt time and reduced productivity. For this reason, it is preferable that the depth of the recess 12 be approximately the same as or slightly greater than the height of the electronic component element 2.
(吸着ノズル)
次に、振り込み治具11に振り込まれた電子部品素体2を吸着ノズル13を用いてピックアップする。
(suction nozzle)
Next, the electronic component element 2 placed in the placing jig 11 is picked up by the suction nozzle 13 .
図6(b)に示すように、振り込み治具11の開口12aの上方には、電子部品素体2を真空吸引に基づき吸着する吸着ノズル13が配置される。図6(c)に示すように、振り込み治具11の凹部12に振り込まれた電子部品素体2は、吸着ノズル13により凹部12の開口12aからピックアップされ、セットエリア15bの粘着保持部材14へ移送される。なお、吸着ノズル13は、真空吸引による吸着に限られず、例えば、電子部品素体2を構成する内部電極層6には金属を含有することから、磁力を利用して電子部品素体2をピックアップするなど、電子部品素体2を引き付けることができる手段であれば幅広く採用することができる。 As shown in Figure 6(b), a suction nozzle 13 is positioned above the opening 12a of the transfer jig 11, which uses vacuum suction to suction the electronic component element 2. As shown in Figure 6(c), the electronic component element 2 transferred into the recess 12 of the transfer jig 11 is picked up by the suction nozzle 13 through the opening 12a of the recess 12 and transferred to the adhesive holding member 14 in the set area 15b. Note that the suction nozzle 13 is not limited to suction by vacuum suction; a wide variety of means can be used to attract the electronic component element 2, such as using magnetic force to pick up the electronic component element 2, since the internal electrode layers 6 that make up the electronic component element 2 contain metal.
吸着ノズル13は、整列装置15において振り込みエリア15aの振り込み治具11の開口12a近傍とセットエリア15bの粘着保持部材14との間を往復移動している。 In the alignment device 15, the suction nozzle 13 moves back and forth between the vicinity of the opening 12a of the transfer jig 11 in the transfer area 15a and the adhesive holding member 14 in the set area 15b.
図6は、吸着ノズル13の動作を模式的に示すため、1本の吸着ノズル13を図示しているが、吸着ノズル13を複数配置すれば、振り込み治具11の凹部12に振り込まれた複数の電子部品素体2を一度に取り出し、粘着保持部材14へ移送することができるため、作業を効率的に進めることができる。 Figure 6 shows a single suction nozzle 13 to illustrate the operation of the suction nozzle 13, but if multiple suction nozzles 13 are installed, multiple electronic component bodies 2 inserted into the recesses 12 of the insertion jig 11 can be removed at once and transferred to the adhesive holding member 14, allowing for more efficient operation.
(第1のカメラ)
振り込み治具11の凹部12に振り込まれた電子部品素体2を吸着ノズル13との位置関係を補正しながら取り出すため、電子部品素体2の位置を把握するための第1のカメラC1を設置すれば、第1のカメラC1による情報をもとに電子部品素体2の位置をモニタC11で正確に把握することができ、吸着ノズル13が電子部品素体2のどの部分を吸着してピックアップするかが確実に把握できる。電子部品素体2の中央部を吸着ノズル13で吸着することが好ましい。
(First camera)
If a first camera C1 is installed to grasp the position of the electronic component body 2, so that the electronic component body 2 that has been dropped into the recess 12 of the dropping jig 11 can be removed while correcting its positional relationship with the suction nozzle 13, the position of the electronic component body 2 can be accurately grasped on a monitor C11 based on information from the first camera C1, and it can be reliably determined which part of the electronic component body 2 the suction nozzle 13 will pick up by suction. It is preferable that the suction nozzle 13 suctions the center of the electronic component body 2.
(粘着保持部材)
粘着保持部材14は、基台14aの上に電子部品素体2を保持するための粘着層14bが配置された構造である。吸着ノズル13により振り込み治具11の開口12aから取り出された電子部品素体2は、振り込みエリア15aからセットエリア15bへ移動し、図6(d)に示すように、吸着ノズル13の移動により粘着保持部材の上方まで運ばれ、その後、下降して粘着保持部材14の粘着層14bの所定位置に吸着ノズル13と電子部品素体2との位置関係が考慮され、粘着保持される。
(Adhesive holding member)
The adhesive holding member 14 has a structure in which an adhesive layer 14b for holding the electronic component element 2 is disposed on a base 14a. The electronic component element 2 taken out of the opening 12a of the transfer jig 11 by the suction nozzle 13 is moved from the transfer area 15a to the setting area 15b, and as shown in Figure 6(d) , the suction nozzle 13 moves to carry it above the adhesive holding member, and then descends to be adhesively held at a predetermined position on the adhesive layer 14b of the adhesive holding member 14, taking into consideration the positional relationship between the suction nozzle 13 and the electronic component element 2.
粘着層14bは、シリコーン系樹脂層(例えば、シリコーン系ポリマー層)やアクリル系樹脂層(例えば、アクリル系ポリマー層)等が挙げられるが、多孔性のシリコーン系樹脂の孔内に粘着性の物資を抱合して成形したシートを用いることができる。また、粘着層14bは、電子部品素体2を載置するときの衝撃を吸収するため、弾性体であることが好ましい。また、一般的な樹脂テープの粘着層を利用することもできる。 The adhesive layer 14b can be a silicone-based resin layer (e.g., a silicone-based polymer layer) or an acrylic-based resin layer (e.g., an acrylic-based polymer layer), but it can also be a sheet formed by incorporating an adhesive material into the pores of a porous silicone-based resin. Furthermore, the adhesive layer 14b is preferably an elastic material to absorb impacts when the electronic component body 2 is placed. It is also possible to use the adhesive layer of a typical resin tape.
(第2のカメラ)
また、粘着層14bの所定位置を把握するための第2のカメラC2を設置すれば、第2のカメラによる情報をもとに、粘着保持部材14の位置をモニタC21で正確に把握することができ、吸着ノズル13に保持された電子部品素体2を粘着層14b上の所望の位置に精度よくセットすることができる。
(Second camera)
Furthermore, if a second camera C2 is installed to grasp the specified position of the adhesive layer 14b, the position of the adhesive holding member 14 can be accurately grasped on the monitor C21 based on the information from the second camera, and the electronic component body 2 held by the suction nozzle 13 can be set accurately at the desired position on the adhesive layer 14b.
次に、外部電極4を形成するため、電子部品素体2の表面に下地電極層用の導電性ペーストを塗布する。導電性ペーストの塗布は、例えば、スクリーン印刷やグラビア印刷などの印刷方法により行うことができるが、以下の塗布装置を用いることにより、電子部品素体2の表面に効率的に導電性ペーストを塗布することができる。 Next, to form the external electrodes 4, a conductive paste for the base electrode layer is applied to the surface of the electronic component body 2. The conductive paste can be applied by a printing method such as screen printing or gravure printing, but the following application device can be used to efficiently apply the conductive paste to the surface of the electronic component body 2.
(塗布装置)
塗布装置を構成する部材及び塗布装置おける工程について説明する。図7は、本発明の実施形態にかかる導電性ペーストを塗布するための塗布装置20の構造と同装置による工程を模式的に示した透視図である。
(Coating device)
The following describes the components constituting the coating device and the steps performed by the coating device. Fig. 7 is a perspective view that schematically illustrates the structure of a coating device 20 for coating a conductive paste according to an embodiment of the present invention and the steps performed by the coating device.
(塗布治具)
塗布装置20は、塗布治具21を備えている。塗布治具21には、導電性ペースト22が流通するための垂直方向に貫通した貫通孔23が設けられている。
導電性ペースト22は、下方に配置された供給機構部24から塗布治具21の貫通孔23に供給され、導電性ペースト22は上方の吐出口23aから吐出される。図7に示す実施形態は、貫通孔23の内径が、下方より上方が小径となるように段階的に変化しているが、これに限定されず、テーパ状でもよい。また、内径を変えず、直線状でもよい。
(Application jig)
The applicator 20 includes an applicator jig 21. The applicator jig 21 is provided with a through-hole 23 that penetrates vertically to allow the conductive paste 22 to flow therethrough.
The conductive paste 22 is supplied from a supply mechanism 24 disposed below to the through-hole 23 of the applicator 21, and the conductive paste 22 is discharged from an upper discharge port 23a. In the embodiment shown in Fig. 7, the inner diameter of the through-hole 23 changes stepwise so that the diameter is smaller at the top than at the bottom, but this is not limited thereto and the through-hole may be tapered. Alternatively, the inner diameter may be the same and linear.
図7(a)に示すように、粘着層14bにより電子部品素体2を保持した粘着保持部材14は、電子部品素体2が下方になるように反転し、電子部品素体2の外部電極4を形成する表面を塗布治具21の吐出口23aに向けた状態で下降する。そして、図7(b)に示すように、電子部品素体2が、塗布治具21の吐出口23aに当接する。その後、供給機構部24を上昇させ、貫通孔23から導電性ペースト22を吐出し、電子部品素体2に導電性ペーストを塗布する。 As shown in Figure 7(a), the adhesive holding member 14, which holds the electronic component body 2 with the adhesive layer 14b, is inverted so that the electronic component body 2 faces downward, and is lowered with the surface of the electronic component body 2 on which the external electrodes 4 are to be formed facing the discharge port 23a of the applicator 21. Then, as shown in Figure 7(b), the electronic component body 2 comes into contact with the discharge port 23a of the applicator 21. The supply mechanism 24 is then raised, and conductive paste 22 is discharged from the through-holes 23 to apply the conductive paste to the electronic component body 2.
(位置決めマークとカメラ)
塗布治具21の表面に、塗布治具21の正確な位置を把握するための第1の位置決めマークを付し(図示せず)、粘着保持部材14の表面に、粘着保持部材14の正確な位置を把握するための第2の位置決めマークを付し(図示せず)、第1の位置決めマークと第2の位置決めマークの位置を確認するためのカメラを設置することにより(図示せず)、カメラからの第1の位置決めマークと第2の位置決めマークの位置情報をもとに粘着保持部材14を塗布治具21の上方の所定位置に円滑に移動することができるとともに、電子部品素体2の塗布治具の21の吐出口23aの所定位置に確実に当接することが可能となる。例えば、第2の位置決めマークは、実態のあるマークである必要はなく、
粘着保持部材14の余剰部分に貫通孔を設けておき、貫通孔を通してカメラで第1のマークを撮像することで、塗布治具21と粘着保持部材14との位置関係を調整することが可能となる。したがって、ピックアップされて粘着保持部材14上に精度よく配置された電子部品素体2と吐出口23aとの位置関係が精度よく決定される。
(positioning marks and camera)
A first positioning mark (not shown) is provided on the surface of the applicator 21 for determining the exact position of the applicator 21, and a second positioning mark (not shown) is provided on the surface of the adhesive holder 14 for determining the exact position of the adhesive holder 14, and a camera (not shown) is installed to confirm the positions of the first and second positioning marks, so that the adhesive holder 14 can be smoothly moved to a predetermined position above the applicator 21 based on the position information of the first and second positioning marks from the camera, and can be reliably abutted at a predetermined position of the discharge port 23a of the applicator 21 on the electronic component element 2. For example, the second positioning mark does not need to be a physical mark,
By providing a through hole in the excess portion of adhesive holding member 14 and capturing an image of the first mark with a camera through the through hole, it becomes possible to adjust the positional relationship between applicator 21 and adhesive holding member 14. Therefore, the positional relationship between discharge port 23a and electronic component element 2 that has been picked up and placed with precision on adhesive holding member 14 can be determined with precision.
加圧された導電性ペースト22が、供給機構部24から供給管24aを通して貫通孔23内に供給されると、貫通孔23内の導電性ペーストは、塗布治具21の吐出口23aから吐出され、吐出口23aに当接している電子部品素体2の表面に塗布される(図7(b))。 When pressurized conductive paste 22 is supplied from the supply mechanism 24 through the supply pipe 24a into the through-hole 23, the conductive paste in the through-hole 23 is discharged from the discharge port 23a of the applicator 21 and applied to the surface of the electronic component body 2 abutting the discharge port 23a (Figure 7(b)).
電子部品素体2への導電性ペースト22の塗布が完了すると、粘着保持部材14は上昇し、供給機構部24は貫通孔23への導電性ペースト22の供給を終了して下降する(図7(c))。 When the application of the conductive paste 22 to the electronic component body 2 is complete, the adhesive holding member 14 rises, and the supply mechanism 24 finishes supplying the conductive paste 22 to the through-hole 23 and then descends (Figure 7(c)).
以上の工程を経ることにより、電子部品素体2の一方の側面には導電性ペースト22が塗布されるが、反対側の側面にも導電性ペースト22を塗布する必要があることから、導電性ペースト22が乾燥した後、反対側の側面が塗布治具21の吐出口23aに当接するよう電子部品素体2を再び粘着保持部材14にセットし、塗布装置20を用いて導電性ペースト22を塗布する。 Through the above steps, the conductive paste 22 is applied to one side of the electronic component body 2, but since it is also necessary to apply the conductive paste 22 to the opposite side, after the conductive paste 22 has dried, the electronic component body 2 is again set on the adhesive holding member 14 so that the opposite side abuts the discharge port 23a of the applicator 21, and the conductive paste 22 is applied using the applicator 20.
図7は、電子部品素体2へ導電性ペースト22を塗布する工程を模式的に示したものであるが、積層セラミックコンデンサ1のように、一方の側面に複数の外部電極4を備えた電子部品である場合には、図8に示すように、塗布装置20の塗布治具21の吐出口23aに複数のスリット25を配置し、複数の小穴を形成する。 Figure 7 shows a schematic diagram of the process of applying conductive paste 22 to an electronic component body 2. However, in the case of an electronic component with multiple external electrodes 4 on one side, such as a multilayer ceramic capacitor 1, multiple slits 25 are placed in the outlet 23a of the application jig 21 of the application device 20, forming multiple small holes, as shown in Figure 8.
図8(a)に示す4つのスリット25は、図1に示す積層セラミックコンデンサ1の一方の側面に配列される外部電極4に対応するように、相互に平行に並べられている。 The four slits 25 shown in Figure 8(a) are arranged parallel to one another to correspond to the external electrodes 4 arranged on one side of the multilayer ceramic capacitor 1 shown in Figure 1.
4つのスリット25は、共通の貫通孔23に連通しており、貫通孔23を通して供給される導電性ペースト22は、4つのスリット25で形成された4つの小穴から同時に吐出される。 The four slits 25 are connected to a common through-hole 23, and the conductive paste 22 supplied through the through-hole 23 is simultaneously ejected from the four small holes formed by the four slits 25.
電子部品素体2の外部電極4を形成する一方の側面、例えば、第1側面WS1を塗布治具21に対向させ、4つのスリット25に当接すると、図8(b)に示すように、スリット25の長さは、電子部品素体2の第1側面WS1の高さ寸法より長いため、スリット25には電子部品素体2が当接していない開口部分が形成される。このような電子部品素体2が当接していないスリット25の開口部分からは、導電性ペースト22が、電子部品素体2の第2主面TS2に沿って吐出されるため、電子部品素体2の第1側面WS1と第2主面TS2に、それぞれ第1電極部分4a1と第2電極部分4a2を形成するように導電性ペースト22を塗布することができる。 When one side of the electronic component body 2 that forms the external electrode 4, for example, the first side surface WS1, is placed facing the applicator 21 and brought into contact with the four slits 25, as shown in FIG. 8(b), the length of the slits 25 is greater than the height of the first side surface WS1 of the electronic component body 2, resulting in the formation of openings in the slits 25 that are not in contact with the electronic component body 2. The conductive paste 22 is dispensed from the openings of the slits 25 that are not in contact with the electronic component body 2 along the second main surface TS2 of the electronic component body 2, allowing the conductive paste 22 to be applied to the first side surface WS1 and second main surface TS2 of the electronic component body 2 so as to form the first electrode portion 4a1 and the second electrode portion 4a2, respectively.
第1側面WS1に導電性ペースト22を塗布した電子部品素体2は、第2側面WS2にも導電性ペースト22を塗布するため、導電性ペースト22が乾燥した後、第2側面WS2が塗布治具21の吐出口23aに当接するよう粘着保持部材14に再び固定して、塗布装置20により導電性ペースト22を塗布する。 The electronic component body 2, with the conductive paste 22 applied to the first side surface WS1, is then again fixed to the adhesive holding member 14 so that the second side surface WS2 abuts the discharge port 23a of the applicator 21 after the conductive paste 22 has dried, and the conductive paste 22 is then applied using the applicator 20.
なお、図8では、4つの小穴を形成するために、長方形のスリット25を4つ配列した例を示したが、外部電極4の形状や数に応じて、小穴の形状や数は、適宜、変更することができる。 Note that Figure 8 shows an example in which four rectangular slits 25 are arranged to form four small holes, but the shape and number of the small holes can be changed as appropriate depending on the shape and number of the external electrodes 4.
塗布した導電性ペースト22は、焼成することにより下地電極層を形成し、さらに下地電極層の表面にめっき層を形成することにより外部電極が形成される。めっき層は、必要に応じて、複数の層で構成してもよい。また、形成されためっき層の表面に、導電性ペースト22を塗布することにより、配線基板と接合するための接合部を形成してもよい(図示せず)。 The applied conductive paste 22 is fired to form a base electrode layer, and then a plating layer is formed on the surface of the base electrode layer to form an external electrode. The plating layer may be composed of multiple layers as needed. Furthermore, a joint for joining to a wiring board may be formed by applying conductive paste 22 to the surface of the formed plating layer (not shown).
このような接合部は、例えば、下地電極層の表面にSnめっき層が形成されている場合には、Sn-Sb系、Sn-Ag-Cu系、Sn-Cu系あるいはSn-Bi系のはんだ材を導電性ペーストとし、これをSnめっき層の表面に塗布し加熱することにより形成することができる。 For example, when a Sn-plated layer is formed on the surface of the base electrode layer, such a joint can be formed by applying a conductive paste made from Sn-Sb, Sn-Ag-Cu, Sn-Cu, or Sn-Bi solder material to the surface of the Sn-plated layer and then heating it.
接合部を形成する導電性ペーストは、従来の方法で電子部品を整列した後、スクリーン印刷法、ディスペンス法等の手法によって、めっき層表面の所定箇所に塗布することもできるが、本発明の電子部品の製造方法によれば、電子部品を効率的に整列し、めっき層表面に確実に接合部を形成することが可能となる。 The conductive paste that forms the joints can be applied to predetermined locations on the plating layer surface using techniques such as screen printing or dispensing after aligning the electronic components using conventional methods. However, the electronic component manufacturing method of the present invention makes it possible to efficiently align the electronic components and reliably form joints on the plating layer surface.
以上、電子部品の製造方法について説明したが、本発明は上述の内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。 The above describes a method for manufacturing electronic components, but the present invention is not limited to the above content and various modifications can be made in accordance with the spirit of the invention.
1 積層セラミックコンデンサ(電子部品)
2 積層体(電子部品素体)
3 内層部
4 外部電極
4a 第1外部電極
4b 第2外部電極
5 誘電体層
5a 誘電体層
5b 誘電体層
6 内部電極層
6a 第1内部電極層
6b 第2内部電極層
7 外層部
10 積層セラミックコンデンサ(電子部品)
11 振り込み治具
11a 主面
12 凹部
12a 開口
13 吸着ノズル
14 粘着保持部材
14a 基台
14b 粘着層
15 整列装置
15a 振り込みエリア
15b セットエリア
20 塗布装置
21 塗布治具
22 導電性ペースト
23 貫通孔
23a 吐出口
24 供給機構部
24a 供給管
25 スリット
C1 第1のカメラ
C2 第2のカメラ
1. Multilayer ceramic capacitor (electronic component)
2. Laminate (electronic component body)
3 Inner layer portion 4 External electrode 4a First external electrode 4b Second external electrode 5 Dielectric layer 5a Dielectric layer 5b Dielectric layer 6 Internal electrode layer 6a First internal electrode layer 6b Second internal electrode layer 7 Outer layer portion 10 Multilayer ceramic capacitor (electronic component)
REFERENCE SIGNS LIST 11 Transfer jig 11a Main surface 12 Recess 12a Opening 13 Suction nozzle 14 Adhesive holding member 14a Base 14b Adhesive layer 15 Alignment device 15a Transfer area 15b Set area 20 Coating device 21 Coating jig 22 Conductive paste 23 Through hole 23a Discharge port 24 Supply mechanism 24a Supply pipe 25 Slit C1 First camera C2 Second camera
Claims (1)
前記積層体の位置を把握するための第1のカメラと、
前記積層体を保持する粘着保持部材がセットされたセットエリアと、
前記粘着保持部材の位置を把握するための第2のカメラと、
前記第1のカメラによる情報をもとに前記振り込み治具から前記積層体をピックアップし、前記第2のカメラによる情報をもとに前記粘着保持部材の所定位置に前記積層体をセットする吸着ノズルと、
を備えた、前記積層体の整列装置と、
塗布装置と、
を備える電子部品の製造装置であって、
前記粘着保持部材は、前記積層体を保持するための粘着層を有し、
前記粘着層は、弾性体からなり、
前記塗布装置は、表面に一定の間隔を空けて複数配置された吐出口を有する塗布治具と、
前記吐出口に導電性ペーストを供給する供給機構部と、
を備え、前記吐出口から吐出される導電性ペーストを前記粘着保持部材の所定位置にセットした前記積層体に塗布し、
前記整列装置の前記粘着保持部材の表面に第2の位置決めマークを付し、
前記塗布装置の前記塗布治具の表面に第1の位置決めマークを付し、
前記第1の位置決めマークと前記第2の位置決めマークを捉えるカメラを備えることにより、前記カメラからの前記第1の位置決めマークと前記第2の位置決めマークの位置情報をもとに前記塗布治具と前記粘着保持部材を所定位置に配置する、電子部品の製造装置。 a transfer area for setting a transfer jig onto which a laminate to become a multilayer ceramic capacitor is transferred;
a first camera for grasping the position of the stack ;
a setting area in which an adhesive holding member for holding the laminate is set;
a second camera for detecting the position of the adhesive holding member;
a suction nozzle that picks up the laminate from the transfer jig based on information from the first camera and sets the laminate at a predetermined position on the adhesive holding member based on information from the second camera;
An alignment device for the stack , comprising :
A coating device;
An electronic component manufacturing apparatus comprising:
the adhesive holding member has an adhesive layer for holding the laminate,
The adhesive layer is made of an elastic material,
The coating device includes a coating jig having a plurality of discharge ports arranged at regular intervals on a surface thereof;
a supply mechanism for supplying conductive paste to the discharge port;
the conductive paste discharged from the discharge port is applied to the laminate set at a predetermined position on the adhesive holding member,
providing a second positioning mark on a surface of the adhesive holding member of the alignment device;
A first positioning mark is provided on a surface of the application jig of the application device;
An electronic component manufacturing device that is equipped with a camera that captures the first positioning mark and the second positioning mark, and that positions the application jig and the adhesive holding member in predetermined positions based on position information of the first positioning mark and the second positioning mark from the camera.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023001895A JP7743841B2 (en) | 2023-01-10 | 2023-01-10 | Manufacturing method of electronic components |
| CN202311506532.8A CN118335523A (en) | 2023-01-10 | 2023-11-13 | Method and device for manufacturing electronic component and arrangement device for electronic component body |
| TW112147433A TWI910506B (en) | 2023-01-10 | 2023-12-06 | Manufacturing methods for electronic components, devices for aligning electronic component bodies, and manufacturing apparatus for electronic components. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023001895A JP7743841B2 (en) | 2023-01-10 | 2023-01-10 | Manufacturing method of electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024098399A JP2024098399A (en) | 2024-07-23 |
| JP7743841B2 true JP7743841B2 (en) | 2025-09-25 |
Family
ID=91780895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023001895A Active JP7743841B2 (en) | 2023-01-10 | 2023-01-10 | Manufacturing method of electronic components |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7743841B2 (en) |
| CN (1) | CN118335523A (en) |
| TW (1) | TWI910506B (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197540A (en) | 2004-01-09 | 2005-07-21 | Tdk Corp | Chip inductor bonding assembly method and apparatus |
| JP2007329217A (en) | 2006-06-07 | 2007-12-20 | Murata Mfg Co Ltd | Slit board and its manufacturing method, and paste applicator |
| JP2011029544A (en) | 2009-07-29 | 2011-02-10 | Ikeda Jido Kiki Kk | Method and device for peeling of chip-type electronic component from adhesion plate |
| WO2017002640A1 (en) | 2015-07-02 | 2017-01-05 | 株式会社村田製作所 | Electronic component storage tray, multiple electronic component storage element, and method for handling electronic components |
| JP2022014693A (en) | 2020-07-07 | 2022-01-20 | 大日本印刷株式会社 | Holding member, transfer member, transfer member manufacturing method, and light emitting substrate manufacturing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0782976B2 (en) * | 1988-12-19 | 1995-09-06 | 株式会社村田製作所 | Electrode forming method for electronic parts |
| JPH0855764A (en) * | 1994-08-09 | 1996-02-27 | Taiyo Yuden Co Ltd | Method for holding chip electronic parts |
| JPH0922814A (en) * | 1995-07-07 | 1997-01-21 | Taiyo Yuden Co Ltd | Method of forming external electrode of chip part |
| JPH09232113A (en) * | 1996-02-21 | 1997-09-05 | Taiyo Yuden Co Ltd | Formation of external electrode for electronic component and electronic component alignment device |
| WO2022075135A1 (en) * | 2020-10-05 | 2022-04-14 | 株式会社クリエイティブコーティングス | Positioning jig assembly, positioning jig, positioning method for electronic component body, and method for mounting same to transport jig |
-
2023
- 2023-01-10 JP JP2023001895A patent/JP7743841B2/en active Active
- 2023-11-13 CN CN202311506532.8A patent/CN118335523A/en active Pending
- 2023-12-06 TW TW112147433A patent/TWI910506B/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197540A (en) | 2004-01-09 | 2005-07-21 | Tdk Corp | Chip inductor bonding assembly method and apparatus |
| JP2007329217A (en) | 2006-06-07 | 2007-12-20 | Murata Mfg Co Ltd | Slit board and its manufacturing method, and paste applicator |
| JP2011029544A (en) | 2009-07-29 | 2011-02-10 | Ikeda Jido Kiki Kk | Method and device for peeling of chip-type electronic component from adhesion plate |
| WO2017002640A1 (en) | 2015-07-02 | 2017-01-05 | 株式会社村田製作所 | Electronic component storage tray, multiple electronic component storage element, and method for handling electronic components |
| JP2022014693A (en) | 2020-07-07 | 2022-01-20 | 大日本印刷株式会社 | Holding member, transfer member, transfer member manufacturing method, and light emitting substrate manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202433510A (en) | 2024-08-16 |
| CN118335523A (en) | 2024-07-12 |
| JP2024098399A (en) | 2024-07-23 |
| TWI910506B (en) | 2026-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10475584B2 (en) | Electronic component mount structure, electronic component, and method for manufacturing electronic component | |
| US8259433B2 (en) | Ceramic electronic component | |
| KR101659153B1 (en) | Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon | |
| US12002626B2 (en) | Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component | |
| CN104900405A (en) | Multi-layered ceramic electronic part and board having the same mounted thereon | |
| CN112750621B (en) | Laminated ceramic electronic component and method for producing the laminated ceramic electronic component | |
| JP2017195329A (en) | Laminated ceramic electronic component | |
| JP4849123B2 (en) | Manufacturing method of multilayer capacitor | |
| US20170352485A1 (en) | Multilayer ceramic electronic component | |
| JP7040534B2 (en) | Multilayer ceramic capacitors, monolithic ceramic capacitor mounting structures and electronic component series | |
| JP2009065004A (en) | Chip-shaped electronic component alignment method and chip-shaped electronic component alignment apparatus | |
| US9961815B2 (en) | Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component | |
| JP7743841B2 (en) | Manufacturing method of electronic components | |
| JP2018160500A (en) | Manufacturing method of electronic parts | |
| KR20200031042A (en) | Multilayer ceramic capacitor and circuit board | |
| CN110189915A (en) | Electronic assembly | |
| JP6136207B2 (en) | Transfer jig and method of manufacturing electronic component using the same | |
| KR101938558B1 (en) | Multilayer ceramic electronic component | |
| KR20240148055A (en) | Multilayer ceramic capacitor | |
| JP7778583B2 (en) | Ceramic electronic component with carrier substrate, ceramic electronic component mounting structure, and electronic component series | |
| KR102663731B1 (en) | Method for manufacturing electronic component and apparatus for manufacturing electronic component | |
| US20250201476A1 (en) | Multilayer ceramic electronic component, package body, and circuit board | |
| CN120507541A (en) | Device for measuring characteristics of laminated ceramic electronic component and method for manufacturing laminated ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7743841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |