JP7757989B2

JP7757989B2 - 回路モジュール

Info

Publication number: JP7757989B2
Application number: JP2023006895A
Authority: JP
Inventors: 太郎樋口; 由浩今西
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2022-03-08
Filing date: 2023-01-19
Publication date: 2025-10-22
Anticipated expiration: 2043-01-19
Also published as: JP2023131108A

Description

本発明は、回路モジュールに関する。

基板に平行に設けられた配線同士の間でクロストークが生じることがある。クロストークによって、一方の配線を伝送する信号が他方の配線に移ったり、ノイズが発生したりする現象が起こる。配線間のクロストークを抑制するためには、平行に設けられた配線間距離を広くとることが効果的である。

しかしながら近年の製品は小型化要求も加速しているため、配線間距離を十分に取れない場合がある。その場合、配線同士が並走する距離を短くしてクロストークを抑制する手段がある。しかしながら、レイアウト設計の観点からそれを実現できないことがある。

特許文献１には、複数の配線パターンを平行に配置せずに複雑に屈曲させることによってクロストークを抑制させる技術が開示されている。

特開平１－１１９０８７号公報

しかしながら、配線パターンを複雑に屈曲させるレイアウトは伝送信号の品位を劣化させる。このため、伝送速度の高速化が進むと、特許文献１に開示の技術は不向きである。このように、伝送特性を劣化させずにクロストークを抑え、かつ実装エリアのレイアウトの最適化を図る方法を検討する必要がある。

本発明は、上記に鑑みてなされたものであって、その目的は伝送信号品位の劣化を最小限に抑え、実装エリアを最適化できる回路モジュールを提供することである。

上述した課題を解決し、目的を達成するために、本開示の一態様による回路モジュールは、配線基板と、前記配線基板の外部に設けられた第１回路に伝送すべき信号と前記第１回路に電力を供給するための電源電圧とを送るために前記配線基板に設けられた第１線路と、前記第１回路とは別に前記配線基板の外部に設けられた第２回路に伝送すべき信号と前記第２回路に電力を供給するための電源電圧とを送るために前記配線基板に前記第１線路に並んで設けられた第２線路と、一端が前記第１線路に接続され、かつ、他端が前記電力を供給するための電源回路に接続され、前記配線基板に設けられた第１インダクタと、前記第１インダクタを保持する筐体の前記第２線路側の側面の少なくとも一部に設けられたシート状の第１導体と、を備え、前記第１導体は、前記第１線路に接続される。
上述した課題を解決し、目的を達成するために、本開示の他の態様による回路モジュールは、配線基板と、前記配線基板の外部に設けられた第１回路に伝送すべき信号と前記第１回路に電力を供給するための電源電圧とを送るために前記配線基板に設けられた第１線路と、前記第１回路とは別に前記配線基板の外部に設けられた第２回路に伝送すべき信号と前記第２回路に電力を供給するための電源電圧とを送るために前記配線基板に前記第１線路に並んで設けられた第２線路と、一端が前記第１線路に接続され、かつ、他端が前記電力を供給するための電源回路に接続され、前記配線基板に設けられた第１インダクタと、前記第１インダクタを保持する筐体の前記第２線路側の側面の少なくとも一部に設けられたシート状の第１導体と、一端が前記第２線路に接続され、かつ、他端が電力を供給するための電源回路に接続され、前記配線基板に設けられた第２インダクタと、前記第２インダクタの前記第１線路側の側面の少なくとも一部に設けられたシート状の第２導体と、を備え、前記第２導体は、前記第２線路に接続される。

本発明にかかる回路モジュールは、伝送信号の品位の劣化を最小限に抑え、実装エリアを最適化できる。

図１は、本開示の回路モジュールの前提となる伝送システムの概略構成を示す図である。図２は、伝送回路の等価回路を示す図である。図３は、図２に示す等価回路を簡略化した模式図である。図４は、配線間のクロストークを説明する図である。図５は、本開示の第１実施形態による回路モジュールの主要部の構成を示す図である。図６は、図５中のＸ１－Ｘ１部の断面図である。図７は、本開示の第２実施形態による回路モジュールの主要部の構成を示す図である。図８は、図７中のＸ２－Ｘ２部の断面図である。図９は、本開示の第３実施形態による回路モジュールの主要部の構成を示す図である。図１０は、シート状の導体を設けた場合の効果を説明する図である。図１１は、クロストークの結合メカニズム解明のためのシミュレーションを説明する図である。図１２は、クロストークの結合メカニズム解明のためのシミュレーションを説明する図である。図１３は、クロストークの結合メカニズム解明のためのシミュレーションを説明する図である。図１４は、図１１に示す基板を用いてシミュレーションを行った結果を示す図である。図１５は、図１２および図１３に示すように基板を用いてシミュレーションを行った結果を示す図である。図１６は、図５および図６を参照して説明した基板を、その一主面の上方から見た状態を示す平面図である。図１７は、配線の長手方向に対する、インダクタの位置をずらして配置した基板を示す図である。図１８は、基板を、その一主面の上方から見た状態を示す平面図である。図１９は、図１７および図１８のように配置した場合におけるＳパラメータの測定結果を示す図である。図２０は、クロストークの抑制効果について検証するためのシミュレーションモデルを示す図である。図２１は、基板の層間厚み０．２５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２２は、基板の層間厚み０．２５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２３は、基板の層間厚み０．２５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２４は、基板の層間厚み０．１５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２５は、基板の層間厚み０．１５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２６は、基板の層間厚み０．１５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。図２７は、クロストークを抑制するための配線設計において、配線間の距離と並走距離との関係を示す図である。図２８は、第４実施形態による回路モジュールの主要部の構成を示す図である。図２９は、第５実施形態による回路モジュールの主要部の構成を示す図である。図３０は、第６実施形態による回路モジュールの主要部の構成を示す図である。図３１は、第７実施形態による回路モジュールの主要部の構成を示す図である。図３２は、第８実施形態による回路モジュールの主要部の構成を示す図である。図３３は、第９実施形態による回路モジュールの主要部の構成を示す図である。図３４は、図３３に示すインダクタを下面側から見た図である。図３５は、第１０実施形態による回路モジュールに用いるインダクタを下面側から見た図である。図３６は、各実施形態において用いる配線基板の条件を示す図である。図３７は、第１１実施形態による回路モジュールの主要部の構成を示す図である。図３８は、第１２実施形態による回路モジュールの主要部の構成を示す図である。図３９は、第１３実施形態による回路モジュールの主要部の構成を示す図である。図４０は、図３９中のＸ３－Ｘ３部の断面図である。

以下に、実施形態に係る伝送システムを図面に基づいて詳細に説明する。なお、この実施形態により本開示が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

（伝送システム）
図１は、本開示の回路モジュールの前提となる伝送システムの概略構成を示す図である。

図１において、伝送システム１００は、接続対象機器として、例えば、ＳｅｒＤｅｓ伝送方式により車載カメラ等の車載デバイス機器（以下、「ＤＥＶ」とも称する）３００と電子制御ユニット（以下、「ＥＣＵ」とも称する）２００との間のインターフェースを実現する。具体的に、伝送システム１００は、図１に示すように、第１回路モジュール１と第２回路モジュール２Ａ、２Ｂ、２Ｃ、２Ｄとの間が同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄでそれぞれ接続される。第１回路モジュール１と第２回路モジュール２Ａ、２Ｂ、２Ｃ、２Ｄとの間で信号をそれぞれ伝送する。

また、伝送システム１００は、信号の伝送経路に直流電圧を印加し、同軸ケーブル３を介してＤＥＶ３００に電力供給を行うＰｏＣ（Power over Coax）を実現する。

図１に示す例において、第１回路モジュール１は、第１インターフェースＩＣ１１、第１電源回路（電源回路）１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、およびＰｏＣ回路１３を備えている。また、第１回路モジュール１の外部に設けられた回路である第２回路モジュール２Ａは、第２インターフェースＩＣ２１Ａ、第２電源回路２２Ａ、およびＰｏＣ回路２３Ａを備えている。ＰｏＣ回路１３ＡおよびＰｏＣ回路２３Ａは、少なくともインダクタを含む。

第１回路モジュール１の外部に設けられた別々の回路である第２回路モジュール２Ｂ、２Ｃ、２Ｄについても、第２回路モジュール２Ａと同様の構成要素を有する。すなわち、第２回路モジュール２Ｂは、第２インターフェースＩＣ２１Ｂ、第２電源回路２２Ｂ、およびＰｏＣ回路２３Ｂを備えている。ＰｏＣ回路１３ＢおよびＰｏＣ回路２３Ｂは、少なくともインダクタを含む。第２回路モジュール２Ｃは、第２インターフェースＩＣ２１Ｃ、第２電源回路２２Ｃ、およびＰｏＣ回路２３Ｃを備えている。ＰｏＣ回路１３ＣおよびＰｏＣ回路２３Ｃは、少なくともインダクタを含む。第２回路モジュール２Ｄは、第２インターフェースＩＣ２１Ｄ、第２電源回路２２Ｄ、およびＰｏＣ回路２３Ｄを備えている。ＰｏＣ回路１３ＤおよびＰｏＣ回路２３Ｄは、少なくともインダクタを含む。

第１インターフェースＩＣ１１は、ＥＣＵ２００から入力された信号を変換して、同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄを介して各第２回路モジュール２Ａ、２Ｂ、２Ｃ、２Ｄに出力する。また、第１インターフェースＩＣ１１は、同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄを介して入力された信号を変換して、ＥＣＵ２００に出力する。第１インターフェースＩＣ１１と同軸ケーブル３Ａとは、配線４０Ａによって接続される。第１インターフェースＩＣ１１と同軸ケーブル３Ｂとは、配線４０Ｂによって接続される。第１インターフェースＩＣ１１と同軸ケーブル３Ｃとは、配線４０Ｃによって接続される。第１インターフェースＩＣ１１と同軸ケーブル３Ｄとは、配線４０Ｄによって接続される。

各第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄは、ＤＥＶ３００から入力された信号を変換して、同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄを介して第１回路モジュール１に出力する。また、第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄは、同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄを介して入力された信号を変換して、ＤＥＶ３００Ａ、３００Ｂ、３００Ｃ、３００Ｄに出力する。

図１では、第１インターフェースＩＣ１１から第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄへの信号の伝送方向を破線矢示している。また、第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄから第１インターフェースＩＣ１１への信号の伝送経路を実線矢示している。

第１電源回路１２Ａは、第１インターフェースＩＣ１１、ＥＣＵ２００等に電力を供給する。また、第１電源回路１２Ａは、ＰｏＣ回路１３Ａを介して同軸ケーブル３Ａによる信号の伝送経路に電力を供給する。第２電源回路２２Ａには、同軸ケーブル３Ａによる信号の伝送経路からＰｏＣ回路２３Ａを介して電力が供給される。第２電源回路２２Ａは、第２インターフェースＩＣ２１Ａ、ＤＥＶ３００Ａ等に電力を供給する。

第１電源回路１２Ｂには、ＰｏＣ回路１３Ｂを介して同軸ケーブル３Ｂによる信号の伝送経路に電力を供給される。第２電源回路２２Ｂは、第２インターフェースＩＣ２１Ｂ、ＤＥＶ３００Ｂ等に電力を供給する。

第１電源回路１２Ｃには、ＰｏＣ回路１３Ｃを介して同軸ケーブル３Ｃによる信号の伝送経路に電力を供給される。第２電源回路２２Ｃは、第２インターフェースＩＣ２１Ｃ、ＤＥＶ３００Ｃ等に電力を供給する。

第１電源回路１２Ｄには、ＰｏＣ回路１３Ｄを介して同軸ケーブル３Ｄによる信号の伝送経路に電力を供給される。第２電源回路２２Ｄは、第２インターフェースＩＣ２１Ｄ、ＤＥＶ３００Ｄ等に電力を供給する。

なお、本例では、４つの第２回路モジュール２Ａ、２Ｂ、２Ｃ、２Ｄに一対一に対応する、４つの第１電源回路１２Ａ、１２Ｂ、１２Ｃ、１２Ｄを設けているが、４つより少ない数の第１電源回路を設け、１つの第１電源回路から複数の第２回路モジュールに電力を供給するようにしてもよい。

図１において、第１インターフェースＩＣ１１から第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄへの信号の伝送速度は、第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄから第１インターフェースＩＣ１１への信号の伝送速度よりも遅い構成を想定している。具体的に、第１インターフェースＩＣ１１から第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄへの信号の伝送速度は、例えば１［ＭＨｚ］から数十［ＭＨｚ］の比較的低速な伝送速度を想定している。また、第２インターフェースＩＣ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄから第１インターフェースＩＣ１１への信号の伝送速度は、例えば数百［ＭＨｚ］から数千［ＭＨｚ］の比較的高速な伝送速度を想定している。

図２は、伝送回路の等価回路を示す図である。図３は、図２に示す等価回路を簡略化した模式図である。図２において、ＰｏＣ回路１３は、図１におけるＰｏＣ回路１３Ａ、１３Ｂ、１３Ｃおよび１３Ｄを代表して示している。図２において、ＰｏＣ回路２３は、図１におけるＰｏＣ回路２３Ａ、２３Ｂ、２３Ｃおよび２３Ｄを代表して示している。

図２に示すように、伝送回路１０は、第１ポートＰ１と第２ポートＰ２との間に設けられた伝送線路Ｐ１’－Ｐ２’と、第１ポートＰ１と伝送線路Ｐ１’－Ｐ２’との間に設けられた第１コンデンサＣ１と、第２ポートＰ２と伝送線路Ｐ１’－Ｐ２’との間に設けられた第２コンデンサＣ２と、第１コンデンサＣ１と伝送線路Ｐ１’－Ｐ２’との接続点にシャント接続されたＰｏＣ回路１３と、第２コンデンサＣ２と伝送線路Ｐ１’－Ｐ２’との接続点にシャント接続されたＰｏＣ回路２３と、を備える。

図２に示す例において、ＰｏＣ回路１３は、例えば、インダクタＬ１１と抵抗Ｒ１１との並列回路と、インダクタＬ１２と抵抗Ｒ１２との並列回路と、インダクタＬ１３と抵抗Ｒ１３との並列回路と、が直列接続されている。ＰｏＣ回路１３の端部は、図１に示すように、第１電源回路（電源回路）１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）に接続されるが、ここでは等価回路としてＧＮＤ電位に接続された構成を示している。

また、ＰｏＣ回路１３は、図３に示すように、第１インダクタＬ１に簡略化することができる。第１コンデンサＣ１と第１インダクタＬ１は、第１バイアスＴ回路Ｔ１を構成する。図３に示すように、本開示では、図２に示す抵抗Ｒ１１、Ｒ１２、Ｒ１３を省略（ＯＰＥＮ）して、後述するシミュレーションを実施している。

図２に示す例において、ＰｏＣ回路２３は、例えば、インダクタＬ２１と抵抗Ｒ２１との並列回路と、インダクタＬ２２と抵抗Ｒ２２との並列回路と、インダクタＬ２３と抵抗Ｒ２３との並列回路と、が直列接続されている。ＰｏＣ回路２３の端部は、図１に示すように、第２電源回路（電源回路）２２に接続されるが、ここでは等価回路としてＧＮＤ電位に接続された構成を示している。

また、ＰｏＣ回路２３は、図３に示すように、第２インダクタＬ２に簡略化することができる。第２コンデンサＣ２と第２インダクタＬ２は、第２バイアスＴ回路Ｔ２を構成する。図３に示すように、本開示では、図２に示す抵抗Ｒ２１、Ｒ２２、Ｒ２３を省略（ＯＰＥＮ）して、後述するシミュレーションを実施している。

図２および図３において、第１ポートＰ１は、第１インターフェースＩＣ１１の信号入出力端子に対応する。第２ポートＰ２は、第２インターフェースＩＣ２１の信号入出力端子に対応する。伝送線路Ｐ１’－Ｐ２’は、同軸ケーブル３に対応し、ポートＰ１’は、第１回路モジュール１の信号入出力端子に対応し、ポートＰ２’は、第２回路モジュール２Ａ、２Ｂ、２Ｃ、２Ｄの信号入出力端子に対応する。

（クロストークの原因および対策）
図１に戻り、第１インターフェースＩＣ１１から各同軸ケーブル３Ａ、３Ｂ、３Ｃ、３Ｄまでの配線間にクロストークが生じることがある。また、各ＰｏＣ回路１３Ａ、１３Ｂ、１３Ｃ、１３Ｄの配置によっては、インダクタ同士が結合してクロストークが生じることがある。例えば、ＰｏＣ回路１３ＡのインダクタとＰｏＣ回路１３Ｂのインダクタとの配置によっては、両者が誘導結合し、クロストークが生じることがある。発明者は、これらのクロストークの原因および対策について検討した。発明者が検討したクロストークの原因および対策について、以下に説明する。なお、説明の便宜上、以下の説明では、ＰｏＣ回路１３Ａを「インダクタ１３Ａ」とし、ＰｏＣ回路１３Ｂを「インダクタ１３Ｂ」とする。また、以下は、主に、インダクタ１３Ａおよび１３Ｂに着目して説明するが、ＰｏＣ回路１３ＣおよびＰｏＣ回路１３Ｄについても同様に、クロストークの対策を適用できる。

図４は、配線間のクロストークを説明する図である。図４に示すように、基板５０には、伝送すべき信号の伝送ラインである配線４０Ａ、配線４０Ｂが設けられている。配線４０Ａ、配線４０Ｂは、伝送すべき信号とともに、電力を供給するための電源電圧を送る。配線４０Ａは、配線４０Ｂと並んで略平行に設けられている。本例では、配線４０Ａと配線４０Ｂとの間にガードパターン５１が設けられている。

基板５０の一主面には、インダクタ１３Ａおよび１３Ｂが設けられている。これらは図１中のインダクタ１３Ａおよび１３Ｂに相当し、バイアスＴ回路を構成するためのインダクタである。

インダクタ１３Ａの一端は、配線４０Ａに接続されている。インダクタ１３Ａの他端は、電源パターン１２０Ａに接続されている。電源パターン１２０Ａには、図１の第１電源回路１２Ａからの電源電圧が供給されている。インダクタ１３Ｂの一端は、配線４０Ｂに接続されている。インダクタ１３Ｂの他端は、電源パターン１２０Ｂに接続されている。電源パターン１２０Ｂには、図１の第１電源回路１２Ｂからの電源電圧が供給されている。

図４に示すように、配線４０Ａと配線４０Ｂとを平行に配置したり、インダクタ１３Ａとインダクタ１３Ｂとを近傍に設けたりすると、クロストークが生じることがある。このクロストークを抑制するための構成について、図５から図１０を参照して説明する。

（第１実施形態）
図５は、本開示の第１実施形態による回路モジュールの主要部の構成を示す図である。図５は、回路モジュールの主要部である基板５０ａを示す。図６は、図５中のＸ１－Ｘ１部の断面図である。図６は、基板５０ａを含めたインダクタ１３Ａ、１３Ｂの断面図である。本開示では、ＰｏＣ回路に着眼し、ＰｏＣ回路に用いられるインダクタの構成を特有なものにすることで、厳しいクロストーク要求に応える。

図６に示す基板５０ａにおいて、インダクタ１３Ａは、磁性体のコア１３０Ａと、コア１３０Ａに巻き付けられた巻線１３１Ａと、これらを支持する筐体１３２Ａとを含む。巻線１３１Ａの一端は、端子１３３Ａに電気的に接続されている。端子１３３Ａは、第１線路である配線４０Ａに電気的に接続されている。巻線１３１Ａの他端は、端子１３４Ａに電気的に接続されている。端子１３４Ａは、電源パターン１２０Ａに電気的に接続されている。

また、インダクタ１３Ｂは、磁性体のコア１３０Ｂと、コア１３０Ｂに巻き付けられた巻線１３１Ｂと、これらを支持する筐体１３２Ｂとを含む。巻線１３１Ｂの一端は、端子１３３Ｂに電気的に接続されている。端子１３３Ｂは、第２線路である配線４０Ｂに電気的に接続されている。巻線１３１Ｂの他端は、端子１３４Ｂに電気的に接続されている。端子１３４Ｂは、電源パターン１２０Ｂに電気的に接続されている。なお、ガードパターン５１は、スルーホールＨ１により、グランド層ＧＮＤに電気的に接続されている。

図５および図６に示すように、第１実施形態による回路モジュールの基板５０ａにおいて、インダクタ１３Ａ、１３Ｂには、シート状の導体１５Ａ、１５Ｂが設けられている。図６に示すように、導体１５Ａおよび１５Ｂは、Ｌ字型に屈曲している。シート状とは、２次元の面としての広がりを持ち、長さおよび幅に比較して厚さが薄い形状（平面状）をいう。

導体１５Ａは、インダクタ１３Ａの表面の一部を覆う。導体１５Ａは、側面部１５０Ａと上面部１５１Ａとを有する。導体１５Ａの側面部１５０Ａは、インダクタ１３Ａの筐体の側面のうち、第２線路である配線４０Ｂ側の側面を覆う。すなわち、インダクタ１３Ａの筐体の側面のうち、配線４０Ｂに近い側の側面を覆う。また、導体１５Ａの上面部１５１Ａは、インダクタ１３Ａの上面を覆う。

導体１５Ｂは、インダクタ１３Ｂの表面の一部を覆う。導体１５Ｂは、側面部１５０Ｂと上面部１５１Ｂとを有する。導体１５Ｂの側面部１５０Ｂは、インダクタ１３Ｂの筐体の側面のうち、第１線路である配線４０Ａ側の側面を覆う。すなわち、インダクタ１３Ｂの筐体の側面のうち、配線４０Ａに近い側の側面を覆う。また、導体１５Ｂの上面部１５１Ｂは、インダクタ１３Ｂの上面を覆う。

本実施形態において、導体１５Ａおよび１５Ｂは、銅箔を折り曲げることによって形成する。導体１５Ａおよび１５Ｂにより、インダクタ１３Ａとインダクタ１３Ｂとの対向する面、および、それらの上面を覆うことができる。これにより、クロストークを抑えることができる。

インダクタの筐体の高さ方向を含む側面に導体１５Ａ、１５Ｂが配置されたインダクタ１３Ａ、１３Ｂを２つの配線４０Ａ、４０Ｂそれぞれに実装する。これにより、導体１５Ａは、インダクタ１３Ａを保持する筐体の配線４０Ｂ側の側面の少なくとも一部に設けられる。導体１５Ｂは、インダクタ１３Ｂを保持する筐体の配線４０Ａ側の側面の少なくとも一部に設けられる。このようにインダクタ１３Ａ、１３Ｂを配置することにより、導体１５Ａ、１５Ｂで発生する渦電流損失(吸収損失)効果によりクロストークを抑制できる。

ここで、導体１５Ａおよび１５Ｂは、例えば、以下の（１）から（３）のように形成する。
（１）インダクタ１３Ａ、１３Ｂの表面に、薄い金属箔による導体を粘着剤で接合する。
（２）曲げ加工が可能な金属板を用いてプレス成型によって導体を作成する。インダクタの筐体１３２Ａ、１３２Ｂの形状に部分的に引っかかるように金属板を成型し、ラッチにより筐体１３２Ａ、１３２Ｂに接合する。
（３）インダクタの筐体１３２Ａ、１３２Ｂの一部に金属部を設けておき、その金属部に熱圧着などの方法で導体を接合する。

以下の各実施形態においても同様に形成した導体を用いる。シート状の導体には、インダクタの筐体の表面に蒸着やめっきによって形成された導体が含まれる。すなわち、導体１５Ａおよび１５Ｂなどを用いる代わりに、インダクタの筐体に導電性塗料を直接塗布したり、インダクタの筐体の表面に蒸着やめっきによって導体を形成したりしてもよい。以下の各実施形態においても同様である。なお、蒸着やめっきによって導体を形成する実施形態については、後述する。

（第２実施形態）
図７は、本開示の第２実施形態による回路モジュールの主要部の構成を示す図である。図７は、回路モジュールの主要部である基板５０ｂを示す。図８は、図７中のＸ２－Ｘ２部の断面図である。図８は、基板５０ｂを含めたインダクタ１３Ａ、１３Ｂの断面図である。第２実施形態においては、一方のインダクタについてシート状の導体を設け、他方のインダクタについてはシート状の導体を設けない。

図７および図８に示すように、第２実施形態による回路モジュールの基板５０ｂにおいては、インダクタ１３Ｂにシート状の導体１５Ｂが設けられ、インダクタ１３Ａにシート状の導体は設けられていない。導体１５Ｂは、第１実施形態の場合と同様に形成する。図８に示すように、導体１５Ｂは、Ｌ字型に屈曲している。

第２の実施形態においては、インダクタの筐体の高さ方向を含む即面に導体を設けたインダクタ１３Ｂを一方の配線４０Ｂに実装する。そのようにインダクタ１３Ｂを配置することにより、導体１５Ｂで発生する渦電流損失(吸収損失)効果によりクロストークを抑制できる。

（第３実施形態）
図９は、本開示の第３実施形態による回路モジュールの主要部の構成を示す図である。図９は、回路モジュールの主要部である基板５０ｃを示す。図９は、基板５０ｃにおいて、図７のＸ２－Ｘ２部に相当する部分で切断した断面図である。図９は、基板５０ｃを含めたインダクタ１３Ａ、１３Ｂの断面図である。第３実施形態においては、導体１５Ａおよび１５Ｂをグランド電位とする。

図９に示すようにインダクタを実装し、さらにインダクタ１３Ａの一部、インダクタ１３Ｂの一部を囲うように導体１５Ａ、１５Ｂを設けた。導体１５Ａの端部は、ガードパターン５１ａに電気的に接続される。このため、導体１５Ａは、グランド電位になる。導体１５Ｂの端部は、ガードパターン５１ａに電気的に接続される。このため、導体１５Ｂは、グランド電位になる。導体１５Ａ、１５Ｂにおいて発生する渦電流損失(吸収損失)効果によりクロストークを抑制することができる。

（クロストーク抑制効果）
発明者は、導体による、クロストークを抑制する効果について検証した。具体的には、まず、図５に示す基板５０ａにおいて、配線４０Ａの一端をポートＰ１、他端をポートＰ２とし、配線４０Ｂの一端をポートＰ３、他端をポートＰ４とした。そして、ポートＰ１とポートＰ３とを測定対象とし、Ｓパラメータ（Ｓ３１）を確認した。測定においては、約３．２ｍｍの長さで約２．５ｍｍの幅の大きさで、インダクタンス値が２．２μＨのインダクタを用いた。

図１０は、導体を設けた場合の効果を説明する図である。図１０は、Ｓパラメータの測定結果を示す図である。図１０において、一点鎖線は銅箔を設けない場合のクロストークを示し、実線は銅箔を設けた場合のクロストークを示す。図１０から理解できるように、導体１５Ａおよび１５Ｂを設けることにより、クロストークを１０ｄＢ程度抑えられることが確認できる。すなわち、導体１５Ａおよび１５Ｂを設けた場合は、それらを設けない場合に比べてＳパラメータ（Ｓ３１）の値が低くなっており、クロストークが抑えられている。

次に、発明者は、クロストークの結合メカニズム解明のためのシミュレーションを実施した。図１１から図１３は、クロストークの結合メカニズム解明のためのシミュレーションを説明する図である。

図１１において、基板５２は、グランド層ＧＮＤ１およびＧＮＤ２と、グランド層ＧＮＤ１の上方に設けられた配線４１Ａと、グランド層ＧＮＤ２の上方に設けられた配線４１Ｂとを有する。図１１において、グランド層ＧＮＤ１と配線４１Ａとの間には誘電体が設けられる。また、グランド層ＧＮＤ２と配線４１Ｂとの間には誘電体が設けられる。

図１１においては、導電層が設けられない絶縁部Ｄ１があるため、グランド層ＧＮＤ１とグランド層ＧＮＤ２とが電気的に分離されている。図１１のようなグランド層の分離によってクロストークを抑制できる場合、クロストークは基板５２の内層のグランド層を通じて発生していることになる。

図１２は、配線４１Ｂをシールドで覆う例を示す図である。図１２の基板５３は、配線４１Ａおよび配線４１Ｂが図１１中の基板５２と同じで、図１１中の絶縁部Ｄ１が無い基板に金属製のシールド１５を設けた状態を示す。シールド１５は、基板５３のグランド層に電気的に接続される。

図１３は、図１２中の矢印Ｙ１３の方向から基板５３を見た状態を示す図である。図１２および図１３に示すように、シールド１５は、配線４１Ｂを覆うように設けられる。すなわち、配線４１Ｂは、シールド１５と基板５３のグランド層とで囲まれた空間に設けられる。このため、シールド１５の追加によってクロストークを抑制できる場合、クロストークは基板５３の上部の空間を通じて発生していることになる。

図１４は、図１１に示す基板を用いてシミュレーションを行った結果を示す図である。図１４において、一点鎖線は、絶縁部Ｄ１を設けてグランド層ＧＮＤ１とグランド層ＧＮＤ２とを電気的に分離した場合を示す。また、図１４において、破線は、絶縁部Ｄ１を設けず、グランド層が分離されていない場合を示す。図１４に示すように、一点鎖線と破線とは、同じような特性を示す。このため、グランド層の分離は、クロストークを抑制する効果がないことが分かる。

図１５は、図１２および図１３に示すように基板を用いてシミュレーションを行った結果を示す図である。図１５において、一点鎖線は、シールド１５を設けていない場合を示す。また、図１５において、実線は静電シールドとしての特性を示し、破線は磁気シールドとしての特性を示す。

図１５に示すように、図１２および図１３に示すようにシールド１５を設けた場合に、静電シールドとしての効果が生じ、かつ、磁気シールドとしての効果が生じ、クロストークが抑制されることが分かった。そして、シールド１５を設けることによって、磁気シールドと静電シールドとの両方でクロストークの抑制効果が得られる。

図１４および図１５に示す結果から、図１２の基板５３の上部の空間を通じて配線間の結合が生じていることを確認できた。シールド１５を設けることにより、図１０に示すようにクロストークを抑制する効果が得られる。

（ずらして配置する場合）
上記により、基板上部におけるシールドが有効であることを確認できた。発明者は、事実上のシールド面積を大きくするためにインダクタの実装位置を互いに配線長方向にずらした場合における、クロストークの抑制効果を確認した。

図１６は、図５および図６を参照して説明した基板５０ａを、その一主面の上方から見た状態を示す平面図である。図１６に示す状態においては、配線４０Ａ、４０Ｂの長手方向に対する、インダクタ１３Ａ、１３Ｂの位置は同じである。このため、インダクタ１３Ａの配線４０Ｂ側の側面と、インダクタ１３Ｂの配線４０Ａ側の側面とは、互いに対向している。

図１７は、配線４０Ａ、４０Ｂの長手方向に対する、インダクタ１３Ａ、１３Ｂの位置をずらして配置した基板５０ａ’を示す図である。図１８は、基板５０ａ’を、その一主面の上方から見た状態を示す平面図である。図１７および図１８に示すように、インダクタ１３Ａ、１３Ｂは、配線４０Ａ、４０Ｂの長手方向にずらした位置に実装される。本例において、ずれ量Ｚは４ｍｍとする。上述した図１６の場合、ずれ量は０ｍｍである。

図１９は、図１７および図１８のように配置した場合におけるＳパラメータ（Ｓ３１）の測定結果を示す図である。図１９において、実線はずれ量が０ｍｍである場合、一点鎖線はずれ量が４ｍｍである場合を示す。図１９に示すように、ずれ量が４ｍｍである場合には、ずれ量が０ｍｍである場合に比べて、３ｄＢから５ｄＢのクロストーク抑制効果が得られた。

（配線間の距離、並走距離）
次に、発明者は、配線間の距離や配線同士が並行して設けられる距離を変更した場合における、クロストークの抑制効果について検証した。まず、クロストークの抑制効果について検証するためのシミュレーションモデルを作成した。

図２０は、クロストークの抑制効果について検証するためのシミュレーションモデルを示す図である。図２０において、基板５０’には、配線４０Ａと配線４０Ｂとが設けられている。すなわち、２つのマイクロストリップラインが近接して設けられている。配線４０Ａと配線４０Ｂとの間の長さを距離Ｄとする。また、配線４０Ａと配線４０Ｂとが並行して設けられる距離を並走距離Ｌとする。このようなシミュレーションモデルにおいて、距離Ｄや並走距離Ｌを変化させた際のＳパラメータ（Ｓ３１）を測定し、クロストークの抑制効果について検証した。

図２１から図２３は、基板５０’の層間厚み０．２５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。基板厚み１．５ｍｍの６層基板または基板厚み０．８ｍｍの４層基板を想定している。図２１は、距離Ｄ＝２ｍｍの場合を示す。図２２は、距離Ｄ＝３ｍｍの場合を示す。図２３は、距離Ｄ＝４ｍｍの場合を示す。

図２４から図２６は、基板５０’の層間厚み０．１５ｍｍの５０Ω整合されたマイクロストリップラインモデルでのシミュレーション結果を示す図である。基板厚み１．５ｍｍの１２層基板または基板厚み０．８ｍｍの６層基板を想定している。図２４は、距離Ｄ＝１ｍｍの場合を示す。図２４は、図２５は、距離Ｄ＝２ｍｍの場合を示す。図２６は、距離Ｄ＝３ｍｍの場合を示す。

図２７は、クロストークを抑制するための配線設計において、配線間の距離Ｄと並走距離Ｌとの関係を示す図である。図５で示したように、導体１５Ａ、１５Ｂを追加したインダクタ１３Ａ、１３Ｂを用いると、約１０ｄＢクロストークが抑制される。周波数１ＧＨｚにおいてクロストークの閾値が－４５ｄＢ以下とすれば、図２７に示す基準に従う必要がある。

図２７において、「導体あり」は導体を設ける場合、「導体無し」は導体を設けない場合を示す。配線基板の層間の厚みが０．２５ｍｍである場合、配線４０Ａ、４０Ｂの幅（配線幅）は０．３５ｍｍ以上０．５ｍｍ以下であることが好ましい。その場合に、配線間の距離Ｄが２ｍｍのとき並走距離Ｌは「導体無し」では不可、「導体あり」で１２ｍｍ以下であることが好ましい。また、配線間の距離Ｄが３ｍｍのときに並走距離Ｌは「導体無し」で４ｍｍ以下、「導体あり」で２０ｍｍ以下であることが好ましい。配線間の距離Ｄが４ｍｍのときに並走距離Ｌは「導体無し」で１０ｍｍ以下、「導体あり」の場合（図中の＊）で２０ｍｍ以上であってもよい。

一方、配線基板の層間の厚みが０．１２ｍｍである場合、配線４０Ａ、４０Ｂの幅（配線幅）は０．１ｍｍ以上０．２ｍｍ以下であることが好ましい。その場合に、配線間の距離Ｄが１ｍｍのとき並走距離Ｌは「導体無し」で２ｍｍ以下、「導体あり」で１０ｍｍ以下であることが好ましい。また、配線間の距離Ｄが２ｍｍのときに並走距離Ｌは「導体無し」で８ｍｍ以下、「導体あり」の場合（図中の＊）で２０ｍｍ以上であってもよい。配線間の距離Ｄが３ｍｍのときに並走距離Ｌは「導体無し」および「導体あり」の場合（図中の＊）において２０ｍｍ以上あってもよい。

ここで、図２７中の「導体無し」の場合と「導体あり」の場合とを比較すると、本開示の回路モジュールの場合である「導体あり」の場合に、配線基板を設計する上での制限値が緩和されていることがわかる。このように、本開示の回路モジュールによれば、自由度の高い設計レイアウトが可能となる。したがって、伝送信号の品位の劣化を最小限に抑え、実装エリアを最適化できる。

（第４実施形態）
図２８は、第４実施形態による回路モジュールの主要部の構成を示す図である。図２８は、回路モジュールの主要部である基板５０ｄにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。図２８に示すように、インダクタ１３Ａに導体１５Ａが設けられている。図２８に示すように、導体１５Ａは、側面部１５０Ａと上面部１５１Ａとを有し、Ｌ字型に屈曲している。上面部１５１Ａは、筐体１３２Ａの上面に設けられる。側面部１５０Ａの一端は、ガードパターン５１ａに電気的に接続される。

また、図２８に示すように、インダクタ１３Ｂに導体１５Ｂが設けられている。図２８に示すように、導体１５Ｂは、側面部１５０Ｂと上面部１５１Ｂとを有し、Ｌ字型に屈曲している。上面部１５１Ｂは、筐体１３２Ｂの上面に設けられる。側面部１５０Ｂの一端は、ガードパターン５１ａに電気的に接続される。

ガードパターン５１ａは、スルーホールＨ１によってグランド層ＧＮＤに電気的に接続される。このため、配線４０Ａまたは配線４０Ｂによって生じる電界が導体１５Ａ、１５Ｂに容量結合した後、電流がグランド層ＧＮＤに向かって流れる。したがって、クロストーク抑制効果を高めることができる。

（第５実施形態）
図２９は、第５実施形態による回路モジュールの主要部の構成を示す図である。図２９は、回路モジュールの主要部である基板５０ｅにおいて、図６と同じ位置でインダクタ１３Ｂなどを切断した断面を示す。第５実施形態は、第４実施形態のインダクタ１３Ａを省いた構成になっている。第４実施形態と同様に、側面部１５０Ｂの一端は、ガードパターン５１ａに電気的に接続される。このため、配線４０Ａによって生じる電界が導体１５Ｂに容量結合した後、電流がグランド層ＧＮＤに向かって流れる。したがって、クロストーク抑制効果を高めることができる。

（第６実施形態）
図３０は、第６実施形態による回路モジュールの主要部の構成を示す図である。図３０は、回路モジュールの主要部である基板５０ｆにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。第６実施形態においては、シート状の導体１５Ａ、１５Ｂが、配線４０Ａ、４０Ｂに電気的に接続されている。

図３０に示すように、導体１５Ａの側面部１５０Ａの一端は、配線４０Ａに電気的に接続されている。導体１５Ｂの側面部１５０Ｂの一端は、配線４０Ｂに電気的に接続されている。このように接続することにより、実施形態４の場合に比べて、シート状の導体を含めたインダクタ全体のサイズを小さくすることができる。このため、第６実施形態は、省スペース化に寄与できる。

伝送すべき信号の伝送ラインである配線４０Ａ、４０Ｂに導体１５Ａ、１５Ｂを接続することにより、配線４０Ａ、４０Ｂの信号の高周波成分が導体１５Ａ、１５Ｂに容量結合する。この容量結合によって、導体１５Ａ、１５Ｂからグランド層ＧＮＤに電流が流れやすくなる。このため、クロストークを抑制できる。

なお、配線４０Ａ、４０Ｂが電力を供給する電源ラインである場合、電源側のインピーダンスは低いため、グランド層ＧＮＤに接続した状態と似たような効果が得られる。

（第７実施形態）
図３１は、第７実施形態による回路モジュールの主要部の構成を示す図である。図３１は、回路モジュールの主要部である基板５０ｇにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。第７実施形態においては、１つのインダクタに複数のシート状の導体が設けられている。すなわち、インダクタ１３Ａには、導体１５Ａおよび１７Ａが設けられている。導体１５Ａは、側面部１５０Ａと、上面部１５１Ａとを有する。側面部１５０Ａの一端は、ガードパターン５１ａに接続されている。シート状の導体１７Ａは、側面部１７０Ａと、上面部１７１Ａとを有する。側面部１７０Ａの一端は、電源パターン１２０Ａに接続されている。導体１５Ａと導体１７Ａとは電気的に分離されており、電源パターン１２０Ａとグランド層ＧＮＤとの絶縁状態は保たれている。

なお、図３１において、グランド電極Ｇ２は、スルーホールＨ２により、グランド層ＧＮＤに電気的に接続されている。グランド電極Ｇ３は、スルーホールＨ３により、グランド層ＧＮＤに電気的に接続されている。

また、インダクタ１３Ｂには、シート状の導体１５Ｂおよび１７Ｂが設けられている。導体１５Ｂは、側面部１５０Ｂと、上面部１５１Ｂとを有する。側面部１５０Ｂの一端は、配線４０Ｂに接続されている。導体１７Ｂは、側面部１７０Ｂと、上面部１７１Ｂとを有する。側面部１７０Ｂの一端は、グランド電極Ｇ３に接続されている。導体１５Ｂと導体１７Ｂとは電気的に分離されており、配線４０Ｂとグランド層ＧＮＤとの絶縁状態は保たれている。

図３１のような構成によれば、第４実施形態による効果と第６実施形態による効果とを合わせた効果が得られる。

（第８実施形態）
図３２は、第８実施形態による回路モジュールの主要部の構成を示す図である。図３２は、回路モジュールの主要部である基板５０ｈにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。第８実施形態においては、インダクタ１３Ａおよび１３Ｂの各電極にシート状の導体を設けている。すなわち、図３２に示すように、インダクタ１３Ａの端子１３３Ａに導体１８Ａが接続されている。導体１８Ａは、側面部１８０Ａと、下面部１８１Ａとを有する。端子１３３Ａは、下面部１８１Ａを介して配線４０Ａに電気的に接続される。側面部１８０Ａは、端子１３３Ａの高さ方向（配線４０Ａから離れる方向）に延びる。

また、インダクタ１３Ａの端子１３４Ａにシート状の導体１９Ａが接続されている。導体１９Ａは、側面部１９０Ａと、下面部１９１Ａとを有する。端子１３４Ａは、下面部１９１Ａを介して電源パターン１２０Ａに電気的に接続される。側面部１９０Ａは、端子１３４Ａの高さ方向（電源パターン１２０Ａから離れる方向）に延びる。

さらに、インダクタ１３Ｂの端子１３３Ｂにシート状の導体１８Ｂが接続されている。導体１８Ｂは、側面部１８０Ｂと、下面部１８１Ｂとを有する。端子１３３Ｂは、下面部１８１Ｂを介して配線４０Ｂに電気的に接続される。側面部１８０Ｂは、端子１３３Ｂの高さ方向（配線４０Ｂから離れる方向）に延びる。

また、インダクタ１３Ｂの端子１３４Ｂにシート状の導体１９Ｂが接続されている。導体１９Ｂは、側面部１９０Ｂと、下面部１９１Ｂとを有する。端子１３４Ｂは、下面部１９１Ｂを介して電源パターン１２０Ｂに電気的に接続される。側面部１９０Ｂは、端子１３４Ｂの高さ方向（電源パターン１２０Ｂから離れる方向）に延びる。

図３２に示すように、インダクタ１３Ａ、１３Ｂの各電極の高さ方向に延びる部分を有する導体１８Ａ、１９Ａ、１８Ｂ、１９Ｂを設けることにより、クロストークを抑制できる。

（第９実施形態）
図３３は、第９実施形態による回路モジュールの主要部の構成を示す図である。図３３は、回路モジュールの主要部である基板５０ｉにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。図３４は、図３３に示すインダクタ１３Ａを下面側から見た図である。第９実施形態において、インダクタ１３Ａおよび１３Ｂは複数の端子を有しており、少なくとも１つの端子が巻線に接続されないオープン端子になっている。

図３３において、端子１３３Ａは、配線４０Ａに電気的に接続される。端子１３４Ａは、電源パターン１２０Ａに電気的に接続される。端子１３３Ｂは、配線４０Ｂに電気的に接続される。端子１３４Ｂは、電源パターン１２０Ｂに電気的に接続される。

また、図３３および図３４において、インダクタ１３Ａの筐体１３２Ａは、端子１３３Ａ、１３４Ａ、１３５Ａおよび１３６Ａを有する。端子１３３Ａには巻線１３１Ａの一端が電気的に接続されている。端子１３４Ａには巻線１３１Ａの他端が電気的に接続されている。端子１３５Ａおよび１３６Ａは、巻線１３１Ａに接続されないオープン端子である。端子１３５Ａは、下面部１８１Ａを介してガードパターン５１ａに電気的に接続されている。端子１３６Ａは、下面部１９１Ａを介してグランド電極Ｇ２に電気的に接続されている。

同様に、インダクタ１３Ｂの筐体１３２Ｂは、端子１３３Ｂ、１３４Ｂ、１３５Ｂおよび１３６Ｂを有する。端子１３３Ｂには巻線１３１Ｂの一端が電気的に接続されている。端子１３４Ｂには巻線１３１Ｂの他端が電気的に接続されている。端子１３５Ｂおよび１３６Ｂは、巻線１３１Ｂに接続されないオープン端子である。端子１３５Ｂは、下面部１８１Ｂを介してガードパターン５１ａに電気的に接続されている。端子１３６Ｂは、下面部１９１Ｂを介してグランド電極Ｇ３に電気的に接続されている。

（第１０実施形態）
図３５は、第１０実施形態による回路モジュールに用いるインダクタ１３Ａを下面側から見た図である。インダクタ１３Ａが複数の端子を有する場合、図３３および図３４に示す端子の配列に限らず、図３５に示す端子の配列であってもよい。すなわち、配線４０Ａ、ガードパターン５１ａ、電源パターン１２０Ａなどの配置によっては、図３５に示すオープン端子を有するインダクタ１３Ａが用いられてもよい。

図３５に示すインダクタ１３Ａにおいて、端子１３３Ａには巻線１３１Ａの一端が電気的に接続されている。端子１３４Ａには巻線１３１Ａの他端が電気的に接続されている。端子１３５Ａおよび１３６Ａは、巻線１３１Ａに接続されないオープン端子である。インダクタ１３Ａは、端子１３３Ａ、１３４Ａ、１３５Ａおよび１３６Ａによって、基板に実装される。

図３６は、上述した各実施形態において用いる配線基板の条件を示す図である。図３６に示すように、配線基板の層間の厚みが０．２５ｍｍである場合、配線４０Ａ、４０Ｂの幅（配線幅）は０．３５ｍｍ以上０．５ｍｍ以下であることが好ましい。その場合に、配線間の距離Ｄが２ｍｍのときに並走距離Ｌは１２ｍｍ以下であることが好ましい。また、配線間の距離Ｄが３ｍｍのときに並走距離Ｌは２０ｍｍ以下であることが好ましい。なお、配線基板の層間の厚みが０．２５ｍｍは、厚み１．５ｍｍの６層基板や厚み０．８ｍｍの４層基板を想定している。

一方、配線基板の層間の厚みが０．１２ｍｍである場合、配線４０Ａ、４０Ｂの幅（配線幅）は０．１ｍｍ以上０．２ｍｍ以下、配線間の距離Ｄが１ｍｍで並走距離Ｌは１０ｍｍ以下であることが好ましい。なお、配線基板の層間の厚みが０．１２ｍｍは、厚み１．５ｍｍの１２層基板や厚み０．８ｍｍの６層基板を想定している。図３６に示す条件を満たす配線基板を用いてインダクタ１３Ａ、１３Ｂを実装することにより、一般的に要求される程度にクロストークを抑制できる。

（第１１実施形態）
図３７は、第１１実施形態による回路モジュールの主要部の構成を示す図である。図３７は、回路モジュールの主要部である基板５０ｊにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。第１１実施形態においては、蒸着またはめっきによって形成した導体１６Ａ、１６Ｂを有する。導体１６Ａは、インダクタ１３Ａの筐体の表面に沿って形成される。導体１６Ｂは、インダクタ１３Ｂの筐体の表面に沿って形成される。

導体１６Ａは、インダクタ１３Ａの筐体の上面に形成された上面部１６１Ａと、インダクタ１３Ａの筐体の側面に形成された側面部１６０Ａと、を含む。上面部１６１Ａと側面部１６０Ａとは連続しており、電気的に導通している。本例の側面部１６０Ａの端部１６ＡＴは、端子１３３Ａに接続されていない。側面部１６０Ａは、端子１３３Ａの高さ方向（配線４０Ａから離れる方向）に延びる。

導体１６Ｂは、インダクタ１３Ｂの筐体の上面に形成された上面部１６１Ｂと、インダクタ１３Ｂの筐体の側面に形成された側面部１６０Ｂと、を含む。上面部１６１Ｂと側面部１６０Ｂとは連続しており、電気的に導通している。本例の側面部１６０Ｂの端部１６ＢＴは、端子１３３Ｂに接続されていない。側面部１６０Ｂは、端子１３３Ｂの高さ方向（配線４０Ｂから離れる方向）に延びる。側面部１６０Ａと側面部１６０Ｂとは互いに対向している。第１１実施形態による回路モジュールにおいても、クロストークを抑制でき、かつ、ＰｏＣを実現する性能を確保できる。

（第１２実施形態）
図３８は、第１２実施形態による回路モジュールの主要部の構成を示す図である。図３８は、回路モジュールの主要部である基板５０ｋにおいて、図６と同じ位置でインダクタ１３Ａおよび１３Ｂなどを切断した断面を示す。第１２実施形態においては、蒸着またはめっきによって形成した導体１６Ａ、１６Ｂを有する。

第１２実施形態による回路モジュールが第１１実施形態による回路モジュールと異なる点は、側面部１６０Ａの端部１６ＡＴが端子１３３Ａに接続されており、かつ、側面部１６０Ｂの端部１６ＢＴが端子１３３Ｂに接続されている点である。これにより、導体１６Ａは、端子１３３Ａを介して、配線４０Ａに電気的に接続される。また、導体１６Ｂは、端子１３３Ｂを介して、配線４０Ｂに電気的に接続される。第１２実施形態による回路モジュールにおいても、クロストークを抑制でき、かつ、ＰｏＣを実現する性能を確保できる。

（第１３実施形態）
図３９は、第１３実施形態による回路モジュールの主要部の構成を示す図である。図４０は、図３９中のＸ３－Ｘ３部の断面図である。図３９は、基板５０ｍを含めたインダクタ１３Ａ、１３Ｃの断面図である。本開示では、ＰｏＣ回路に着眼し、ＰｏＣ回路に用いられるインダクタの構成を特有なものにすることで、厳しいクロストーク要求に応える。

図３９に示すインダクタ１３Ａは、図３７を参照して説明した第１１実施形態のインダクタ１３Ａと同様の構成である。第１３実施形態においては、蒸着またはめっきによって形成した導体１６Ａ、１６Ｃを有する。導体１６Ａは、第１１実施形態による回路モジュールと同様である。図３９に示すインダクタ１３Ｃについては、筐体の形状がインダクタ１３Ａとは異なる。インダクタ１３Ｃの筐体は、凸部ＰＴを有する。凸部ＰＴは、インダクタ１３Ｃの側面部からインダクタ１３Ａ側に突出している。本例の凸部ＰＴは、直方体である。本例において、凸部ＰＴのガードパターン５１に沿った方向の長さは、インダクタ１３Ｃの筐体のガードパターン５１に沿った方向の長さと同じである。インダクタ１３Ｃは、凸部ＰＴがインダクタ１３Ａ側を向くように、基板５０ｍの表面に実装される。

インダクタ１３Ｃの表面に形成される導体１６Ｃは、上面部１６１Ｃと、側面部１６０Ｃと、を含む。上面部１６１Ｃと、側面部１６０Ｃとは連続しており、電気的に導通している。側面部１６０Ｃは、凸部ＰＴの表面形状に沿って形成される。すなわち、側面部１６０Ｃは、凸部ＰＴの上面ＰＴＵ、側面ＰＴＳに連続して形成されており、さらに底面ＰＴＤの一部にも形成される。側面部１６０Ｃの端部１６ＣＴは、底面ＰＴＤに位置している。底面ＰＴＤにおいて、導体１６Ｃとガードパターン５１とが電気的に接続されている。凸部ＰＴを有するインダクタ１３Ｃを用いることにより、導体１６Ｃとガードパターン５１との良好な電気的接続を実現できる。ガードパターン５１は、スルーホールＨ１により、グランド層ＧＮＤに電気的に接続されている。これにより、導体１６Ｃがグランド層ＧＮＤに電気的に接続される。このため、クロストークを抑制でき、かつ、ＰｏＣを実現する性能を確保できる。

なお、凸部ＰＴの形状は、図３９に示すような直方体に限定されない。凸部ＰＴの形状は、凸部ＰＴの表面に形成される導体１６Ｃとガードパターン５１とが電気的に接続できる形状であればよい。また、インダクタ１３Ａの代わりに、インダクタ１３Ｃのように凸部ＰＴを有するインダクタを用いてもよい。この場合、ガードパターン５１を挟んで向かいあうインダクタがともに凸部ＰＴを有することになる。

請求項の記載に関して、本開示は以下の態様をとりうる。
＜１＞
配線基板と、
前記配線基板の外部に設けられた第１回路に伝送すべき信号と前記第１回路に電力を供給するための電源電圧とを送るために前記配線基板に設けられた第１線路と、
前記第１回路とは別に前記配線基板の外部に設けられた第２回路に伝送すべき信号と前記第２回路に電力を供給するための電源電圧とを送るために前記配線基板に前記第１線路に並んで設けられた第２線路と、
一端が前記第１線路に接続され、かつ、他端が前記電力を供給するための電源回路に接続され、前記配線基板に設けられた第１インダクタと、
前記第１インダクタを保持する筐体の前記第２線路側の側面の少なくとも一部に設けられたシート状の第１導体と、
を備える回路モジュール。
＜２＞
前記第１導体は、前記第１インダクタを保持する筐体の上面を覆う部分を有する＜１＞に記載の回路モジュール。
＜３＞
一端が前記第２線路に接続され、かつ、他端が電力を供給するための電源回路に接続され、前記配線基板に設けられた第２インダクタと、前記第２インダクタの前記第１線路側の側面の少なくとも一部に設けられたシート状の第２導体とをさらに備える＜１＞または＜２＞に記載の回路モジュール。
＜４＞
前記第１インダクタの前記第２線路側の側面と、前記第２インダクタの前記第１線路側の側面とは、互いに対向している＜３＞に記載の回路モジュール。
＜５＞
前記第１インダクタと前記第２インダクタとは、前記第１線路と前記第２線路との並走部分の長さ方向に対して互いにずれた位置に設けられる＜３＞に記載の回路モジュール。
＜６＞
前記第１導体は、グランド電位に電気的に接続される＜１＞から＜５＞のいずれか１つに記載の回路モジュール。
＜７＞
前記第１導体は、前記第１線路に接続される＜１＞から＜５＞のいずれか１つに記載の回路モジュール。
＜８＞
前記第２導体は、グランド電位に電気的に接続される＜３＞から＜５＞のいずれか１つに記載の回路モジュール。
＜９＞
前記第２導体は、前記第２線路に接続される＜３＞から＜５＞のいずれか１つに記載の回路モジュール。
＜１０＞
前記第１線路と前記第２線路との間に設けられ、かつ、グランド電位に電気的に接続されるガードパターンをさらに含む＜１＞から＜９＞のいずれか１つに記載の回路モジュール。

１第１回路モジュール
２Ａ、２Ｂ、２Ｃ、２Ｄ第２回路モジュール
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ電源回路
１３Ａ、１３Ｂインダクタ
１５Ａ、１５Ｂ、１７Ａ、１７Ｂ、
１８Ａ、１８Ｂ、１９Ａ、１９Ｂ導体
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ電源回路
４１Ａ、４１Ｂ配線
５０、５０ａ、５０ｂ、５０ｃ、５０ｄ、
５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ、
５０ｊ、５０ｋ、５０ｍ、５２、５３基板
５１、５１ａガードパターン
１００伝送システム
１２０Ａ、１２０Ｂ電源パターン
１３０Ａ、１３０Ｂコア
１３１Ａ、１３１Ｂ巻線
１３２Ａ、１３２Ｂ筐体
１３３Ａ、１３３Ｂ、１３４Ａ、１３４Ｂ、
１３５Ａ、１３５Ｂ、１３６Ａ、１３６Ｂ端子
Ｇ２、Ｇ３グランド電極
ＧＮＤ、ＧＮＤ１、ＧＮＤ２グランド層
Ｐ１、Ｐ２、Ｐ３、Ｐ４ポート

Claims

配線基板と、
前記配線基板の外部に設けられた第１回路に伝送すべき信号と前記第１回路に電力を供給するための電源電圧とを送るために前記配線基板に設けられた第１線路と、
前記第１回路とは別に前記配線基板の外部に設けられた第２回路に伝送すべき信号と前記第２回路に電力を供給するための電源電圧とを送るために前記配線基板に前記第１線路に並んで設けられた第２線路と、
一端が前記第１線路に接続され、かつ、他端が前記電力を供給するための電源回路に接続され、前記配線基板に設けられた第１インダクタと、
前記第１インダクタを保持する筐体の前記第２線路側の側面の少なくとも一部に設けられたシート状の第１導体と、
を備え、
前記第１導体は、前記第１線路に接続される回路モジュール。
配線基板と、
前記配線基板の外部に設けられた第１回路に伝送すべき信号と前記第１回路に電力を供給するための電源電圧とを送るために前記配線基板に設けられた第１線路と、
前記第１回路とは別に前記配線基板の外部に設けられた第２回路に伝送すべき信号と前記第２回路に電力を供給するための電源電圧とを送るために前記配線基板に前記第１線路に並んで設けられた第２線路と、
一端が前記第１線路に接続され、かつ、他端が前記電力を供給するための電源回路に接続され、前記配線基板に設けられた第１インダクタと、
前記第１インダクタを保持する筐体の前記第２線路側の側面の少なくとも一部に設けられたシート状の第１導体と、
一端が前記第２線路に接続され、かつ、他端が電力を供給するための電源回路に接続され、前記配線基板に設けられた第２インダクタと、前記第２インダクタの前記第１線路側の側面の少なくとも一部に設けられたシート状の第２導体と、
を備え、
前記第２導体は、前記第２線路に接続される回路モジュール。
前記第１導体は、前記第１インダクタを保持する筐体の上面を覆う部分を有する請求項１または２に記載の回路モジュール。
一端が前記第２線路に接続され、かつ、他端が電力を供給するための電源回路に接続され、前記配線基板に設けられた第２インダクタと、前記第２インダクタの前記第１線路側の側面の少なくとも一部に設けられたシート状の第２導体とをさらに備える請求項１または請求項２に記載の回路モジュール。
前記第１インダクタの前記第２線路側の側面と、前記第２インダクタの前記第１線路側の側面とは、互いに対向している請求項２に記載の回路モジュール。
前記第１インダクタと前記第２インダクタとは、前記第１線路と前記第２線路との並走部分の長さ方向に対して互いにずれた位置に設けられる請求項４に記載の回路モジュール。
前記第１導体は、グランド電位に電気的に接続される請求項１または請求項２に記載の回路モジュール。
前記第１導体は、前記第１線路に接続される請求項２に記載の回路モジュール。
前記第２導体は、グランド電位に電気的に接続される請求項４に記載の回路モジュール。
前記第１線路と前記第２線路との間に設けられ、かつ、グランド電位に電気的に接続されるガードパターンをさらに含む請求項１または請求項２に記載の回路モジュール。