Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7764779B2 - adhesive tape - Google Patents
[go: Go Back, main page]

JP7764779B2 - adhesive tape - Google Patents

adhesive tape

Info

Publication number
JP7764779B2
JP7764779B2 JP2022022504A JP2022022504A JP7764779B2 JP 7764779 B2 JP7764779 B2 JP 7764779B2 JP 2022022504 A JP2022022504 A JP 2022022504A JP 2022022504 A JP2022022504 A JP 2022022504A JP 7764779 B2 JP7764779 B2 JP 7764779B2
Authority
JP
Japan
Prior art keywords
adhesive tape
adhesive layer
substrate
adhesive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022022504A
Other languages
Japanese (ja)
Other versions
JP2023119534A (en
Inventor
哲也 服部
佳典 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2022022504A priority Critical patent/JP7764779B2/en
Publication of JP2023119534A publication Critical patent/JP2023119534A/en
Application granted granted Critical
Publication of JP7764779B2 publication Critical patent/JP7764779B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、基板および部品を仮固定して用いられる粘着テープに関するものである。 The present invention relates to an adhesive tape used to temporarily fix substrates and components.

近年の電子機器の高機能化とモバイル用途への拡大に対応して半導体装置の高密度化、高集積化の要求が強まり、ICパッケージの大容量高密度化が進んでいる。 In response to the recent trend toward more sophisticated electronic devices and the expansion into mobile applications, there has been a growing demand for higher density and integration of semiconductor devices, leading to the development of larger capacity, higher density IC packages.

これらの半導体装置の製造方法としては、例えば、まず、基板としての半導体基板(半導体ウエハ)に粘着テープを貼付し、半導体基板の周囲をウエハリングで固定しながら、ダイシングソーを用いたダイシング工程で、半導体基板を厚さ方向に切断することで、半導体基板を個々の半導体素子(半導体チップ)に切断分離(個片化)する。次いで、ウエハリングを用いて粘着テープを放射状に伸ばすことで、隣接する半導体素子同士の間に間隙を形成するエキスパンディング工程の後、個片化した半導体素子を、ニードルを用いて突き上げた状態で、ピックアップするピックアップ工程を行う。次いで、このピックアップした半導体素子を金属リードフレームあるいは基板(例えばテープ基板、有機硬質基板等)に搭載するための搭載工程へ移送する。ピックアップされた半導体素子は、搭載工程で、例えば、アンダーフィル材を介してリードフレームあるいは基板に接着され、その後、リードフレームあるいは基板上で半導体素子を封止部により封止することで半導体装置が製造される。 The manufacturing method for these semiconductor devices involves, for example, first applying adhesive tape to a semiconductor substrate (semiconductor wafer) as a substrate, and then using a dicing saw to cut the semiconductor substrate in the thickness direction while securing the periphery of the semiconductor substrate with a wafer ring, thereby cutting and separating (singulating) the semiconductor substrate into individual semiconductor elements (semiconductor chips). Next, an expanding process is performed in which the adhesive tape is radially stretched using the wafer ring to form gaps between adjacent semiconductor elements. This is followed by a pickup process in which the diced semiconductor elements are picked up while being pushed up with a needle. The picked-up semiconductor elements are then transferred to a mounting process in which they are mounted on a metal lead frame or substrate (e.g., a tape substrate, an organic hard substrate, etc.). In the mounting process, the picked-up semiconductor elements are adhered to the lead frame or substrate via, for example, an underfill material, and then encapsulated on the lead frame or substrate to produce a semiconductor device.

このような半導体装置の製造に用いられる粘着テープ(ダイシングテープ)について、近年、種々の検討がなされている(例えば、特許文献1参照。)。 In recent years, various studies have been conducted on the adhesive tape (dicing tape) used in the manufacture of such semiconductor devices (see, for example, Patent Document 1).

この粘着テープは、一般に、基材(フィルム基材)と、この基材上に形成された粘着層とを有するものであり、粘着層により半導体基板が固定される。かかる構成をなす粘着テープでは、上述した半導体装置の製造方法の通り、半導体基板をダイシングするダイシング工程後に、半導体素子をピックアップするピックアップ工程が実施される。すなわち、ダイシング工程において、円盤状をなすダイシングソーを用いて、半導体基板を個片化することで半導体素子を得た後に、ピックアップ工程において、粘着層に対するエネルギーの付与により粘着層の粘着力を低下させた後に、ニードルを用いて半導体素子を突き上げた状態とし、この状態を維持したまま、真空コレットまたはエアピンセットによる吸着等により、半導体素子のピックアップが実施されるようになっている。 This adhesive tape generally has a substrate (film substrate) and an adhesive layer formed on the substrate, with the semiconductor substrate secured by the adhesive layer. With adhesive tapes of this configuration, a pickup process for picking up semiconductor elements is carried out after the dicing process for dicing the semiconductor substrate, as in the semiconductor device manufacturing method described above. That is, in the dicing process, a disk-shaped dicing saw is used to separate the semiconductor substrate into individual pieces to obtain semiconductor elements. In the pickup process, energy is applied to the adhesive layer to reduce its adhesive strength, and then a needle is used to lift the semiconductor element. While maintaining this state, the semiconductor element is picked up by suction using a vacuum collet or air tweezers, for example.

しかしながら、この粘着テープを用いた半導体装置の製造の際に、ダイシングソーを用いて、半導体基板を個片化することで半導体素子を得るダイシング工程では、以下に示すような問題があった。すなわち、ダイシング工程において、半導体基板を個片化して半導体素子とするために、ダイシングソーを用いて半導体基板を厚さ方向にダイシング(切断)する際に、半導体基板の個片化を確実に実施することを目的に、一般的に、半導体基板の切断が、粘着テープが備える基材の厚さ方向の途中に到達するまで実施される。したがって、粘着テープにおいて、基材より半導体基板側に位置する粘着層も当然、この半導体基板の切断の際に、ダイシングソーにより切断される。そのため、この切断された粘着層の一部が、半導体基板の個片化により得られた半導体素子の側面に付着する糊付着が生じると言う問題があった。 However, when manufacturing semiconductor devices using this adhesive tape, the dicing process, in which a dicing saw is used to separate a semiconductor substrate into individual semiconductor elements, poses the following problems. Specifically, during the dicing process, when the semiconductor substrate is diced (cut) in the thickness direction using a dicing saw to separate the semiconductor substrate into individual semiconductor elements, the cutting of the semiconductor substrate is generally continued until it reaches the middle of the thickness of the base material of the adhesive tape, in order to ensure reliable separation of the semiconductor substrate. Therefore, the adhesive layer of the adhesive tape located closer to the semiconductor substrate than the base material is naturally cut by the dicing saw when the semiconductor substrate is cut. This poses a problem in that portions of the cut adhesive layer become glued to the side surfaces of the semiconductor elements obtained by separating the semiconductor substrate.

特開2009-245989号公報JP 2009-245989 A

本発明は、粘着テープに貼付された基板としての半導体用ウエハを厚さ方向に切断する個片化により部品として半導体チップを得る際に、粘着テープが備える粘着層の一部が、得られた半導体チップの側面に付着する糊付着が発生するのを的確に抑制または防止することができる粘着テープを提供することにある。 The present invention aims to provide an adhesive tape that can accurately suppress or prevent glue adhesion, which occurs when a semiconductor wafer serving as a substrate attached to the adhesive tape is cut in the thickness direction to obtain semiconductor chips as components. This occurs when part of the adhesive layer of the adhesive tape adheres to the side of the resulting semiconductor chip.

このような目的は、下記(1)~(12)に記載の本発明により達成される。
(1) 基材と、該基材の一方の面に積層された粘着層とを備え、基板としての半導体用ウエハを固定した状態で、前記半導体用ウエハを個片化することで複数の部品としての半導体チップを形成した後に、前記半導体チップを、前記粘着層から離脱させる、前記基板および前記部品の仮固定に用いられる粘着テープであって、
前記粘着層は、粘着性を有するベース樹脂と、エネルギーの付与により硬化する硬化性樹脂とを含有し、前記粘着層にエネルギーを付与して前記粘着層が硬化することにより、その粘着力が低下するものであり、
厚さ0.5mm×幅6mm×長さ20mmの大きさの前記粘着層からなる試験片を作製し、前記エネルギーの付与前に、該試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを特徴とする粘着テープ。
These objects can be achieved by the present invention described in (1) to (12) below.
(1) An adhesive tape used for temporarily fixing a semiconductor wafer as a substrate and a component, the adhesive tape comprising a base material and an adhesive layer laminated on one surface of the base material, the semiconductor wafer being fixed thereto, the semiconductor wafer being diced into individual pieces to form semiconductor chips as a plurality of components, and the semiconductor chips being then detached from the adhesive layer,
the adhesive layer contains a base resin having adhesiveness and a curable resin that is cured by the application of energy, and the adhesive strength of the adhesive layer is reduced by applying energy to the adhesive layer to cure the adhesive layer;
a pressure-sensitive adhesive tape characterized in that a test piece made of the pressure-sensitive adhesive layer having dimensions of 0.5 mm thick × 6 mm wide × 20 mm long is prepared, and the test piece is elongated in the longitudinal direction at 25°C, at a chuck distance of 10 mm, and at a tensile speed of 50 mm/min, before the application of energy, and in a displacement-stress curve measured when the test piece is elongated, the breaking elongation W is 200% or more and 1000% or less, and the work required for the elongation of the test piece to reach 100% is 300 J/ m3 or more and 2000 J/ m3 or less.

(2) 前記硬化性樹脂は、ウレタンアクリレートおよびビスフェノールA系のエポキシアクリレートのうちの少なくとも1種である上記(1)に記載の粘着テープ。 (2) The adhesive tape according to (1) above, wherein the curable resin is at least one of urethane acrylate and bisphenol A-based epoxy acrylate.

(3) 前記ベース樹脂は、アクリル系樹脂である上記(1)または(2)に記載の粘着テープ。 (3) The adhesive tape according to (1) or (2) above, wherein the base resin is an acrylic resin.

(4) 前記アクリル系樹脂は、アミド系モノマーを構造単位として有する共重合体である上記(3)に記載の粘着テープ。 (4) The pressure-sensitive adhesive tape according to (3), wherein the acrylic resin is a copolymer having an amide monomer as a structural unit.

(5) 前記粘着層は、さらに、架橋剤を含有し、該架橋剤は、イソシアネート系架橋剤である上記(1)ないし(4)のいずれかに記載の粘着テープ。 (5) The adhesive tape according to any one of (1) to (4) above, wherein the adhesive layer further contains a crosslinking agent, and the crosslinking agent is an isocyanate-based crosslinking agent.

(6) 前記粘着層は、さらに、撥油剤としてシリコーン材料を含有する上記(1)ないし(5)のいずれかに記載の粘着テープ。 (6) The adhesive tape according to any one of (1) to (5) above, wherein the adhesive layer further contains a silicone material as an oil repellent.

(7) 前記基材は、帯電防止剤を含有する上記(1)ないし(6)のいずれかに記載の粘着テープ。 (7) The adhesive tape according to any one of (1) to (6) above, wherein the substrate contains an antistatic agent.

(8) 当該粘着テープは、前記粘着層上に、半導体用ウエハを前記基板として固定した状態で、前記半導体用ウエハから前記基材の厚さ方向の途中まで到達するように切断して、前記半導体用ウエハを個片化することで複数の半導体チップを前記部品として形成し、その後、当該粘着テープを長さ方向に伸長しつつ、前記半導体チップを、前記基材側から突き上げた状態で、前記基材の反対側から引き抜くことで、前記粘着層から離脱させる際に用いられるものである上記(1)ないし(7)のいずれかに記載の粘着テープ。 (8) The adhesive tape according to any one of (1) to (7) above is used when a semiconductor wafer is fixed onto the adhesive layer as the substrate, the semiconductor wafer is cut partway through the thickness of the base material to separate the semiconductor wafer into individual pieces, and then the adhesive tape is stretched in the length direction, and the semiconductor chips are pushed up from the base material side and pulled out from the opposite side of the base material, thereby detaching the semiconductor chips from the adhesive layer.

(9) 前記粘着層は、その厚さが5μm以上15μm以下である上記(1)ないし(8)のいずれかに記載の粘着テープ。 (9) The adhesive tape according to any one of (1) to (8) above, wherein the adhesive layer has a thickness of 5 μm or more and 15 μm or less.

(10) 前記変位-応力曲線における、伸度が100%であるときの応力Xが0.04MPa以上0.4MPa以下である上記(1)ないし(9)のいずれかに記載の粘着テープ。 (10) The pressure-sensitive adhesive tape according to any one of (1) to (9) above, wherein the stress X at 100% elongation in the displacement-stress curve is 0.04 MPa or more and 0.4 MPa or less.

(11) 当該粘着テープは、下記要件Aを満足する上記(1)ないし(10)のいずれかに記載の粘着テープ。
要件A:当該粘着テープは、#2000研磨したシリコンウエハ上に、幅20mmの前記粘着テープを、前記粘着層を前記シリコンウエハ側として貼付した後に、前記粘着層に、前記エネルギーを付与し、次いで、前記粘着テープの一端を持ち、25℃において30°の方向に1000mm/分の速度で引き剥がしたときに測定されるピール強度Aが30cN/20mm以上300cN/20mm以下となる。
(11) The adhesive tape according to any one of (1) to (10) above, which satisfies the following requirement A:
Requirement A: The adhesive tape has a peel strength A of 30 cN/20 mm or more and 300 cN/20 mm or less, as measured when a 20 mm wide adhesive tape is attached to a #2000 polished silicon wafer with the adhesive layer facing the silicon wafer, the energy is applied to the adhesive layer, and then one end of the adhesive tape is held and peeled off at a speed of 1000 mm/min in a direction of 30° at 25°C.

(12) 当該粘着テープは、下記要件Bを満足する上記(1)ないし(11)のいずれかに記載の粘着テープ。
要件B:シリコン基板を当該粘着テープに固定し、その後、厚さ30μmのブレードを用いて、回転数:30000rpm、加工速度:60mm/sの条件で前記シリコン基板を厚さ方向に前記基材の厚さの半分に到達するまで切断して個片化することで縦4mm×横4mmの大きさのシリコンチップを得たときに、前記切断に起因する前記シリコンチップの側面に付着する粘着層の付着率が5.0%以下であること。
(12) The pressure-sensitive adhesive tape according to any one of (1) to (11) above, which satisfies the following requirement B:
Requirement B: When a silicon substrate is fixed to the adhesive tape and then cut into individual pieces using a 30 μm thick blade in the thickness direction until it reaches half the thickness of the base material at a rotation speed of 30,000 rpm and a processing speed of 60 mm/s to obtain silicon chips measuring 4 mm long x 4 mm wide, the adhesion rate of the adhesive layer adhering to the side surface of the silicon chip due to the cutting must be 5.0% or less.

本発明によれば、粘着テープは、粘着層に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの前記粘着層からなる試験片を作製し、前記エネルギーの付与前に、該試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足している。そのため、粘着テープが備える粘着層に対するエネルギーの付与前に、粘着テープに貼付された基板としての半導体用ウエハを厚さ方向に切断する個片化により部品としての半導体チップを得る際に、粘着テープが備える粘着層の一部が得られた半導体チップの側面に付着する糊付着が発生するのを的確に抑制または防止することができる。 According to the present invention, the adhesive tape satisfies the following: a test piece made of the adhesive layer measuring 0.5 mm thick x 6 mm wide x 20 mm long is prepared, and the test piece is stretched longitudinally at 25°C with a chuck distance of 10 mm and a tensile speed of 50 mm/min before the application of energy to the adhesive layer; a fracture elongation W in a displacement-stress curve measured before the application of energy is 200% to 1000%; and the work required to reach 100% elongation of the test piece is 300 J/ to 2000 J/ . Therefore, when a semiconductor wafer as a substrate attached to the adhesive tape is cut in the thickness direction to obtain semiconductor chips as components before the application of energy to the adhesive layer of the adhesive tape, the adhesive tape can accurately suppress or prevent the occurrence of glue adhesion, in which a part of the adhesive layer of the adhesive tape adheres to the side surfaces of the obtained semiconductor chips.

本発明の粘着テープを用いて製造された半導体装置の一例を示す縦断面図である。1 is a longitudinal sectional view showing an example of a semiconductor device manufactured using the pressure-sensitive adhesive tape of the present invention. 図1に示す半導体装置を、本発明の粘着テープを用いて製造する方法を説明するための縦断面図である。2 is a longitudinal sectional view illustrating a method for manufacturing the semiconductor device shown in FIG. 1 using the adhesive tape of the present invention. FIG. 図1に示す半導体装置を、本発明の粘着テープを用いて製造する方法を説明するための縦断面図である。2 is a longitudinal sectional view illustrating a method for manufacturing the semiconductor device shown in FIG. 1 using the adhesive tape of the present invention. FIG. 図2中の点線で囲まれた領域[A]に位置するニードルの周辺を拡大した拡大断面図である。FIG. 3 is an enlarged cross-sectional view of the needle and its surroundings located in the area [A] surrounded by the dotted line in FIG. 2 . 粘着テープの実施形態を示す縦断面図である。1 is a longitudinal cross-sectional view showing an embodiment of a pressure-sensitive adhesive tape. 図5に示す粘着テープを製造する方法を説明するための縦断面図である。6A to 6C are longitudinal cross-sectional views for explaining a method for manufacturing the adhesive tape shown in FIGS. 5A to 5C.

以下、本発明の粘着テープについて詳細に説明する。
まず、本発明の粘着テープを説明するのに先立って、本発明の粘着テープを用いて製造された半導体装置について説明する。
The pressure-sensitive adhesive tape of the present invention will be described in detail below.
First, before describing the pressure-sensitive adhesive tape of the present invention, a semiconductor device manufactured using the pressure-sensitive adhesive tape of the present invention will be described.

<半導体装置>
図1は、本発明の粘着テープを用いて製造された半導体装置の一例を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」、下側を「下」と言う。また、本明細書で参照する各図面では、それぞれ、左右方向および/または厚さ方向の寸法を誇張して図示しており、実際の寸法とは大きく異なる。
<Semiconductor Device>
Fig. 1 is a longitudinal cross-sectional view showing an example of a semiconductor device manufactured using the pressure-sensitive adhesive tape of the present invention. In the following description, the upper side in Fig. 1 will be referred to as "top" and the lower side as "bottom." In addition, in each drawing referred to in this specification, dimensions in the left-right direction and/or thickness direction are exaggerated and differ significantly from the actual dimensions.

図1に示す半導体装置10は、半導体チップ(半導体素子)20と、半導体チップ20を支持するインターポーザー(基板)30と、複数の導電性を有するバンプ(端子)70と、半導体チップ20を封止するモールド部(封止部)17とを有している。 The semiconductor device 10 shown in Figure 1 includes a semiconductor chip (semiconductor element) 20, an interposer (substrate) 30 that supports the semiconductor chip 20, a plurality of conductive bumps (terminals) 70, and a molded portion (sealing portion) 17 that seals the semiconductor chip 20.

インターポーザー30は、絶縁基板であり、例えばポリイミド・エポキシ・シアネート・ビスマレイミドトリアジン(BTレジン)等の各種樹脂材料で構成されている。このインターポーザー30の平面視形状は、通常、正方形、長方形等の四角形とされる。 The interposer 30 is an insulating substrate made of various resin materials, such as polyimide, epoxy, cyanate, and bismaleimide triazine (BT resin). The planar shape of the interposer 30 is typically quadrangular, such as a square or rectangle.

インターポーザー30の上面(一方の面)には、例えば、銅等の導電性金属材料で構成される端子41が、所定形状で設けられている。 Terminals 41 made of a conductive metal material such as copper are provided in a predetermined shape on the top surface (one side) of the interposer 30.

また、インターポーザー30には、その厚さ方向に貫通して、図示しない複数のビア(スルーホール:貫通孔)が形成されている。 In addition, the interposer 30 has multiple vias (through holes) (not shown) formed through it in the thickness direction.

各バンプ70は、それぞれ、各ビアを介して、一端(上端)が端子41の一部に電気的に接続され、他端(下端)は、インターポーザー30の下面(他方の面)から突出している。 One end (upper end) of each bump 70 is electrically connected to a portion of the terminal 41 via a respective via, and the other end (lower end) protrudes from the lower surface (other surface) of the interposer 30.

バンプ70のインターポーザー30から突出する部分は、ほぼ球形状(Ball状)をなしている。 The portion of the bump 70 that protrudes from the interposer 30 is approximately spherical (ball-shaped).

このバンプ70は、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材を主材料として構成されている。 The bumps 70 are primarily made of a brazing material such as solder, silver solder, copper solder, or phosphorus copper solder.

また、インターポーザー30上には、端子41が形成されている。この端子41に、接続部81を介して、半導体チップ20が有する端子21が電気的に接続されている。 In addition, terminals 41 are formed on the interposer 30. Terminals 21 of the semiconductor chip 20 are electrically connected to these terminals 41 via connection portions 81.

なお、本実施形態では、図1に示すように、端子21は、半導体チップ20に形成されている面側から突出する構成をなしており、端子41も、インターポーザー30から突出する構成をなしている。 In this embodiment, as shown in FIG. 1, the terminals 21 are configured to protrude from the surface formed on the semiconductor chip 20, and the terminals 41 are also configured to protrude from the interposer 30.

また、半導体チップ20と、インターポーザー30との間の間隙には、各種樹脂材料で構成されるアンダーフィル材が充填され、このアンダーフィル材の硬化物により、封止層80が形成されている。この封止層80は、半導体チップ20と、インターポーザー30との接合強度を向上させる機能や、前記間隙への異物や水分等の浸入を防止する機能を有している。 The gap between the semiconductor chip 20 and the interposer 30 is filled with an underfill material made from various resin materials, and the hardened underfill material forms a sealing layer 80. This sealing layer 80 improves the bonding strength between the semiconductor chip 20 and the interposer 30 and prevents the intrusion of foreign matter, moisture, etc. into the gap.

さらに、インターポーザー30の上側には、半導体チップ20と、インターポーザー30とを覆うように形成されたモールド部17が半導体封止材料の硬化物(封止材)で構成されており、これにより、半導体装置10内において半導体チップ20が封止され、半導体チップ20に対する異物や水分等の浸入が防止される。 Furthermore, on the upper side of the interposer 30, a molded portion 17 is formed to cover the semiconductor chip 20 and the interposer 30 and is made of a hardened semiconductor sealing material (sealant). This seals the semiconductor chip 20 within the semiconductor device 10 and prevents the intrusion of foreign matter, moisture, etc. into the semiconductor chip 20.

半導体チップ20(半導体素子)は、図1に示すように、半導体チップ本体部23(半導体素子本体部)と、半導体チップ本体部23の下面側から突出して設けられた端子21とを有している。半導体チップ本体部23は、その上面側に回路(図示せず)が作り込まれており、主としてSi、SiC、GaNまたはGaのような半導体材料で構成されている。 1, the semiconductor chip 20 (semiconductor element) has a semiconductor chip body 23 (semiconductor element body) and terminals 21 protruding from the underside of the semiconductor chip body 23. A circuit (not shown) is built into the upper surface of the semiconductor chip body 23, and the semiconductor chip body 23 is mainly made of a semiconductor material such as Si, SiC, GaN, or Ga2O3 .

かかる構成の半導体装置10および半導体チップ20は、例えば、粘着テープを用いた半導体装置の製造方法により、以下のようにして製造される。 The semiconductor device 10 and semiconductor chip 20 having such a configuration are manufactured, for example, by a semiconductor device manufacturing method using adhesive tape, as follows.

<半導体装置の製造方法>
図2、図3は、図1に示す半導体装置を、本発明の粘着テープを用いて製造する方法を説明するための縦断面図、図4は、図2中の点線で囲まれた領域[A]に位置するニードルの周辺を拡大した拡大断面図である。なお、以下の説明では、図2~図4中の上側を「上」、下側を「下」と言う。また、本明細書で参照する各図面では、それぞれ、左右方向および/または厚さ方向の寸法を誇張して図示しており、実際の寸法とは大きく異なる。
<Method of manufacturing semiconductor device>
Figures 2 and 3 are longitudinal cross-sectional views illustrating a method for manufacturing the semiconductor device shown in Figure 1 using the adhesive tape of the present invention, and Figure 4 is an enlarged cross-sectional view of the periphery of a needle located in the area [A] surrounded by a dotted line in Figure 2. In the following description, the upper side in Figures 2 to 4 will be referred to as "upper" and the lower side will be referred to as "lower." In addition, in each of the drawings referred to in this specification, the dimensions in the left-right direction and/or thickness direction are exaggerated and differ significantly from the actual dimensions.

[1A]まず、基材4と、基材4の上面に積層された粘着層2とを有する積層体により構成された粘着テープ100を用意し、図2(a)に示すように、その中心部122に半導体基板7(半導体用ウエハ)を、粘着層2の上に置き、軽く押圧し、半導体基板7を積層(貼付)する(貼付工程)。 [1A] First, prepare an adhesive tape 100 composed of a laminate having a base material 4 and an adhesive layer 2 laminated on the upper surface of the base material 4. As shown in Figure 2(a), place a semiconductor substrate 7 (semiconductor wafer) at the center 122 on the adhesive layer 2 and apply light pressure to laminate (attach) the semiconductor substrate 7 (attachment process).

この半導体基板7には、その上面に個片化することで形成される半導体チップ20(半導体チップ本体部23)が備える回路が予め形成され、また、下面には端子21が予め形成されており、半導体基板7は、回路が形成されている側の上面を粘着層2側にして粘着テープ100に貼付されている。そのため、粘着層2には、半導体基板7の回路が形成されている側の上面、すなわち凹凸が形成されている凹凸面が接合される。また、半導体基板7としては、通常、その直径が6インチ以上12インチ以下程度、その厚さが100μm以上600μm以下程度のものが用いられる。 This semiconductor substrate 7 has pre-formed on its top surface the circuits that will be included in the semiconductor chips 20 (semiconductor chip main body 23) that will be formed by singulation, and pre-formed on its bottom surface with terminals 21. The semiconductor substrate 7 is attached to the adhesive tape 100 with the top surface on which the circuits are formed facing the adhesive layer 2. Therefore, the top surface of the semiconductor substrate 7 on which the circuits are formed, i.e., the uneven surface on which the unevenness is formed, is bonded to the adhesive layer 2. Furthermore, the semiconductor substrate 7 typically has a diameter of approximately 6 to 12 inches and a thickness of approximately 100 to 600 μm.

この本工程[1A]において、本発明の粘着テープ100が用いられる。すなわち、本工程[1A]における基板としての半導体基板7を、回路が形成されている凹凸面を粘着テープ100側として、粘着テープ100に貼付する際に、粘着テープ100として、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの粘着層2の試験片を作製し、この試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足しているものが用いられる。 In this main step [1A], the pressure-sensitive adhesive tape 100 of the present invention is used. That is, when the semiconductor substrate 7 as the substrate in this step [1A] is attached to the pressure-sensitive adhesive tape 100 with the uneven surface on which the circuit is formed facing the pressure-sensitive adhesive tape 100, the pressure-sensitive adhesive tape 100 used satisfies the following conditions: a test piece of the pressure-sensitive adhesive layer 2 having a thickness of 0.5 mm, a width of 6 mm, and a length of 20 mm is prepared before energy is applied to the pressure-sensitive adhesive layer 2, and the test piece is elongated in the longitudinal direction at 25°C under conditions of a chuck distance of 10 mm and a tensile speed of 50 mm/min, the fracture elongation W in the displacement-stress curve is measured to be 200% or more and 1000% or less, and the work required to reach 100% elongation of the test piece is 300 J/m3 or more and 2000 J/m3 or less.

そのため、本工程[1A]において、基板としての半導体基板7を、回路が形成されている凹凸面を粘着テープ100側として、粘着テープ100に貼付する際に、この凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのを的確に抑制または防止しつつ、粘着テープ100に対して半導体基板7を確実に貼付することができるが、その詳細な説明は後に行うこととする。 As a result, in this step [1A], when the semiconductor substrate 7 serving as a substrate is attached to the adhesive tape 100 with the uneven surface on which the circuit is formed facing the adhesive tape 100, the semiconductor substrate 7 can be reliably attached to the adhesive tape 100 while accurately suppressing or preventing the adhesive layer 2 from unintentionally embedding itself in the unevenness of this uneven surface; a detailed explanation of this will be provided later.

[2A]次に、図2(b)に示すように、半導体基板7が積層された粘着テープ100をダイサーテーブル200の上に設置する。 [2A] Next, as shown in Figure 2(b), the adhesive tape 100 with the semiconductor substrate 7 laminated thereon is placed on the dicer table 200.

[3A]次に、粘着層2の外周部121をウエハリング9で固定し、その後、図示しない、円盤状をなすダイシングソー(ブレード)を用いて基板としての半導体基板7を厚さ方向に切断(ダイシング)して半導体基板7を個片化することで粘着テープ100上に部品としての半導体チップ20を得る(個片化工程;図2(c)参照)。 [3A] Next, the outer periphery 121 of the adhesive layer 2 is fixed with a wafer ring 9, and then a disc-shaped dicing saw (blade) (not shown) is used to cut (diced) the semiconductor substrate 7 as a substrate in the thickness direction to separate the semiconductor substrate 7, thereby obtaining semiconductor chips 20 as components on the adhesive tape 100 (singulation process; see Figure 2(c)).

このとき、粘着テープ100は、緩衝作用を有しており、半導体基板7を切断する際の割れ、欠け等を防止する。 At this time, the adhesive tape 100 has a cushioning effect, preventing cracks, chips, etc. when cutting the semiconductor substrate 7.

また、ブレードを用いた半導体基板7の切断は、図2(c)に示すように、基材4の厚さ方向の途中まで到達するように実施する。これにより、半導体基板7の個片化を確実に実施することができる。 In addition, the cutting of the semiconductor substrate 7 using the blade is carried out so that it reaches partway through the thickness of the base material 4, as shown in Figure 2(c). This ensures that the semiconductor substrate 7 is reliably divided into individual pieces.

なお、この際、半導体基板7、粘着層2および基材4の切断時に生じる粉塵が飛散するのを防止すること、さらには、半導体基板7が不必要に加熱されるのを抑制することを目的に、半導体基板7には切削水を供給しつつ、半導体基板7が切断される。 At this time, cutting water is supplied to the semiconductor substrate 7 while the semiconductor substrate 7 is being cut in order to prevent the scattering of dust generated when the semiconductor substrate 7, adhesive layer 2, and base material 4 are cut, and to prevent the semiconductor substrate 7 from being unnecessarily heated.

この本工程[3A]において、本発明の粘着テープ100が用いられる。すなわち、本工程[3A]における基板としての半導体基板7の厚さ方向に対する切断による個片化により部品としての半導体チップ20を得る際に、粘着テープ100として、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの前記粘着層からなる試験片を作製し、前記エネルギーの付与前に、該試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足しているものが用いられる。 In this main step [3A], the pressure-sensitive adhesive tape 100 of the present invention is used. That is, when semiconductor chips 20 as components are obtained by cutting the semiconductor substrate 7 as a substrate in the thickness direction to separate it in this step [3A], the pressure-sensitive adhesive tape 100 used satisfies the following conditions: a test piece made of the pressure-sensitive adhesive layer having dimensions of 0.5 mm thick x 6 mm wide x 20 mm long is prepared before energy is applied to the pressure-sensitive adhesive layer 2; the test piece is elongated in the longitudinal direction at 25°C with a chuck distance of 10 mm and a tensile speed of 50 mm/min, and the fracture elongation W in a displacement-stress curve measured before the energy is applied is 200% or more and 1000% or less; and the work required to reach 100% elongation of the test piece is 300 J/ m3 or more and 2000 J/m3 or less.

そのため、本工程[3A]において、半導体基板7の厚さ方向に対する切断による個片化により半導体チップ20を得る際に、粘着テープ100が備える粘着層2の一部が得られた部品としての半導体チップ20の側面に付着する糊付着が発生するのを的確に抑制または防止することができるが、その詳細な説明は後に行うこととする。 As a result, in this step [3A], when the semiconductor substrate 7 is cut in the thickness direction to separate it into individual semiconductor chips 20, it is possible to effectively suppress or prevent the adhesion of glue from occurring on the side surfaces of the semiconductor chips 20 that are the resulting components, as part of the adhesive layer 2 provided on the adhesive tape 100; this will be explained in more detail later.

[4A]次に、ウエハリング9で固定した、半導体基板7を貼付した粘着テープ100をダイシング装置(図示せず)からピックアップ装置(図示せず)に移し、粘着層2の外周部121においてウエハリング9により固定した状態で、テーブル300の外周部320に対して、その中心部310を上方に突き上げることで、粘着テープ100を放射状に伸ばし、これにより、個片化した半導体基板7すなわち部品としての半導体チップ20同士の間に、一定の間隔を有する間隙を形成する(エキスパンディング工程;図2(d)参照。)。 [4A] Next, the adhesive tape 100 with the semiconductor substrate 7 attached and fixed by the wafer ring 9 is transferred from the dicing device (not shown) to a pickup device (not shown). With the adhesive layer 2 fixed at the outer periphery 121 by the wafer ring 9, the center 310 is pushed upward against the outer periphery 320 of the table 300, thereby radially stretching the adhesive tape 100. This forms gaps with a fixed distance between the individual semiconductor substrates 7, i.e., the semiconductor chips 20 as components (expanding process; see Figure 2(d)).

なお、次工程[5A]に先立って、粘着層2に対してエネルギーを付与することで、半導体チップ20に対する粘着力を低下させるが、この粘着層2に対するエネルギーの付与は、本工程[4A]における、エキスパンディング工程の後であってもよいし、エキスパンディング工程に先立って実施してもよい。 Prior to the next step [5A], energy is applied to the adhesive layer 2 to reduce its adhesive strength to the semiconductor chip 20. This application of energy to the adhesive layer 2 may be performed after the expanding step in this step [4A], or prior to the expanding step.

[5A]次に、前記工程[4A]を経ることにより、間隙が形成された状態で、ステージ400上において、半導体チップ20を、真空コレットまたはエアピンセットによる吸着等によりピックアップする(ピックアップ工程;図2(e)参照。)。 [5A] Next, with a gap formed as a result of step [4A], the semiconductor chip 20 is picked up on the stage 400 by suction using a vacuum collet or air tweezers (pick-up step; see Figure 2(e)).

この半導体チップ20のピックアップは、より具体的には、以下のようにして実施される。すなわち、まず、前記工程[4A]において、粘着テープ100を放射状に伸ばす前記エキスパンディング工程を実施する。また、前記工程[4A]における、粘着テープ100を放射状に伸ばす前記エキスパンディング工程の後、または、前記エキスパンディングに先立って、粘着層2にエネルギーを付与することで粘着層2を硬化させて、粘着層2の粘着力を低下させる。そして、ニードル430(図2においては図示せず)を、図4(a)に示すように、エジェクターヘッド410に収納されている状態から、図4(b)に示すように、エジェクターヘッド410から突出された状態とする。すなわち、ニードル430を、厚さ方向に突出させる。その結果、粘着テープ100に貼付された半導体チップ20が、ニードル430を用いて突き上げられ、これにより、粘着テープ100から剥離させた状態とされ、その後、真空コレットまたはエアピンセットによる吸着等により、図4(c)に示すように、半導体チップ20がピックアップされる。 More specifically, the pickup of the semiconductor chip 20 is performed as follows. That is, first, in step [4A], the expanding step is performed, in which the adhesive tape 100 is radially expanded. Furthermore, after the expanding step in step [4A], in which the adhesive tape 100 is radially expanded, or prior to the expanding step, energy is applied to the adhesive layer 2 to harden the adhesive layer 2 and reduce the adhesive strength of the adhesive layer 2. Then, the needle 430 (not shown in FIG. 2) is changed from a state in which it is housed in the ejector head 410 as shown in FIG. 4(a) to a state in which it is protruded from the ejector head 410 as shown in FIG. 4(b). That is, the needle 430 is protruded in the thickness direction. As a result, the semiconductor chip 20 attached to the adhesive tape 100 is pushed up using the needle 430, causing it to be peeled off from the adhesive tape 100. Thereafter, the semiconductor chip 20 is picked up by suction using a vacuum collet or air tweezers, as shown in Figure 4(c).

この本工程[5A]において、本発明の粘着テープ100が用いられる。すなわち、本工程[5A]における粘着テープ100からの部品としての半導体チップ20の真空コレットまたはエアピンセットを用いた吸着等によるピックアップの際に、粘着テープ100として、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの粘着層2の試験片を作製し、この試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足しているものが用いられる。 In this main step [5A], the pressure-sensitive adhesive tape 100 of the present invention is used. That is, when the semiconductor chip 20 serving as a component is picked up from the pressure-sensitive adhesive tape 100 in this step [5A] by suction or the like using a vacuum collet or air tweezers, the pressure-sensitive adhesive tape 100 used satisfies the following conditions: a test piece of the pressure-sensitive adhesive layer 2 having a thickness of 0.5 mm, a width of 6 mm, and a length of 20 mm is prepared before energy is applied to the pressure-sensitive adhesive layer 2; the test piece is elongated in the longitudinal direction at 25°C, with a chuck distance of 10 mm, and a tensile speed of 50 mm/min, and the measured displacement-stress curve shows a breaking elongation W of 200% or more and 1000% or less; and the work required to reach 100% elongation of the test piece is 300 J/ m3 or more and 2000 J/m3 or less.

そのため、本工程[5A]において、粘着テープ100から部品としての半導体チップ20を、真空コレットまたはエアピンセットを用いた吸着等によりピックアップする際に、このピックアップ性の向上が図られることに起因して、粘着テープ100が備える粘着層2の一部が得られた部品としての半導体チップ20の裏面に残存する糊残りが生じるのを的確に抑制または防止することができるが、その詳細な説明は後に行うこととする。 As a result, in this step [5A], when the semiconductor chip 20 serving as a component is picked up from the adhesive tape 100 by suction using a vacuum collet or air tweezers, this improved pick-up performance effectively reduces or prevents a portion of the adhesive layer 2 of the adhesive tape 100 from leaving adhesive residue on the back surface of the semiconductor chip 20 serving as the component; a detailed explanation of this will be provided later.

以上のような工程[1A]~工程[5A]を経ることにより、粘着テープ100を用いて、半導体基板7から半導体チップ20が分離(個片化)される。すなわち、粘着テープ100が備える粘着層2上に、半導体基板7を固定した状態で、半導体基板7から基材4の厚さ方向の途中まで到達するように切断して、半導体基板7を個片化することで複数の半導体チップ20を形成する。その後、粘着層2にエネルギーを付与することで粘着層2を硬化させるとともに、半導体チップ20同士の間に一定間隔の間隙を形成した状態で、さらに、基材4側から半導体チップ20を突き上げた状態として、基材4の反対側から引き抜くことにより、半導体チップ20が粘着層2から分離される。 By going through the above steps [1A] to [5A], the semiconductor chips 20 are separated (diced) from the semiconductor substrate 7 using the adhesive tape 100. That is, with the semiconductor substrate 7 fixed on the adhesive layer 2 of the adhesive tape 100, the tape is cut from the semiconductor substrate 7 to reach partway through the thickness of the base material 4, thereby dicing the semiconductor substrate 7 into multiple semiconductor chips 20. Energy is then applied to the adhesive layer 2 to harden it, and with gaps formed between the semiconductor chips 20 at regular intervals, the semiconductor chips 20 are pushed up from the base material 4 side and pulled out from the opposite side of the base material 4, thereby separating the semiconductor chips 20 from the adhesive layer 2.

[6A]次に、ピックアップした半導体チップ20を、真空コレットまたはエアピンセットから実装用プローブ等に受け渡して上下反転させた後、図3(a)に示すように、この半導体チップ20が備える端子21と、インターポーザー30が備える端子41とを、端子41上に設けられた半田バンプ85を介して対向させて、インターポーザー30上に載置する。すなわち、半導体チップ20の端子21が形成された面を下側にして、半導体チップ20(半導体素子)をインターポーザー30(基板)上に載置する。 [6A] Next, the picked-up semiconductor chip 20 is transferred from the vacuum collet or air tweezers to a mounting probe or the like and turned upside down. Then, as shown in FIG. 3(a), the semiconductor chip 20 is placed on the interposer 30 with the terminals 21 of the semiconductor chip 20 facing the terminals 41 of the interposer 30 via the solder bumps 85 provided on the terminals 41. In other words, the semiconductor chip 20 (semiconductor element) is placed on the interposer 30 (substrate) with the surface of the semiconductor chip 20 on which the terminals 21 are formed facing downwards.

[7A]次に、図3(b)に示すように、端子21と端子41との間に介在した半田バンプ85を加熱しつつ、インターポーザー30と半導体チップ20とを接近させる。 [7A] Next, as shown in FIG. 3(b), the interposer 30 and the semiconductor chip 20 are brought close together while the solder bumps 85 interposed between the terminals 21 and 41 are heated.

これにより、溶融した半田バンプ85が端子21および端子41の双方に接触し、この状態で、冷却することで、接続部81が形成され、その結果、接続部81を介して、端子21と端子41とが電気的に接続される(搭載工程;図3(c)参照。)。 As a result, the molten solder bumps 85 come into contact with both terminals 21 and 41, and by cooling in this state, connection portions 81 are formed, resulting in an electrical connection between terminals 21 and 41 via connection portions 81 (mounting process; see Figure 3(c)).

[8A]次に、半導体チップ20と、インターポーザー30との間に形成された間隙に、各種樹脂材料で構成されるアンダーフィル材(封止材)を充填し、その後、このアンダーフィル材を硬化させることにより、アンダーフィル材の硬化物で構成された封止層80を形成する(封止層形成工程;図3(d)参照。)。 [8A] Next, the gap formed between the semiconductor chip 20 and the interposer 30 is filled with an underfill material (sealing material) made of various resin materials, and then the underfill material is cured to form a sealing layer 80 made of the cured underfill material (sealing layer formation process; see Figure 3(d)).

[9A]次に、インターポーザー30の上側に、半導体チップ20と、インターポーザー30とを覆うように、モールド部17(封止部)を形成することで、半導体チップ20をインターポーザー30とモールド部17とで封止するとともに、インターポーザー30が備えるビアを介して端子41の一部に電気的に接続された、バンプ70をインターポーザー30の下側から突出するように形成する(図3(e)参照。)。 [9A] Next, a molded portion 17 (sealing portion) is formed on the upper side of the interposer 30 so as to cover the semiconductor chip 20 and the interposer 30, thereby sealing the semiconductor chip 20 between the interposer 30 and the molded portion 17, and bumps 70 are formed to protrude from the underside of the interposer 30 and are electrically connected to part of the terminals 41 through vias provided in the interposer 30 (see Figure 3(e)).

ここで、モールド部17による封止は、例えば、形成すべきモールド部17の形状に対応した内部空間を備える成形型を用意し、この内部空間内に配置された半導体チップ20とインターポーザー30とを覆うように、粉末状をなす半導体封止材料を内部空間に充填する。そして、この状態で、半導体封止材料を加熱することにより硬化させて、半導体封止材料の硬化物とすることにより行われる。 Here, sealing with the molded portion 17 is performed by, for example, preparing a mold with an internal space corresponding to the shape of the molded portion 17 to be formed, and filling this internal space with powdered semiconductor encapsulation material so that it covers the semiconductor chip 20 and interposer 30 placed within the internal space. Then, in this state, the semiconductor encapsulation material is heated to harden it, resulting in a hardened semiconductor encapsulation material.

以上のような工程を有する半導体装置の製造方法により、半導体装置10が得られる。より詳しくは、前記工程[1A]~[9A]を実施した後に、前記工程[4A]~[9A]を繰り返して実施することで、1つの半導体基板7から複数の半導体装置10を一括して製造することができる。 A semiconductor device 10 is obtained by the semiconductor device manufacturing method having the steps described above. More specifically, after performing steps [1A] to [9A], steps [4A] to [9A] are repeatedly performed, thereby manufacturing multiple semiconductor devices 10 in one batch from a single semiconductor substrate 7.

以下、このような半導体装置10の製造方法に用いられる、本発明の粘着テープ100について説明する。 The following describes the adhesive tape 100 of the present invention, which is used in the manufacturing method of such a semiconductor device 10.

<粘着テープ100>
図5は、粘着テープの実施形態を示す縦断面図である。なお、以下の説明では、図5中の上側を「上」、下側を「下」と言う。
<Adhesive tape 100>
5 is a longitudinal cross-sectional view showing an embodiment of the adhesive tape. In the following description, the upper side in FIG. 5 will be referred to as "top" and the lower side as "bottom."

粘着テープ100は、本発明では、基材4と、この基材4の上面(一方の面)に積層された粘着層2とを備える積層体により構成され、半導体基板7(基板)および半導体チップ20(部品)を仮固定して用いられるものである。また、この粘着テープ100が備える粘着層2は、粘着性を有するベース樹脂と、エネルギーの付与により硬化する硬化性樹脂とを含有し、粘着層2にエネルギーを付与して粘着層2が硬化することにより、その粘着力が低下するものである。そして、この粘着テープ100は、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの粘着層2からなる試験片を作製し、前記エネルギーの付与前に、該試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足するものである。 In the present invention, the adhesive tape 100 is configured as a laminate including a substrate 4 and an adhesive layer 2 laminated on the upper surface (one surface) of the substrate 4, and is used to temporarily fix a semiconductor substrate 7 (substrate) and a semiconductor chip 20 (component). The adhesive layer 2 of the adhesive tape 100 contains a base resin having adhesiveness and a curable resin that hardens when energy is applied, and when energy is applied to the adhesive layer 2, the adhesive layer 2 hardens, thereby reducing its adhesive strength. This pressure-sensitive adhesive tape 100 satisfies the following conditions: a test piece made of the pressure-sensitive adhesive layer 2 measuring 0.5 mm thick × 6 mm wide × 20 mm long is prepared, and the test piece is elongated in the longitudinal direction at 25°C under conditions of a chuck distance of 10 mm and a tensile speed of 50 mm/min before the application of energy to the pressure-sensitive adhesive layer 2; in the displacement-stress curve measured, the breaking elongation W is 200% or more and 1000% or less; and the work required to reach an elongation of 100% of the test piece is 300 J/ m3 or more and 2000 J/ m3 or less.

ここで、前記工程[3A]において、半導体基板7を個片化して複数の半導体チップ20を得るために、ダイシングソーを用いて半導体基板7を厚さ方向にダイシング(切断)する際に、通常、半導体基板7の個片化を確実に実施することを目的に、図2(c)に示すように、半導体基板7の切断が、粘着テープ100が備える基材4の厚さ方向の途中に到達するまで実施される。 Here, in step [3A], when the semiconductor substrate 7 is diced (cut) in the thickness direction using a dicing saw to separate the semiconductor substrate 7 into multiple semiconductor chips 20, the cutting of the semiconductor substrate 7 is typically continued until it reaches halfway through the thickness direction of the base material 4 of the adhesive tape 100, as shown in Figure 2(c), in order to ensure that the semiconductor substrate 7 is reliably separated into individual chips.

このとき、粘着テープ100において、粘着層2は、基材4より半導体基板7側に位置して半導体基板7に接合していることから、当然、この半導体基板7の切断の際に、ダイシングソーにより半導体基板7と共に切断される。 At this time, in the adhesive tape 100, the adhesive layer 2 is located closer to the semiconductor substrate 7 than the base material 4 and is bonded to the semiconductor substrate 7, so naturally, when the semiconductor substrate 7 is cut, it is cut together with the semiconductor substrate 7 by the dicing saw.

また、半導体基板7の切断に用いられるダイシングソー(ブレード)は、全体形状が円盤状をなし、その先端(円盤の端部)に、鋭利なダイアモンド砥粒が埋め込まれた構成をなしており、このダイシングソーを、半導体基板7に接触させた状態で回転させつつ、半導体基板7の平面視において、半導体基板7の横方向および縦方向に沿って格子状に移動させることで、半導体基板7と共に粘着層2が、ダイシングソーにより引き裂かれるようにして、その厚さ方向に対して切断される。 The dicing saw (blade) used to cut the semiconductor substrate 7 has an overall disk shape with sharp diamond abrasive grains embedded in its tip (the end of the disk). While rotating this dicing saw in contact with the semiconductor substrate 7, it is moved in a grid pattern along the horizontal and vertical directions of the semiconductor substrate 7 when viewed from above. This causes the adhesive layer 2 to be torn apart along with the semiconductor substrate 7 by the dicing saw, cutting it in its thickness direction.

このように、ダイシングソーにより引き裂かれるようにして、切断された粘着層2の一部が、前述した背景技術で説明した通り、半導体チップ20の側面に付着する糊付着が生じると言う問題があった。 As described above, when the adhesive layer 2 is torn apart by the dicing saw, a portion of the cut adhesive layer 2 adheres to the side of the semiconductor chip 20, creating a problem of adhesive adhesion, as explained in the background art section above.

かかる問題点について、本発明者は、鋭意検討を行った結果、半導体チップ20の側面に付着する糊付着の発生が、エネルギーの付与前の粘着層2において測定される、前記変位-応力曲線における、破断伸度W、および、前記試験片が伸長された際の仕事量の大きさに関与していることが明らかとなってきた。 As a result of extensive research into this issue, the inventors have discovered that the occurrence of adhesive adhesion on the side surfaces of the semiconductor chip 20 is related to the breaking elongation W in the displacement-stress curve measured on the adhesive layer 2 before energy is applied, and the amount of work done when the test specimen is stretched.

また、本発明者によるさらなる検討により、前記破断伸度Wおよび前記仕事量の大きさが、前記工程[3A]における半導体チップ20の側面に付着する糊付着の発生だけではなく、前記工程[1A]における半導体基板7の粘着テープ100に対する貼付性、および、前記工程[5A]における半導体チップ20の粘着テープ100からのピックアップ性にも関与していることが判ってきた。 Further investigation by the inventors has revealed that the breaking elongation W and the magnitude of the work load are related not only to the occurrence of adhesive adhesion on the side surfaces of the semiconductor chip 20 in step [3A], but also to the adherence of the semiconductor substrate 7 to the adhesive tape 100 in step [1A] and the pick-up of the semiconductor chip 20 from the adhesive tape 100 in step [5A].

そして、本発明者のさらなる検討により、上記の通り、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの粘着層2の試験片を作製し、この試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下の大きさに設定することで、以下の3つの問題点を解決し得ることを見出し、本発明を完成するに至った。 Then, as a result of further investigations by the present inventors, it was found that the following three problems can be solved by preparing a test piece of the adhesive layer 2 having dimensions of 0.5 mm in thickness × 6 mm in width × 20 mm in length before applying energy to the adhesive layer 2, and stretching this test piece in the longitudinal direction under conditions of 25°C, a chuck distance of 10 mm, and a tensile speed of 50 mm/min, and measuring the fracture elongation W in the displacement-stress curve, and setting the work required to reach 100% elongation to 300 J/m3 or more and 2000 J/m3 or less , as described above, and thereby completing the present invention.

すなわち、1.前記工程[3A]において、半導体基板7の厚さ方向に対する切断による個片化により半導体チップ20を得る際に、粘着層2の一部が半導体チップ20の側面に付着する糊付着の発生を的確に抑制または防止し得る。そのため、かかる半導体チップ20がモールド部17により封止されている構成をなす半導体装置10の信頼性の向上が図られること、2.前記工程[1A]において、半導体基板7を、回路が形成されている凹凸面を粘着テープ100側として、粘着テープ100に貼付する際に、この凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのを的確に抑制または防止しつつ、粘着テープ100に対して半導体基板7を確実に貼付することができること、3.前記工程[5A]において、粘着テープ100から半導体チップ20を、真空コレットまたはエアピンセットを用いた吸着等によりピックアップする際に、粘着テープ100が備える粘着層2の一部が半導体チップ20の裏面に残存する糊残りが生じるのを的確に抑制または防止することができることを、見出し、本発明を完成するに至った。 1. In step [3A], when semiconductor chips 20 are obtained by cutting semiconductor substrate 7 in the thickness direction to separate it, the occurrence of glue adhesion, in which a portion of adhesive layer 2 adheres to the side surface of semiconductor chip 20, can be accurately suppressed or prevented. This improves the reliability of semiconductor device 10 in which semiconductor chip 20 is sealed with molded portion 17. 2. In step [1A], when semiconductor substrate 7 is attached to adhesive tape 100 with the uneven surface on which the circuit is formed facing adhesive tape 100, the adhesive layer 2 can be accurately suppressed or prevented from unintentionally embedding into the unevenness of this uneven surface, while allowing semiconductor substrate 7 to be reliably attached to adhesive tape 100. 3. The inventors discovered that in step [5A], when the semiconductor chip 20 is picked up from the adhesive tape 100 by suction using a vacuum collet or air tweezers, it is possible to effectively suppress or prevent the adhesive residue of part of the adhesive layer 2 of the adhesive tape 100 from remaining on the back surface of the semiconductor chip 20, leading to the completion of the present invention.

以下、このような粘着テープ100(ダイシングテープ)が有する、基材4および粘着層2について、詳述する。 The substrate 4 and adhesive layer 2 of this adhesive tape 100 (dicing tape) are described in detail below.

<基材4>
基材4は、主として樹脂材料から成り、シート状をなしており、この基材4上に設けられた粘着層2を支持する機能を有している。また、前記工程[4A]における、粘着テープ100を面方向に対して伸長するエキスパンディング工程において、その伸長を実現させるためのものである。さらに、前記工程[5A]における、個片化された半導体チップ20をニードル430により突き上げた状態としてピックアップするピックアップ工程において、ニードル430による突き上げを、実現させるためのものである。
<Base material 4>
The substrate 4 is mainly made of a resin material, has a sheet shape, and has the function of supporting the adhesive layer 2 provided on this substrate 4. It also serves to realize the expansion in the expanding step of step [4A], in which the adhesive tape 100 is expanded in the planar direction. Furthermore, it serves to realize the pushing-up by the needles 430 in the pick-up step of step [5A], in which the individualized semiconductor chips 20 are picked up in a state in which they are pushed up by the needles 430.

かかる樹脂材料としては、特に限定されないが、例えば、ポリオレフィン系樹脂、ポリ塩化ビニル系樹脂、ポリスチレン系熱可塑性エラストマーのようなポリスチレン系樹脂、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリブチレンナフタレート、ポリエステル系熱可塑性エラストマーのようなポリエステル系樹脂(エステル類高分子)、ポリウレタン、ポリイミド、ポリアミド、ポリエーテルエーテルケトンのようなポリエーテルケトン、ポリエーテルスルホン、フッ素樹脂、シリコーン樹脂、セルロース系樹脂、アクリル樹脂、ポリビニルイソプレン、ポリカーボネート(カーボネート系高分子)等の熱可塑性樹脂や、これらの熱可塑性樹脂の混合物が用いられる。 Such resin materials are not particularly limited, but examples include thermoplastic resins such as polyolefin resins, polyvinyl chloride resins, polystyrene resins such as polystyrene thermoplastic elastomers, polyester resins (ester polymers) such as polyethylene terephthalate, polyethylene naphthalate, polybutylene terephthalate, polybutylene naphthalate, and polyester thermoplastic elastomers, polyurethane, polyimide, polyamide, polyether ketones such as polyether ether ketone, polyethersulfone, fluororesin, silicone resin, cellulose resin, acrylic resin, polyvinyl isoprene, and polycarbonate (carbonate polymer), as well as mixtures of these thermoplastic resins.

特に、樹脂材料としては、ポリオレフィン系樹脂、ポリ塩化ビニル系樹脂およびポリスチレン系樹脂、または、これらの混合物を用いることが好ましい。これらの樹脂材料を用いることで、前記エキスパンディング工程[4A]において、その伸長性(エキスパンド性)を基材4に確実に付与し得るとともに、前記工程[5A]において、個片化された半導体チップ20をニードル430により突き上げた状態としてピックアップする際に、ニードル430による突き上げを、確実に実現させることができる。また、前記工程[3A]におけるダイシングの際に、基材4の切削屑により、粘着テープ100が汚染されるのを的確に抑制または防止することができる。 In particular, it is preferable to use polyolefin resin, polyvinyl chloride resin, polystyrene resin, or a mixture of these as the resin material. By using these resin materials, it is possible to reliably impart extensibility (expandability) to the substrate 4 in the expanding step [4A], and it is also possible to reliably achieve the needles 430 pushing up when the individual semiconductor chips 20 are picked up in a pushed-up state by the needles 430 in the step [5A]. Furthermore, it is possible to reliably suppress or prevent contamination of the adhesive tape 100 by cutting debris from the substrate 4 during dicing in the step [3A].

かかるポリオレフィン系樹脂としては、特に限定されないが、例えば、ポリプロピレン、直鎖状低密度ポリエチレン、低密度ポリエチレン、超低密度ポリエチレンのようなポリエチレン系樹脂、エチレン-酢酸ビニル共重合体(EVA)、エチレン-メチルメタクリレート共重合体(EMMA)、エチレン-メタクリレート共重合体(EMAA)や、亜鉛イオン架橋体、ナトリウムイオン架橋体またはカリウムイオン架橋体としてのエチレン系アイオノマー等のアイオノマーのようなポリエチレンコポリマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Such polyolefin resins are not particularly limited, but examples include polyethylene resins such as polypropylene, linear low-density polyethylene, low-density polyethylene, and very low-density polyethylene; polyethylene copolymers such as ethylene-vinyl acetate copolymer (EVA), ethylene-methyl methacrylate copolymer (EMMA), and ethylene-methacrylate copolymer (EMAA); and ionomers such as ethylene-based ionomers crosslinked with zinc ions, sodium ions, or potassium ions. One or more of these can be used in combination.

また、ポリ塩化ビニル系樹脂は、-CH-CHCl-で表される基を繰り返し単位として、複数有するポリマーであり、具体的には、塩化ビニルの単独重合体、塩化ビニルと共重合可能なビニル系単量体(重合性モノマー)との共重合体が挙げられ、また、後塩素化塩化ビニル重合体も含まれ、これらのうちの1種または2種以上を組み合わせて用いることができるが、単独重合体を用いるのが一般的である。 Polyvinyl chloride resins are polymers having a plurality of repeating units of the group represented by -CH 2 -CHCl-, and specifically include homopolymers of vinyl chloride, copolymers of vinyl chloride with vinyl monomers (polymerizable monomers) copolymerizable with vinyl chloride, and post-chlorinated vinyl chloride polymers. Although one or a combination of two or more of these can be used, homopolymers are generally used.

なお、塩化ビニルと共重合可能なビニル系単量体との共重合体としては、例えば、塩化ビニル-酢酸ビニル共重合体、塩化ビニル-エチレン共重合体、塩化ビニル-アクリル共重合体等が挙げられる。 Examples of copolymers of vinyl chloride with copolymerizable vinyl monomers include vinyl chloride-vinyl acetate copolymer, vinyl chloride-ethylene copolymer, and vinyl chloride-acrylic copolymer.

さらに、ポリスチレン系樹脂としては、特に限定されないが、例えば、ポリスチレン、ポリ(α-メチルスチレン)、ポリクロロスチレン、ポリ(m-プロピルスチレン)、高耐衝撃ポリスチレン(HIPS)、アクリロニトリル-ブタジエン-スチレン共重合体(ABS)、アクリロニトリル-スチレン共重合体(AS)、スチレン-メタアクリル酸共重合体、スチレン-メタアクリル酸・アルキルエステル共重合体、スチレン-メタアクリル酸・グリシジルエステル共重合体、スチレン-アクリル酸共重合体、スチレン-アクリル酸・アルキルエステル共重合体、スチレン-マレイン酸共重合体、スチレン-フマル酸共重合体の他、スチレン-ブタジエン共重合体、スチレン-イソプレン共重合体のようなスチレン系熱可塑性エラストマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Furthermore, examples of polystyrene-based resins include, but are not limited to, polystyrene, poly(α-methylstyrene), polychlorostyrene, poly(m-propylstyrene), high impact polystyrene (HIPS), acrylonitrile-butadiene-styrene copolymer (ABS), acrylonitrile-styrene copolymer (AS), styrene-methacrylic acid copolymer, styrene-methacrylic acid alkyl ester copolymer, styrene-methacrylic acid glycidyl ester copolymer, styrene-acrylic acid copolymer, styrene-acrylic acid alkyl ester copolymer, styrene-maleic acid copolymer, and styrene-fumaric acid copolymer, as well as styrene-based thermoplastic elastomers such as styrene-butadiene copolymer and styrene-isoprene copolymer, and these may be used alone or in combination of two or more.

また、基材4は、導電性を有する導電性材料を含有することが好ましい。このような導電性材料が含まれることで、導電性材料に帯電防止剤としての機能を発揮させて、前記個片化工程[3A]、および、前記ピックアップ工程[5A]における、半導体チップ20での静電気の発生を的確に抑制または防止することができる。 It is also preferable that the substrate 4 contains a conductive material that has electrical conductivity. By including such a conductive material, the conductive material can function as an antistatic agent, accurately suppressing or preventing the generation of static electricity in the semiconductor chip 20 during the singulation process [3A] and the pick-up process [5A].

このように、基材4が導電性材料を含有する場合、基材4の粘着層2と反対側の表面における表面抵抗率は、1.0×1013(Ω/□)以下に設定されていることが好ましく、1.0×1011(Ω/□)以下に設定されていることがより好ましい。これにより、前記個片化工程[3A]、および、前記ピックアップ工程[5A]における、半導体チップ20での静電気の発生をより的確に抑制または防止することができる。 In this way, when the base material 4 contains a conductive material, the surface resistivity of the surface of the base material 4 opposite to the adhesive layer 2 is preferably set to 1.0×10 13 (Ω/□) or less, and more preferably set to 1.0×10 11 (Ω/□) or less, thereby more accurately suppressing or preventing the generation of static electricity in the semiconductor chip 20 in the singulation step [3A] and the pick-up step [5A].

この導電性材料としては、導電性を有するものであれば、特に限定されないが、例えば、界面活性剤、永久帯電防止高分子(IDP)、金属材料、金属酸化物材料および炭素系材料等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。 This conductive material is not particularly limited as long as it is conductive, but examples include surfactants, permanently antistatic polymers (IDPs), metal materials, metal oxide materials, and carbon-based materials, and one or more of these can be used in combination.

これらのうち界面活性剤としては、例えば、アニオン性界面活性剤、カチオン性界面活性剤、非イオン性界面活性剤、両イオン性界面活性剤等が挙げられる。 Among these, examples of surfactants include anionic surfactants, cationic surfactants, nonionic surfactants, and amphoteric surfactants.

永久帯電防止高分子(IDP)としては、例えば、ポリエーテルとポリオレフィンブロックポリマー系列、ポリエステルアミド系列、ポリエステルアミド、ポリエーテルエステルアミド、ポリウレタン系列等の全てのIDPを用いることができる。 As permanently antistatic polymers (IDPs), all IDPs can be used, such as polyether and polyolefin block polymers, polyester amides, polyester amides, polyether ester amides, and polyurethanes.

また、金属材料としては、金、銀、銅または銀コート銅、ニッケル等が挙げられ、これらの金属粉が好ましく用いられる。 Metal materials include gold, silver, copper or silver-coated copper, nickel, etc., and powders of these metals are preferably used.

金属酸化物材料としては、インジウムティンオキサイド(ITO)、インジウムオキサイド(IO)、アンチモンティンオキサイド(ATO)、インジウムジンクオキサイド(IZO)、酸化スズ(SnO)、酸化亜鉛(ZnO)等が挙げられ、これらの金属酸化物粉が好ましく用いられる。 Examples of metal oxide materials include indium tin oxide (ITO), indium oxide (IO), antimony tin oxide (ATO), indium zinc oxide (IZO), tin oxide (SnO 2 ), and zinc oxide (ZnO), and powders of these metal oxides are preferably used.

さらに、炭素系材料としては、カーボンブラック、単層カーボンナノチューブ、多層カーボンナノチューブのようなカーボンナノチューブ、カーボンナノファイバー、CNナノチューブ、CNナノファイバー、BCNナノチューブ、BCNナノファイバー、グラフェン等が挙げられる。 Further examples of carbon-based materials include carbon black, carbon nanotubes such as single-walled carbon nanotubes and multi-walled carbon nanotubes, carbon nanofibers, CN nanotubes, CN nanofibers, BCN nanotubes, BCN nanofibers, graphene, etc.

これらの中でも、導電性材料としては、界面活性剤、永久帯電防止高分子(IDP)、金属酸化物材料およびカーボンブラックのうちの少なくとも1種であることが好ましい。これらのものは、抵抗率の温度依存性が小さいものであることから、前記工程[3A]において、半導体基板7をダイシングする際に、基材4が加熱されたとしても、その表面抵抗率の変化量を小さくすることができる。 Among these, the conductive material is preferably at least one of surfactants, permanently antistatic polymers (IDPs), metal oxide materials, and carbon black. These materials have low temperature dependence of resistivity, so even if the base material 4 is heated when dicing the semiconductor substrate 7 in step [3A], the amount of change in its surface resistivity can be minimized.

なお、基材4に導電性材料を含有させることなく、前記半導体チップ20における静電気の発生を防止する場合には、導電性材料を含有する帯電防止層を、粘着層2と反対側の表面に形成してもよい。これにより、基材4に導電性材料を含有させた場合と同様の効果を得ることができる。 In addition, if static electricity generation in the semiconductor chip 20 is to be prevented without incorporating a conductive material into the base material 4, an antistatic layer containing a conductive material may be formed on the surface opposite the adhesive layer 2. This will achieve the same effect as if the base material 4 contained a conductive material.

さらに、基材4は、鉱油のような軟化剤、炭酸カルシウム、シリカ、タルク、マイカ、クレーのような充填材、酸化防止剤、光安定剤、滑剤、分散剤、中和剤、着色剤等を含有するものであってもよい。 Furthermore, the substrate 4 may contain softeners such as mineral oil, fillers such as calcium carbonate, silica, talc, mica, and clay, antioxidants, light stabilizers, lubricants, dispersants, neutralizers, colorants, etc.

また、基材4が主材料としての樹脂材料以外の構成材料を含む場合、基材4における前記樹脂材料の含有量は、50重量%以上95重量%以下であることが好ましく、65重量%以上90重量%以下であることがより好ましい。 Furthermore, when the base material 4 contains a constituent material other than the resin material as the main material, the content of the resin material in the base material 4 is preferably 50% by weight or more and 95% by weight or less, and more preferably 65% by weight or more and 90% by weight or less.

また、基材4の厚さは、例えば、が70μm以上150μm以下であるのが好ましく、80μm以上120μm以下であるのがより好ましい。基材4の厚さがこの範囲内であると、基材4としての機能をより確実に発揮させて、前記工程[3A]における半導体基板7のダイシングを、優れた作業性により実施することができる。また、前記工程[5A]における、個片化された半導体チップ20をニードル430により突き上げた状態とした、半導体チップ20のピックアップを、より優れた精度で実施することができる。 Furthermore, the thickness of the base material 4 is preferably, for example, 70 μm or more and 150 μm or less, and more preferably 80 μm or more and 120 μm or less. When the thickness of the base material 4 is within this range, the base material 4 can more reliably perform its function, and the dicing of the semiconductor substrate 7 in step [3A] can be carried out with excellent workability. Furthermore, in step [5A], the pick-up of the semiconductor chips 20, in which the individual semiconductor chips 20 are pushed up by the needles 430, can be carried out with greater precision.

なお、基材4は、その表面に、粘着層2に含まれる構成材料と反応性を有する、カルボキシル基、ヒドロキシル基、アミノ基のような官能基が露出していてもよい。 Functional groups such as carboxyl groups, hydroxyl groups, and amino groups that are reactive with the constituent materials contained in the adhesive layer 2 may be exposed on the surface of the substrate 4.

また、基材4は、異なる前記樹脂材料で構成される層を複数積層した積層体(多層体)で構成されるものであってもよい。 The substrate 4 may also be composed of a laminate (multilayer body) made up of multiple layers composed of different resin materials.

<粘着層2>
粘着層2は、前記工程[3A]において、半導体基板7をダイシングする際に、半導体基板7を粘着して支持するとともに、前記工程[4A]において、粘着層2にエネルギーを付与して粘着層2が硬化することにより、半導体基板7を個片化して得られた半導体チップ20を、前記工程[5A]において、ピックアップし得る程度の粘着性を有するものである。
<Adhesive layer 2>
The adhesive layer 2 adheres to and supports the semiconductor substrate 7 when the semiconductor substrate 7 is diced in the step [3A], and in the step [4A], energy is applied to the adhesive layer 2 to harden the adhesive layer 2, so that the semiconductor chips 20 obtained by dicing the semiconductor substrate 7 have enough adhesiveness to be able to be picked up in the step [5A].

このような粘着層2は、(1)粘着性を有するベース樹脂と、(2)粘着層2を硬化させる硬化性樹脂と、を主材料として含有する樹脂組成物で構成される。 Such adhesive layer 2 is composed of a resin composition containing, as its main materials, (1) a base resin having adhesive properties and (2) a curable resin that hardens the adhesive layer 2.

そして、本発明では、1.前記工程[3A]において、半導体基板7のダイシングを優れた精度で実施しつつ、半導体チップ20の側面に対する糊付着の発生を防止すること、2.前記工程[1A]において、半導体基板7を粘着テープ100に貼付する際に、半導体基板7の凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのを防止すること、3.前記工程[5A]において、粘着テープ100から半導体チップ20をピックアップする際に、半導体チップ20の裏面に糊残りが生じるのを防止することを目的に、粘着層2に対するエネルギーの付与前において、前記変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足し得るように、粘着層2を構成する樹脂組成物に含まれる各成分(構成材料)の種類および含有量等が設定される。 In the present invention, 1. in the step [3A], dicing of the semiconductor substrate 7 is performed with excellent accuracy while preventing glue adhesion to the side surfaces of the semiconductor chip 20, 2. in the step [1A], when the semiconductor substrate 7 is attached to the adhesive tape 100, preventing the adhesive layer 2 from unintentionally embedding into the unevenness of the uneven surface of the semiconductor substrate 7, and 3. in the step [5A], when the semiconductor chip 20 is picked up from the adhesive tape 100, for the purposes of preventing glue residue from occurring on the back surface of the semiconductor chip 20, the type and content, etc. of each component (constituent material) contained in the resin composition constituting the adhesive layer 2 are set so as to satisfy the following conditions before energy is applied to the adhesive layer 2: the fracture elongation W is 200% or more and 1000% or less, and the workload until the elongation of the test piece reaches 100% is 300 J/m 3 or more and 2000 J / m 3 or less.

以下、この樹脂組成物に含まれる各成分について、順次、詳述する。
(1)ベース樹脂
ベース樹脂は、粘着性を有し、半導体基板7に対する粘着性を粘着層2に付与するために、樹脂組成物中に含まれるものである。
Each component contained in this resin composition will be described in detail below.
(1) Base Resin The base resin has adhesiveness and is contained in the resin composition in order to impart adhesiveness to the semiconductor substrate 7 to the adhesive layer 2 .

このようなベース樹脂としては、アクリル系樹脂(粘着剤)、シリコーン系樹脂(粘着剤)、ポリエステル系樹脂(粘着剤)、ポリ酢酸ビニル系樹脂(粘着剤)、ポリビニルエーテル系樹脂(粘着剤)、スチレン系エラストマー樹脂(粘着剤)、ポリイソプレン系樹脂(粘着剤)、ポリイソブチレン系樹脂(粘着剤)またはウレタン系樹脂(粘着剤)のような粘着層成分として用いられる公知のものが挙げられるが、中でも、アクリル系樹脂を用いることが好ましい。ベース樹脂としてアクリル系樹脂を用いることにより、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。また、アクリル系樹脂は、耐熱性に優れ、また、比較的容易かつ安価に入手できることから、かかる観点からも、ベース樹脂として好ましく用いられる。 Such base resins include known adhesive layer components such as acrylic resins (adhesives), silicone resins (adhesives), polyester resins (adhesives), polyvinyl acetate resins (adhesives), polyvinyl ether resins (adhesives), styrene elastomer resins (adhesives), polyisoprene resins (adhesives), polyisobutylene resins (adhesives), and urethane resins (adhesives). Among these, acrylic resins are preferred. By using an acrylic resin as the base resin, it is relatively easy to set the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the work required to elongate the test specimen to 100% within the above ranges. Furthermore, acrylic resins have excellent heat resistance and are relatively easy and inexpensive to obtain, making them a preferred base resin.

アクリル系樹脂は、(メタ)アクリル酸エステルをモノマー主成分とするポリマー(ホモポリマーまたはコポリマー)をベースポリマーとするもののことを言う。 Acrylic resins are polymers (homopolymers or copolymers) whose main monomer component is (meth)acrylic acid ester as the base polymer.

(メタ)アクリル酸エステルとしては、特に限定されないが、例えば、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸イソプロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸s-ブチル、(メタ)アクリル酸t-ブチル、(メタ)アクリル酸ペンチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸ヘプチル、(メタ)アクリル酸オクチル、(メタ)アクリル酸イソオクチル、(メタ)アクリル酸2-エチルヘキシル、(メタ)アクリル酸ノニル、(メタ)アクリル酸イソノニル、(メタ)アクリル酸デシル、(メタ)アクリル酸イソデシル、(メタ)アクリル酸ウンデシル、(メタ)アクリル酸ドデシル、(メタ)アクリル酸トリデシル、(メタ)アクリル酸テトラデシル、(メタ)アクリル酸ペンタデシル、(メタ)アクリル酸ヘキサデシル、(メタ)アクリル酸ヘプタデシル、(メタ)アクリル酸オクタデシルのような(メタ)アクリル酸アルキルエステル、(メタ)アクリル酸シクロヘキシルのような(メタ)アクリル酸シクロアルキルエステル、(メタ)アクリル酸フェニルのような(メタ)アクリル酸アリールエステル等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸ブチル、(メタ)アクリル酸2-エチルヘキシル、(メタ)アクリル酸オクチルのような(メタ)アクリル酸アルキルエステルであることが好ましい。(メタ)アクリル酸アルキルエステルは、特に、耐熱性に優れ、また、比較的容易かつ安価に入手できる。また、ベース樹脂として(メタ)アクリル酸アルキルエステルを含むことにより、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。 The (meth)acrylic acid ester is not particularly limited, but examples thereof include methyl (meth)acrylate, ethyl (meth)acrylate, propyl (meth)acrylate, isopropyl (meth)acrylate, butyl (meth)acrylate, isobutyl (meth)acrylate, s-butyl (meth)acrylate, t-butyl (meth)acrylate, pentyl (meth)acrylate, hexyl (meth)acrylate, heptyl (meth)acrylate, octyl (meth)acrylate, isooctyl (meth)acrylate, 2-ethylhexyl (meth)acrylate, nonyl (meth)acrylate, isononyl (meth)acrylate, and decyl (meth)acrylate. Examples of suitable acrylates include alkyl (meth)acrylates such as methyl (meth)acrylate, isodecyl (meth)acrylate, undecyl (meth)acrylate, dodecyl (meth)acrylate, tridecyl (meth)acrylate, tetradecyl (meth)acrylate, pentadecyl (meth)acrylate, hexadecyl (meth)acrylate, heptadecyl (meth)acrylate, and octadecyl (meth)acrylate; cycloalkyl (meth)acrylates such as cyclohexyl (meth)acrylate; and aryl (meth)acrylates such as phenyl (meth)acrylate. These acrylates may be used alone or in combination of two or more. Among these, alkyl (meth)acrylates such as methyl (meth)acrylate, ethyl (meth)acrylate, butyl (meth)acrylate, 2-ethylhexyl (meth)acrylate, and octyl (meth)acrylate are preferred. Alkyl (meth)acrylates are particularly excellent in heat resistance and are relatively easy and inexpensive to obtain. Furthermore, by including a (meth)acrylic acid alkyl ester as the base resin, it is relatively easy to set within the above range the magnitude of the breaking elongation W in the displacement-stress curve of the test specimen made of the adhesive layer 2 before energy is applied to the adhesive layer 2, and the magnitude of the work required to reach 100% elongation of the test specimen.

なお、本明細書において、(メタ)アクリル酸エステルとは、アクリル酸エステルとメタクリル酸エステルとの双方を含む意味で用いることとする。 In this specification, the term "(meth)acrylic acid ester" is used to include both acrylic acid ester and methacrylic acid ester.

アクリル系樹脂は、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを調整すること、凝集力、耐熱性等の改質等を目的として、必要に応じて、ポリマーを構成するモノマー成分として、共重合性モノマーを構造単位として含むものが用いられる。 The acrylic resin used contains copolymerizable monomers as structural units as monomer components constituting the polymer, as needed, for the purposes of adjusting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2, and the amount of work required to reach 100% elongation of the test specimen, as well as modifying properties such as cohesive strength and heat resistance.

このような共重合性モノマーとしては、特に限定されないが、例えば、(メタ)アクリル酸2-ヒドロキシエチル、(メタ)アクリル酸2-ヒドロキシプロピル、(メタ)アクリル酸4-ヒドロキシブチル、(メタ)アクリル酸6-ヒドロキシヘキシルのようなヒドロキシル基含有モノマー、(メタ)アクリル酸グリシジルのようなエポキシ基含有モノマー、(メタ)アクリル酸、イタコン酸、マレイン酸、フマル酸、クロトン酸、イソクロトン酸のようなカルボキシル基含有モノマー、無水マレイン酸、無水イタコン酸のような酸無水物基含有モノマー、(メタ)アクリルアミド、N,N-ジメチル(メタ)アクリルアミド、N-ブチル(メタ)アクリルアミド、N-メチロール(メタ)アクリルアミド、N-メチロールプロパン(メタ)アクリルアミド、N-メトキシメチル(メタ)アクリルアミド、N-ブトキシメチル(メタ)アクリルアミドのようなアミド系モノマー、(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N-ジメチルアミノエチル、(メタ)アクリル酸t-ブチルアミノエチルのようなアミノ基含有モノマー、(メタ)アクリロニトリルのようなシアノ基含有モノマー、エチレン、プロピレン、イソプレン、ブタジエン、イソブチレンのようなオレフィン系モノマー、スチレン、α-メチルスチレン、ビニルトルエンのようなスチレン系モノマー、酢酸ビニル、プロピオン酸ビニルのようなビニルエステル系モノマー、メチルビニルエーテル、エチルビニルエーテルのようなビニルエーテル系モノマー、塩化ビニル、塩化ビニリデンのようなハロゲン原子含有モノマー、(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルのようなアルコキシ基含有モノマー、N-ビニル-2-ピロリドン、N-メチルビニルピロリドン、N-ビニルピリジン、N-ビニルピペリドン、N-ビニルピリミジン、N-ビニルピペラジン、N-ビニルピラジン、N-ビニルピロール、N-ビニルイミダゾール、N-ビニルオキサゾール、N-ビニルモルホリン、N-ビニルカプロラクタム、N-(メタ)アクリロイルモルホリン等の窒素原子含有環を有するモノマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができ、中でも、アミド系モノマーであることが好ましい。これにより、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。 Such copolymerizable monomers are not particularly limited, but examples include hydroxyl group-containing monomers such as 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 4-hydroxybutyl (meth)acrylate, and 6-hydroxyhexyl (meth)acrylate; epoxy group-containing monomers such as glycidyl (meth)acrylate; carboxyl group-containing monomers such as (meth)acrylic acid, itaconic acid, maleic acid, fumaric acid, crotonic acid, and isocrotonic acid; and acid-free monomers such as maleic anhydride and itaconic anhydride. hydroxyl group-containing monomers, amide monomers such as (meth)acrylamide, N,N-dimethyl(meth)acrylamide, N-butyl(meth)acrylamide, N-methylol(meth)acrylamide, N-methylolpropane(meth)acrylamide, N-methoxymethyl(meth)acrylamide, and N-butoxymethyl(meth)acrylamide, amino group-containing monomers such as aminoethyl (meth)acrylate, N,N-dimethylaminoethyl (meth)acrylate, and t-butylaminoethyl (meth)acrylate, and (meth)acrylonitrile olefin-based monomers such as ethylene, propylene, isoprene, butadiene, and isobutylene; styrene-based monomers such as styrene, α-methylstyrene, and vinyltoluene; vinyl ester-based monomers such as vinyl acetate and vinyl propionate; vinyl ether-based monomers such as methyl vinyl ether and ethyl vinyl ether; halogen-atom-containing monomers such as vinyl chloride and vinylidene chloride; alkoxy-group-containing monomers such as methoxyethyl (meth)acrylate and ethoxyethyl (meth)acrylate; and monomers having a nitrogen atom-containing ring such as N-vinyl-2-pyrrolidone, N-methylvinylpyrrolidone, N-vinylpyridine, N-vinylpiperidone, N-vinylpyrimidine, N-vinylpiperazine, N-vinylpyrazine, N-vinylpyrrole, N-vinylimidazole, N-vinyloxazole, N-vinylmorpholine, N-vinylcaprolactam, and N-(meth)acryloylmorpholine. These monomers may be used alone or in combination of two or more. Among these, amide-based monomers are preferred. This makes it relatively easy to set the magnitude of the breaking elongation W in the displacement-stress curve of the test specimen made of adhesive layer 2 before energy is applied to adhesive layer 2, and the magnitude of the work required to reach 100% elongation of the test specimen, within the above range.

これら共重合性モノマーの含有量は、アクリル系樹脂を構成する全モノマー成分に対して、40重量%以下であることが好ましく、10重量%以下であることがより好ましい。 The content of these copolymerizable monomers is preferably 40% by weight or less, and more preferably 10% by weight or less, of the total monomer components constituting the acrylic resin.

また、共重合性モノマーは、アクリル系樹脂を構成するポリマーにおける主鎖の末端に含まれるものであってもよいし、その主鎖中に含まれるもの、さらには、主鎖の末端と主鎖中との双方に含まれるものであってもよい。 The copolymerizable monomer may be contained at the end of the main chain of the polymer that constitutes the acrylic resin, or may be contained within the main chain, or may be contained both within and at the end of the main chain.

さらに、共重合性モノマーには、ポリマー同士の架橋等を目的として、多官能性モノマーが含まれていてもよい。 Furthermore, the copolymerizable monomer may contain a polyfunctional monomer for the purpose of crosslinking between polymers, etc.

多官能性モノマーとしては、例えば、1,6-ヘキサンジオール(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、グリセリンジ(メタ)アクリレート、エポキシ(メタ)アクリレート、ポリエステル(メタ)アクリレート、ウレタン(メタ)アクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレート等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Examples of polyfunctional monomers include 1,6-hexanediol (meth)acrylate, (poly)ethylene glycol di(meth)acrylate, (poly)propylene glycol di(meth)acrylate, neopentyl glycol di(meth)acrylate, pentaerythritol di(meth)acrylate, trimethylolpropane tri(meth)acrylate, pentaerythritol tri(meth)acrylate, dipentaerythritol hexa(meth)acrylate, glycerin di(meth)acrylate, epoxy (meth)acrylate, polyester (meth)acrylate, urethane (meth)acrylate, divinylbenzene, butyl di(meth)acrylate, and hexyl di(meth)acrylate, and these can be used alone or in combination of two or more.

また、エチレン-酢酸ビニルコポリマーおよび酢酸ビニルポリマー等も、共重合性モノマー成分として用いることができる。 Ethylene-vinyl acetate copolymers and vinyl acetate polymers can also be used as copolymerizable monomer components.

なお、このようなアクリル系樹脂(ポリマー)は、単一のモノマー成分または2種以上のモノマー成分の混合物を重合させることにより生成させることができる。また、これらモノマー成分の重合は、例えば、溶液重合方法、乳化重合方法、塊状重合方法、懸濁重合方法等の重合方法を用いて実施することができる。 Such acrylic resins (polymers) can be produced by polymerizing a single monomer component or a mixture of two or more monomer components. Furthermore, polymerization of these monomer components can be carried out using polymerization methods such as solution polymerization, emulsion polymerization, bulk polymerization, and suspension polymerization.

アクリル系樹脂は、前記工程[3A]において、半導体基板7をダイシングする際に、アクリル系樹脂による半導体基板7等の汚染を防止するという観点から、低分子量物の含有量が少ないものであることが好ましい。この場合、アクリル系樹脂の重量平均分子量としては、好ましくは30万以上500万以下に設定され、より好ましくは40万以上400万以下に設定され、さらに好ましくは50万以上150万以下に設定される。なお、アクリル系樹脂の重量平均分子量が、モノマー成分の種類等によっては、50万未満であると、半導体基板7等に対する汚染防止性が低下し、その結果、半導体チップ20を剥離させた際に糊残りが生じるおそれがある。 The acrylic resin preferably contains a small amount of low-molecular-weight compounds to prevent contamination of the semiconductor substrate 7 and other components by the acrylic resin when dicing the semiconductor substrate 7 in step [3A]. In this case, the weight-average molecular weight of the acrylic resin is preferably set to between 300,000 and 5,000,000, more preferably between 400,000 and 4,000,000, and even more preferably between 500,000 and 1,500,000. Note that, depending on the type of monomer component, if the weight-average molecular weight of the acrylic resin is less than 500,000, its ability to prevent contamination of the semiconductor substrate 7 and other components may be reduced, resulting in the risk of adhesive residue remaining when the semiconductor chip 20 is peeled off.

また、アクリル系樹脂(ベース樹脂)は、そのガラス転移点が、好ましくは-70℃以上-50℃以下、より好ましくは-65℃以上-55℃以下であるものが用いられる。ベース樹脂として、かかる範囲内のガラス転移点を有するアクリル系樹脂を用いることにより、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。 The acrylic resin (base resin) used preferably has a glass transition point of -70°C or higher and -50°C or lower, more preferably -65°C or higher and -55°C or lower. By using an acrylic resin with a glass transition point within this range as the base resin, it is relatively easy to set the breaking elongation W in the displacement-stress curve of the test specimen made of adhesive layer 2 before energy is applied to adhesive layer 2, and the amount of work required to reach 100% elongation of the test specimen, within the above range.

なお、アクリル系樹脂は、ヒドロキシル基やカルボキシル基(特に、ヒドロキシル基)のような、架橋剤や光重合開始剤に対して反応性を有する官能基(反応性官能基)を有していることが好ましい。これにより、架橋剤や光重合開始剤がポリマー成分であるアクリル系樹脂に連結するため、粘着層2からこれら架橋剤や光重合開始剤が漏出することを的確に抑制または防止することができる。その結果、前記工程[4A]におけるエネルギー線照射時により、粘着層2の半導体基板7に対する粘着性が確実に低下される。 The acrylic resin preferably has a functional group (reactive functional group) that is reactive with a crosslinking agent or photopolymerization initiator, such as a hydroxyl group or a carboxyl group (particularly a hydroxyl group). This allows the crosslinking agent or photopolymerization initiator to be linked to the acrylic resin, which is a polymer component, thereby effectively suppressing or preventing leakage of the crosslinking agent or photopolymerization initiator from the adhesive layer 2. As a result, the adhesion of the adhesive layer 2 to the semiconductor substrate 7 is reliably reduced during the energy ray irradiation in step [4A].

(2)硬化性樹脂
硬化性樹脂は、例えば、エネルギー線の照射により硬化する硬化性を備えるものである。この硬化によってベース樹脂が硬化性樹脂の架橋構造に取り込まれた結果、粘着層2の粘着力が低下する。
(2) Curable Resin The curable resin has a curing property such that it is cured by, for example, irradiation with energy rays. As a result of this curing, the base resin is incorporated into the cross-linked structure of the curable resin, resulting in a decrease in the adhesive strength of the adhesive layer 2.

このような硬化性樹脂としては、例えば、紫外線、電子線等のエネルギー線の照射によって三次元架橋可能な重合性炭素-炭素二重結合を、官能基として少なくとも2個以上分子内に有する低分子量化合物が用いられる。具体的には、例えば、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート、テトラメチロールメタンテトラ(メタ)アクリレート、テトラエチレングリコールジ(メタ)アクリレート、1,6-ヘキサンジオールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、ジペンタエリスリトールモノヒドロキシペンタ(メタ)アクリレート、1,4-ブチレングリコールジ(メタ)アクリレート、ポリエチレングリコールジ(メタ)アクリレート、グリセリンジ(メタ)アクリレートのような(メタ)アクリル酸と多価アルコールとのエステル化物、エステルアクリレートオリゴマー、2-プロペニル-ジ-3-ブテニルシアヌレート等の炭素-炭素二重結合含有基を有しているシアヌレート系化合物、トリス(2-アクリロキシエチル)イソシアヌレート、トリス(2-メタクリロキシエチル)イソシアヌレート、2-ヒドロキシエチル ビス(2-アクリロキシエチル)イソシアヌレート、ビス(2-アクリロキシエチル)2-[(5-アクリロキシヘキシル)-オキシ]エチルイソシアヌレート、トリス(1,3-ジアクリロキシ-2-プロピル-オキシカルボニルアミノ-n-ヘキシル)イソシアヌレート、トリス(1-アクリロキシエチル-3-メタクリロキシ-2-プロピル-オキシカルボニルアミノ-n-ヘキシル)イソシアヌレート、トリス(4-アクリロキシ-n-ブチル)イソシアヌレートのような炭素-炭素二重結合含有基を有しているイソシアヌレート系化合物、市販のオリゴエステルアクリレート、芳香族系、脂肪族系等のウレタンアクリレート、ビスフェノールA系のエポキシアクリレート等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、ウレタンアクリレートおよびビスフェノールA系のエポキシアクリレートのうちの少なくとも1種が含まれることが好ましい。これにより、エネルギーの付与、すなわちエネルギー線の照射により硬化性樹脂をより確実に硬化させることができる。また、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。 Such curable resins are, for example, low-molecular-weight compounds that have at least two polymerizable carbon-carbon double bonds as functional groups in the molecule that can be three-dimensionally crosslinked by irradiation with energy rays such as ultraviolet rays or electron beams. Specific examples include trimethylolpropane tri(meth)acrylate, pentaerythritol tri(meth)acrylate, pentaerythritol tetra(meth)acrylate, tetramethylolmethane tetra(meth)acrylate, tetraethylene glycol di(meth)acrylate, 1,6-hexanediol di(meth)acrylate, neopentyl glycol di(meth)acrylate, dipentaerythritol hexa(meth)acrylate, and dipentaerythritol monohydroxypenta(meth)acrylate. acrylate, 1,4-butylene glycol di(meth)acrylate, polyethylene glycol di(meth)acrylate, esterification products of (meth)acrylic acid and polyhydric alcohol such as glycerin di(meth)acrylate, ester acrylate oligomers, cyanurate compounds having a carbon-carbon double bond-containing group such as 2-propenyl-di-3-butenyl cyanurate, tris(2-acryloxyethyl)isocyanurate, tris(2-methacryloxyethyl)isocyanurate, 2-hydroxyethyl Examples of suitable curable resins include isocyanurate compounds having a carbon-carbon double bond-containing group, such as bis(2-acryloxyethyl)isocyanurate, bis(2-acryloxyethyl)2-[(5-acryloxyhexyl)oxy]ethyl isocyanurate, tris(1,3-diacryloxy-2-propyl-oxycarbonylamino-n-hexyl)isocyanurate, tris(1-acryloxyethyl-3-methacryloxy-2-propyl-oxycarbonylamino-n-hexyl)isocyanurate, and tris(4-acryloxy-n-butyl)isocyanurate; commercially available oligoester acrylates; aromatic and aliphatic urethane acrylates; and bisphenol A-based epoxy acrylates. These may be used alone or in combination. Among these, it is preferable to use at least one of urethane acrylates and bisphenol A-based epoxy acrylates. This allows the curable resin to be more reliably cured by the application of energy, i.e., by irradiation with energy rays. Furthermore, based on the test specimen made of adhesive layer 2, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test specimen can be set within the above ranges relatively easily.

また、硬化性樹脂には、特に限定されないが、重量平均分子量の異なる2つ以上の硬化性樹脂が混合されているのが好ましい。このような硬化性樹脂を利用すれば、エネルギー線照射による樹脂の架橋度を容易に制御することができる。また、このような硬化性樹脂として、例えば、第1の硬化性樹脂と、第1の硬化性樹脂よりも重量平均分子量が大きい第2の硬化性樹脂との混合物等が用いられてもよい。 In addition, although there are no particular limitations on the curable resin, it is preferable to use a mixture of two or more curable resins with different weight-average molecular weights. Using such a curable resin makes it easy to control the degree of crosslinking of the resin due to energy ray irradiation. Furthermore, such a curable resin may be, for example, a mixture of a first curable resin and a second curable resin having a higher weight-average molecular weight than the first curable resin.

硬化性樹脂を、第1の硬化性樹脂と、第2の硬化性樹脂との混合物とする場合、第1の硬化性樹脂の重量平均分子量は、100~1000程度であることが好ましく、200~500程度であることがより好ましい。また、第2の硬化性樹脂の重量平均分子量は、1000~30000程度であることが好ましく、1000~10000程度であることがより好ましく、2000~5000程度であることがさらに好ましい。さらに、第1の硬化性樹脂の官能基数は、1~5官能基であることが好ましく、第2の硬化性樹脂の官能基数は、6官能基以上であることが好ましい。かかる関係を満足することにより、前記効果をより顕著に発揮させることができる。 When the curable resin is a mixture of a first curable resin and a second curable resin, the weight-average molecular weight of the first curable resin is preferably approximately 100 to 1,000, and more preferably approximately 200 to 500. The weight-average molecular weight of the second curable resin is preferably approximately 1,000 to 30,000, more preferably approximately 1,000 to 10,000, and even more preferably approximately 2,000 to 5,000. Furthermore, the number of functional groups of the first curable resin is preferably 1 to 5, and the number of functional groups of the second curable resin is preferably 6 or more. By satisfying this relationship, the above-mentioned effects can be more significantly exhibited.

硬化性樹脂は、ベース樹脂100重量部に対して30重量部以上200重量部以下で配合されることが好ましく、50重量部以上140重量部以下で配合されることがより好ましい。これにより、樹脂組成物中に、硬化性樹脂およびベース樹脂を、それぞれ添加することにより発揮される機能を、硬化性樹脂とベース樹脂との双方に確実に発揮させることができる。 The curable resin is preferably blended in an amount of 30 to 200 parts by weight, and more preferably 50 to 140 parts by weight, per 100 parts by weight of the base resin. This ensures that the functions exhibited by the addition of the curable resin and base resin to the resin composition can be exerted reliably by both the curable resin and the base resin.

なお、この硬化性樹脂は、前述したアクリル系樹脂として、二重結合導入型アクリル系樹脂を用いた場合、すなわち、炭素-炭素二重結合を、側鎖、主鎖中または主鎖の末端に有しているものを用いた場合には、その樹脂組成物中への添加を省略するようにしてもよい。これは、アクリル系樹脂が二重結合導入型アクリル系樹脂である場合には、エネルギー線の照射により、二重結合導入型アクリル系樹脂が備える炭素-炭素二重結合の機能によって、粘着層2が硬化し、これにより、粘着層2の粘着力が低下することによる。 Note that when a double-bond-introduced acrylic resin is used as the aforementioned acrylic resin, i.e., when one having a carbon-carbon double bond in a side chain, in the main chain, or at the end of the main chain is used, the addition of this curable resin to the resin composition may be omitted. This is because, when the acrylic resin is a double-bond-introduced acrylic resin, the adhesive layer 2 hardens upon irradiation with energy rays due to the function of the carbon-carbon double bond contained in the double-bond-introduced acrylic resin, thereby reducing the adhesive strength of the adhesive layer 2.

(3)光重合開始剤
また、粘着層2は、エネルギー線の照射により半導体基板7に対する粘着性が低下するものであるが、エネルギー線として紫外線等を用いる場合には、粘着層2を構成する樹脂組成物には、硬化性樹脂の重合開始を容易とするために光重合開始剤を含有することが好ましい。
(3) Photopolymerization initiator The adhesive layer 2 has its adhesiveness to the semiconductor substrate 7 reduced by irradiation with energy rays. When ultraviolet rays or the like are used as the energy rays, it is preferable that the resin composition constituting the adhesive layer 2 contains a photopolymerization initiator to facilitate the initiation of polymerization of the curable resin.

光重合開始剤としては、例えば、2,2-ジメトキシ-1,2-ジフェニルエタン-1-オン、1-[4-(2-ヒドロキシエトキシ)-フェニル]-2-ヒドロキシ-2-メチル-1-プロパン-1-オン、2-ヒドロキシ-1-{4-[4-(2-ヒドロキシ-2-メチル-プロピオニル)-ベンジル]フェニル}-2-メチル-プロパン-1-オン、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、4-(2-ヒドロキシエトキシ)フェニル(2-ヒドロキシ-2-プロピル)ケトン、α-ヒドロキシ-α,α’-ジメチルアセトフェノン、2-メチル-2-ヒドロキシプロピオフェノン、1-ヒドロキシシクロヘキシルフェニルケトン、ミヒラーズケトン、アセトフェノン、メトキシアセトフェノン、2,2-ジメトキシ-2-フェニルアセトフェノン、2,2-ジエトキシアセトフェノン、2-メチル-1-[4-(メチルチオ)-フェニル]-2-モルホリノプロパン-1、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインプロピルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンジル、ベンゾイン、ジベンジル、α-ヒドロキシシクロヘキシルフェニルケトン、ベンジルジメチルケタール、2-ヒドロキシメチルフェニルプロパン、2-ナフタレンスルホニルクロリド、1-フェノン-1,1-プロパンジオン-2-(o-エトキシカルボニル)オキシム、ベンゾフェノン、ベンゾイル安息香酸、4,4’-ジメチルアミノベンゾフェノン、4,4’-ジエチルアミノベンゾフェノン、4,4’-ジクロロベンゾフェノン、3,3’-ジメチル-4-メトキシベンゾフェノン、o-アクリルオキシベンゾフェノン、p-アクリルオキシベンゾフェノン、o-メタクリルオキシベンゾフェノン、p-メタクリルオキシベンゾフェノン、p-(メタ)アクリルオキシエトキシベンゾフェノン、1,4-ブタンジオールモノ(メタ)アクリラート、1,2-エタンジオールモノ(メタ)アクリラート、1,8-オクタンジオールモノ(メタ)アクリラートのようなアクリラートのベンゾフェノン-4-カルボン酸エステル、チオキサンソン、2-クロロチオキサンソン、2-メチルチオキサンソン、2,4-ジメチルチオキサンソン、イソプロピルチオキサンソン、2,4-ジクロロチオキサンソン、2,4-ジエチルチオキサンソン、2,4-ジイソプロピルチオキサンソン、アゾビスイソブチロニトリル、β-クロールアンスラキノン、カンファーキノン、ハロゲン化ケトン、アシルホスフィノキシド、アシルホスフォナート、ポリビニルベンゾフェノン、クロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、ジエチルチオキサントン、2-エチルアントラキノン、t-ブチルアントラキノン、2,4,5-トリアリールイミダゾール二量体等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 Examples of photopolymerization initiators include 2,2-dimethoxy-1,2-diphenylethan-1-one, 1-[4-(2-hydroxyethoxy)-phenyl]-2-hydroxy-2-methyl-1-propan-1-one, 2-hydroxy-1-{4-[4-(2-hydroxy-2-methyl-propionyl)-benzyl]phenyl}-2-methyl-propan-1-one, benzyl diphenyl sulfide, tetramethylthiuram monosulfide, 4-(2-hydroxyethoxy)phenyl (2-hydroxy-2-propyl) ketone, α-hydroxy-α,α'-dimethylacetophenone, 2-methyl-2-hydroxypropiophenone, 1-hydroxycyclohexyl phenyl ketone, and Michler's ketone. acetophenone, methoxyacetophenone, 2,2-dimethoxy-2-phenylacetophenone, 2,2-diethoxyacetophenone, 2-methyl-1-[4-(methylthio)-phenyl]-2-morpholinopropane-1, benzoin methyl ether, benzoin ethyl ether, benzoin propyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzyl, benzoin, dibenzyl, α-hydroxycyclohexyl phenyl ketone, benzil dimethyl ketal, 2-hydroxymethylphenylpropane, 2-naphthalenesulfonyl chloride, 1-phenone-1,1-propanedione-2-(o-ethoxycarbonyl)oxime, benzophenone, benzyl benzoylbenzoic acid, 4,4'-dimethylaminobenzophenone, 4,4'-diethylaminobenzophenone, 4,4'-dichlorobenzophenone, 3,3'-dimethyl-4-methoxybenzophenone, o-acryloxybenzophenone, p-acryloxybenzophenone, o-methacryloxybenzophenone, p-methacryloxybenzophenone, p-(meth)acryloxyethoxybenzophenone, benzophenone-4-carboxylic acid esters of acrylates such as 1,4-butanediol mono(meth)acrylate, 1,2-ethanediol mono(meth)acrylate, and 1,8-octanediol mono(meth)acrylate, thioxanthone, and 2-chlorothioxanthone, Examples include 2-methylthioxanthone, 2,4-dimethylthioxanthone, isopropylthioxanthone, 2,4-dichlorothioxanthone, 2,4-diethylthioxanthone, 2,4-diisopropylthioxanthone, azobisisobutyronitrile, β-chloroanthraquinone, camphorquinone, halogenated ketones, acylphosphinoxides, acylphosphonates, polyvinylbenzophenone, chlorothioxanthone, dodecylthioxanthone, dimethylthioxanthone, diethylthioxanthone, 2-ethylanthraquinone, t-butylanthraquinone, and 2,4,5-triarylimidazole dimer, and these can be used alone or in combination of two or more.

光重合開始剤は、ベース樹脂100重量部に対して0.1重量部以上50重量部以下で配合されることが好ましく、0.5重量部以上10重量部以下で配合されることがより好ましい。上記のように光重合開始剤の配合量を調整することによって、樹脂組成物中に、光重合開始剤を添加することにより発揮される機能を、光重合開始剤に確実に発揮させることができる。 The photopolymerization initiator is preferably blended in an amount of 0.1 to 50 parts by weight, and more preferably 0.5 to 10 parts by weight, per 100 parts by weight of the base resin. By adjusting the amount of photopolymerization initiator blended as described above, the photopolymerization initiator can be made to reliably exhibit the functions that are exhibited by adding the photopolymerization initiator to the resin composition.

(4)架橋剤
さらに、粘着層2を構成する樹脂組成物には、架橋剤が含まれていてもよい。架橋剤が含まれることで、粘着層2を適度な硬さを有するものに調整することができる。そのため、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定することができる。
(4) Crosslinking Agent Furthermore, the resin composition constituting the adhesive layer 2 may contain a crosslinking agent. By containing a crosslinking agent, the adhesive layer 2 can be adjusted to have an appropriate hardness. Therefore, based on the test specimen constituted by the adhesive layer 2, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test specimen can be set within the above ranges relatively easily.

架橋剤としては、特に限定されないが、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、尿素樹脂系架橋剤、メチロール系架橋剤、キレート系架橋剤、アジリジン系架橋剤、メラミン系架橋剤、多価金属キレート系架橋剤、酸無水物系架橋剤、ポリアミン系架橋剤、カルボキシル基含有ポリマー系架橋剤等が挙げられる。これらの中でもイソシアネート系架橋剤が好ましい。イソシアネート系架橋剤であれば、架橋剤を用いることにより得られる効果を、より顕著に発揮させることができる。 The crosslinking agent is not particularly limited, but examples include isocyanate-based crosslinking agents, epoxy-based crosslinking agents, urea resin-based crosslinking agents, methylol-based crosslinking agents, chelate-based crosslinking agents, aziridine-based crosslinking agents, melamine-based crosslinking agents, polyvalent metal chelate-based crosslinking agents, acid anhydride-based crosslinking agents, polyamine-based crosslinking agents, and carboxyl group-containing polymer-based crosslinking agents. Of these, isocyanate-based crosslinking agents are preferred. Isocyanate-based crosslinking agents can more significantly enhance the effects achieved by using a crosslinking agent.

イソシアネート系架橋剤としては、特に限定されないが、例えば、多価イソシアネートのポリイソシアネート化合物およびポリイソシアネート化合物の三量体、ポリイソシアネート化合物とポリオール化合物とを反応させて得られる末端イソシアネート化合物の三量体または末端イソシアネートウレタンプレポリマーをフェノール、オキシム類等で封鎖したブロック化ポリイソシアネート化合物等が挙げられる。 Isocyanate-based crosslinking agents are not particularly limited, but examples include polyisocyanate compounds of polyvalent isocyanates, trimers of polyisocyanate compounds, trimers of isocyanate-terminated compounds obtained by reacting a polyisocyanate compound with a polyol compound, and blocked polyisocyanate compounds in which isocyanate-terminated urethane prepolymers are blocked with phenols, oximes, etc.

また、多価イソシアネートとして、例えば、2,4-トリレンジイソシアネート、2,6-トリレンジイソシアネート、1,3-キシリレンジイソシアネート、1,4-キシレンジイソシアネート、ジフェニルメタン-4,4’-ジイソシアネート、ジフェニルメタン-2,4’-ジイソシアネート、3-メチルジフェニルメタンジイソシアネート、ヘキサメチレンジイソシアネート、イソホロンジイソシアネート、ジシクロヘキシルメタン-4,4’-ジイソシアネート、ジシクロヘキシルメタン-2,4’-ジイソシアネート、4,4’-ジフェニルエーテルジイソシアネート、4,4’-〔2,2-ビス(4-フェノキシフェニル)プロパン〕ジイソシアネート、2,2,4-トリメチル-ヘキサメチレンジイソシアネート等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも2,4-トリレンジイソシアネート、ジフェニルメタン-4,4’-ジイソシアネートおよびヘキサメチレンジイソシアネートから成る群より選択される少なくとも1種の多価イソシアネートが好ましい。 Examples of polyisocyanates include 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diisocyanate, 1,4-xylylene diisocyanate, diphenylmethane-4,4'-diisocyanate, diphenylmethane-2,4'-diisocyanate, 3-methyldiphenylmethane diisocyanate, hexamethylene diisocyanate, isophorone diisocyanate, dicyclohexylmethane-4,4'-diisocyanate, dicyclohexylmethane-2,4'-diisocyanate, 4,4'-diphenylether diisocyanate, 4,4'-[2,2-bis(4-phenoxyphenyl)propane]diisocyanate, and 2,2,4-trimethyl-hexamethylene diisocyanate, and these may be used alone or in combination of two or more. Of these, at least one polyisocyanate selected from the group consisting of 2,4-tolylene diisocyanate, diphenylmethane-4,4'-diisocyanate, and hexamethylene diisocyanate is preferred.

架橋剤は、ベース樹脂100重量部に対して0.01重量部以上30重量部以下で配合されることが好ましく、0.1重量部以上20重量部以下で配合されることがより好ましい。上記のように架橋剤の配合量を調整することで、樹脂組成物中に、架橋剤を添加することにより発揮される機能を、架橋剤に確実に発揮させることができる。 The crosslinking agent is preferably blended in an amount of 0.01 to 30 parts by weight, and more preferably 0.1 to 20 parts by weight, per 100 parts by weight of the base resin. By adjusting the amount of crosslinking agent blended as described above, the crosslinking agent can be made to reliably exert its functions, which are exerted by adding the crosslinking agent to the resin composition.

(5)可塑剤
可塑剤は、エネルギーの付与により粘着力が低下する粘着層2において、その柔軟性を向上させることで、その結果として、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定し得ることから、粘着層2、すなわち、樹脂組成物中に含まれることが好ましい。
(5) Plasticizer A plasticizer improves the flexibility of the adhesive layer 2, the adhesive strength of which decreases when energy is applied. As a result, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 based on the test specimen made of the adhesive layer 2 and the magnitude of the work required to reach 100% elongation can be set within the above ranges relatively easily. Therefore, it is preferable that a plasticizer is contained in the adhesive layer 2, i.e., the resin composition.

この可塑剤としては、特に限定されないが、例えば、DOP(ジオクチルフタレート)、DBP(ジブチルフタレート)、DIBP(ジイソブチルフタレート)、DHP(ジヘプチルフタレート)のようなフタル酸エステル系可塑剤、DOA(ジ-2-エチルヘキシルアジペート)、DIDA(ジイソデシルアジペート)、DOS(ジ-2-エチルヘキシルセバセート)のような脂肪族二塩基酸エステル系可塑剤、エチレングリコールのベンゾエート類のような芳香族カルボン酸エステル系可塑剤、およびTOTM(トリオクチルトリメリテート)のようなトリメリット酸エステル系可塑剤、アジピン酸エステル系可塑剤等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 The plasticizer is not particularly limited, but examples include phthalate ester plasticizers such as DOP (dioctyl phthalate), DBP (dibutyl phthalate), DIBP (diisobutyl phthalate), and DHP (diheptyl phthalate); aliphatic dibasic acid ester plasticizers such as DOA (di-2-ethylhexyl adipate), DIDA (diisodecyl adipate), and DOS (di-2-ethylhexyl sebacate); aromatic carboxylic acid ester plasticizers such as ethylene glycol benzoates; trimellitate ester plasticizers such as TOTM (trioctyl trimellitate); and adipate ester plasticizers, and these may be used alone or in combination of two or more.

粘着層2すなわち樹脂組成物中における可塑剤の含有率は、特に限定されないが、例えば、ベース樹脂100重量部に対して0.1重量部以上5.0重量部以下で配合されることが好ましく、0.5重量部以上3.0重量部以下で配合されることがより好ましい。これにより、粘着層2の柔軟性を確実に向上させることができる。したがって、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、より容易に前記範囲内に設定することができる。 The content of plasticizer in adhesive layer 2, i.e., the resin composition, is not particularly limited, but is preferably 0.1 to 5.0 parts by weight, and more preferably 0.5 to 3.0 parts by weight, per 100 parts by weight of base resin. This reliably improves the flexibility of adhesive layer 2. Therefore, based on the test specimen made of adhesive layer 2, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test specimen can be more easily set within the above ranges.

(6)シリコーン材料
シリコーン材料は、エネルギーの付与により粘着力が低下する粘着層2において、前述した可塑剤とは逆に、粘着層2を硬質なものとすることで、その結果として、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、比較的容易に前記範囲内に設定し得ることから、粘着層2、すなわち、樹脂組成物中に含まれることが好ましい。
(6) Silicone Material Contrary to the plasticizer described above, a silicone material makes the adhesive layer 2 hard in the adhesive layer 2, the adhesive strength of which decreases when energy is applied. As a result, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 based on the test specimen made of the adhesive layer 2 and the magnitude of the work required to make the elongation of the test specimen reach 100% can be set within the above ranges relatively easily. Therefore, it is preferable that a silicone material is contained in the adhesive layer 2, i.e., in the resin composition.

シリコーン材料とは、シロキサン結合(-Si-O-Si-)を有する構成単位が繰り返された繰り返し体で構成される化合物であり、この繰り返し体としては、具体的には、下記式(3)および式(4)の少なくとも一方のシロキサン結合を有する構成単位の繰り返しで構成されているものが挙げられる。 A silicone material is a compound composed of repeating structural units having a siloxane bond (-Si-O-Si-). Specific examples of these repeating structural units include those composed of repeating structural units having a siloxane bond of at least one of the following formulas (3) and (4):

(式(3)中、Xは、炭化水素基または水酸基を示す。) (In formula (3), X1 represents a hydrocarbon group or a hydroxyl group.)

(式(4)中、X、Xは、それぞれ独立して、炭化水素基または水酸基を示す。) (In formula (4), X 2 and X 3 each independently represent a hydrocarbon group or a hydroxyl group.)

前記シロキサン結合を有する構成単位が繰り返された繰り返し体としては、具体的には、ポリオルガノシロキサン骨格を有する化合物や、シルセスキオキサン骨格を有する化合物が挙げられる。なお、シルセスキオキサンの構造としては、ランダム構造、籠型構造、ラダー構造(はしご型構造)等、いかなる構造であってもよい。 Specific examples of repeating units having siloxane bonds include compounds having a polyorganosiloxane skeleton and compounds having a silsesquioxane skeleton. The silsesquioxane structure may be any structure, such as a random structure, a cage structure, or a ladder structure.

また、炭化水素基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基等のアルキル基、シクロプロピル基、シクロブチル基、シクロペンチル基、シクロヘキシル基等のシクロアルキル基、フェニル基、ナフチル基、2-メチルフェニル基等のアリール基、ベンジル基、ジフェニルメチル基、ナフチルメチル基等のアラルキル基、フェニル基、ビフェニル基等が挙げられる。 Examples of hydrocarbon groups include alkyl groups such as methyl, ethyl, propyl, and isopropyl; cycloalkyl groups such as cyclopropyl, cyclobutyl, cyclopentyl, and cyclohexyl; aryl groups such as phenyl, naphthyl, and 2-methylphenyl; aralkyl groups such as benzyl, diphenylmethyl, and naphthylmethyl; phenyl and biphenyl groups.

具体的には、このような構成をなすシリコーン材料としては、特に限定されないが、例えば、下記式(5)、式(6)で表される化合物等が挙げられる。 Specific examples of silicone materials having such a structure include, but are not limited to, compounds represented by the following formulas (5) and (6):

(式(5)中、Meは、メチル基を示し、nは、1以上の整数を示す。) (In formula (5), Me represents a methyl group, and n represents an integer of 1 or more.)

(式(6)中、Meは、メチル基を示し、pは、1以上の整数を示し、R1、R2、R3、R4は、それぞれ独立して炭化水素基、有機基、または水素原子を示す。) (In formula (6), Me represents a methyl group, p represents an integer of 1 or more, and R1, R2, R3, and R4 each independently represent a hydrocarbon group, an organic group, or a hydrogen atom.)

粘着層2すなわち樹脂組成物中におけるシリコーン材料(ポリジメチルシロキサン)の含有率は、特に限定されないが、例えば、ベース樹脂100重量部に対して0.1重量部以上2.0重量部以下で配合されることが好ましく、0.2重量部以上1.0重量部以下で配合されることがより好ましい。これにより、粘着層2の硬度が高くなるように確実に調整し得ることから、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、前記試験片の伸度が100%となるまでの仕事量の大きさを、より容易に前記範囲内に設定することができる。 The content of silicone material (polydimethylsiloxane) in adhesive layer 2, i.e., the resin composition, is not particularly limited, but is preferably 0.1 to 2.0 parts by weight, and more preferably 0.2 to 1.0 part by weight, per 100 parts by weight of base resin. This ensures that the hardness of adhesive layer 2 can be adjusted to be high, and therefore the amount of work required to reach 100% elongation in the displacement-stress curve of the test specimen made of adhesive layer 2 before energy is applied to adhesive layer 2 can be more easily set within the above range.

(7)その他の成分
さらに、粘着層2を構成する樹脂組成物には、上述した各成分(1)~(6)の他に他の成分として、導電性材料、粘着付与剤、老化防止剤、粘着調整剤、充填材、着色剤、難燃剤、軟化剤、酸化防止剤、界面活性剤等のうちの少なくとも1種が含まれていてもよい。
(7) Other Components Furthermore, the resin composition constituting the adhesive layer 2 may contain, in addition to the above-mentioned components (1) to (6), at least one of other components selected from the group consisting of a conductive material, a tackifier, an antioxidant, a tackifier, a filler, a colorant, a flame retardant, a softener, an antioxidant, a surfactant, and the like.

なお、これらのうち導電性材料としては、導電性を有するものであれば、特に限定されないが、前記基材4に含まれる導電性材料として説明したのと、同様のものを用いることができる。 The conductive material among these is not particularly limited as long as it is conductive, but materials similar to those described as the conductive material contained in the substrate 4 can be used.

このような導電性材料が含まれることで、導電性材料に帯電防止剤としての機能を発揮させて、前記個片化工程[3A]、および、前記ピックアップ工程[5A]における、半導体チップ20での静電気の発生が的確に抑制または防止される。 By including such a conductive material, the conductive material functions as an antistatic agent, effectively suppressing or preventing the generation of static electricity in the semiconductor chip 20 during the singulation process [3A] and the pick-up process [5A].

基材4および粘着層2のうちの一方に導電性材料を含有させる構成とする場合には、基材4に導電性材料を含有させることが好ましい。これにより、半導体チップ20に導電性材料を確実に付着させることなく、半導体チップ20での静電気の発生をより的確に抑制または防止することができる。 When a conductive material is contained in either the base material 4 or the adhesive layer 2, it is preferable to contain the conductive material in the base material 4. This makes it possible to more accurately suppress or prevent the generation of static electricity on the semiconductor chip 20 without having to reliably adhere the conductive material to the semiconductor chip 20.

また、これらのうち粘着付与剤としては、特に限定されないが、例えば、ロジン樹脂、テルペン樹脂、クマロン樹脂、フェノール樹脂、脂肪族系石油樹脂、芳香族系石油樹脂、脂肪族芳香族共重合系石油樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 The tackifiers among these include, but are not limited to, rosin resins, terpene resins, coumarone resins, phenolic resins, aliphatic petroleum resins, aromatic petroleum resins, and aliphatic-aromatic copolymer petroleum resins, and one or more of these can be used in combination.

以上のような、粘着層2に含まれる、成分(1)、(2)を必須成分とする各成分(1)~(7)の種類、および含有量を適宜選択することにより、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、前記範囲内に設定し得ることから、粘着層2を、1.前記工程[3A]において、半導体基板7をダイシングする際に、半導体基板7を粘着して支持し得るとともに、粘着テープ100が備える粘着層2の一部が得られた部品としての半導体チップ20の側面に付着する糊付着が発生するのを的確に抑制または防止することができるものとし得る。また、粘着層2を、2.前記工程[1A]において、回路が形成されている凹凸面を粘着テープ100側として、半導体基板7を粘着テープ100に貼付する際に、凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのを的確に抑制または防止しつつ、粘着テープ100に対して半導体基板7を確実に貼付することができるものとし得る。さらに、3.粘着層2を、前記工程[5A]において、粘着層2にエネルギーを付与して粘着層2を硬化させた後に、粘着テープ100から半導体チップ20を、真空コレットまたはエアピンセットを用いた吸着等によりピックアップする際に、このピックアップを実現し得るとともに、粘着層2の一部が半導体チップ20の裏面に残存する糊残りが生じるのを的確に抑制または防止して、かかる半導体チップ20がモールド部17により封止されている構成をなす半導体装置10を信頼性の向上が図られたものとし得る。 As described above, by appropriately selecting the type and content of each of the components (1) to (7) contained in the adhesive layer 2, of which components (1) and (2) are essential components, the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 based on the test specimen composed of the adhesive layer 2, and the magnitude of the work required to reach 100% elongation of the test specimen, can be set within the above ranges. Therefore, the adhesive layer 2 can: 1. be capable of adhering to and supporting the semiconductor substrate 7 when dicing the semiconductor substrate 7 in step [3A], and can accurately suppress or prevent the occurrence of adhesive adhesion, in which a portion of the adhesive layer 2 provided on the adhesive tape 100 adheres to the side surface of the semiconductor chip 20 as the obtained component. Furthermore, the adhesive layer 2 can: 2. In step [1A], when the semiconductor substrate 7 is attached to the adhesive tape 100 with the uneven surface on which the circuit is formed facing the adhesive tape 100, the adhesive layer 2 can be reliably prevented from unintentionally embedding into the unevenness of the uneven surface, while the semiconductor substrate 7 can be reliably attached to the adhesive tape 100. Furthermore, 3. After applying energy to the adhesive layer 2 to harden it in step [5A], when the semiconductor chip 20 is picked up from the adhesive tape 100 by suction using a vacuum collet or air tweezers, the adhesive layer 2 can be reliably prevented from leaving a residue of adhesive on the back surface of the semiconductor chip 20, thereby improving the reliability of the semiconductor device 10 in which the semiconductor chip 20 is sealed in the molded portion 17.

以上のような構成をなす粘着層2は、前述の通り、粘着層2に対するエネルギーの付与前において、厚さ0.5mm×幅6mm×長さ20mmの大きさの粘着層2の試験片を作製し、この試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足していれば良いが、破断伸度Wは、200%以上800%以下であることが好ましく、220%以上700%以下であることがより好ましく、250%以上600%以下であることがさらに好ましい。また、前記試験片の伸度が100%となるまでの仕事量は、350J/m以上1900J/m以下であることが好ましく、450J/m以上1800J/m以下であることがより好ましく、550J/m以上750J/m以下であることがさらに好ましい。粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさがそれぞれ前記範囲内に設定されることにより、前述した、1~3.の効果を、より顕著に発揮させることができる。 As described above, the adhesive layer 2 having the above configuration is prepared by preparing a test piece of the adhesive layer 2 having dimensions of 0.5 mm thick × 6 mm wide × 20 mm long before applying energy to the adhesive layer 2, and stretching this test piece in the longitudinal direction under conditions of 25°C, a chuck distance of 10 mm, and a tensile speed of 50 mm/ min . In the displacement-stress curve measured when this test piece is stretched, it is sufficient that the breaking elongation W is 200% or more and 1000% or less, and the work required to reach 100% elongation of the test piece is 300 J/m3 or more and 2000 J/ m3 or less. However, the breaking elongation W is preferably 200% or more and 800% or less, more preferably 220% or more and 700% or less, and even more preferably 250% or more and 600% or less. Furthermore, the work load required to reach 100% elongation of the test piece is preferably 350 J/m3 or more and 1900 J/m3 or less, more preferably 450 J/m3 or more and 1800 J/m3 or less , and even more preferably 550 J/ m3 or more and 750 J/ m3 or less. By setting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work load required to reach 100% elongation within the above ranges, the effects 1 to 3 described above can be more significantly exhibited.

なお、変位-応力曲線における、前記試験片の伸度が100%となるまでの仕事量は、変位-応力曲線を、変位(伸び)をX軸、応力をY軸として描画したとき、この描画された変位-応力曲線と、X軸とで取り囲まれた領域の面積として求めることができる。 In addition, when the displacement-stress curve is plotted with displacement (elongation) on the X-axis and stress on the Y-axis, the amount of work required to reach 100% elongation of the test specimen can be calculated as the area of the region enclosed by the plotted displacement-stress curve and the X-axis.

また、粘着層2に対するエネルギーの付与前の前記変位-応力曲線における、伸度が100%であるときの応力Xは、0.08MPa以上0.35MPa以下であることが好ましく、0.10MPa以上0.30MPa以下であることがより好ましい。これにより、粘着層2を、適度な硬さを有するものであると言うことができる。そのため、前記工程[3A]において、半導体基板7をダイシングする際に、半導体基板7とともに切断される粘着層2を、微細な粉体として削り取ることができる。したがって、得られた部品としての半導体チップ20の側面に、粘着テープ100が備える粘着層2の一部が付着する糊付着の発生をより的確に抑制または防止することができるものとし得る。 Furthermore, the stress X at 100% elongation in the displacement-stress curve before energy is applied to the adhesive layer 2 is preferably 0.08 MPa or more and 0.35 MPa or less, and more preferably 0.10 MPa or more and 0.30 MPa or less. This allows the adhesive layer 2 to be said to have an appropriate hardness. Therefore, when the semiconductor substrate 7 is diced in step [3A], the adhesive layer 2, which is cut along with the semiconductor substrate 7, can be scraped off as fine powder. This can more accurately suppress or prevent the occurrence of glue adhesion, in which part of the adhesive layer 2 provided on the adhesive tape 100 adheres to the side surface of the semiconductor chip 20 as the obtained component.

上記の通り、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを前記範囲内に設定することで、半導体チップ20の側面に粘着層2が付着する糊付着の発生を抑制することができるが、その糊付着の程度は、具体的には、以下に示すように設定される。すなわち、シリコン基板を粘着テープ100に固定し、その後、厚さ30μmのブレードを用いて、回転数:30000rpm、加工速度:60mm/sの条件でシリコン基板を厚さ方向に基材4の厚さの半分に到達するまで切断して個片化することで縦4mm×横4mmの大きさのシリコンチップを得たときに、前記切断に起因するシリコンチップの側面に付着する粘着層2の付着率は、好ましくは5.0%以下、より好ましくは2.0%以下に設定されている。これにより、半導体基板7の個片化により得られた半導体チップ20の側面における前記糊付着の発生が好適に抑制されていると言うことができる。 As described above, by setting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test specimen within the above ranges, it is possible to suppress the occurrence of adhesive adhesion, whereby the adhesive layer 2 adheres to the side surfaces of the semiconductor chip 20. The degree of adhesive adhesion is specifically set as follows: A silicon substrate is fixed to the adhesive tape 100, and then the silicon substrate is cut in the thickness direction to half the thickness of the substrate 4 using a 30 μm thick blade at a rotation speed of 30,000 rpm and a processing speed of 60 mm/s to obtain silicon chips measuring 4 mm long x 4 mm wide. The adhesion rate of the adhesive layer 2 adhering to the side surfaces of the silicon chips due to the cutting is preferably set to 5.0% or less, and more preferably 2.0% or less. This effectively suppresses the occurrence of adhesive adhesion on the side surfaces of the semiconductor chips 20 obtained by singulating the semiconductor substrate 7.

また、粘着層2に対するエネルギーの付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさがそれぞれ前記範囲内に設定されることにより、前記工程[1A]において、回路が形成されている凹凸面を粘着テープ100側として、半導体基板7を粘着テープ100に貼付する際に、凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのを抑制することができるが、その凹凸に対する埋入の程度は、具体的には、以下に示すように設定される。すなわち、高さ200μm、幅400μm、ピッチ1.0mmの四角いピラー状をなす突起物(凸条)を表面に複数備える透明ガラス基板を用意し、この透明ガラス基板の表面に、粘着テープ100を、45℃にステージを加熱した状態で、直径35mm、400mm幅のローラーを圧力0.5MPaで押し付けることで貼付し、その後、この粘着テープ100において、粘着層2が突起物に追従して形成された凹部の深さを、突起物高さで除することにより算出される粘着テープ100の追従率が30%以下であることが好ましく、10%以下であることがより好ましい。これにより、凹凸面が備える凹凸に対して、粘着層2が不本意に埋入するのが抑制されていると言うことができる。 Furthermore, by setting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test piece within the above ranges, in step [1A], when the semiconductor substrate 7 is attached to the adhesive tape 100 with the uneven surface on which the circuit is formed facing the adhesive tape 100, it is possible to prevent the adhesive layer 2 from unintentionally embedding itself into the unevenness of the uneven surface, and the degree of embedding into the unevenness is specifically set as shown below. Specifically, a transparent glass substrate is prepared having a plurality of square pillar-shaped protrusions (convex stripes) on its surface, each 200 μm high, 400 μm wide, and spaced 1.0 mm apart. Adhesive tape 100 is applied to the surface of the transparent glass substrate by pressing a 35 mm diameter, 400 mm wide roller against the surface at a pressure of 0.5 MPa while the stage is heated to 45°C. The conformance of adhesive tape 100, calculated by dividing the depth of the recesses formed by adhesive layer 2 conforming to the protrusions by the height of the protrusions, is preferably 30% or less, and more preferably 10% or less. This prevents adhesive layer 2 from unintentionally embedding itself into the irregularities of the textured surface.

また、粘着層2に対するエネルギーの付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさがそれぞれ前記範囲内に設定されることにより、前記工程[5A]において、粘着テープ100から半導体チップ20を、真空コレットまたはエアピンセットを用いた吸着等によりピックアップする際に、粘着テープ100が備える粘着層2の一部が半導体チップ20の裏面に残存する糊残りが生じるのを的確に抑制または防止することができるが、このピックアップがなされるときの粘着テープ100の引き剥がし強度(ピール強度A)は、具体的には、以下に示すように設定される。すなわち、#2000研磨したシリコンウエハ上に、幅20mmの前記粘着テープを、前記粘着層を前記シリコンウエハ側として貼付した後に、前記粘着層に、前記エネルギーを付与し、次いで、前記粘着テープの一端を持ち、25℃において30°の方向に1000mm/分の速度で引き剥がしたときに測定されるピール強度Aが30cN/20mm以上300cN/20mm以下であることが好ましく、40cN/20mm以上200cN/20mm以下であることがより好ましく、50cN/20mm以上110cN/20mm以下であることがさらに好ましい。かかる範囲内にピール強度Aが設定されていることにより、半導体チップ20をピックアップするのに、適切な強度に設定されていると言え、粘着テープ100が備える粘着層2の一部が半導体チップ20の裏面に残存する糊残りが生じるのを的確に抑制または防止することができる。 Furthermore, by setting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work load until the elongation of the test piece reaches 100% within the above ranges, when the semiconductor chip 20 is picked up from the adhesive tape 100 by suction using a vacuum collet or air tweezers in step [5A], it is possible to accurately suppress or prevent the occurrence of adhesive residue, in which a portion of the adhesive layer 2 of the adhesive tape 100 remains on the back surface of the semiconductor chip 20. Specifically, the peel strength (peel strength A) of the adhesive tape 100 when this pick-up is performed is set as shown below. That is, after applying a 20 mm wide adhesive tape to a #2000 polished silicon wafer with the adhesive layer facing the silicon wafer, the energy is applied to the adhesive layer, and then the adhesive tape is held at one end and peeled at a 30° angle at 25°C at a rate of 1000 mm/min. The peel strength A measured is preferably 30 cN/20 mm or more and 300 cN/20 mm or less, more preferably 40 cN/20 mm or more and 200 cN/20 mm or less, and even more preferably 50 cN/20 mm or more and 110 cN/20 mm or less. Setting the peel strength A within this range can be said to be an appropriate strength for picking up the semiconductor chip 20, and can accurately suppress or prevent adhesive residue, where part of the adhesive layer 2 of the adhesive tape 100 remains on the back surface of the semiconductor chip 20.

また、粘着層2の厚さは、特に限定されないが、例えば、5μm以上15μm以下であるのが好ましく、5μm以上10μm以下であるのがより好ましい。粘着層2の厚さをかかる範囲内とすることで、粘着層2を、前記個片化工程[3A]において、半導体基板7に対する良好な粘着力を発揮し、かつ、前記ピックアップ工程[5A]において、粘着層2と半導体基板7との間において、良好な剥離性を発揮する程度の粘着性を備える粘着層としての機能を発揮させつつ、粘着層2で構成された前記試験片に基づく、粘着層2に対するエネルギー付与前の前記変位-応力曲線における、破断伸度Wの大きさ、および、前記試験片の伸度が100%となるまでの仕事量の大きさを、前記範囲内に設定することにより得られる、前述した1~3.の効果を、より顕著に発揮されたものとし得る。 The thickness of the adhesive layer 2 is not particularly limited, but is preferably 5 μm or more and 15 μm or less, and more preferably 5 μm or more and 10 μm or less. By setting the thickness of the adhesive layer 2 within this range, the adhesive layer 2 can exhibit good adhesion to the semiconductor substrate 7 in the singulation step [3A] and function as an adhesive layer with sufficient adhesion to exhibit good peelability between the adhesive layer 2 and the semiconductor substrate 7 in the pickup step [5A]. This can also more significantly enhance the effects 1 to 3 described above, which are obtained by setting the magnitude of the breaking elongation W in the displacement-stress curve before energy is applied to the adhesive layer 2 and the magnitude of the work required to reach 100% elongation of the test specimen within the above range.

なお、粘着層2は、異なる前記樹脂組成物で構成される層を複数積層した積層体(多層体)で構成されるものであってもよい。 The adhesive layer 2 may also be composed of a laminate (multilayer body) made up of multiple layers composed of different resin compositions.

また、以上のように、基材4に粘着層2が積層された構成をなしている粘着テープ100において、この粘着テープ100を平面視で見たとき、基材4と粘着層2との界面に形成されている気泡は、面積が100μm以上のものの数が、15.0個/mm以下であることが好ましく、0.01個/mm以上7.0個/mm以下であることがより好ましく、0.1個/mm以上2.0個/mm以下であることがさらに好ましい。基材4と粘着層2との界面に形成されている気泡の数をコントロールして、面積が100μm以上のものの数を上記のように設定することで、前記工程[5A]において、半導体チップ20をピックアップして、半導体チップ20から粘着テープ100を剥離させる際に、半導体チップ20に糊残りが生じるのをより的確に抑制または防止することができる。 Furthermore, in the adhesive tape 100 having a configuration in which the adhesive layer 2 is laminated on the substrate 4 as described above, when the adhesive tape 100 is viewed in a plan view, the number of bubbles having an area of 100 μm2 or more formed at the interface between the substrate 4 and the adhesive layer 2 is preferably 15.0 bubbles/mm2 or less , more preferably 0.01 bubbles/mm2 or more and 7.0 bubbles/ mm2 or less , and even more preferably 0.1 bubbles/ mm2 or more and 2.0 bubbles/ mm2 or less. By controlling the number of bubbles formed at the interface between the substrate 4 and the adhesive layer 2 and setting the number of bubbles having an area of 100 μm2 or more as described above, it is possible to more accurately suppress or prevent adhesive residue on the semiconductor chip 20 when the semiconductor chip 20 is picked up and the adhesive tape 100 is peeled off from the semiconductor chip 20 in the step [5A].

次に、かかる構成の粘着テープ100は、例えば、以下のようにして製造することができる。 Next, the adhesive tape 100 having such a configuration can be manufactured, for example, as follows.

<粘着テープの製造方法>
図6は、図5に示す粘着テープを製造する方法を説明するための縦断面図である。なお、以下の説明では、図6中の上側を「上」、下側を「下」と言う。
<Method of manufacturing adhesive tape>
Fig. 6 is a vertical cross-sectional view for explaining a method for producing the adhesive tape shown in Fig. 5. In the following explanation, the upper side in Fig. 6 will be referred to as "top" and the lower side as "bottom".

[1B]まず、基材4を用意する(図6(a)参照。)。
基材4の製造方法としては、特に限定されないが、例えば、カレンダー法、インフレーション押出し法、Tダイ押出し法のような押出成形法、湿式キャスティング法等の一般的な成形方法が挙げられる。なお、基材4が積層体で構成される場合、かかる構成のその基材4の製造方法としては、例えば、共押出し法、ドライラミネート法等の成形方法が用いられる。
[1B] First, a substrate 4 is prepared (see FIG. 6(a)).
The method for producing the substrate 4 is not particularly limited, and examples thereof include common molding methods such as extrusion molding methods such as a calendar method, an inflation extrusion method, and a T-die extrusion method, and a wet casting method. When the substrate 4 is formed as a laminate, molding methods such as a co-extrusion method and a dry lamination method are used as the method for producing the substrate 4 having such a configuration.

また、基材4は、無延伸で用いることができ、さらに、必要に応じて一軸または二軸の延伸処理を施したものを用いるようにしてもよい。 The substrate 4 can be used without stretching, or, if necessary, can be subjected to uniaxial or biaxial stretching.

[2B]次に、基材4の上面に粘着層2を形成する(図6(b)参照。)。
基材4の表面(上面)には、基材4と粘着層2との密着性を向上させることを目的に、コロナ処理、クロム酸処理、マット処理、オゾン暴露処理、火炎暴露処理、高圧電撃暴露処理、イオン化放射線処理、プライマー処理、アンカーコート処理のような表面処理が施されていてもよい。
[2B] Next, an adhesive layer 2 is formed on the upper surface of the substrate 4 (see FIG. 6(b)).
The surface (upper surface) of the substrate 4 may be subjected to a surface treatment such as corona treatment, chromic acid treatment, matte treatment, ozone exposure treatment, flame exposure treatment, high-voltage shock exposure treatment, ionizing radiation treatment, primer treatment, or anchor coat treatment in order to improve the adhesion between the substrate 4 and the adhesive layer 2.

また、粘着層2は、基材4上に、粘着層2の構成材料である樹脂組成物を溶剤に溶解してワニス状にした液状材料を、塗布または散布した後、溶剤を揮発させることにより得ることができる。 The adhesive layer 2 can also be obtained by coating or spraying a liquid material, which is a varnish made by dissolving the resin composition that constitutes the adhesive layer 2 in a solvent, onto the substrate 4, and then volatilizing the solvent.

なお、溶剤としては、特に限定されないが、例えば、メチルエチルケトン、アセトン、トルエン、酢酸エチル、ジメチルホルムアルデヒド等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。 The solvent is not particularly limited, but examples include methyl ethyl ketone, acetone, toluene, ethyl acetate, dimethyl formaldehyde, etc., and one or more of these can be used in combination.

また、基材4上への液状材料の塗布または散布は、例えば、ダイコート、カーテンダイコート、グラビアコート、コンマコート、バーコートおよびリップコート等の方法を用いて行うことができる。 In addition, the liquid material can be applied or sprayed onto the substrate 4 using methods such as die coating, curtain die coating, gravure coating, comma coating, bar coating, and lip coating.

[3B]次に、基材4上に形成された粘着層2に対して、中心側と外周側とが分離されるように、粘着層2の厚さ方向に基材4を残存させて円環状に粘着層2の一部を除去することにより、粘着層2を中心部122と外周部121とを備えるものとする(図6(c)参照。)。 [3B] Next, a portion of the adhesive layer 2 formed on the substrate 4 is removed in a circular pattern, leaving the substrate 4 in the thickness direction of the adhesive layer 2 so that the central and peripheral sides are separated, thereby forming the adhesive layer 2 with a central portion 122 and a peripheral portion 121 (see Figure 6(c)).

粘着層2の一部を円環状に除去する方法としては、例えば、除去すべき領域を取り囲むように打ち抜いた後、この打ち抜かれた領域に位置する粘着層2を除去する方法が挙げられる。 One method for removing a circular portion of the adhesive layer 2 is to punch out a portion of the adhesive layer 2 surrounding the area to be removed, and then remove the adhesive layer 2 located in the punched-out area.

また、除去すべき領域に対する打ち抜きは、例えば、ロール状金型を用いる方法や、プレス金型を用いる方法を用いて行うことができる。中でも、連続的に粘着テープ100を製造することができるロール状金型を用いる方法が好ましい。 The area to be removed can be punched out using, for example, a method using a roll-shaped mold or a method using a press mold. Of these, the method using a roll-shaped mold, which allows for continuous production of the adhesive tape 100, is preferred.

なお、本工程では、粘着層2の一部をリング状(円形状)に打ち抜いて中心部122と外周部121とを形成したが、粘着層2の一部を打ち抜く形状は、前述した半導体装置の製造方法において、粘着層2の外周部121をウエハリングで固定できる形状となっていれば如何なる形状のものであってもよい。具体的には、打ち抜く形状としては、例えば、上述した円形状の他、楕円状、俵型状のような長円状や、四角形状、五角形状のような多角形状等が挙げられる。 In this process, a portion of the adhesive layer 2 is punched out into a ring shape (circular shape) to form the central portion 122 and the outer periphery 121. However, the shape of the punched portion of the adhesive layer 2 may be any shape as long as it allows the outer periphery 121 of the adhesive layer 2 to be fixed with a wafer ring in the semiconductor device manufacturing method described above. Specific examples of punched shapes include the circular shape described above, as well as oval shapes such as ellipses and bale-shaped ovals, and polygonal shapes such as squares and pentagons.

[4B]次に、基材4上に形成された粘着層2に対して、セパレーター1を積層することにより、粘着層2がセパレーター1で被覆された粘着テープ100を得る(図6(d)参照。)。 [4B] Next, a separator 1 is laminated onto the adhesive layer 2 formed on the substrate 4 to obtain an adhesive tape 100 in which the adhesive layer 2 is coated with the separator 1 (see Figure 6(d)).

粘着層2にセパレーター1を積層する方法としては、特に制限されないが、例えば、ロールを用いたラミネート方法、プレスを用いたラミネート方法を用いることができる。これらの中でも、連続的に生産できるという生産性の観点から、ロールを用いたラミネート方法が好ましい。 The method for laminating the separator 1 onto the adhesive layer 2 is not particularly limited, but for example, a lamination method using a roll or a lamination method using a press can be used. Of these, a lamination method using a roll is preferred from the standpoint of productivity, which allows for continuous production.

なお、セパレーター1としては、特に限定されないが、ポリプロピレンフィルム、ポリエチレンフィルム、ポリエチレンテレフタラートフィルム等が挙げられる。 The separator 1 is not particularly limited, but examples include polypropylene film, polyethylene film, polyethylene terephthalate film, etc.

また、セパレーター1は、粘着テープ100の使用時に剥がされるために、表面を離型処理されたものを使用してもよい。離型処理としては離型剤をセパレーター1の表面にコーティングする処理や、セパレーター1の表面に細かい凹凸をつける処理等が挙げられる。なお、離型剤としては、シリコーン系、アルキッド系、フッ素系等のものが挙げられる。 The separator 1 may have its surface treated with a release agent so that it can be peeled off when the adhesive tape 100 is used. Examples of release treatments include coating the surface of the separator 1 with a release agent, or creating fine irregularities on the surface of the separator 1. Examples of release agents include silicone-based, alkyd-based, and fluorine-based agents.

以上のような工程を経て、セパレーター1で被覆された粘着テープ100を形成することができる。 Through the above steps, an adhesive tape 100 coated with a separator 1 can be formed.

なお、本実施形態で製造されたセパレーター1で被覆された粘着テープ100は、前述した粘着テープ100を用いた半導体装置の製造方法において、粘着テープ100をセパレーター1から剥離した後に使用される。 The adhesive tape 100 coated with the separator 1 manufactured in this embodiment is used after peeling the adhesive tape 100 from the separator 1 in the semiconductor device manufacturing method using the adhesive tape 100 described above.

また、セパレーター1が被覆する粘着層2から、このセパレーター1を剥がす際には、粘着層2の面に対してセパレーター1を90°以上180°以下の角度で剥離を行うことが好ましい。セパレーター1を剥離する角度を前記範囲とすることで、粘着層2とセパレーター1との界面以外での剥離を確実に防止することができる。 When peeling the separator 1 from the adhesive layer 2 that it covers, it is preferable to peel the separator 1 at an angle of 90° or more and 180° or less relative to the surface of the adhesive layer 2. By setting the angle at which the separator 1 is peeled within this range, peeling can be reliably prevented at locations other than the interface between the adhesive layer 2 and the separator 1.

以上、本発明の粘着テープについて説明したが、本発明は、これらに限定されるものではない。 The above describes the adhesive tape of the present invention, but the present invention is not limited to this.

例えば、本発明の粘着テープが備える各層には、同様の機能を発揮し得る、任意の成分が添加されていてもよく、あるいは、基材は、前記実施形態で説明したように、1層で構成されるものの他、複数の層で構成されるものであってもよく、例えば、前述した基材の粘着層とは反対側の面に、帯電防止層を備えるものであってもよい。 For example, any component capable of exerting the same function may be added to each layer of the adhesive tape of the present invention, or the substrate may be composed of a single layer as described in the above embodiment, or may be composed of multiple layers. For example, the substrate may be provided with an antistatic layer on the surface opposite the adhesive layer.

また、粘着テープが備える各層の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。 Furthermore, the structure of each layer of the adhesive tape can be replaced with any other layer that can perform the same function, or any other layer can be added.

さらに、粘着テープを用いて形成する半導体装置の構成によっては、半導体装置10が備えるモールド部17の形成を省略することもできる。 Furthermore, depending on the configuration of the semiconductor device formed using adhesive tape, it may be possible to omit the formation of the molded portion 17 provided on the semiconductor device 10.

また、粘着テープが貼付された半導体基板を厚さ方向に切断(ダイシング)することで、切断片すなわち部品として半導体チップを得る場合に限らず、粘着テープ上に基板を仮固定した状態で、基板を厚さ方向に切断することで部品を得た後に、部品を粘着テープから剥離させる必要が生じる各種の基板加工用途にも、本発明の粘着テープを適用することができる。本発明の粘着テープにより貼付される基板としては、上述した半導体基板(半導体用ウエハ)の他に、例えば、ソーダ石灰ガラス、ホウケイ酸ガラス、石英ガラスなどのガラス基板、アルミナ、窒化ケイ素、酸化チタンなどのセラミック基板、アクリル、ポリカーボネート、ゴムなどの樹脂材料基板、金属材料基板等が挙げられる。 The adhesive tape of the present invention can be applied not only to cases where a semiconductor substrate with adhesive tape attached is cut in the thickness direction (diced) to obtain cut pieces, i.e., semiconductor chips as components, but also to various substrate processing applications in which components must be peeled off from the adhesive tape after the substrate is temporarily fixed on the adhesive tape and cut in the thickness direction to obtain components. In addition to the semiconductor substrates (semiconductor wafers) described above, examples of substrates that can be attached with the adhesive tape of the present invention include glass substrates such as soda-lime glass, borosilicate glass, and quartz glass; ceramic substrates such as alumina, silicon nitride, and titanium oxide; resin material substrates such as acrylic, polycarbonate, and rubber; and metal material substrates.

次に、本発明の具体的実施例について説明する。
なお、本発明はこれらの実施例の記載に何ら限定されるものではない。
Next, specific examples of the present invention will be described.
However, the present invention is not limited to the descriptions in these examples.

1.原材料の準備
まず、各実施例および各比較例の粘着テープの製造に用いた原材料を以下に示す。
1. Preparation of Raw Materials First, the raw materials used in the production of the pressure-sensitive adhesive tapes of each Example and Comparative Example are shown below.

(ポリオレフィン系樹脂1)
ポリオレフィン系樹脂1として、ポリプロピレン(PP、住友化学社製、「FS2011DG3」)を用意した。
(Polyolefin Resin 1)
As polyolefin resin 1, polypropylene (PP, manufactured by Sumitomo Chemical Co., Ltd., "FS2011DG3") was prepared.

(ポリオレフィン系樹脂2)
ポリオレフィン系樹脂2として、低密度ポリエチレン(LDPE、住友化学社製、「スミカセンF200-0」、比重:0.92g/cm)を用意した。
(Polyolefin resin 2)
As the polyolefin resin 2, low-density polyethylene (LDPE, manufactured by Sumitomo Chemical Co., Ltd., "Sumikathene F200-0", specific gravity: 0.92 g/cm 3 ) was prepared.

(エラストマー)
エラストマーとして、スチレン系エラストマー(旭化成社製、「タフテックH1221」)を用意した。
(Elastomer)
As the elastomer, a styrene-based elastomer (manufactured by Asahi Kasei Corporation, "Tuftec H1221") was prepared.

(帯電防止剤1)
帯電防止剤1として、ポリエーテル系帯電防止剤(三洋化成工業社製、「ペレクトロンPVL」)を用意した。
(Antistatic Agent 1)
As antistatic agent 1, a polyether-based antistatic agent (manufactured by Sanyo Chemical Industries, Ltd., "Pelectron PVL") was prepared.

(ベース樹脂1~4)
ベース樹脂1~4として、アクリル酸ブチル、メタクリル酸ブチル、アクリル酸2-エチルヘキシル、アクリル酸、アクリル酸2-ヒドロキシエチル、N,N-ジメチルアクリルアミド、酢酸ビニルのうちの少なくとも2種を混合し、常法によりトルエン溶媒中にて溶液重合させて生成されたアクリル共重合体を用意した。
(Base resins 1 to 4)
Base resins 1 to 4 were prepared by mixing at least two of butyl acrylate, butyl methacrylate, 2-ethylhexyl acrylate, acrylic acid, 2-hydroxyethyl acrylate, N,N-dimethylacrylamide, and vinyl acetate, and subjecting the mixture to solution polymerization in a toluene solvent by a conventional method.

なお、ベース樹脂(アクリル共重合体)1~4におけるガラス転移点および重量平均分子量は、以下に示す通りであった。また、ベース樹脂1~4のうち、ベース樹脂1は、アミド系モノマー(N,N-ジメチルアクリルアミド)を構造単位として有する共重合体である。 The glass transition temperatures and weight-average molecular weights of base resins (acrylic copolymers) 1 to 4 were as shown below. Of base resins 1 to 4, base resin 1 is a copolymer having an amide monomer (N,N-dimethylacrylamide) as a structural unit.

ベース樹脂1(ガラス転移点:-14℃、重量平均分子量:50万)
ベース樹脂2(ガラス転移点:-9℃、重量平均分子量:50万)
ベース樹脂3(ガラス転移点:-45℃、重量平均分子量:65万)
ベース樹脂4(ガラス転移点:-37℃、重量平均分子量:60万)
Base resin 1 (glass transition temperature: -14°C, weight average molecular weight: 500,000)
Base resin 2 (glass transition temperature: -9°C, weight average molecular weight: 500,000)
Base resin 3 (glass transition temperature: -45°C, weight average molecular weight: 650,000)
Base resin 4 (glass transition temperature: -37°C, weight average molecular weight: 600,000)

(硬化性樹脂1)
硬化性樹脂1として、(メタ)アクリル酸と多価アルコールとのエステル化物であるジペンタエリスリトールヘキサアクリレート(ダイセル・オルネクス社製、品番:DPHA)を用意した。
(Curable resin 1)
As the curable resin 1, dipentaerythritol hexaacrylate (manufactured by Daicel Allnex Corporation, product number: DPHA), which is an esterification product of (meth)acrylic acid and polyhydric alcohol, was prepared.

(硬化性樹脂2)
硬化性樹脂2として、ウレタンアクリレート(Miwon Specialty Chemical社製、品番:SC2152)を用意した。
(Curable resin 2)
As the curable resin 2, urethane acrylate (manufactured by Miwon Specialty Chemical Co., Ltd., product number: SC2152) was prepared.

(硬化性樹脂3)
硬化性樹脂3として、ウレタンアクリレート(日本化薬社製、品番:UX-5000)を用意した。
(Curable resin 3)
As the curable resin 3, urethane acrylate (product number UX-5000, manufactured by Nippon Kayaku Co., Ltd.) was prepared.

(硬化性樹脂4)
硬化性樹脂4として、ビスA型エポキシアクリレート(日本化薬社製、品番:R-130)を用意した。
(Curable resin 4)
As the curable resin 4, bis-A type epoxy acrylate (manufactured by Nippon Kayaku Co., Ltd., product number: R-130) was prepared.

(架橋剤1)
架橋剤1として、ポリイソシアネート(東ソー社製、品番:コロネートL)を用意した。
(Crosslinking agent 1)
As a crosslinking agent 1, polyisocyanate (manufactured by Tosoh Corporation, product number: Coronate L) was prepared.

(光重合開始剤1)
光重合開始剤1として、ベンジルジメチルケタール(東京化成工業社製)を用意した。
(Photopolymerization initiator 1)
As a photopolymerization initiator 1, benzyl dimethyl ketal (manufactured by Tokyo Chemical Industry Co., Ltd.) was prepared.

(可塑剤1)
可塑剤1として、ポリエステル系可塑剤(DIC社製、品番:W-230H)を用意した。
(Plasticizer 1)
As plasticizer 1, a polyester plasticizer (manufactured by DIC Corporation, product number: W-230H) was prepared.

(撥油剤1)
撥油剤1として、シリコーンオイル(ダウ・東レ社製、「SF8419」)を用意した。
(Oil repellent 1)
As oil repellent 1, silicone oil (manufactured by Dow Toray Industries, Inc., "SF8419") was prepared.

2.粘着テープの作製
[実施例1]
ポリオレフィン系樹脂1(45重量%)、エラストマー(40重量%)および帯電防止剤1(15重量%)が配合された樹脂組成物を押出し機で押し出して、厚さ80μmの基材4を作製した。
2. Preparation of adhesive tape [Example 1]
A resin composition containing polyolefin resin 1 (45% by weight), elastomer (40% by weight), and antistatic agent 1 (15% by weight) was extruded using an extruder to prepare a substrate 4 having a thickness of 80 μm.

次に、ベース樹脂1(100重量部)、硬化性樹脂2(30重量部)、架橋剤1(0.5重量部)、撥油剤1(0.6重量部)および光重合開始剤1(7重量部)が配合された樹脂組成物を含有する液状材料を作製した。この液状材料を、乾燥後の粘着層2の厚さが10μmになるようにして基材4にバーコート塗工した後、80℃で1分間乾燥させて、基材4の上面(一方の面)に、厚さ10μmの粘着層2を形成することで、実施例1の粘着テープ100を得た。 Next, a liquid material containing a resin composition containing base resin 1 (100 parts by weight), curable resin 2 (30 parts by weight), crosslinker 1 (0.5 parts by weight), oil repellent 1 (0.6 parts by weight), and photopolymerization initiator 1 (7 parts by weight) was prepared. This liquid material was bar-coated onto substrate 4 so that the adhesive layer 2 would be 10 μm thick after drying, and then dried at 80°C for 1 minute to form an adhesive layer 2 with a thickness of 10 μm on the upper surface (one side) of substrate 4, thereby obtaining adhesive tape 100 of Example 1.

[実施例2~6、比較例1~4]
基材4の形成に用いた樹脂組成物中に含まれる各構成材料、および、粘着層2の形成に用いた樹脂組成物中に含まれる各構成材料として、表1に示すものを用い、さらに、各構成材料の含有量を表1に示すように変更して、表1に示す厚さの基材4および粘着層2を形成したこと以外は、前記実施例1と同様にして、実施例2~6、比較例1~4の粘着テープを作製した。
[Examples 2 to 6, Comparative Examples 1 to 4]
The adhesive tapes of Examples 2 to 6 and Comparative Examples 1 to 4 were produced in the same manner as in Example 1, except that the constituent materials contained in the resin composition used to form the substrate 4 and the constituent materials contained in the resin composition used to form the adhesive layer 2 were those shown in Table 1, and the contents of the constituent materials were changed as shown in Table 1 to form the substrate 4 and adhesive layer 2 with the thicknesses shown in Table 1.

3.評価
得られた各実施例および各比較例の粘着テープを、以下の方法で評価した。
3. Evaluation The pressure-sensitive adhesive tapes obtained in each of the Examples and Comparative Examples were evaluated by the following methods.

3-1.粘着層の引張試験
各実施例および各比較例の粘着テープ100について、それぞれ、厚さ0.8mm×幅6mm×長さ20mmの大きさの粘着層2の試験片を作製し、この試験片に対するエネルギーの付与前において、精密万能試験機(島津製作所社製、「オートグラフAGS-X」)を用いて、25℃でチャック間距離10mm、引張速度50mm/minの条件で前記試験片の引張試験を行うことで変位-応力曲線(S-S曲線)を求めた。そして、得られた変位-応力曲線に基づいて、試験片の伸度が100%となるまでの仕事量[J/m]、破断伸度W[%]、および、伸度が100%であるときの応力X[MPa]を算出した。
3-1. Tensile Test of Adhesive Layer For each of the pressure-sensitive adhesive tapes 100 of the Examples and Comparative Examples, test pieces of the adhesive layer 2 measuring 0.8 mm thick x 6 mm wide x 20 mm long were prepared. Before applying energy to the test pieces, a tensile test was performed on the test pieces using a precision universal testing machine (Shimadzu Corporation, "Autograph AGS-X") at 25°C with a chuck distance of 10 mm and a tensile speed of 50 mm/min to obtain a displacement-stress curve (S-S curve). Then, based on the obtained displacement-stress curve, the work load [J/m 3 ] required to reach 100% elongation, the breaking elongation W [%], and the stress X [MPa] at 100% elongation were calculated.

3-2.シリコンウエハからのピール強度の測定
各実施例および各比較例の幅を20mmとした粘着テープを、それぞれ、表面を#2000研磨したシリコンウエハの前記表面に、貼付し、次いで、紫外線照度:55W/cm、紫外線照射量:200mj/cmの条件で粘着層2に紫外線を照射するエネルギーの付与後において、25℃環境下で、粘着テープの一端を持ち、30°の方向にて1000mm/分の速度で引き剥がしたときに測定されるピール強度A(引き剥がし強度A)を、剥離解析装置(協和界面科学社製、「VPA-H100」)を用いて測定した。
3-2. Measurement of peel strength from silicon wafer Each adhesive tape having a width of 20 mm in each example and each comparative example was attached to the surface of a silicon wafer whose surface had been polished with #2000 polishing, and then, after applying energy by irradiating the adhesive layer 2 with ultraviolet light under conditions of ultraviolet illuminance: 55 W/cm 2 and ultraviolet exposure dose: 200 mJ/cm 2 , one end of the adhesive tape was held in an environment of 25°C and peeled at a speed of 1000 mm/min in a direction of 30°, and the peel strength A (peel strength A) measured when peeled was measured using a peel analyzer (manufactured by Kyowa Interface Science Co., Ltd., "VPA-H100").

3-3.シリコンチップの側面に対する糊残り性の評価
<1>シリコンで構成されるシリコンウエハ(SUMCO社製厚み625μm)をシリコン基板として用意した。その後、シリコン基板の表面に、各実施例および各比較例の粘着テープ100を、粘着層2をシリコン基板側にして固定した。その後、厚さ30μmのブレードを用いて、回転数:30000rpm、加工速度:60mm/sの条件にてシリコン基板を厚さ方向に基材4の厚さの半分に到達するまで切断して個片化することで縦6mm×横6mmの大きさの複数のシリコンチップを得た。
3-3. Evaluation of Adhesive Residue on the Side Surface of a Silicon Chip <1> A silicon wafer (manufactured by SUMCO, 625 μm thick) made of silicon was prepared as a silicon substrate. Then, the adhesive tape 100 of each example and comparative example was fixed to the surface of the silicon substrate, with the adhesive layer 2 facing the silicon substrate side. Then, using a 30 μm thick blade, the silicon substrate was cut in the thickness direction until it reached half the thickness of the base material 4 under conditions of a rotation speed of 30,000 rpm and a processing speed of 60 mm/s, thereby obtaining multiple silicon chips measuring 6 mm long x 6 mm wide.

<2>次いで、紫外線照度:55W/cm、紫外線照射量:200mj/cmの条件で基材4側から粘着層2に紫外線を照射後、このシリコンチップを、ニードルを用いて、ニードルの突き上げ量を600[μm]とした状態で突き上げた後に、真空コレットによる吸着により、シリコンチップをピックアップした。 <2> Next, ultraviolet light was irradiated onto the adhesive layer 2 from the substrate 4 side under conditions of ultraviolet illuminance: 55 W/ cm2 and ultraviolet exposure dose: 200 mJ/ cm2 , and then the silicon chip was pushed up using a needle with a needle push-up amount of 600 μm, and then the silicon chip was picked up by suction with a vacuum collet.

以上のような工程<1>~<3>を経ることで、吸着によるシリコンチップのピックアップを、各実施例および各比較例の粘着テープについて、それぞれ、50個ずつ繰り返して実施した。 By going through steps <1> to <3> above, 50 silicon chips were picked up by suction for each adhesive tape of each example and comparative example.

そして、各実施例および各比較例の粘着テープにおいて、それぞれ得られたシリコンチップについて、ピックアップしたシリコンチップの側面に粘着層が付着している領域を示す付着率を測定した。この付着率の測定を、各実施例および各比較例の粘着テープにおいて、それぞれ、50個のシリコンチップについて実施し、その平均値を求めた後に、これらを、以下の基準にしたがって評価した。 Then, for each silicon chip obtained using the adhesive tape of each Example and Comparative Example, the adhesion rate, which indicates the area where the adhesive layer adhered to the side of the picked-up silicon chip, was measured. This adhesion rate measurement was performed on 50 silicon chips for each adhesive tape of each Example and Comparative Example, and the average value was calculated, and then these were evaluated according to the following criteria.

(粘着層の付着率の評価)
50個のシリコンチップの側面に付着する粘着層の付着率の平均値が、
◎: 0.0%(付着無し)以上2.0%以下である
〇: 2.0%超5.0%以下である
△: 5.0%超10.0%以下である
×: 10.0%超である
(Evaluation of adhesion rate of adhesive layer)
The average adhesion rate of the adhesive layer on the side of 50 silicon chips is
◎: 0.0% (no adhesion) or more and 2.0% or less ○: More than 2.0% and 5.0% or less △: More than 5.0% and 10.0% or less ×: More than 10.0%

3-4.突起物に対する追従性の評価
高さ200μm、幅400μm、ピッチ1.0mmの四角いピラー状をなす突起物(凸条)を表面に複数備える透明ガラス基板を用意し、この透明ガラス基板の表面に、各実施例および各比較例の粘着テープ100を、45℃にステージを加熱した状態で、直径35mm、400mm幅のローラーを圧力0.5MPaで押し付けることで貼付した。
A transparent glass substrate having a plurality of square pillar-shaped protrusions (convex stripes) having a height of 200 μm, a width of 400 μm, and a pitch of 1.0 mm on its surface was prepared, and the pressure-sensitive adhesive tape 100 of each of the Examples and Comparative Examples was attached to the surface of this transparent glass substrate by pressing a roller having a diameter of 35 mm and a width of 400 mm at a pressure of 0.5 MPa with the stage heated to 45°C.

そして、粘着テープ100において、粘着層2が突起物に追従して形成された凹部の深さを、突起物高さで除することにより粘着テープ100の追従率を算出し、この得られた追従率で粘着テープ100に対する突起物の追従性を、以下の評価基準に基づいて評価した。 Then, the depth of the recesses formed in the adhesive tape 100 by the adhesive layer 2 following the protrusions was divided by the height of the protrusions to calculate the conformance rate of the adhesive tape 100. The conformance of the protrusions to the adhesive tape 100 was evaluated using this conformance rate based on the following evaluation criteria.

(粘着層の追従率の評価)
粘着テープ100の突起物に対する追従率が
◎:10%以下である。
〇:10%超30%以下である
△:30%超50%以下である
×:50%超である
(Evaluation of the follow-up rate of the adhesive layer)
The conformability of the adhesive tape 100 to the protrusion is ⊚: 10% or less.
◯: More than 10% but not more than 30% △: More than 30% but not more than 50% ×: More than 50%

3-5.シリコンチップの裏面に対する糊残り性の評価
<1>シリコンで構成されるシリコンウエハ(SUMCO社製、厚み625μm)をシリコン基板として用意した。その後、シリコン基板に、各実施例および各比較例の粘着テープを、粘着層をシリコン基板側にして固定した。その後、厚さ100μmのブレードを用いて、シリコン基板に切削水を供給しつつ、回転数:30000rpm、加工速度:60mm/sの条件にて、シリコン基板を厚さ方向に基材4の厚さの半分に到達するまで切断して個片化することで縦6mm×横6mmの大きさの複数のシリコンチップを得た。
3-5. Evaluation of adhesive residue on the back surface of a silicon chip <1> A silicon wafer (manufactured by SUMCO, thickness 625 μm) made of silicon was prepared as a silicon substrate. Then, the adhesive tape of each example and comparative example was fixed to the silicon substrate with the adhesive layer facing the silicon substrate. Then, using a 100 μm thick blade, while supplying cutting water to the silicon substrate, the silicon substrate was cut in the thickness direction to reach half the thickness of the base material 4 under conditions of a rotation speed of 30,000 rpm and a processing speed of 60 mm/s, thereby obtaining multiple silicon chips measuring 6 mm long x 6 mm wide.

<2>次いで、このシリコンチップを、ニードルを用いて、ニードルの突き上げ量を600[μm]とした状態で突き上げた後に、真空コレットによる吸着により、シリコンチップをピックアップした。 <2> Next, the silicon chip was pushed up using a needle with a needle push-up distance of 600 μm, and then the silicon chip was picked up by suction with a vacuum collet.

以上のような工程<1>~<2>を経ることで、吸着によるシリコンチップのピックアップを、各実施例および各比較例の粘着テープについて、それぞれ、50個ずつ繰り返して実施した。 By going through steps <1> and <2> above, 50 silicon chips were picked up by suction for each adhesive tape of each example and comparative example.

そして、各実施例および各比較例の粘着テープにおいて、それぞれ得られたシリコンチップについて、ピックアップしたシリコンチップの表面(裏面)における、切削水の付着に基づく汚染の有無を確認した。この汚染の有無の確認を、各実施例および各比較例の粘着テープにおいて、それぞれ、50個のシリコンチップについて実施し、以下の基準にしたがって評価した。 Then, for each silicon chip obtained using the adhesive tape of each Example and Comparative Example, the presence or absence of contamination due to the adhesion of cutting water on the surface (back surface) of the picked-up silicon chip was confirmed. This confirmation of the presence or absence of contamination was carried out on 50 silicon chips for each adhesive tape of each Example and Comparative Example, and they were evaluated according to the following criteria.

(粘着層の付着率の評価)
50個のシリコンチップのうち、その表面における汚染が認められたものの数が、
◎: 0個である
〇: 0個超5個以下である
△: 5個超10個以下である
×: 10個超である
(Evaluation of adhesion rate of adhesive layer)
Of the 50 silicon chips, the number of those found to have surface contamination was:
◎: 0 pieces ○: More than 0 pieces and 5 pieces or less △: More than 5 pieces and 10 pieces or less ×: More than 10 pieces

3-6.ピックアップ性の評価
シリコンで構成されるシリコンウエハ(SUMCO社製)を用意し、常法により削りして厚さ230μmのシリコンウエハを得た後、厚さ200μmに#2000番ホイールにて研削した後の研削面に、各実施例および各比較例の粘着テープ100を、粘着層2をシリコンウエハ側にして固定した。その後、ダイシングブレード(DISCO社製、品番:Z05-SD2000-N1-50, 厚さ30μm)を用いて、回転数:40000rpm、加工速度:60mm/sの条件にてシリコンウエハを厚さ方向に基材4の途中に到達するまで切断して個片化することで縦6mm×横6mmの大きさの複数のシリコンチップを得た。
次いで、紫外線照度:55W/cm、紫外線照射量:200mj/cmの条件で基材4側から粘着層2に紫外線を照射後、真空吸着するコレットを用いてダイシングされたシリコンチップの表面を吸着し、4mm間隔の4本のニードルを基材4の下から200μm突上げて、シリコンチップを粘着テープからピックアップした。
3-6. Evaluation of Pickup Properties A silicon wafer (manufactured by SUMCO Corporation) made of silicon was prepared and ground in a conventional manner to obtain a silicon wafer with a thickness of 230 μm. After grinding to a thickness of 200 μm with a #2000 wheel, the adhesive tape 100 of each example and each comparative example was fixed to the ground surface with the adhesive layer 2 facing the silicon wafer side. Thereafter, using a dicing blade (manufactured by DISCO Corporation, product number: Z05-SD2000-N1-50, thickness: 30 μm), the silicon wafer was cut in the thickness direction until it reached the middle of the substrate 4 under conditions of rotation speed: 40,000 rpm, processing speed: 60 mm/s, and thus a plurality of silicon chips measuring 6 mm long x 6 mm wide were obtained.
Next, ultraviolet light was irradiated onto the adhesive layer 2 from the substrate 4 side under conditions of ultraviolet illuminance: 55 W/cm 2 and ultraviolet exposure dose: 200 mJ/cm 2 , and then the surface of the diced silicon chip was adsorbed using a vacuum adsorption collet, and four needles spaced 4 mm apart were raised 200 μm from below the substrate 4 to pick up the silicon chip from the adhesive tape.

以上のようにしてピックアップされたシリコンチップについて、各実施例および各比較例の粘着テープにおいて、それぞれ、シリコンチップのピックアップ性を確認し、以下の基準にしたがって評価した。 The silicon chip pick-up properties of the adhesive tapes of each Example and Comparative Example were checked for the silicon chips picked up in the manner described above, and evaluated according to the following criteria.

(ピックアップ性評価)
◎:50個中50個成功した
〇:50個中48個以上50個未満ピックアップできた。
△:50個中40個以上48個未満ピックアップできた。
×:50個中40個未満ピックアップできた。
(Pickup property evaluation)
◎: 50 out of 50 were successfully picked. 〇: Between 48 and 50 out of 50 were successfully picked.
△: 40 or more but less than 48 out of 50 were picked up.
×: Less than 40 out of 50 were picked up.

表1に示したように、各実施例の粘着テープ100では、エネルギー付与前での前記変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを満足しており、これにより、粘着テープが備える粘着層の一部が、得られたシリコンチップの側面または裏面に付着するのを的確に抑制または防止し得る結果を示した。 As shown in Table 1, the adhesive tape 100 of each Example satisfied the following conditions: the breaking elongation W in the displacement-stress curve before energy application was 200% or more and 1000% or less, and the work required to reach 100% elongation of the test piece was 300 J/m3 or more and 2000 J/ m3 or less, and as a result, it was possible to reliably suppress or prevent a part of the adhesive layer of the adhesive tape from adhering to the side or back surface of the obtained silicon chip.

これに対して、各比較例の粘着テープでは、エネルギー付与前での前記変位-応力曲線における、破断伸度Wが200%以上1000%以下であることと、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることとの少なくとも一方を満足しておらず、その結果、粘着テープが備える粘着層の一部が、得られたシリコンチップの側面または裏面に付着する結果となった。 In contrast, the adhesive tapes of each comparative example did not satisfy at least one of the following conditions: the breaking elongation W in the displacement-stress curve before energy application was 200% or more and 1000% or less; and the workload required for the elongation of the test piece to reach 100% was 300 J/ m3 or more and 2000 J/ m3 or less. As a result, part of the adhesive layer of the adhesive tape adhered to the side or back surface of the obtained silicon chip.

1 セパレーター
2 粘着層
4 基材
7 半導体基板
9 ウエハリング
10 半導体装置
17 モールド部
20 半導体チップ
21 端子
23 半導体チップ本体部
30 インターポーザー
41 端子
70 バンプ
80 封止層
81 接続部
85 半田バンプ
100 粘着テープ
121 外周部
122 中心部
200 ダイサーテーブル
300 テーブル
310 中心部
320 外周部
400 ステージ
410 エジェクターヘッド
430 ニードル
REFERENCE SIGNS LIST 1 separator 2 adhesive layer 4 substrate 7 semiconductor substrate 9 wafer ring 10 semiconductor device 17 molded portion 20 semiconductor chip 21 terminal 23 semiconductor chip body 30 interposer 41 terminal 70 bump 80 sealing layer 81 connection portion 85 solder bump 100 adhesive tape 121 outer periphery 122 center 200 dicer table 300 table 310 center 320 outer periphery 400 stage 410 ejector head 430 needle

Claims (12)

基材と、該基材の一方の面に積層された粘着層とを備え、基板としての半導体用ウエハを固定した状態で、前記半導体用ウエハを個片化することで複数の部品としての半導体チップを形成した後に、前記半導体チップを、前記粘着層から離脱させる、前記基板および前記部品の仮固定に用いられる粘着テープであって、
前記粘着層は、粘着性を有するベース樹脂と、エネルギーの付与により硬化する硬化性樹脂とを含有し、前記粘着層にエネルギーを付与して前記粘着層が硬化することにより、その粘着力が低下するものであり、
厚さ0.5mm×幅6mm×長さ20mmの大きさの前記粘着層からなる試験片を作製し、前記エネルギーの付与前に、該試験片を25℃でチャック間距離10mm、引張速度50mm/minの条件で長さ方向に伸長したときに測定される変位-応力曲線における、破断伸度Wが200%以上1000%以下であり、かつ、前記試験片の伸度が100%となるまでの仕事量が300J/m以上2000J/m以下であることを特徴とする粘着テープ。
An adhesive tape used for temporarily fixing a semiconductor wafer as a substrate and a component, the adhesive tape comprising: a base material; and an adhesive layer laminated on one surface of the base material; the adhesive tape is used for temporarily fixing a semiconductor wafer as a substrate and a component, the semiconductor wafer being fixed in place; the adhesive tape is then diced into individual pieces to form semiconductor chips as a plurality of components; and the semiconductor chips are then detached from the adhesive layer;
the adhesive layer contains a base resin having adhesiveness and a curable resin that is cured by the application of energy, and the adhesive strength of the adhesive layer is reduced by applying energy to the adhesive layer to cure the adhesive layer;
a pressure-sensitive adhesive tape characterized in that a test piece made of the pressure-sensitive adhesive layer having dimensions of 0.5 mm thick × 6 mm wide × 20 mm long is prepared, and the test piece is elongated in the longitudinal direction at 25°C, at a chuck distance of 10 mm, and at a tensile speed of 50 mm/min, before the application of energy, and in a displacement-stress curve measured when the test piece is elongated, the breaking elongation W is 200% or more and 1000% or less, and the work required for the elongation of the test piece to reach 100% is 300 J/ m3 or more and 2000 J/ m3 or less.
前記硬化性樹脂は、ウレタンアクリレートおよびビスフェノールA系のエポキシアクリレートのうちの少なくとも1種である請求項1に記載の粘着テープ。 The adhesive tape according to claim 1, wherein the curable resin is at least one of urethane acrylate and bisphenol A-based epoxy acrylate. 前記ベース樹脂は、アクリル系樹脂である請求項1または2に記載の粘着テープ。 The adhesive tape according to claim 1 or 2, wherein the base resin is an acrylic resin. 前記アクリル系樹脂は、アミド系モノマーを構造単位として有する共重合体である請求項3に記載の粘着テープ。 The adhesive tape according to claim 3, wherein the acrylic resin is a copolymer having amide monomers as structural units. 前記粘着層は、さらに、架橋剤を含有し、該架橋剤は、イソシアネート系架橋剤である請求項1ないし4のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 4, wherein the adhesive layer further contains a crosslinking agent, and the crosslinking agent is an isocyanate-based crosslinking agent. 前記粘着層は、さらに、撥油剤としてシリコーン材料を含有する請求項1ないし5のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 5, wherein the adhesive layer further contains a silicone material as an oil repellent. 前記基材は、帯電防止剤を含有する請求項1ないし6のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 6, wherein the substrate contains an antistatic agent. 当該粘着テープは、前記粘着層上に、半導体用ウエハを前記基板として固定した状態で、前記半導体用ウエハから前記基材の厚さ方向の途中まで到達するように切断して、前記半導体用ウエハを個片化することで複数の半導体チップを前記部品として形成し、その後、当該粘着テープを長さ方向に伸長しつつ、前記半導体チップを、前記基材側から突き上げた状態で、前記基材の反対側から引き抜くことで、前記粘着層から離脱させる際に用いられるものである請求項1ないし7のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 7 is used when a semiconductor wafer is fixed onto the adhesive layer as the substrate, the semiconductor wafer is cut partway through the thickness of the base material to separate the semiconductor wafer into individual semiconductor chips, and the adhesive tape is then stretched lengthwise while the semiconductor chips are pushed up from the base material side and pulled out from the opposite side of the base material, thereby detaching the semiconductor chips from the adhesive layer. 前記粘着層は、その厚さが5μm以上15μm以下である請求項1ないし8のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 8, wherein the adhesive layer has a thickness of 5 μm or more and 15 μm or less. 前記変位-応力曲線における、伸度が100%であるときの応力Xが0.04MPa以上0.4MPa以下である請求項1ないし9のいずれか1項に記載の粘着テープ。 The adhesive tape according to any one of claims 1 to 9, wherein the stress X at 100% elongation in the displacement-stress curve is 0.04 MPa or more and 0.4 MPa or less. 当該粘着テープは、下記要件Aを満足する請求項1ないし10のいずれか1項に記載の粘着テープ。
要件A:当該粘着テープは、#2000研磨したシリコンウエハ上に、幅20mmの前記粘着テープを、前記粘着層を前記シリコンウエハ側として貼付した後に、前記粘着層に、前記エネルギーを付与し、次いで、前記粘着テープの一端を持ち、25℃において30°の方向に1000mm/分の速度で引き剥がしたときに測定されるピール強度Aが30cN/20mm以上300cN/20mm以下となる。
The adhesive tape according to any one of claims 1 to 10, which satisfies the following requirement A:
Requirement A: The adhesive tape has a peel strength A of 30 cN/20 mm or more and 300 cN/20 mm or less, as measured when a 20 mm wide adhesive tape is attached to a #2000 polished silicon wafer with the adhesive layer facing the silicon wafer, the energy is applied to the adhesive layer, and then one end of the adhesive tape is held and peeled off at a speed of 1000 mm/min in a direction of 30° at 25°C.
当該粘着テープは、下記要件Bを満足する請求項1ないし11のいずれか1項に記載の粘着テープ。
要件B:シリコン基板を当該粘着テープに固定し、その後、厚さ30μmのブレードを用いて、回転数:30000rpm、加工速度:60mm/sの条件で前記シリコン基板を厚さ方向に前記基材の厚さの半分に到達するまで切断して個片化することで縦4mm×横4mmの大きさのシリコンチップを得たときに、前記切断に起因する前記シリコンチップの側面に付着する粘着層の付着率が5.0%以下であること。
The adhesive tape according to claim 1 , which satisfies the following requirement B:
Requirement B: When a silicon substrate is fixed to the adhesive tape and then cut into individual pieces using a 30 μm thick blade in the thickness direction until it reaches half the thickness of the base material at a rotation speed of 30,000 rpm and a processing speed of 60 mm/s to obtain silicon chips measuring 4 mm long x 4 mm wide, the adhesion rate of the adhesive layer adhering to the side surface of the silicon chip due to the cutting must be 5.0% or less.
JP2022022504A 2022-02-16 2022-02-16 adhesive tape Active JP7764779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022022504A JP7764779B2 (en) 2022-02-16 2022-02-16 adhesive tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022022504A JP7764779B2 (en) 2022-02-16 2022-02-16 adhesive tape

Publications (2)

Publication Number Publication Date
JP2023119534A JP2023119534A (en) 2023-08-28
JP7764779B2 true JP7764779B2 (en) 2025-11-06

Family

ID=87763204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022022504A Active JP7764779B2 (en) 2022-02-16 2022-02-16 adhesive tape

Country Status (1)

Country Link
JP (1) JP7764779B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225496A (en) 2015-06-01 2016-12-28 日東電工株式会社 Film for semiconductor back surface and use thereof
JP2017188539A (en) 2016-04-04 2017-10-12 住友ベークライト株式会社 Semiconductor element, semiconductor element manufacturing method and semiconductor device
WO2018055859A1 (en) 2016-09-20 2018-03-29 リンテック株式会社 Adhesive sheet for semiconductor processing
JP2019176114A (en) 2018-03-29 2019-10-10 住友ベークライト株式会社 Adhesive tape for semiconductor substrate processing
JP2021156787A (en) 2020-03-27 2021-10-07 リンテック株式会社 Evaluation method of adhesive strength of semiconductor processing tape, manufacturing method of semiconductor processing tape, and semiconductor processing tape

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225496A (en) 2015-06-01 2016-12-28 日東電工株式会社 Film for semiconductor back surface and use thereof
JP2017188539A (en) 2016-04-04 2017-10-12 住友ベークライト株式会社 Semiconductor element, semiconductor element manufacturing method and semiconductor device
WO2018055859A1 (en) 2016-09-20 2018-03-29 リンテック株式会社 Adhesive sheet for semiconductor processing
JP2019176114A (en) 2018-03-29 2019-10-10 住友ベークライト株式会社 Adhesive tape for semiconductor substrate processing
JP2021156787A (en) 2020-03-27 2021-10-07 リンテック株式会社 Evaluation method of adhesive strength of semiconductor processing tape, manufacturing method of semiconductor processing tape, and semiconductor processing tape

Also Published As

Publication number Publication date
JP2023119534A (en) 2023-08-28

Similar Documents

Publication Publication Date Title
JP7035720B2 (en) Adhesive tape for processing semiconductor substrates
JP7259272B2 (en) Temporary fixing tape
JP7826671B2 (en) adhesive tape
JP6915675B2 (en) Adhesive tape and base material for adhesive tape
JP6729050B2 (en) Adhesive tape for protecting semiconductor element and method for manufacturing adhesive tape for protecting semiconductor element
JP7764779B2 (en) adhesive tape
JP7099574B2 (en) Adhesive tape
JP7099575B2 (en) Adhesive tape
JP7764780B2 (en) adhesive tape
JP2017188539A (en) Semiconductor element, semiconductor element manufacturing method and semiconductor device
JP7815614B2 (en) adhesive tape
JP7815615B2 (en) adhesive tape
JP7797843B2 (en) adhesive tape
JP7732245B2 (en) adhesive tape
JP6733803B1 (en) Adhesive tape for sticking substrates and base material for adhesive tape
JP7205596B1 (en) Adhesive tape
JP7819817B2 (en) adhesive tape
JP7786172B2 (en) adhesive tape
JP7226501B1 (en) Adhesive tapes and substrates for adhesive tapes
JP7619510B1 (en) Adhesive tape
JP7619509B1 (en) Adhesive tape
JP2022145300A (en) Adhesive tape
JP7131349B2 (en) Substrate grinding method
JP2024049225A (en) Adhesive tape
JP7218514B2 (en) Temporary fixing tape

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250117

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251007

R150 Certificate of patent or registration of utility model

Ref document number: 7764779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150