JP7765480B2 - 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ - Google Patents
対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージInfo
- Publication number
- JP7765480B2 JP7765480B2 JP2023541318A JP2023541318A JP7765480B2 JP 7765480 B2 JP7765480 B2 JP 7765480B2 JP 2023541318 A JP2023541318 A JP 2023541318A JP 2023541318 A JP2023541318 A JP 2023541318A JP 7765480 B2 JP7765480 B2 JP 7765480B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- interconnect
- interconnects
- integrated device
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/01—Manufacture or treatment
- H10W40/03—Manufacture or treatment of arrangements for cooling
- H10W40/037—Assembling together parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
- H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
- H10W72/248—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Combinations Of Printed Boards (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
[0001] 本特許出願は、2021年1月13日に米国特許商標庁に出願された係属中の非仮出願第17/148,367号の優先権およびその利益を主張する。
[0026] 図2は、相互接続デバイスを含むパッケージ200の平面図を示す。パッケージ200は、基板202と、相互接続デバイス201と、集積デバイス203と、集積デバイス205と、集積デバイス207と、集積デバイス209とを含む。相互接続デバイス201と、集積デバイス203と、集積デバイス205と、集積デバイス207と、集積デバイス209とは、基板202に結合されている。以下でさらに説明されるように、相互接続デバイス201は、パッケージ200に対角ルーティングを提供するように構成されているインターポーザ(interposer)、基板および/またはダイを含み得る。相互接続デバイス201は、デバイス相互接続のための手段であり得る。相互接続デバイス201は、2つ以上の集積デバイス間のブリッジ(bridge)として構成され得る。
[0066] 図8A~8Dは、相互接続デバイスを提供または製作するための例示的な順序を示す。いくつかの実施形態において、図8A~8Dの順序は、図3の相互接続デバイス201、または本開示に記載の相互接続デバイスのいずれかを提供または製作するために使用され得る。図8A~8Dの順序は、相互接続ダイ(たとえば、相互接続集積デバイス)を含む相互接続デバイスを製作するために使用され得る。
[0081] いくつかの実施形態において、相互接続デバイスを含むパッケージを製作することは、いくつかのプロセスを含む。図9は、高密度相互接続デバイスを提供または製作する方法900の例示的な流れ図を示す。いくつかの実施形態において、図9の方法900は、本開示に記載の図3の高密度相互接続デバイス(たとえば、201)を提供または製作するために使用され得る。しかし、方法900は、本開示に記載の相互接続デバイスのいずれかを提供または製作するために使用されてもよい。
[0090] いくつかの実施形態において、基板を製作することは、いくつかのプロセスを含む。図10A~10Cは、基板を提供または製作するための例示的な順序を示す。いくつかの実施形態において、図10A~10Cの順序は、図3の基板202を提供または製作するために使用され得る。しかし、図10A~10Cのプロセスは、本開示に記載の基板のいずれかを製作するために使用されてもよい。たとえば、相互接続デバイス201が基板および/またはインターポーザとして実装される場合に、図10A~10Cのプロセスは、相互接続デバイス201を製作するために使用されてもよい。
[00106] いくつかの実施形態において、基板を製作することは、いくつかのプロセスを含む。図11は、基板を提供または製作する方法1100の例示的な流れ図を示す。いくつかの実施形態において、図11の方法1100は、図3の基板を提供または製作するために使用され得る。たとえば、図11の方法は、基板202を製作するために使用され得る。図11の方法は、相互接続デバイスが基板および/またはインターポーザとして実施される場合に、相互接続デバイスを製作するために使用され得る。
[00117] 図12A~12Bは、基板に結合された相互接続デバイスを含むパッケージを提供または製作するための例示的な順序を示す。いくつかの実施形態において、図12A~12Bの順序は、図3の基板202および相互接続デバイス201を含むパッケージ200、または本開示に記載のパッケージのいずれかを提供または製作するために使用され得る。
[00124] いくつかの実施形態において、基板に結合された高密度相互接続デバイスを含むパッケージを製作することは、いくつかのプロセスを含む。図13は、基板に結合された高密度相互接続デバイスを含むパッケージを提供または製作する方法1300の例示的な流れ図を示す。いくつかの実施形態において、図13の方法1300は、本開示に記載の図3のパッケージ200を提供または製作するために使用され得る。しかし、方法1300は、本開示に記載のパッケージのいずれかを提供または製作するために使用されてもよい。
[00133] 図14は、前述のデバイス、集積デバイス、集積回路(IC)パッケージ、集積回路(IC)デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ(PoP)、システムインパッケージ(SiP)、またはシステムオンチップ(SoC)のいずれかと一体化され得る、様々な電子デバイスを示す。たとえば、携帯電話デバイス1402、ラップトップコンピュータデバイス1404、固定位置端末デバイス1406、ウェアラブルデバイス1408、または自動車1410は、本明細書に記載のデバイス1400を含み得る。デバイス1400は、たとえば、本明細書に記載のデバイスおよび/または集積回路(IC)パッケージのいずれかであり得る。図14に示されたデバイス1402、1404、1406および1408、ならびに自動車1410は、例示的なものにすぎない。他の電子デバイスもまた、一群のデバイス(たとえば電子デバイス)をそれだけには限らないが含むデバイス1400を特徴とすることができ、この一群のデバイスは、モバイルデバイス、ハンドヘルドパーソナル通信システム(PCS)ユニット、パーソナルデジタルアシスタントなどの携帯型データユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メーター読み取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス(たとえば、時計、眼鏡)、モノのインターネット(IoT)デバイス、サーバ、ルータ、自動車(たとえば、自律走行車)に実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶もしくは取り出す他の任意のデバイス、またはこれらの任意の組合せを含む。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
複数の相互接続部を備える基板と、
前記基板に結合された第1の集積デバイスと、
前記基板に結合された第2の集積デバイスと、
前記基板に結合された相互接続デバイスと
を備えるパッケージであって、前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記相互接続デバイスを通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、パッケージ。
[C2]
前記第2の集積デバイスが、前記第1の集積デバイスの対角に置かれている、C1に記載のパッケージ。
[C3]
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C1に記載のパッケージ。
[C4]
前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C1に記載のパッケージ。
[C5]
前記相互接続デバイスが、
第1の方向に配置された第1の複数の相互接続部を備え、ここにおいて、前記第1の複数の相互接続部が第1の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成され、前記相互接続デバイスがさらに、
第2の方向に配置された第2の複数の相互接続部を備え、
前記第2の方向が前記第1の方向と直交しており、
前記第2の複数の相互接続部が、第2の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成される、C1に記載のパッケージ。
[C6]
前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成されている、マンハッタン構成で配置された第1の複数の相互接続部を備える、C1に記載のパッケージ。
[C7]
前記基板に結合された第3の集積デバイスをさらに備え、
前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、さらに
前記基板に結合された第4の集積デバイスを備え、
前記第4の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第4の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、
前記第2の集積デバイスが、前記基板の第1象限に結合され、
前記第3の集積デバイスが、前記基板の第2象限に結合され、
前記第1の集積デバイスが、前記基板の第3象限に結合され、
前記第4の集積デバイスが、前記基板の第4象限に結合されている、C1に記載のパッケージ。
[C8]
前記相互接続デバイスが、ダイ基板と、少なくとも1つの誘電体層と、複数の相互接続部とを備える、C1に記載のパッケージ。
[C9]
前記相互接続デバイスが、トランジスタがないダイを含む、C1に記載のパッケージ。
[C10]
前記相互接続デバイスが、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備えるブリッジ基板を含む、C1に記載のパッケージ。
[C11]
前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジとして構成される、C1に記載のパッケージ。
[C12]
前記パッケージが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、パーソナルデジタルアシスタント、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット(IoT)デバイス、および自動車内のデバイスからなる群から選択されたデバイスに組み込まれる、C1に記載のパッケージ。
[C13]
複数の相互接続部を備える基板と、
前記基板に結合された第1の集積デバイスと、
前記基板に結合された第2の集積デバイスと、
前記基板に結合されたデバイス相互接続のための手段と
を備える装置であって、
前記第1の集積デバイス、前記第2の集積デバイス、デバイス相互接続のための手段および前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、デバイス相互接続のための前記手段を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、装置。
[C14]
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C13に記載の装置。
[C15]
デバイス相互接続のための前記手段が、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C13に記載の装置。
[C16]
デバイス相互接続のための前記手段が、マンハッタン構成で配置されている第1の複数の相互接続部を含む、C13に記載の装置。
[C17]
前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、C16に記載の装置。
[C18]
前記基板に結合された第3の集積デバイスをさらに備え、
前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成される、C13に記載の装置。
[C19]
デバイス相互接続のための前記手段が、ダイ基板と、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備える、C13に記載の装置。
[C20]
デバイス相互接続のための前記手段が、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジ基板として構成される、C13に記載の装置。
[C21]
パッケージを製作する方法であって、
複数の相互接続部を備える基板を提供することと、
前記基板に第1の集積デバイスを結合することと、
前記基板に第2の集積デバイスを結合することと、
前記基板に相互接続デバイスを結合することと
を備え、
前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記相互接続デバイスを通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、方法。
[C22]
前記第2の集積デバイスが、対角状の少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C21に記載の方法。
[C23]
前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C21に記載の方法。
[C24]
前記相互接続デバイスが、マンハッタン構成で配置されている第1の複数の相互接続部を含む、C21に記載の方法。
[C25]
前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、C24に記載の方法。
Claims (15)
- 少なくとも1つの誘電体層および複数の相互接続部を備える基板と、
前記基板の第1の面に結合された第1の集積デバイスと、
前記基板の前記第1の面に結合された第2の集積デバイスと、
複数のはんだ相互接続部が相互接続デバイスと前記基板との間に置かれるように、前記複数のはんだ相互接続部を介して前記基板の前記第1の面に結合された相互接続デバイスと
を備えるパッケージであって、前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記複数のはんだ相互接続部から少なくとも第1のはんだ相互接続部を通り、前記相互接続デバイスを通り、前記複数のはんだ相互接続部から少なくとも第2のはんだ相互接続部を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、パッケージ。 - 前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、請求項1に記載のパッケージ。
- 前記相互接続デバイスが、
第1の方向に配置された第1の複数の相互接続部を備え、ここにおいて、前記第1の複数の相互接続部が第1の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成され、前記相互接続デバイスがさらに、
第2の方向に配置された第2の複数の相互接続部を備え、
前記第2の方向が前記第1の方向と直交しており、
前記第2の複数の相互接続部が、第2の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成される、請求項1に記載のパッケージ。 - 前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成されている、マンハッタン構成で配置された第1の複数の相互接続部を備え、前記マンハッタン構成は、相互接続部が互いに直交している、および/または平行である構成である、請求項1に記載のパッケージ。
- 前記基板に結合された第3の集積デバイスをさらに備え、
前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、さらに
前記基板に結合された第4の集積デバイスを備え、
前記第4の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第4の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、
前記第2の集積デバイスが、前記基板の第1象限に結合され、
前記第3の集積デバイスが、前記基板の第2象限に結合され、
前記第1の集積デバイスが、前記基板の第3象限に結合され、
前記第4の集積デバイスが、前記基板の第4象限に結合されている、請求項1に記載のパッケージ。 - 前記相互接続デバイスが、ダイ基板と、少なくとも1つの誘電体層と、複数の相互接続部とを備え、前記相互接続デバイスが、前面および裏面を備え、前記相互接続デバイスは、前記相互接続デバイスの前記前面が前記基板に面するように、前記基板に結合される、請求項1に記載のパッケージ。
- 前記相互接続デバイスが、トランジスタがないダイを含む、請求項1に記載のパッケージ。
- 前記相互接続デバイスが、少なくとも1つの第1の誘電体層と、第2の複数の相互接続部とを備えるブリッジ基板を含む、請求項1に記載のパッケージ。
- 前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジとして構成される、請求項1に記載のパッケージ。
- 前記パッケージが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、パーソナルデジタルアシスタント、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット(IoT)デバイス、および自動車内のデバイスからなる群から選択されたデバイスに組み込まれる、請求項1に記載のパッケージ。
- パッケージを製作する方法であって、
少なくとも1つの誘電体層および複数の相互接続部を備える基板を提供することと、
前記基板の第1の面に第1の集積デバイスを結合することと、
前記基板の前記第1の面に第2の集積デバイスを結合することと、
複数のはんだ相互接続部が相互接続デバイスと前記基板との間に置かれるように、前記複数のはんだ相互接続部を介して前記基板の前記第1の面に相互接続デバイスを結合することと
を備え、
前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記複数のはんだ相互接続部から少なくとも第1のはんだ相互接続部を通り、前記相互接続デバイスを通り、前記複数のはんだ相互接続部から少なくとも第2のはんだ相互接続部を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、方法。 - 前記第2の集積デバイスが、対角状の少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、請求項11に記載の方法。
- 前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、請求項11に記載の方法。
- 前記相互接続デバイスが、マンハッタン構成で配置されている第1の複数の相互接続部を含む、請求項11に記載の方法。
- 前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、請求項14に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/148,367 | 2021-01-13 | ||
| US17/148,367 US11562962B2 (en) | 2021-01-13 | 2021-01-13 | Package comprising a substrate and interconnect device configured for diagonal routing |
| PCT/US2021/062237 WO2022154905A1 (en) | 2021-01-13 | 2021-12-07 | Package comprising a substrate and interconnect device configured for diagonal routing |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2024502355A JP2024502355A (ja) | 2024-01-18 |
| JP2024502355A5 JP2024502355A5 (ja) | 2024-11-18 |
| JP7765480B2 true JP7765480B2 (ja) | 2025-11-06 |
Family
ID=79171288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023541318A Active JP7765480B2 (ja) | 2021-01-13 | 2021-12-07 | 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11562962B2 (ja) |
| EP (1) | EP4278382A1 (ja) |
| JP (1) | JP7765480B2 (ja) |
| KR (1) | KR20230130634A (ja) |
| CN (1) | CN116686084A (ja) |
| BR (1) | BR112023013290A2 (ja) |
| TW (1) | TW202243179A (ja) |
| WO (1) | WO2022154905A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11855057B2 (en) * | 2021-07-08 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of forming the same |
| US11978697B2 (en) * | 2021-07-16 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure |
| US20230137877A1 (en) * | 2021-11-02 | 2023-05-04 | Intel Corporation | No-remelt solder enforcement joint |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310411A (ja) | 2005-04-26 | 2006-11-09 | Fujitsu Ltd | 半導体装置 |
| JP2007194535A (ja) | 2006-01-23 | 2007-08-02 | Toshiba Corp | 半導体装置 |
| JP2016165022A (ja) | 2009-06-24 | 2016-09-08 | インテル・コーポレーション | マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050240893A1 (en) * | 2000-12-07 | 2005-10-27 | Cadence Design Systems, Inc. | Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated euclidean wiring |
| US11121109B2 (en) * | 2017-10-26 | 2021-09-14 | Intel Corporation | Innovative interconnect design for package architecture to improve latency |
| US11569173B2 (en) | 2017-12-29 | 2023-01-31 | Intel Corporation | Bridge hub tiling architecture |
| US20200098692A1 (en) * | 2018-09-26 | 2020-03-26 | Intel Corporation | Microelectronic assemblies having non-rectilinear arrangements |
| US11652057B2 (en) * | 2019-05-07 | 2023-05-16 | Intel Corporation | Disaggregated die interconnection with on-silicon cavity bridge |
| US11222850B2 (en) | 2019-05-15 | 2022-01-11 | Mediatek Inc. | Electronic package with rotated semiconductor die |
| US11621223B2 (en) * | 2019-05-22 | 2023-04-04 | Intel Corporation | Interconnect hub for dies |
| US12176268B2 (en) * | 2020-03-24 | 2024-12-24 | Intel Corporation | Open cavity bridge co-planar placement architectures and processes |
-
2021
- 2021-01-13 US US17/148,367 patent/US11562962B2/en active Active
- 2021-12-07 EP EP21835540.2A patent/EP4278382A1/en active Pending
- 2021-12-07 WO PCT/US2021/062237 patent/WO2022154905A1/en not_active Ceased
- 2021-12-07 JP JP2023541318A patent/JP7765480B2/ja active Active
- 2021-12-07 TW TW110145673A patent/TW202243179A/zh unknown
- 2021-12-07 KR KR1020237022732A patent/KR20230130634A/ko active Pending
- 2021-12-07 CN CN202180087348.7A patent/CN116686084A/zh active Pending
- 2021-12-07 BR BR112023013290A patent/BR112023013290A2/pt unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310411A (ja) | 2005-04-26 | 2006-11-09 | Fujitsu Ltd | 半導体装置 |
| JP2007194535A (ja) | 2006-01-23 | 2007-08-02 | Toshiba Corp | 半導体装置 |
| JP2016165022A (ja) | 2009-06-24 | 2016-09-08 | インテル・コーポレーション | マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220223529A1 (en) | 2022-07-14 |
| EP4278382A1 (en) | 2023-11-22 |
| KR20230130634A (ko) | 2023-09-12 |
| BR112023013290A2 (pt) | 2023-10-31 |
| US11562962B2 (en) | 2023-01-24 |
| WO2022154905A1 (en) | 2022-07-21 |
| JP2024502355A (ja) | 2024-01-18 |
| TW202243179A (zh) | 2022-11-01 |
| CN116686084A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7824965B2 (ja) | 基板の表面と整合された表面相互接続を備える基板を有するパッケージ | |
| JP7765480B2 (ja) | 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ | |
| US11289453B2 (en) | Package comprising a substrate and a high-density interconnect structure coupled to the substrate | |
| CN115362550B (zh) | 包括具有在阻焊层之上的互连路由线路的基板的封装件 | |
| JP7823041B2 (ja) | 基板と高密度相互接続集積デバイスとを含むパッケージ | |
| JP2025166172A (ja) | 基板と基板に結合された高密度相互接続集積デバイスとを含むパッケージ | |
| JP2025526880A (ja) | 集積デバイスとメタライゼーション部分との間に位置するチップレットを備えるパッケージ | |
| KR20230159429A (ko) | 패드-온-패드 인터커넥트들을 포함하는 기판을 갖는 패키지 | |
| TW202435387A (zh) | 包括整合元件、小晶片和金屬化部分的封裝 | |
| TW202347655A (zh) | 包括位於襯底之間的互連晶粒的封裝 | |
| TW202347656A (zh) | 包括位於金屬化部分之間的互連晶粒的封裝 | |
| JP7642922B2 (ja) | キャビティを有するピラー相互接続を備える集積デバイス | |
| US11948909B2 (en) | Package comprising spacers between integrated devices | |
| JP2024540436A (ja) | はんだ相互接続部間に配置されたチャネル相互接続部を備えるパッケージ | |
| CN119654710A (zh) | 包括第一基板、第二基板和耦合到第二基板的底表面的电器件的封装 | |
| JP2024533131A (ja) | 高密度相互接続子を有する基板を備えるパッケージ | |
| JP7789073B2 (ja) | 周辺相互接続を備える基板をもつパッケージ | |
| TWI922462B (zh) | 包括基板以及耦合至基板的高密度互連整合元件的封裝 | |
| TW202515257A (zh) | 包含具有互連塊的基材的封裝 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241107 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7765480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |