Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7765480B2 - 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ - Google Patents
[go: Go Back, main page]

JP7765480B2 - 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ - Google Patents

対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ

Info

Publication number
JP7765480B2
JP7765480B2 JP2023541318A JP2023541318A JP7765480B2 JP 7765480 B2 JP7765480 B2 JP 7765480B2 JP 2023541318 A JP2023541318 A JP 2023541318A JP 2023541318 A JP2023541318 A JP 2023541318A JP 7765480 B2 JP7765480 B2 JP 7765480B2
Authority
JP
Japan
Prior art keywords
substrate
interconnect
interconnects
integrated device
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023541318A
Other languages
English (en)
Other versions
JP2024502355A (ja
JP2024502355A5 (ja
Inventor
ブオト、ジョアン・レイ・ビラーバ
パティル、アニケット
ワン、ジージエ
ウィ、ホン・ボク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2024502355A publication Critical patent/JP2024502355A/ja
Publication of JP2024502355A5 publication Critical patent/JP2024502355A5/ja
Application granted granted Critical
Publication of JP7765480B2 publication Critical patent/JP7765480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/01Manufacture or treatment
    • H10W40/03Manufacture or treatment of arrangements for cooling
    • H10W40/037Assembling together parts thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221Structures or relative sizes
    • H10W72/222Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/247Dispositions of multiple bumps
    • H10W72/248Top-view layouts, e.g. mirror arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

関連出願の相互参照/優先権の主張
[0001] 本特許出願は、2021年1月13日に米国特許商標庁に出願された係属中の非仮出願第17/148,367号の優先権およびその利益を主張する。
[0002] 様々な特徴は、集積デバイス(integrated device)を含むパッケージ(package)に関し、より詳細には、集積デバイスおよび基板(substrate)を含むパッケージに関する。
[0003] 図1は、基板102、集積デバイス104、および集積デバイス106を含むパッケージ100を示す。基板102は、少なくとも1つの誘電体層(dielectric layer)120と、複数の相互接続部(interconnect)122と、複数のはんだ相互接続部124とを含む。複数のはんだ相互接続部144は、基板102および集積デバイス104に結合されている。複数のはんだ相互接続部164は、基板102および集積デバイス106に結合されている。集積デバイス104と集積デバイス106を電気的に結合することにより、集積デバイス104と106の間の相互接続部が非常に長くなる可能性があり、そのためパッケージ性能が低下し得る。よりコンパクトなパッケージと、より良く機能するパッケージとを提供する必要性が継続的にある。
[0004] 様々な特徴は、集積デバイスを含むパッケージに関し、より詳細には、集積デバイスおよび基板を含むパッケージに関する。
[0005] 1つの例では、複数の相互接続部を備える基板と、基板に結合された第1の集積デバイス(first integrated device)と、基板に結合された第2の集積デバイス(second integrated device)と、基板に結合された相互接続デバイス(interconnect device)とを備えるパッケージを提示する。第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板は、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、相互接続デバイスを通り、再び基板を通って延びる、電気信号(electrical signal)の電気経路(electrical path)を提供するように構成される。電気経路は、対角に(diagonally)延びる少なくとも1つの相互接続部を含む。
[0006] 別の例では、複数の相互接続部を備える基板と、基板に結合された第1の集積デバイスと、基板に結合された第2の集積デバイスと、基板に結合されたデバイス相互接続(device interconnection)のための手段とを備える装置を提示する。第1の集積デバイス、第2の集積デバイス、デバイス相互接続のための手段および基板は、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、デバイス相互接続のための手段を通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成される。電気経路は、対角に延びる少なくとも1つの相互接続部を含む。
[0007] 別の例では、パッケージを製作する方法を提示する。この方法では、複数の相互接続部を備える基板を提供する。この方法では、第1の集積デバイスを基板に結合する。この方法では、第2の集積デバイスを基板に結合する。この方法では、相互接続デバイスを基板に結合する。第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板は、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、相互接続デバイスを通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成される。電気経路は、対角に延びる少なくとも1つの相互接続部を含む。
[0008] 様々な特徴、性質および利点は、同様の参照文字が全体にわたって対応するように特定する図面と併せて参照すれば、以下に記載される詳細な説明から明らかになろう。
[0009] 集積デバイスおよび基板を含むパッケージの断面図。 [0010] 基板に結合された相互接続デバイスを含むパッケージの平面図。 [0011] 基板に結合された相互接続デバイスを含むパッケージの断面図。 [0012] 基板に結合された相互接続デバイスを含むパッケージ内の可能な電気経路を示す図。 [0013] 基板に結合された相互接続デバイスを含むパッケージ内の可能な電気経路を示す図。 [0014] 基板に結合された相互接続デバイスを含むパッケージ内の可能な電気経路を示す図。 [0015] 基板に結合された相互接続デバイスを含むパッケージ内の可能な電気経路を示す図。 [0016] 相互接続デバイスを製作するための例示的な順序を示す図。 相互接続デバイスを製作するための例示的な順序を示す図。 相互接続デバイスを製作するための例示的な順序を示す図。 相互接続デバイスを製作するための例示的な順序を示す図。 [0017] 相互接続デバイスを製作する方法の例示的な流れ図。 [0018] 基板を製作するための例示的な順序を示す図。 基板を製作するための例示的な順序を示す図。 基板を製作するための例示的な順序を示す図。 [0019] 基板を製作する方法の例示的な流れ図。 [0020] 基板に結合された相互接続デバイスを含むパッケージを製作するための例示的な順序を示す図。 基板に結合された相互接続デバイスを含むパッケージを製作するための例示的な順序を示す図。 [0021] 基板に結合された相互接続デバイスを含むパッケージを製作する方法の例示的な流れ図。 [0022] 本明細書に記載のダイ(die)、電子回路、集積デバイス、集積受動デバイス(IPD:integrated passive device)、受動構成要素(passive component)、パッケージ、および/またはデバイスパッケージを組み込み得る様々な電子デバイスを示す図。
[0023] 以下の説明では、本開示の様々な態様についての完全な理解が得られるように、特定の詳細が示される。しかし、当業者には、その態様がこれらの特定の詳細がなくても実践され得ることが理解されよう。たとえば、その態様を不要な詳細で不明瞭にすることを避けるために、回路がブロック図で示されることがある。他の場合では、よく知られている回路、構造および技法は、本開示の態様を不明瞭にしないようにするために、詳細に示されないことがある。
[0024] 本開示では、複数の相互接続部を備える基板と、基板に結合された第1の集積デバイスと、基板に結合された第2の集積デバイスと、基板に結合された相互接続デバイスとを備えるパッケージについて説明する。第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板は、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、次いで相互接続デバイスを通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成される。電気経路は、対角に延びる少なくとも1つの相互接続部を含む。
[0025] 基板は、ボードに電気経路を提供するための複数の相互接続部をさらに含む。集積デバイスは、基板の第1の面(または第2の面)に結合される。相互接続デバイスは、基板の第1の面(または第2の面)に結合される。第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板は、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、次いで相互接続デバイスを通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成される。相互接続デバイスは、基板に結合された2つの集積デバイス間に少なくとも1つの電気経路(たとえば、電気接続部)を提供することができる。相互接続デバイスは、基板(たとえば、シリコン)と、複数の相互接続部と、少なくとも1つの誘電体層とを含む相互接続集積デバイスであってもよい。相互接続デバイスは、少なくとも1つの誘電体層と複数の相互接続部とを含む基板であってもよい。相互接続デバイスの複数の相互接続部は、マンハッタン構成(Manhattan configuration)で配置され得る。マンハッタン構成で配置された複数の相互接続部は、第1の集積デバイスと第2の集積デバイスの間に対角相互接続部(diagonal interconnect)を提供するように構成され得る。対角相互接続は、集積デバイス間に短い経路を提供するのに役立ち、この短い経路は各集積デバイスの性能を改善することができる。
対角ルーティング(Diagonal Routing)のために構成された相互接続デバイスを備える例示的なパッケージ
[0026] 図2は、相互接続デバイスを含むパッケージ200の平面図を示す。パッケージ200は、基板202と、相互接続デバイス201と、集積デバイス203と、集積デバイス205と、集積デバイス207と、集積デバイス209とを含む。相互接続デバイス201と、集積デバイス203と、集積デバイス205と、集積デバイス207と、集積デバイス209とは、基板202に結合されている。以下でさらに説明されるように、相互接続デバイス201は、パッケージ200に対角ルーティングを提供するように構成されているインターポーザ(interposer)、基板および/またはダイを含み得る。相互接続デバイス201は、デバイス相互接続のための手段であり得る。相互接続デバイス201は、2つ以上の集積デバイス間のブリッジ(bridge)として構成され得る。
[0027] 図2は、異なる集積デバイス間の電気信号用の様々な相互接続部および電気経路を示す。たとえば、図2は、(i)集積デバイス203と集積デバイス207の間の複数の相互接続部237、(ii)集積デバイス203と集積デバイス209の間の複数の相互接続部239、(iii)集積デバイス205と集積デバイス207の間の複数の相互接続部257、(iv)集積デバイス205と集積デバイス209の間の複数の相互接続部259、(v)相互接続デバイス201と集積デバイス203の間の複数の相互接続部231、(vi)相互接続デバイス201と集積デバイス205の間の複数の相互接続部251、(vii)相互接続デバイス201と集積デバイス207の間の複数の相互接続部271、(viii)相互接続デバイス201と集積デバイス209の間の複数の相互接続部291、(ix)相互接続デバイス201内の複数の相互接続部235、および(x)相互接続デバイス201内の複数の相互接続部279を示す。
[0028] 集積デバイス203と集積デバイス207の間の複数の相互接続部237は、基板202内の相互接続部を含み得る。集積デバイス203と集積デバイス209の間の複数の相互接続部239は、基板202内の相互接続部を含み得る。集積デバイス205と集積デバイス207の間の複数の相互接続部257は、基板202内の相互接続部を含み得る。集積デバイス205と集積デバイス209の間の複数の相互接続部259は、基板202内の相互接続部を含み得る。相互接続デバイス201と集積デバイス203の間の複数の相互接続部231は、基板202内の相互接続部を含み得る。相互接続デバイス201と集積デバイス205の間の複数の相互接続部251は、基板202内の相互接続部を含み得る。相互接続デバイス201と集積デバイス207の間の複数の相互接続部271は、基板202内の相互接続部を含み得る。相互接続デバイス201と集積デバイス209の間の複数の相互接続部291は、基板202内の相互接続部を含み得る。複数の相互接続部235は、相互接続デバイス201内の相互接続部(たとえば、第1の金属層内の相互接続部)を含み得る。複数の相互接続部279は、相互接続デバイス201内の相互接続部(たとえば、第2の金属層内の相互接続部)を含み得る。様々な電気経路を画定する相互接続部は、マンハッタン相互接続部(たとえば、X-Y平面内で垂直および/または水平に延びる相互接続部)および/または(X-Y平面)内の対角相互接続部を含み得る。相互接続デバイス201のマンハッタン相互接続部は、相互接続デバイス201の側壁と同じ方向に沿って延びる相互接続部であってもよい。相互接続デバイス201のマンハッタン相互接続部は、相互接続デバイス201の側壁に平行および/または垂直である相互接続部であってもよい。複数の相互接続部235および/または複数の相互接続部279は、相互接続デバイス201のマンハッタン相互接続部の例であり得る。
[0029] 集積デバイス203は、相互接続デバイス201を介して集積デバイス205に電気的に結合されるように構成され得る。たとえば、集積デバイス203は、複数の相互接続部231、複数の相互接続部235および複数の相互接続部251を介して集積デバイス205に電気的に結合されるように構成され得る。このような例では、集積デバイス203と集積デバイス205の間の少なくとも1つの電気信号は、基板202内の相互接続部を通り、相互接続デバイス201内の相互接続部を通り、再び基板202内の相互接続部を通って伝わることができる。
[0030] 集積デバイス207は、相互接続デバイス201を介して集積デバイス209に電気的に結合されるように構成され得る。たとえば、集積デバイス207は、複数の相互接続部271、複数の相互接続部279および複数の相互接続部291を介して集積デバイス209に電気的に結合されるように構成され得る。このような例では、集積デバイス207と集積デバイス205の間の少なくとも1つの電気信号は、基板202内の相互接続部を通り、相互接続デバイス201内の相互接続部を通り、再び基板202内の相互接続部を通って伝わることができる。
[0031] 相互接続デバイス201を使用すると、互いに対角に配置された集積デバイス(たとえば、第1象限(first quadrant)211と第3象限(third quadrant)213にある各集積デバイス)間の相互接続距離を短縮するのに役立つ対角相互接続部が得られる。この対角相互接続部は、集積デバイスの性能を改善するのに役立つ。相互接続デバイス201が、マンハッタン構成で配置される相互接続部を含んでおり、相互接続デバイス201内の相互接続部が互いに直交している、および/または平行であることに留意されたい。相互接続デバイス201内の相互接続部は、相互接続デバイス201の側面(side surface)に対して直交(orthogonal)および/または平行(parallel)であり得る。たとえば、第1の方向(first direction)の相互接続部は、相互接続デバイス201の第1の金属層上に置かれてよく、第2の方向(second direction)の相互接続部は、相互接続デバイス201の第2の金属層内に置かれてよい。第2の方向は、第1の方向と直交していてもよく、逆も同様である。第1の方向は、第1の対角方向を含むことができ、第2の方向は、第1の対角方向に直交する(たとえば、垂直の)第2の対角方向を含み得る。対角方向は、基板202内の方向に対してであってよい。したがって、相互接続デバイス201の相互接続部は、相互接続デバイス201内で垂直および水平であってもよいが(X-Y平面内で)、相互接続デバイス201が基板202に回転された配置(rotated configuration)で結合される場合には、これらの相互接続部(たとえば235、279)は、基板202に対する(たとえば、基板202の側面に対する)対角相互接続部、および基板202の相互接続部として構成される。相互接続デバイス201の相互接続部は、(i)第1の方向に配置された第1の複数の相互接続部(a first plurality of interconnects)235を含むことができ、この第1の複数の相互接続部235は、第1の対の集積デバイス(a first pair of integrated devices)(たとえば、集積デバイス203と205)の間に少なくとも1つの電気経路を提供するように構成され、相互接続デバイス201の相互接続部はさらに、(ii)第2の方向に配置された第2の複数の相互接続部(a second plurality of interconnects)279を含むことができ、この第2の方向は第1の方向と直交しており、第2の複数の相互接続部279は、第2の対の集積デバイス(たとえば、集積デバイス207と209)の間に少なくとも1つの電気経路を提供するように構成される。
[0032] 図2は、集積デバイス203、集積デバイス205、集積デバイス207および集積デバイス209が四半分構成で配置されていることを示す。集積デバイス205は、基板202の第1象限211に結合され、集積デバイス207は、基板202の第2象限(second quadrant)212に結合され、集積デバイス203は、基板202の第3象限213に結合され、集積デバイス209は、基板202の第4象限(fourth quadrant)214に結合され得る。第1象限211は、第3象限213の対角に置かれてよい。第2象限212は、第4象限214の対角に置かれてよい。相互接続デバイス201は、(i)第1象限211および第3象限213内の集積デバイス間の対角相互接続、および(ii)第2象限212および第4象限214内の集積デバイス間の対角相互接続を可能にする。相互接続デバイス201は、第1の集積デバイスおよび第2の集積デバイスに対して回転された配置で基板202に結合される。相互接続デバイス201の回転が、集積デバイス間の対角相互接続を可能にする(相互接続デバイス201内の相互接続部の大部分が、相互接続デバイス201内では対角にないとしても)。相互接続デバイス201は、少なくとも1つの集積デバイス(たとえば、203、205、207、209)に対して45度だけ回転され得る。相互接続デバイス201は、他の集積デバイスに対して他の度数(たとえば、1度~89度)だけ回転されてもよいことに留意されたい。さらに、相互接続デバイス201は、基板202の相互接続部よりも微細な(たとえば、より小さい)相互接続の間隔および幅を有する相互接続部を含み得る。相互接続デバイス201は、相互接続デバイス201の少なくとも1つの側壁が、基板202の側壁および/または少なくとも1つの集積デバイス(たとえば、203、205、207、209)の側壁に対して斜めになっている場合に、少なくとも1つの集積デバイスに対して回転されていると見なされ得る。相互接続デバイス201は、相互接続デバイス201の少なくとも1つの側壁が、基板202の側壁および/または少なくとも1つの集積デバイス(たとえば、203、205、207、209)の側壁に対して平行でも垂直でもない場合に、少なくとも1つの集積デバイスに対して回転されていると見なされ得る。パッケージ200および/または基板202の平面図は、パッケージ200および/または基板202の一部を表している場合があり、必ずしもパッケージ200および/または基板202の平面図全体を表していない場合があることに留意されたい。さらに、図2に示されている四半分は、パッケージ200の一部分および/または基板202の一部分を表している場合がある。
[0033] 図3は、相互接続デバイスを含むパッケージ200の断面図を示す。パッケージ200は、複数のはんだ相互接続部380を介してボード390(たとえば、プリント回路ボード(PCB))に結合されている。パッケージ200は、大きい入出力ピン数を有しながらも、コンパクトで小さいファクタを有するパッケージを提供する。パッケージ200は、静電容量密度(capacitance density)の改善、集積デバイス間の短い経路(path)、低いインダクタンス(inductance)、および/または少ないルーティング制約(routing constraint)を実現することができる。
[0034] パッケージ200は、基板202と、相互接続デバイス201と、集積デバイス203と、集積デバイス205と、集積デバイス207(図示せず)と、集積デバイス209(図示せず)と、ヒートスプレッダ(heat spreader)308とを含む。相互接続デバイス201は、2つ以上の集積デバイス間のブリッジとして構成され得る。相互接続デバイス201は、高密度相互接続デバイスであり得る。ヒートスプレッダ308は、熱界面材料(TIM:thermal interface material)382を介して基板202に結合される。ヒートスプレッダ308は、熱界面材料(TIM)383を介して集積デバイス203に結合される。ヒートスプレッダ308は、熱界面材料(TIM)385を介して集積デバイス205に結合される。
[0035] 以下でさらに説明されるように、集積デバイス(たとえば、203、205、207、209)と、相互接続デバイス(たとえば、201)と、基板202とは、電気信号(たとえば、第1の電気信号、第2の電気信号)が2つの集積デバイス(たとえば、203、205)間を伝わるとき、その電気信号が少なくとも基板202を通り、次に相互接続デバイス(たとえば、201)を通り、再び基板202を通って伝わるように一緒に結合される。この結合は、基板202によって提供される第1の電気接点と、基板202によって提供される第2の電気接点との間に少なくとも1つの電気経路を提供する相互接続デバイス(たとえば、201)によって達成され得、第1の接点は集積デバイス(たとえば、203、205)に電気的に接続され、第2の接点は相互接続部のうちの1つまたは複数に電気的に接続されている。上記の例では、相互接続デバイス201は、少なくとも1つの電気信号が2つの集積デバイス(たとえば、203、205)間を伝わるとき、少なくとも1つの電気信号が相互接続デバイス201を通って伝わるように、ブリッジとして構成され得る。少なくとも1つの電気信号は、パッケージ、集積デバイス、基板および/または相互接続デバイスの相互接続部(たとえば、トレース、ビア、パッド、はんだ相互接続部、ピラー相互接続部)によって画定される少なくとも1つの電気経路を通って伝わることができる。
[0036] 基板202は、第1の面(たとえば、上面)および第2の面(たとえば、下面)を含む。基板202は、少なくとも1つの誘電体層320と、複数の相互接続部322と、第1のはんだレジスト層324と、第2のはんだレジスト層326とを含む。複数の相互接続部322は、ボード(たとえば、390)への、および/またはボードからの少なくとも1つの電気経路を提供するように構成され得る。複数の相互接続部322は、少なくとも1つの電気経路を少なくとも1つの集積デバイス(たとえば、203、205、207、209)に提供することができる。複数の相互接続部322は、2つ以上の集積デバイス(たとえば、203、205、207、209)間に少なくとも1つの電気経路(たとえば、電気接続部)を提供することができる。複数の相互接続部322は、第1の最小ピッチと、第1の最小線および間隔(L/S)とを有することができる。いくつかの実施形態において、複数の相互接続部322の第1の最小ピッチは、約100~200マイクロメートル(μm)の範囲にある。いくつかの実施形態において、複数の相互接続部322の第1の最小線および間隔(L/S)は、約9/9~12/12マイクロメートル(μm)(たとえば、約9~12マイクロメートル(μm)の最小線幅、約9~12マイクロメートル(μm)の最小間隔)の範囲にある。異なる実施形態では、異なる基板を使用してもよい。基板202は、ラミネート基板、コアレス基板、有機基板、コア層を含む基板(たとえば、コア基板)であってもよい。いくつかの実施形態において、少なくとも1つの誘電体層320は、コア層および/またはプリプレグ層を含み得る。少なくとも1つの誘電体層320は、約3.5~3.7の範囲の誘電率を有することができる。少なくとも1つの誘電体層320は、基板202を強化するためのガラス布を含み得る。基板を製作する一例が、以下で図10A~10Cについてさらに説明される。以下でさらに説明されるように、いくつかの実施形態において、基板202は、修正セミアディティブ法(mSAP)またはセミアディティブ法(SAP)を使用して製作され得る。
[0037] 第1の集積デバイス203は、基板202の第1の面(たとえば、上面)に結合される。集積デバイス203は、複数のはんだ相互接続部330を介して基板に結合される。複数のはんだ相互接続部330は、ピラー相互接続部(たとえば、銅ピラー)および/またははんだ相互接続部を含み得る。アンダーフィル333は、基板202と集積デバイス203(たとえば、第1の集積デバイス)の間に置かれる。アンダーフィル333は、複数のはんだ相互接続部330を取り囲むことができる。集積デバイス205は、基板202の第1の面(たとえば、上面)に結合される。集積デバイス205(たとえば、第2の集積デバイス)は、複数のはんだ相互接続部350を介して基板に結合される。複数のはんだ相互接続部350は、ピラー相互接続部(たとえば、銅ピラー)および/またははんだ相互接続部を含み得る。アンダーフィル353は、基板202と集積デバイス205の間に置かれる。アンダーフィル353は、複数のはんだ相互接続部350を取り囲むことができる。
[0038] 相互接続デバイス201は、基板202の第1の面に結合される。以下でさらに説明されるように、相互接続デバイス201は高密度相互接続デバイスであってもよい。相互接続デバイス201は、複数のはんだ相互接続部310および/またはピラー相互接続部(たとえば、銅ピラー相互接続部)を介して基板202に結合され得る。相互接続デバイス201は、第1の集積デバイス203と第2の集積デバイス205の間に横方向に置かれる。この構成は、基板202におけるルーティングの混雑を低減することによって、および/または集積デバイス間の電流(たとえば、信号)の経路を低減することによって、パッケージの機能を改善するのに役立つ。最終結果として、よりコンパクトなフォームファクタを有するパッケージになる。さらに、相互接続デバイス201は、基板202のコストを下げるのに役立ち得る。いくつかの実施形態において、少なくとも1つの相互接続デバイスは、基板202の別の面の上に置かれてもよい。いくつかの実施形態において、相互接続デバイスは、基板202の内部に組み込まれか埋め込まれてもよい。相互接続デバイスは、少なくとも1つの電気信号に少なくとも1つの電気経路を提供するように構成され得る。以下でさらに説明されるように、相互接続デバイス(たとえば、201)がブリッジとして構成され得る。相互接続デバイス(たとえば、201)は、ダイ(たとえば、受動デバイスダイ)を含み得る。ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスには、トランジスタ(transistor)などの能動デバイスがないことがある。したがって、ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスには、トランジスタがないことがある。しかし、ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスは、他の集積デバイスを電気的に結合する回路の一部ではないトランジスタを含むことはあり得る。
[0039] 集積デバイス(たとえば、203、205、207、209)は、ダイ(たとえば、半導体ベアダイ)を含み得る。集積デバイスは、無線周波数(RF)デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素(GaAs)ベースの集積デバイス、表面弾性波(SAW)フィルタ、バルク弾性波(BAW)フィルタ、発光ダイオード(LED)集積デバイス、シリコン(Si)ベースの集積デバイス、炭化ケイ素(SiC)ベースの集積デバイス、メモリ、電力管理プロセッサ、および/またはこれらの組合せを含み得る。集積デバイス(たとえば、203、205、207、209)は、少なくとも1つの電子回路(たとえば、第1の電子回路、第2の電子回路など)を含み得る。
[0040] 様々な構成要素は、様々な寸法と、構成要素間の様々な間隔とを有し得る。たとえば、相互接続デバイス201は、約8×8ミリメートルの寸法を有することがあり、1つまたは複数の集積デバイス(たとえば、203、205、207、209)は、約15×10ミリメートルの寸法を有することがある。相互接続デバイス201と集積デバイス(たとえば、203、205、207、209)との間の間隔は、約300マイクロメートルであってもよい。2つの隣り合う集積デバイス(たとえば、203と209、203と207)の間の間隔は、約500マイクロメートルであってもよい。これらの寸法は例示的なものであることに留意されたい。いくつかの実施形態において、これらの寸法および/または間隔は、もっと大きい、またはもっと小さいことがある。異なる実施形態では、異なる構成要素を基板202に結合することができる。基板202に結合され得る他の構成要素(たとえば、表面実装構成要素)は、受動デバイス(たとえば、コンデンサ)を含む。
[0041] 異なる実施形態では、異なる相互接続デバイス201を使用することができる。相互接続デバイス201は、相互接続部を有する基板(たとえば、相互接続部を有するインターポーザ)として実装され得る。相互接続デバイス201は、ダイ(たとえば、シリコンダイ)として実装され得る。相互接続デバイス201は、第2の最小ピッチと第2の最小線および間隔(L/S)とを有する高密度相互接続デバイスであってもよい。いくつかの実施形態において、相互接続デバイス(たとえば、201)の相互接続部の第2の最小ピッチは、約100~200マイクロメートル(μm)の範囲にある。いくつかの実施形態において、相互接続デバイス(たとえば、201)の相互接続部の第2の最小線および間隔(L/S)は、約3/2~5/5マイクロメートル(μm)の範囲にある(たとえば、約3~5マイクロメートル(μm)の最小線幅、約3~5マイクロメートル(μm)の最小間隔)。相互接続デバイス201は、基板202の第1の最小ピッチよりもそれぞれの第2の最小ピッチが小さい相互接続部を有し得る。同様に、相互接続デバイス201は、基板202の第1の最小線および間隔(L/S)よりもそれぞれの最小ピッチが小さい相互接続部を有し得る。ピッチは、2つの隣り合う相互接続部の間の中心間距離として定義され得る。相互接続デバイス(たとえば、201)は、集積デバイスの近くの領域および/または集積デバイス間に配置されるように構成された局所集積デバイスである。相互接続デバイスのサイズは、異なる実施形態に対して異なり得る。しかし、相互接続デバイスのフットプリントは、基板202のフットプリントよりも小さくなり得る。
[0042] 以下でさらに説明されるように、集積デバイス(たとえば、203、205)との間を行き来するいくつかの電気信号(たとえば、第1の電気信号、第2の電気信号)は、相互接続デバイス201を通って伝わるように構成され得る。より高密度の相互接続部を有する相互接続デバイスは、パッケージ200のサイズを増大させる必要なしにパッケージ200が、より大きいI/Oピン数を実現できるようにする。たとえば、相互接続デバイス201を使用すると、基板202は金属層の数を少なくすることができ、これがパッケージ200の全高を低減するのに役立ち得る。1つまたは複数の相互接続デバイス201は、ピン数および/またはネットリストの増加に起因する基板202の特定の領域(たとえば、集積デバイスに近い領域)の混雑および/または混乱を低減するのに役立ち得る。相互接続デバイス201は、第1の集積デバイス203および/または第2の集積デバイス205よりも高さを低くすることができる。
[0043] 上述のように、相互接続デバイス201は、パッケージ200に対角ルーティングを提供するように構成されているインターポーザ、基板および/またはダイを含み得る。図3は、相互接続デバイス201が、少なくとも1つの誘電体層311と、複数の相互接続部312と、パッシベーション層314と、基板316とを含むことを示す。基板316は、シリコン(Si)、ガラス、または石英を含み得る。基板316は、ダイ基板(die substrate)であってもよい。相互接続デバイス201は、前面および裏面を含み得る。相互接続デバイス201の裏面は、基板316を含む面であってよい。相互接続デバイス201の前面は、パッシベーション層314を含む面、および/または、はんだ相互接続部が相互接続デバイス201に結合される面であってよい。相互接続デバイスの前面は、相互接続デバイスの裏面の反対側であってよい。以下でさらに説明されるように、相互接続デバイス201(および/または本開示に記載の相互接続デバイスのいずれか)は、ブリッジとして構成され得る。複数の相互接続部312は、複数の相互接続部235および/または複数の相互接続部279を含み得る。
[0044] 相互接続デバイス201は、ダイ(たとえば、受動デバイスダイ)を含み得る。ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスには、トランジスタなどの能動デバイスがないことがある。したがって、ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスには、トランジスタがないことがある。しかし、ブリッジおよび/または受動デバイスダイとして構成される相互接続デバイスは、集積デバイス間の回路の一部ではないトランジスタを含むことはあり得る。したがって、相互接続デバイスはトランジスタを含み得るが、そのようなトランジスタは集積デバイス間の電気経路には含まれない。上述のように、相互接続デバイスの相互接続部は、基板202の相互接続部よりも高い密度(たとえば、小さい最小ピッチおよび/または小さい最小L/S)を有し得る。パッシベーション層314は、相互接続デバイス201の第1の面の上に置かれる。複数のはんだ相互接続部310は、相互接続デバイス201の第1の面に結合される。
[0045] 上述のように、相互接続デバイスは、パッケージ200がパッケージ200の全体サイズを増大させる必要なしに大きいI/Oピン数を実現できるように、および/または集積デバイス間のより短い経路を実現できるように、基板202に結合される構成要素であり得る。いくつかの実施形態において、1つまたは複数の集積デバイスとの間を行き来する1つまたは複数の電気信号は、1つまたは複数の相互接続デバイスを通って伝わることができる。1つまたは複数の相互接続デバイス(たとえば、201)は、ピン数および/またはネットリストの増加に起因する、基板の特定の領域における混雑および/または混乱を低減するのに役立ち得る。ネットリストは、回路の構成要素の配置であるとともに構成要素同士の電気的な結合のされ方である。1つまたは複数の相互接続デバイス201は、静電容量密度(capacitance density)が改善されており、集積デバイス間のより短い経路を実現し、インダクタンスを下げるのに役立ち、および/またはルーティング制約を低減させる。
[0046] いくつかの実施形態において、少なくとも1つの誘電体層311は、プリプレグ層および/またはフォトイメージャブル誘電体層を含み得る。少なくとも1つの誘電体層311は、約3.3~4.0の範囲の誘電率を有し得る。いくつかの実施形態において、相互接続デバイスの少なくとも1つの誘電体層311は、ガラス布を含み得る。しかし、このガラス布は、基板202の少なくとも1つの誘電体層320のガラス布よりもきめが細かい。
[0047] いくつかの実施形態において、相互接続デバイス201は、基板202と同様のインターポーザおよび/または基板を含み得る。相互接続デバイス201は、コアレス基板、またはコア基板を含み得る。相互接続デバイス201は、図3で説明されたように、複数の相互接続部および少なくとも1つの誘電体層を有し得る。しかし、相互接続デバイス201が基板および/またはインターポーザとして実装される場合、誘電体層および/または複数の相互接続部は、図3で説明されたものと異なってもよい。相互接続デバイス201は、基板202を製作するために使用されるプロセスと同様のプロセスを使用して製作されてもよい。いくつかの実施形態において、相互接続デバイス201は、以下の図10A~10Cで説明されるプロセスを使用して製作されてもよい。図10A~10Cに記載のプロセスが相互接続デバイス201を製作するために使用される場合、相互接続デバイス201は、幅および/または間隔が基板202の相互接続部と同様の相互接続部を有し得る。
[0048] 図4は、電気信号がパッケージの中を概念的にどのようにして伝わることができるかを示す図である。図4は、電気経路413、電気経路411および電気経路415を介して集積デバイス205に電気的に結合されるように構成されている集積デバイス203を示す。電気経路411、413および415は、集積デバイス203と集積デバイス205の間の電流の例示的な経路を概念的に表したものであり得る。電気経路は、相互接続部、ピラー相互接続部、および/またははんだ相互接続部を含み得る。電気経路411は、電気経路413および415に電気的に結合されるように構成される。電気経路411、413、および/または415は、少なくとも1つの電気信号が相互接続デバイス201の前面から出入りできる経路を概念的に示し得る。
[0049] 電気経路411、413および415は、電流(たとえば、信号)が相互接続デバイス201を通って伝わる電気経路である。電気経路411、413および415は、基板402内の相互接続部、相互接続デバイス201内の相互接続部、および/またははんだ相互接続部(たとえば、330、310、350)を含み得る。電気経路413、411および/または415は、図2の複数の相互接続部231、235および251を含み得る。各電気経路(たとえば、413、415)は、基板202の複数の相互接続部322からの、それ自体のそれぞれの相互接続部を含み得る。
[0050] 1つの例では、集積デバイス203と集積デバイス205は、集積デバイス203と集積デバイス205の間で少なくとも1つの電流(たとえば、電気信号)が、(i)複数のはんだ相互接続部330から第1のはんだ相互接続部と、(ii)基板202の複数の相互接続部322から第1の相互接続部と、(iii)複数のはんだ相互接続部310から第1のはんだ相互接続部と、(iv)相互接続デバイス201から第1の相互接続部(たとえば、312)と、(v)複数のはんだ相互接続部310から第2のはんだ相互接続部と、(vi)基板202の複数の相互接続部322から第2の相互接続部と、(vii)複数のはんだ相互接続部350から第1のはんだ相互接続部とを通って伝わるように、電気的に結合されるように構成される。
[0051] 電気経路411は、(i)複数のはんだ相互接続部310からの第1のはんだ相互接続部、(ii)相互接続デバイス201からの第1および/または第2の相互接続部(たとえば、312)、および/または(iii)複数のはんだ相互接続部310からの第2のはんだ相互接続部を含み得る。
[0052] 電気経路413は、(i)複数のはんだ相互接続部330からの第1のはんだ相互接続部、(ii)基板202の複数の相互接続部322からの第1の相互接続部、(iii)複数のはんだ相互接続部310からの第1のはんだ相互接続部、および/または(iv)相互接続デバイス201からの第1の相互接続部(たとえば312)を含み得る。
[0053] 電気経路415は、(i)複数のはんだ相互接続部350からの第1のはんだ相互接続部、(ii)基板202の複数の相互接続部322からの第2の相互接続、(iii)複数のはんだ相互接続部310からの第2のはんだ相互接続部、および/または(iv)相互接続デバイス201からの第2の相互接続(たとえば312)を含み得る。
[0054] 本開示に記載の様々な電気経路のうちの2つ以上が、互いに電気的に結合されるように構成され得ることに留意されたい。たとえば、電気経路411は、電気経路413および電気経路415に電気的に結合されるように構成され得る。1つまたは複数の信号の電気経路は、相互接続デバイス(たとえば、201)の前面から出入りできることに留意されたい。つまり、相互接続デバイスを通って伝わる少なくとも1つの電気信号は、(i)相互接続デバイスの前面から入り、(ii)相互接続デバイス内の相互接続部を通って伝わり、(iii)相互接続デバイスの前面から出ることができる。
[0055] 図5は、電気信号がパッケージの中を概念的にどのようにして伝わることができるかを示す図である。図5は、電気経路517、電気経路511および電気経路519を介して集積デバイス209に電気的に結合されるように構成されている集積デバイス207を示す。電気経路511、517および519は、集積デバイス207と集積デバイス209の間の電流の例示的な経路を概念的に表したものであり得る。電気経路は、相互接続部、ピラー相互接続部、および/またははんだ相互接続部を含み得る。電気経路511は、電気経路517および519に電気的に結合されるように構成される。電気経路511、517、および/または519は、少なくとも1つの電気信号が相互接続デバイス201の前面から出入りできる経路を示し得る。
[0056] 電気経路511、517および519は、電流(たとえば、信号)が相互接続デバイス201を通って伝わる電気経路である。電気経路511、517および519は、基板402内の相互接続部、相互接続デバイス201内の相互接続部、および/またははんだ相互接続部(たとえば、570、310、590)を含み得る。電気経路517、511および/または519は、図2の複数の相互接続部271、279および291を含み得る。各電気経路(たとえば、517、519)は、基板202の複数の相互接続部322からの、それ自体のそれぞれの相互接続部を含み得る。
[0057] 1つの例では、集積デバイス207と集積デバイス209は、集積デバイス207と集積デバイス209の間で少なくとも1つの電流(たとえば、電気信号)が、(i)複数のはんだ相互接続部570から第1のはんだ相互接続部と、(ii)基板202の複数の相互接続部322から第3の相互接続部と、(iii)複数のはんだ相互接続部310から第3のはんだ相互接続部と、(iv)相互接続デバイス201から第3の相互接続部(たとえば、312)と、(v)複数のはんだ相互接続部310から第4のはんだ相互接続部と、(vi)基板202の複数の相互接続部322から第4の相互接続部と、(vii)複数のはんだ相互接続部590から第1のはんだ相互接続部とを通って伝わるように、電気的に結合されるように構成される。
[0058] 電気経路511は、(i)複数のはんだ相互接続部310からの第3のはんだ相互接続部、(ii)相互接続デバイス201からの第3および/または第4の相互接続部(たとえば、312)、および/または(iii)複数のはんだ相互接続部310からの第4のはんだ相互接続部を含み得る。電気経路511は、電気経路411からの相互接続部とは異なる金属層上に置かれた相互接続部を含み得る。
[0059] 電気経路517は、(i)複数のはんだ相互接続部570からの第1のはんだ相互接続部、(ii)基板202の複数の相互接続部322からの第3の相互接続部、(iii)複数のはんだ相互接続部310からの第3のはんだ相互接続部、および/または(iv)相互接続デバイス201からの第3の相互接続部(たとえば312)を含み得る。
[0060] 電気経路519は、(i)複数のはんだ相互接続部590からの第1のはんだ相互接続部、(ii)基板202の複数の相互接続部322からの第4の相互接続、(iii)複数のはんだ相互接続部310からの第4のはんだ相互接続部、および/または(iv)相互接続デバイス201からの第4の相互接続(たとえば312)を含み得る。
[0061] 図6は、電気信号が概念的にパッケージの中をどのようにして伝わることができるかを示す図である。図6は、電気経路637を介して集積デバイス207に電気的に結合されるように構成されている集積デバイス203を示す。電気経路637は、基板402内の相互接続部(たとえば、322)および/またははんだ相互接続部(たとえば、330、570)を含み得る。電気経路637は、図2の複数の相互接続部237を含み得る。
[0062] 図7は、電気信号がパッケージの中を概念的にどのようにして伝わることができるかを示す図である。図7は、電気経路739を介して集積デバイス209に電気的に結合されるように構成されている集積デバイス203を示す。電気経路739は、基板402内の相互接続部(たとえば、322)および/またははんだ相互接続部(たとえば、330、590)を含み得る。電気経路739は、図2の複数の相互接続部239を含み得る。
[0063] 異なる実施形態では、異なる数の電気経路、および/または異なるルーティングをとる電気経路を有し得る。
[0064] 電気経路は、少なくとも1つの電気信号が相互接続デバイス(たとえば、201)の前面から出入りできる経路を示すことができる。つまり、相互接続デバイスを通って伝わる電気信号は、(i)相互接続デバイスの前面から入り、(ii)相互接続デバイス内の相互接続部を通って伝わり、(iii)相互接続デバイスの前面から出ることができる。しかし、本開示に示された電気信号の経路は、例示的および/または概念的なものであることに留意されたい。異なる実施形態では、電気信号に異なる経路を使用することができる。さらに、電気信号および/または電気経路は、異なるタイプの相互接続部(たとえば、ビア、トレース、パッド、ピラー)、はんだ相互接続部および/または構成要素(たとえば、受動デバイス)を通って進むことができる。したがって、たとえば、いくつかの実施形態において、集積デバイスと相互接続デバイスの間を伝わる電気信号は、集積デバイスと相互接続デバイスの間の少なくとも1つの介在構成要素(たとえば、受動デバイス、コンデンサ)を通って伝わることができる。異なる実施形態では、異なる集積デバイスとの間で伝わる電気信号の数が異なり得る。これらの電気信号の経路は変化し得る。電気信号は、I/O信号を含み得る。I/O信号の代わりに、本開示に示された例示的な経路は、電源および/または接地にも適用可能であり得る。
[0065] 上述のように、相互接続デバイス201は、ダイ(たとえば、ブリッジダイ)として、または基板(たとえば、ブリッジ基板(bridge substrate)、インターポーザ)として実装され得る。相互接続デバイス201が基板(たとえば、ブリッジ基板)として実装される場合、基板はコア基板またはコアレス基板であってもよい。相互接続デバイス201は、様々なサイズおよび形状を有し得る。たとえば、いくつかの実施形態において、相互接続デバイス201は、矩形の形状(たとえば、正方形の形状)を有することができ、8mm×8mm以下の横方向のサイズを有することができる。集積デバイス(たとえば、203、205、207、209)は、長方形の形状(たとえば、正方形の形状)を有し得る。いくつかの実施形態において、相互接続デバイス201は、集積デバイスから約300マイクロメートルだけ間隔をあけて配置され得る。本開示に記載のパッケージのいずれもが、パッケージオンパッケージ(PoP)の一部であってもよいことに留意されたい。さらに、本開示に記載のパッケージ(たとえば、200、700)は、インターポーザに結合されてもよい。
相互接続デバイスを製作するための例示的な順序
[0066] 図8A~8Dは、相互接続デバイスを提供または製作するための例示的な順序を示す。いくつかの実施形態において、図8A~8Dの順序は、図3の相互接続デバイス201、または本開示に記載の相互接続デバイスのいずれかを提供または製作するために使用され得る。図8A~8Dの順序は、相互接続ダイ(たとえば、相互接続集積デバイス)を含む相互接続デバイスを製作するために使用され得る。
[0067] 図8A~8Dの順序では、相互接続デバイスを提供または製作するための順序を単純化または明確化するために、1つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序が変更または修正され得る。いくつかの実施形態において、プロセスのうちの1つまたは複数が、本開示の範囲から逸脱することなく置換または代用され得る。異なる実施形態では、相互接続デバイスを異なるように製作することができる。
[0068] 段階1は、図8Aに示されるように、基板316が提供された後の状態を示す。基板316は、ガラスおよび/またはシリコンを含み得る。
[0069] 段階2は、複数の相互接続部822が基板316の上に形成された後の状態を示す。複数の相互接続部822は、トレースおよび/またはパッドを含み得る。複数の相互接続部822を形成することは、シード層を形成することと、リソグラフィプロセス、めっきプロセス、剥離プロセスおよび/またはエッチングプロセスを実施することとを含み得る。複数の相互接続部822は、複数の相互接続部312の一部であってもよい。
[0070] 段階3は、誘電体層830が複数の相互接続部822および基板316の上に形成された後の状態を示す。誘電体層830は、複数の相互接続部822および誘電体層820の上に堆積および/またはコーティングされ得る。誘電体層830は、ポリマーを含み得る。誘電体層830は、誘電体層311と同様であり得る。
[0071] 段階4は、誘電体層830にキャビティ831が形成された後の状態を示す。エッチングプロセスが、キャビティ831を形成するために使用され得る。
[0072] 段階5は、図8Bに示されるように、複数の相互接続部832が誘電体層830の上に形成された後の状態を示す。複数の相互接続部832は、ビア、トレースおよび/またはパッドを含み得る。複数の相互接続部832を形成することは、リソグラフィプロセス、メッキプロセス、剥離プロセス、および/またはエッチングプロセスを実施することを含み得る。複数の相互接続部832は、複数の相互接続部312の一部であってもよい。
[0073] 段階6は、誘電体層840が複数の相互接続部832および誘電体層830の上に形成された後の状態を示す。誘電体層840は、複数の相互接続部832および誘電体層830の上に堆積および/またはコーティングされ得る。誘電体層840は、ポリマーを含み得る。誘電体層840は、誘電体層830と同様であり得る。
[0074] 段階7は、誘電体層840にキャビティ841が形成された後の状態を示す。エッチングプロセスが、キャビティ841を形成するために使用され得る。
[0075] 段階8は、複数の相互接続部842が誘電体層840の上に形成された後の状態を示す。複数の相互接続部842は、ビア、トレースおよび/またはパッドを含み得る。複数の相互接続部842を形成することは、リソグラフィプロセス、メッキプロセス、剥離プロセス、および/またはエッチングプロセスを実施することを含み得る。複数の相互接続部842は、複数の相互接続部312の一部であってもよい。
[0076] 段階9は、図8Cに示されるように、誘電体層850が複数の相互接続部842および誘電体層840の上に形成された後の状態を示す。誘電体層850は、複数の相互接続部842および誘電体層840の上に堆積および/またはコーティングされ得る。誘電体層850は、ポリマーを含み得る。誘電体層850は、誘電体層840と同様であり得る。
[0077] 段階10は、誘電体層850にキャビティ851が形成された後の状態を示す。エッチングプロセスが、キャビティ851を形成するために使用され得る。
[0078] 段階11は、複数の相互接続部852が誘電体層850の上に形成された後の状態を示す。複数の相互接続部852は、ビア、トレースおよび/またはパッドを含み得る。複数の相互接続部852を形成することは、リソグラフィプロセス、メッキプロセス、剥離プロセス、および/またはエッチングプロセスを実施することを含み得る。複数の相互接続部852は、複数の相互接続部312の一部であってもよい。
[0079] 段階12は、図8Dに示されるように、パッシベーション層314が少なくとも1つの誘電体層311の上に形成された後の状態を示す。少なくとも1つの誘電体層311は、誘電体層830、840および850を表し得る。段階12は、複数の相互接続部832、842および/または852を含み得る複数の相互接続部312を示し得る。段階12は、相互接続デバイス201を示し得る。
[0080] 段階13は、複数のはんだ相互接続部310が相互接続デバイス201に結合された後の状態を示す。段階13は、図3で説明された相互接続デバイス201の一例を示し得る。いくつかの実施形態において、相互接続デバイス201はウェハの一部であり、シンギュレーションが、ウェハを個々の相互接続デバイスに切断するために実施され得る。
相互接続デバイスを製作する方法の例示的な流れ図
[0081] いくつかの実施形態において、相互接続デバイスを含むパッケージを製作することは、いくつかのプロセスを含む。図9は、高密度相互接続デバイスを提供または製作する方法900の例示的な流れ図を示す。いくつかの実施形態において、図9の方法900は、本開示に記載の図3の高密度相互接続デバイス(たとえば、201)を提供または製作するために使用され得る。しかし、方法900は、本開示に記載の相互接続デバイスのいずれかを提供または製作するために使用されてもよい。
[0082] 図9の方法では、相互接続デバイスを提供または製作する方法を単純化および/または明確化するために、1つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序は変更または修正され得る。図9は、再分配相互接続部を製作することに関して説明される。しかし、図9の方法は、任意のタイプの相互接続部を製作するために使用され得る。
[0083] この方法では、基板(たとえば、316)を提供する(905で)。基板316は、ガラス、石英および/またはシリコンを含み得る。図8Aの段階1は、基板の一例を図示し説明している。
[0084] この方法では、基板(たとえば、316)の上に複数の相互接続部822を形成することによって第1の金属層を形成する(910で)。複数の相互接続部を形成することは、リソグラフィプロセスを実施すること、めっきプロセスを実施すること、剥離プロセスを実施すること、および/または、エッチングプロセスを実施することを含み得る。図8Aの段階2は、相互接続デバイスの第1の金属層を形成する一例を図示し説明している。
[0085] この方法では、第1の金属層の上に誘電体層(たとえば、830)と複数の相互接続部832とを形成することによって第2の金属層を形成する(915で)。誘電体層は、ポリマーを含み得る。誘電体層および複数の相互接続部を形成することは、誘電体層830を誘電体層820および相互接続部822の上に配置すること、リソグラフィプロセスを実施すること、めっきプロセスを実施すること、剥離プロセスを実施すること、および/またはエッチングプロセスを実施することを含み得る。図8A~8Bの段階3~5は、相互接続デバイスの第2の金属層(たとえば、再分配層、再分配金属層)を形成する一例を図示し説明している。再分配層(RDL)は、金属化層の一形態であり得る。RDLは、U字形またはV字形を含む相互接続部を含み得る。「U字形」という用語と「V字形」という用語とは、互換性があるものとする。「U字形」および「V字形」という用語は、相互接続部および/または再分配相互接続部の側面断面形状を指すことがある。U字形相互接続部およびV字形相互接続部は、上部および下部を有し得る。U字形相互接続部(またはV字形相互接続部)の下部は、別のU字形相互接続部(またはV字形相互接続部)の上部と結合され得る。金属層および誘電体層を形成することは、バックエンドオブライン(BEOL)プロセスを使用することを含み得る。
[0086] この方法では、第2の金属層の上に1つまたは複数の誘電体層(たとえば、840、850)および複数の相互接続部(たとえば、842、852)を形成することによって追加の金属層を形成する(920で)。誘電体層は、ポリマーを含み得る。誘電体層および複数の相互接続部を形成することは、誘電体層830および相互接続部832の上に1つまたは複数の誘電体層(たとえば、840、850)を配置すること、リソグラフィプロセスを実施すること、めっきプロセスを実施すること、剥離プロセスを実施すること、および/またはエッチングプロセスを実施することを含み得る。図8B~8Cの段階7~11は、相互接続デバイスのための追加の金属層を形成する一例を図示し説明している。追加の金属層および追加の誘電体層を形成することは、バックエンドオブライン(BEOL)プロセスを使用することを含み得る。
[0087] この方法では、相互接続デバイス(たとえば、201)の誘電体層の上にパッシベーション層(たとえば、314)を形成する(925で)。パッシベーション層(たとえば、314)は、誘電体層311の上に配置され得る。図8Dの段階12は、相互接続デバイスの誘電体層の上に形成されたパッシベーション層の一例を図示し説明している。
[0088] この方法では、複数のはんだ相互接続部(たとえば、310)を相互接続デバイス(たとえば、201)に結合する(930で)。図8Dの段階13は、相互接続デバイスに結合されたはんだ相互接続部の一例を図示し説明することができる。
[0089] いくつかの実施形態において、相互接続デバイス201はウェハの一部であり、ウェハを個々の相互接続デバイスに切断するためにシングレーションが実施され得る。方法900は、複数の相互接続部312を含む相互接続デバイス201を製作するために使用され得る。
基板を製作するための例示的な順序
[0090] いくつかの実施形態において、基板を製作することは、いくつかのプロセスを含む。図10A~10Cは、基板を提供または製作するための例示的な順序を示す。いくつかの実施形態において、図10A~10Cの順序は、図3の基板202を提供または製作するために使用され得る。しかし、図10A~10Cのプロセスは、本開示に記載の基板のいずれかを製作するために使用されてもよい。たとえば、相互接続デバイス201が基板および/またはインターポーザとして実装される場合に、図10A~10Cのプロセスは、相互接続デバイス201を製作するために使用されてもよい。
[0091] 図10A~10Cの順序では、基板を提供または製作するための順序を単純化および/または明確化するために、1つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序は変更または修正されてもよい。いくつかの実施形態において、プロセスのうちの1つまたは複数が、本開示の範囲から逸脱することなく置換または代用され得る。
[0092] 段階1は、図10Aに示されるように、キャリア1000が提供され、キャリア1000の上に金属層が形成された後の状態を示す。金属層は、相互接続部1002を形成するようにパターン化され得る。めっきプロセスおよびエッチングプロセスが、金属層および相互接続部を形成するために使用され得る。
[0093] 段階2は、誘電体層1020がキャリア1000および相互接続部1002の上に形成された後の状態を示す。誘電体層1020は、ポリイミドを含み得る。しかし、異なる実施形態では、様々な材料を誘電体層に使用することができる。
[0094] 段階3は、複数のキャビティ1010が誘電体層1020に形成された後の状態を示す。複数のキャビティ1010は、エッチングプロセス(たとえば、フォトエッチングプロセス)またはレーザプロセスを使用して形成され得る。
[0095] 段階4は、誘電体層1020内および上に相互接続部1012が形成された後の状態を示す。たとえば、ビア、パッドおよび/またはトレースが形成され得る。めっきプロセスが、相互接続部を形成するために使用され得る。
[0096] 段階5は、別の誘電体層1022が誘電体層1020の上に形成された後の状態を示す。誘電体層1022は、誘電体層1020と同じ材料であってもよい。しかし、異なる実施形態では、様々な材料を誘電体層に使用することができる。
[0097] 段階6は、図10Bに示されるように、複数のキャビティ1030が誘電体層1022に形成された後の状態を示す。エッチングプロセスまたはレーザプロセスが、キャビティ1030を形成するために使用され得る。
[0098] 段階7は、相互接続部1014が誘電体層1022内および上に形成された後の状態を示す。たとえば、ビア、パッドおよび/またはトレースが形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。
[0099] 段階8は、別の誘電体層1024が誘電体層1022の上に形成された後の状態を示す。誘電体層1024は、誘電体層1020と同じ材料であってもよい。しかし、異なる実施形態では、様々な材料を誘電体層に使用することができる。
[00100] 段階9は、複数のキャビティ1040が誘電体層1024に形成された後の状態を示す。エッチングプロセスまたはレーザプロセスが、キャビティ1040を形成するために使用され得る。
[00101] 段階10は、図10Cに示されるように、相互接続部1016が誘電体層1024内および上に形成された後の状態を示す。たとえば、ビア、パッドおよび/またはトレースが形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。
[00102] 相互接続部1002、1012、1014および/または1016の一部または全部が、基板202の複数の相互接続部322を画定し得る。誘電体層1020、1022、1024は、少なくとも1つの誘電体層320によって表され得る。
[00103] 段階11は、キャリア1000が誘電体層320から分離されて(たとえば、除去、研削されて)、基板202を離れた後の状態を示す。
[00104] 段階12は、第1のはんだレジスト層324および第2のはんだレジスト層326が基板202の上に形成された後の状態を示す。
[00105] 異なる実施形態では、金属層を形成するために異なるプロセスを使用することができる。いくつかの実施形態において、金属層を形成するための化学気相成長(CVD)プロセスおよび/または物理気相成長(PVD)プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および/またはめっきプロセスが、金属層を形成するために使用され得る。
基板を製作する方法の例示的な流れ図
[00106] いくつかの実施形態において、基板を製作することは、いくつかのプロセスを含む。図11は、基板を提供または製作する方法1100の例示的な流れ図を示す。いくつかの実施形態において、図11の方法1100は、図3の基板を提供または製作するために使用され得る。たとえば、図11の方法は、基板202を製作するために使用され得る。図11の方法は、相互接続デバイスが基板および/またはインターポーザとして実施される場合に、相互接続デバイスを製作するために使用され得る。
[00107] 図11の方法では、基板を提供または製作する方法を単純化および/または明確化するために、1つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序は変更または修正されてもよい。
[00108] この方法では、キャリア1000を提供する(1105で)。異なる実施形態では、様々な材料をキャリアに使用することができる。キャリアは、基板、ガラス、石英および/またはキャリアテープを含み得る。図10Aの段階1は、キャリアが提供された後の状態の一例を図示し説明している。
[00109] この方法では、キャリア1000の上に金属層を形成する(1110で)。金属層は、相互接続を形成するためにパターン化され得る。めっきプロセスが、金属層および相互接続を形成するために使用され得る。図10Aの段階1は、金属層および相互接続部1002が形成された後の状態の一例を図示し説明している。
[00110] この方法では、キャリア1000および相互接続部1002の上に誘電体層1020を形成する(1115で)。誘電体層1020は、ポリイミドを含み得る。誘電体層を形成することはまた、誘電体層1020に複数のキャビティ(たとえば、1010)を形成することも含み得る。複数のキャビティは、エッチングプロセス(たとえば、フォトエッチング)またはレーザプロセスを使用して形成され得る。図10Aの段階2~3は、誘電体層と、その誘電体層内のキャビティとを形成する一例を図示し説明している。
[00111] この方法では、誘電体層内および上に相互接続部を形成する(1120で)。たとえば、相互接続部1012は、誘電体層1020内および上に形成され得る。めっきプロセスが、相互接続部を形成するために使用され得る。相互接続を形成することは、パターン化された金属層を誘電体層の上および/またはその中に設けることを含み得る。図10Aの段階4は、誘電体層内および上に相互接続部を形成する一例を図示し説明している。
[00112] この方法では、誘電体層1020および相互接続部の上に誘電体層1022を形成する(1125で)。誘電体層1022はポリイミドを含み得る。誘電体層を形成することはまた、誘電体層1022に複数のキャビティ(たとえば、1030)を形成することも含み得る。複数のキャビティは、エッチングプロセスまたはレーザプロセスを使用して形成され得る。図10A~10Bの段階5~6は、誘電体層と、その誘電体層内のキャビティとを形成することを示す。
[00113] この方法では、誘電体層内および/またはその上に相互接続部を形成する(1130で)。たとえば、相互接続部1014が形成され得る。めっきプロセスが、相互接続部を形成するために使用され得る。相互接続部を形成することはまた、パターン化された金属層を誘電体層の上およびその中に設けることを含み得る。図10Bの段階7は、誘電体層内および上に相互接続部を形成する一例を図示し説明している。
[00114] この方法では、1125および1130で説明されたように、追加の誘電体層および追加の相互接続部を形成することができる。図10B~10Cの段階8~10は、誘電体層内および上に追加の相互接続部を形成する一例を図示し説明している。
[00115] すべての誘電体層および追加の相互接続部が形成されると、この方法では、キャリア(たとえば、1000)を誘電体層1020から分離して(たとえば、除去、研磨して)、基板を残すことができる。いくつかの実施形態において、この方法では、はんだレジスト層(たとえば、324、326)を基板の上に形成することができる。
[00116] 異なる実施形態では、金属層を形成するために異なるプロセスを使用することができる。いくつかの実施形態において、金属層を形成するための化学気相成長(CVD)プロセスおよび/または物理気相成長(PVD)プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および/またはめっきプロセスが、金属層を形成するために使用され得る。
基板に結合された相互接続デバイスを含むパッケージを製作するための例示的な順序
[00117] 図12A~12Bは、基板に結合された相互接続デバイスを含むパッケージを提供または製作するための例示的な順序を示す。いくつかの実施形態において、図12A~12Bの順序は、図3の基板202および相互接続デバイス201を含むパッケージ200、または本開示に記載のパッケージのいずれかを提供または製作するために使用され得る。
[00118] 図12A~12Bの順序では、パッケージを提供または製作するための順序を単純化および/または明確化するために、1つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序は変更または修正されてもよい。いくつかの実施形態において、プロセスのうちの1つまたは複数が、本開示の範囲から逸脱することなく置換または代用され得る。図12A~12Bの順序は、(ウェハの一部として)一度に1つのパッケージまたはいくつかのパッケージを製作するために使用され得る。
[00119] 段階1は、図12Aに示されるように、基板202が提供された後の状態を示す。基板202は、サプライヤから提供されても、製作されてもよい。図10A~10Cに示されるプロセスと同様のプロセスが、基板202を製作するために使用され得る。しかし、異なる実施形態では、基板202を製作するために異なるプロセスを使用することができる。基板202を製作するために使用され得るプロセスの例は、セミアディティブプロセス(SAP)および修正セミアディティブプロセス(mSAP)を含む。基板202は、少なくとも1つの誘電体層320と、複数の相互接続部322とを含む。基板202は、ラミネート基板、コアレス基板、有機基板、コア層を含む基板(たとえば、コア基板)であってもよい。いくつかの実施形態において、少なくとも1つの誘電体層320は、コア層および/またはプリプレグ層を含み得る。
[00120] 段階2は、集積デバイス203、集積デバイス205および相互接続デバイス201が基板202の第1の面(たとえば、上面)に結合された後の状態を示す。集積デバイス203は、複数のはんだ相互接続部330を介して基板202に結合され得る。集積デバイス205は、複数のはんだ相互接続部350を介して基板202に結合され得る。相互接続デバイス201は、複数のはんだ相互接続部310を介して基板202に結合され得る。他の集積デバイス(たとえば、207、209)は、基板202に結合され得る。集積デバイスは、図2で説明されたように、集積デバイス207が基板202の第2象限212に置かれ、集積デバイス205が基板202の第1象限211に置かれ、集積デバイス203が基板202の第3象限213に置かれ、集積デバイス209が基板202の第4象限214に置かれるように、基板202に結合され得る。
[00121] 段階3は、熱界面材料(TIM)が基板202および集積デバイスの上に提供された後の状態を示す。たとえば、TIM382が基板202の上に堆積され得、TIM383が集積デバイス203の裏面を覆って堆積され得、TIM385が集積デバイス205の裏面を覆って堆積され得る。他のTIMは、基板202に結合された他の集積デバイスの上に堆積され得る。
[00122] 段階4は、図12Bに示されるように、ヒートスプレッダ308が、様々なTIMを介して基板202および集積デバイスに結合された後の状態を示す。ピックアンドプレイスプロセスが、TIM382、383および385を介してヒートスプレッダ308を基板202および集積デバイスに結合するために使用され得る。いくつかの実施形態において、TIM382、383および385は、同一のTIMの一部であり得る。
[00123] 段階5は、複数のはんだ相互接続部380が基板202の第2の面(たとえば、底面)に結合された後の状態を示す。複数のはんだ相互接続部380は、基板202の複数の相互接続部322からの相互接続部に結合され得る。はんだリフロープロセスが、複数のはんだ相互接続部380を基板202に結合するために使用され得る。段階5は、図2~7で説明されたパッケージ200を示し得る。本開示に記載のパッケージ(たとえば、200)は、一度に1つずつ製作されてよく、または1つまたは複数のウェハの一部として一緒に製作されてから個々のパッケージに単一化されてもよい。
基板に結合された相互接続デバイスを含むパッケージを製作する方法の例示的な流れ図
[00124] いくつかの実施形態において、基板に結合された高密度相互接続デバイスを含むパッケージを製作することは、いくつかのプロセスを含む。図13は、基板に結合された高密度相互接続デバイスを含むパッケージを提供または製作する方法1300の例示的な流れ図を示す。いくつかの実施形態において、図13の方法1300は、本開示に記載の図3のパッケージ200を提供または製作するために使用され得る。しかし、方法1300は、本開示に記載のパッケージのいずれかを提供または製作するために使用されてもよい。
[00125] 図13の方法では、基板に結合された高密度相互接続デバイスを含むパッケージを提供または製作する方法を簡略化および/または明確化するために、1つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実施形態において、プロセスの順序は変更または修正されてもよい。
[00126] この方法では、基板(たとえば、202)を提供する(1305で)。基板202は、サプライヤから提供されても、製作されてもよい。基板202は、第1の面および第2の面を含む。基板202は、少なくとも1つの誘電体層320と複数の相互接続部322とを含む。異なる実施形態では、様々な基板を提供することができる。図10A~10Cに示されるプロセスと同様のプロセスが、基板202を製作するために使用され得る。しかし、異なる実施形態では、基板202を製作するために異なるプロセスを使用することができる。図12Aの段階1は、基板を提供する一例を図示し、説明している。
[00127] この方法では、少なくとも1つの集積デバイス(たとえば、203、205)と相互接続デバイス(たとえば、201)とを基板(たとえば、202)の第1の面に結合する(1310で)。集積デバイス203は、複数のはんだ相互接続部330を介して基板202に結合され得る。複数のはんだ相互接続部330は、基板202の複数の相互接続部322からの相互接続部に結合され得る。集積デバイス203は、第1の集積デバイス203の前面(たとえば、能動面)が基板202に面しているように基板202に結合され得る。一例として、集積デバイス203および相互接続デバイス201は、第1の電気信号が集積デバイスとボード(たとえば390)の間を伝わるときに、第1の電気信号が基板202を通り、次いで相互接続デバイス201を通り、再び基板202を通って伝わるようにして集積デバイスと相互接続デバイスと基板とが一緒に結合されるように、基板202に結合され得る。第1の電気信号の電気経路は、対角に延びる少なくとも1つの相互接続部を含み得る。基板202は、集積デバイスが基板202に結合される前に反転され得る。
[00128] 集積デバイス205は、複数のはんだ相互接続部350を介して基板202に結合され得る。複数のはんだ相互接続部350は、基板202の複数の相互接続部322からの相互接続部に結合され得る。集積デバイス205は、集積デバイス205の前面(たとえば、能動面)が基板202に面しているように、基板202に結合され得る。
[00129] 一例として、第1の集積デバイス203、第2の集積デバイス205、および相互接続デバイス201は、第1の電気信号が第1の集積デバイス203と第2の集積デバイス205の間を伝わるときに、第1の電気信号が相互接続デバイス201を通って伝わるようにして集積デバイスと相互接続デバイスと基板とが一緒に結合されるように、基板202に結合され得る。たとえば、第1の集積デバイス203と第2の集積デバイス205の間の第1の電気信号は、基板202を通り、次いで相互接続デバイス201を通り、再び基板202を通って伝わることができる。第1の電気信号の電気経路は、対角に延びる少なくとも1つの相互接続部を含み得る。図12Aの段階2は、基板に結合された集積デバイスおよび相互接続デバイスの一例を図示し説明している。集積デバイスを基板に結合することはまた、それぞれの集積デバイス(たとえば、203、205)と基板202の間にアンダーフィル(たとえば、313、333、353)を設けることも含み得る。図12Aの段階2は、設けられているアンダーフィルの一例を図示し説明している。
[00130] この方法では、基板および/または集積デバイスの上に少なくとも1つの熱界面材料(TIM)を提供する(1315で)。たとえば、TIM382が基板202の上に堆積され得、TIM383が集積デバイス203の裏面を覆って堆積され得、TIM385が集積デバイス205の裏面を覆って堆積され得る。図12Aの段階3は、TIMを提供する一例を図示し説明している。
[00131] この方法では、基板および集積デバイスにヒートスプレッダを結合する(1320で)。たとえば、ピックアンドプレイスプロセスが、TIM382、383および385を介して基板202および集積デバイスにヒートスプレッダ308を結合するために使用され得る。図12Bの段階4は、ヒートスプレッダを基板および集積デバイスに結合する一例を図示し説明している。
[00132] この方法では、複数のはんだ相互接続部(たとえば、380)を基板(たとえば、202)の第2の面に結合する(1320で)。図12Bの段階5は、はんだ相互接続部を基板に結合する一例を図示し説明している。
例示的な電子デバイス
[00133] 図14は、前述のデバイス、集積デバイス、集積回路(IC)パッケージ、集積回路(IC)デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ(PoP)、システムインパッケージ(SiP)、またはシステムオンチップ(SoC)のいずれかと一体化され得る、様々な電子デバイスを示す。たとえば、携帯電話デバイス1402、ラップトップコンピュータデバイス1404、固定位置端末デバイス1406、ウェアラブルデバイス1408、または自動車1410は、本明細書に記載のデバイス1400を含み得る。デバイス1400は、たとえば、本明細書に記載のデバイスおよび/または集積回路(IC)パッケージのいずれかであり得る。図14に示されたデバイス1402、1404、1406および1408、ならびに自動車1410は、例示的なものにすぎない。他の電子デバイスもまた、一群のデバイス(たとえば電子デバイス)をそれだけには限らないが含むデバイス1400を特徴とすることができ、この一群のデバイスは、モバイルデバイス、ハンドヘルドパーソナル通信システム(PCS)ユニット、パーソナルデジタルアシスタントなどの携帯型データユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メーター読み取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス(たとえば、時計、眼鏡)、モノのインターネット(IoT)デバイス、サーバ、ルータ、自動車(たとえば、自律走行車)に実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶もしくは取り出す他の任意のデバイス、またはこれらの任意の組合せを含む。
[00134] 図2~7、図8A~8D、図9、図10A~10C、図11、図12A~12B、および/もしくは図13~14に示される構成要素、プロセス、特徴、および/もしくは機能のうちの1つまたは複数が、単一の構成要素、プロセス、特徴もしくは機能に再構成および/もしくは組み合わされ得、またはいくつかの構成要素、プロセス、もしくは機能として具現化され得る。追加の要素、構成要素、プロセス、および/または機能もまた、本開示から逸脱することなく追加され得る。図2~7、図8A~8D、図9、図10A~10C、図11、図12A~12B、および/または図13~14と、本開示におけるその対応する記述とは、ダイおよび/またはICに限定されないことにもまた留意されたい。いくつかの実施形態において、図2~7、図8A~8D、図9、図10A~10C、図11、図12A~12B、および/または図13~14と、その対応する記述とは、デバイスおよび/または集積デバイスを製造、生成、提供、および/または生産するのに使用され得る。いくつかの実施形態において、デバイスは、ダイ、集積デバイス、集積受動デバイス(IPD)、ダイパッケージ、集積回路(IC)デバイス、デバイスパッケージ、集積回路(IC)パッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ(PoP)デバイス、放熱デバイス、および/またはインターポーザを含み得る。
[00135] 本開示の図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、および/またはトランジスタを実際に表現したものおよび/または概念的に表現したものを表し得ることに留意されたい。場合によっては、図は原寸に比例していないことがある。場合によっては、明確にするために、すべての構成要素および/または部品が示されるとは限らないことがある。場合によっては、図中の様々な部品および/または構成要素の位置、場所、サイズ、および/または形状は、例示的なものであり得る。いくつかの実施形態において、図中の様々な構成要素および/または部品は、任意選択であり得る。
[00136] 本明細書では、「例示的」という語は、「例、事例、または実例としての機能を果たすこと」を意味するものとして使用される。本明細書において「例示的」として説明される任意の実施形態または態様は、本開示の他の態様よりも好ましい、または有利であると必ずしも解釈されるものではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを要求するものではない。本明細書では、「結合された」という用語は、2つの物体間の直接または間接的な結合(たとえば、機械的結合)を指すために使用される。たとえば、物体Aが物体Bに物理的に接触し、物体Bが物体Cに接触している場合、物体AとCは、互いに物理的に直接接触していないとしても、やはり互いに結合していると考えられ得る。「電気的に結合された」という用語は、電流(たとえば、信号、電力、接地)が2つの物体間を伝わり得るように、2つの物体が直接または間接的に結合されることを意味し得る。電気的に結合される2つの物体は、2つの物体間を伝わる電流を有していることもいないこともある。「第1の」、「第2の」、「第3の」および「第4の」という用語(および/または第4を超えるどんなもものでも)の使用は、恣意的なものである。記載の構成要素のいずれかが、第1の構成要素、第2の構成要素、第3の構成要素、または第4の構成要素であり得る。たとえば、第2の構成要素と呼ばれる構成要素が、第1の構成要素、第2の構成要素、第3の構成要素、または第4の構成要素であり得る。「カプセル化する」という用語は、物体が他の物体を部分的にカプセル化し得る、または完全にカプセル化し得ることを意味する。「上」および「下」という用語は恣意的なものである。上部に置かれた構成要素が、下部に置かれている構成要素の上に位置することがある。上部の構成要素が下部の構成要素と考えられてもよく、逆も同様である。本開示に記載されているように、第2の構成要素の「上に」置かれた第1の構成要素は、下部または上部がどのように恣意的に定義されるかによって、第1の構成要素が第2の構成要素の上または下に位置することを意味し得る。別の例では、第1の構成要素は、第2の構成要素の第1の面の上に(たとえば、上方に)置かれ、第3の構成要素は、第2の構成要素の第2の面の上に(たとえば、下方に)置かれ、この第2の面は第1の面の反対側にある。本出願において、別の構成要素の上に置かれた1つの構成要素に関して使用される「上に」という用語は、別の構成要素上および/または別の構成要素内にある(たとえば、構成要素の表面にある、または構成要素内に埋め込まれている)構成要素を意味するために使用され得ることにさらに留意されたい。したがって、たとえば、第2の構成要素の上にある第1の構成要素は、(1)第1の構成要素が第2の構成要素の上にあるが、第2の構成要素と直接には接触していない、(2)第1の構成要素が第2の構成要素の上にある(たとえば、その表面にある)、および/または(3)第1の構成要素が第2の構成要素内にある(たとえば、埋め込まれている)ことを意味し得る。第2の構成要素の「中に」置かれている第1の構成要素は、第2の構成要素の中に部分的に置かれていること、または第2の構成要素の中に完全に置かれていることがあり得る。本開示で使用される『約「値X」』、または「およそ値X」という用語は、「値X」の10%以内を意味する。たとえば、約1またはおよそ1という値は、0.9~1.1の範囲の値を意味する。
[00137] いくつかの実施形態において、相互接続部とは、2つの点、要素および/または構成要素の間の電気的接続を可能または容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実施形態において、相互接続部は、トレース、ビア、パッド、ピラー、メタライゼーション層、再分配層、および/またはアンダーバンプメタライゼーション(UBM)層/相互接続部を含み得る。いくつかの実施形態において、相互接続部は、信号(たとえば、データ信号)、接地および/または電力の電気経路を提供するように構成され得る導電性材料を含み得る。相互接続部は、1つより多い要素または構成要素を含み得る。相互接続部は、1つまたは複数の相互接続部によって画定され得る。相互接続部は、1つまたは複数の金属層を含み得る。相互接続部は、回路の一部であり得る。異なる実施形態では、相互接続部を形成するための異なるプロセスおよび/または順序を使用することができる。いくつかの実施形態において、化学蒸着(CVD)プロセス、物理蒸着(PVD)プロセス、スパッタリングプロセス、スプレーコーティング、および/またはめっきプロセスが、相互接続部を形成するために使用され得る。
[00138] また、本明細書に含まれる様々な開示は、フローチャート、流れ図、構造図、またはブロック図として描かれるプロセスとして説明される場合があることにも留意されたい。フローチャートは、動作を順次的なプロセスとして記述し得るが、動作の多くは並行して、または同時に実施されることが可能である。加えて、動作の順序は再構成され得る。プロセスは、その動作が完了したときに終了される。
[00139] 以下では、本発明を理解しやすくするために、さらなる例が説明される。
[00140] 態様1:複数の相互接続部を備える基板と、基板に結合された第1の集積デバイスと、基板に結合された第2の集積デバイスと、基板に結合された相互接続デバイスとを備えるパッケージであって、第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板が、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、相互接続デバイスを通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成され、この電気経路が、対角に延びる少なくとも1つの相互接続部を含む、パッケージ。
[00141] 態様2:第2の集積デバイスが、第1の集積デバイスの対角に置かれている、態様1に記載のパッケージ。
[00142] 態様3:第2の集積デバイスが、基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して第1の集積デバイスに電気的に結合されるように構成される、態様1~2に記載のパッケージ。
[00143] 態様4:相互接続デバイスが、第1の集積デバイスおよび第2の集積デバイスに対して回転された配置で基板に結合される、態様1~3に記載のパッケージ。
[00144] 態様5:相互接続デバイスが、第1の方向に配置された第1の複数の相互接続部を備え、ここにおいて、第1の複数の相互接続部が第1の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成され、相互接続デバイスがさらに、第2の方向に配置された第2の複数の相互接続部を備え、第2の方向が第1の方向と直交しており、第2の複数の相互接続部が、第2の対の集積デバイス(a second pair of integrated devices)の間に少なくとも1つの電気経路を提供するように構成される、態様1~4に記載のパッケージ。
[00145] 態様6:相互接続デバイスが、第1の集積デバイスと第2の集積デバイスの間に対角相互接続部を提供するように構成されている、マンハッタン構成で配置された第1の複数の相互接続部を備える、態様1~4に記載のパッケージ。
[00146] 態様7:基板に結合された第3の集積デバイス(third integrated device)をさらに備え、第3の集積デバイスが、基板を介して第1の集積デバイスに電気的に結合されるように構成され、第3の集積デバイスが、基板を介して第2の集積デバイスに電気的に結合されるように構成され、さらに、基板に結合された第4の集積デバイス(fourth integrated device)を備え、第4の集積デバイスが、基板を介して第1の集積デバイスに電気的に結合されるように構成され、第4の集積デバイスが、基板を介して第2の集積デバイスに電気的に結合されるように構成され、第2の集積デバイスが、基板の第1象限に結合され、第3の集積デバイスが、基板の第2象限に結合され、第1の集積デバイスが、基板の第3象限に結合され、第4の集積デバイスが、基板の第4象限に結合されている、態様1~6に記載のパッケージ。
[00147] 態様8:相互接続デバイスが、ダイ基板と、少なくとも1つの誘電体層と、複数の相互接続部とを備える、態様1~7に記載のパッケージ。
[00148] 態様9:相互接続デバイスが、トランジスタがないダイを含む、態様1~8に記載のパッケージ。
[00149] 態様10:相互接続デバイスが、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備えるブリッジ基板を含む、態様1~7に記載のパッケージ。
[00150] 態様11:相互接続デバイスが、第1の集積デバイスと第2の集積デバイスの間のブリッジとして構成される、態様1~10に記載のパッケージ。
[00151] 態様12:パッケージが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、パーソナルデジタルアシスタント、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット(IoT)デバイス、および自動車内のデバイスからなる群から選択されたデバイスに組み込まれる、態様1~11に記載のパッケージ。
[00152] 態様13:複数の相互接続部を備える基板と、基板に結合された第1の集積デバイスと、基板に結合された第2の集積デバイスと、基板に結合されたデバイス相互接続のための手段とを備える装置であって、第1の集積デバイス、第2の集積デバイス、デバイス相互接続のための手段および基板が、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、デバイス相互接続のための手段を通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成され、電気経路が、対角に延びる少なくとも1つの相互接続部を含む、装置。
[00153] 態様14:第2の集積デバイスが、基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して第1の集積デバイスに電気的に結合されるように構成される、態様13に記載の装置。
[00154] 態様15:デバイス相互接続のための手段が、第1の集積デバイスおよび第2の集積デバイスに対して回転された配置で基板に結合される、態様13~14に記載の装置。
[00155] 態様16:デバイス相互接続のための手段が、マンハッタン構成で配置されている第1の複数の相互接続部を含む、態様13~15に記載の装置。
[00156] 態様17:マンハッタン構成で配置された第1の複数の相互接続部が、第1の集積デバイスと第2の集積デバイスの間に対角相互接続部を提供するように構成される、態様13~16に記載の装置。
[00157] 態様18:基板に結合された第3の集積デバイスをさらに備え、第3の集積デバイスが、基板を介して第1の集積デバイスに電気的に結合されるように構成され、第3の集積デバイスが、基板を介して第2の集積デバイスに電気的に結合されるように構成される、態様13~17に記載の装置。
[00158] 態様19:デバイス相互接続のための手段が、ダイ基板と、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備える、態様13~18に記載の装置。
[00159] 態様20:デバイス相互接続のための手段が、第1の集積デバイスと第2の集積デバイスの間のブリッジ基板として構成される、態様13~18に記載の装置。
[00160] 態様21:パッケージを製作する方法であって、複数の相互接続部を備える基板を提供することと、基板に結合された第1の集積デバイスを提供することと、基板に結合された第2の集積デバイスを提供することと、相互接続デバイスを基板に結合することとを備え、第1の集積デバイス、第2の集積デバイス、相互接続デバイスおよび基板が、第1の集積デバイスと第2の集積デバイスの間に、少なくとも基板を通り、相互接続デバイスを通り、再び基板を通って延びる、電気信号の電気経路を提供するように構成され、この電気経路が、対角に延びる少なくとも1つの相互接続部を含む、方法。
[00161] 態様22:第2の集積デバイスが、対角状の少なくとも1つの相互接続部を介して第1の集積デバイスに電気的に結合されるように構成される、態様21に記載の方法。
[00162] 態様23:相互接続デバイスが、第1の集積デバイスおよび第2の集積デバイスに対して回転された配置で基板に結合される、態様21~22に記載の方法。
[00163] 態様24:相互接続デバイスが、マンハッタン構成で配置されている第1の複数の相互接続部を含む、態様21~23に記載の方法。
[00164] 態様25:マンハッタン構成で配置された第1の複数の相互接続部が、第1の集積デバイスと第2の集積デバイスの間に対角相互接続部を提供するように構成される、態様21~24に記載の方法。
[00165] 本明細書に記載された本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムに実装されることが可能である。本開示の前述の態様は例示的なものにすぎず、本開示を限定すると解釈されるものではないことに留意されたい。本開示の態様についての説明は例示的なものであり、特許請求の範囲を限定するものではない。そのため、本教示は、他のタイプの装置に容易に適用されることが可能であり、多くの代替形態、修正形態および変形形態が当業者には明らかであろう。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
複数の相互接続部を備える基板と、
前記基板に結合された第1の集積デバイスと、
前記基板に結合された第2の集積デバイスと、
前記基板に結合された相互接続デバイスと
を備えるパッケージであって、前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記相互接続デバイスを通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、パッケージ。
[C2]
前記第2の集積デバイスが、前記第1の集積デバイスの対角に置かれている、C1に記載のパッケージ。
[C3]
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C1に記載のパッケージ。
[C4]
前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C1に記載のパッケージ。
[C5]
前記相互接続デバイスが、
第1の方向に配置された第1の複数の相互接続部を備え、ここにおいて、前記第1の複数の相互接続部が第1の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成され、前記相互接続デバイスがさらに、
第2の方向に配置された第2の複数の相互接続部を備え、
前記第2の方向が前記第1の方向と直交しており、
前記第2の複数の相互接続部が、第2の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成される、C1に記載のパッケージ。
[C6]
前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成されている、マンハッタン構成で配置された第1の複数の相互接続部を備える、C1に記載のパッケージ。
[C7]
前記基板に結合された第3の集積デバイスをさらに備え、
前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、さらに
前記基板に結合された第4の集積デバイスを備え、
前記第4の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第4の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、
前記第2の集積デバイスが、前記基板の第1象限に結合され、
前記第3の集積デバイスが、前記基板の第2象限に結合され、
前記第1の集積デバイスが、前記基板の第3象限に結合され、
前記第4の集積デバイスが、前記基板の第4象限に結合されている、C1に記載のパッケージ。
[C8]
前記相互接続デバイスが、ダイ基板と、少なくとも1つの誘電体層と、複数の相互接続部とを備える、C1に記載のパッケージ。
[C9]
前記相互接続デバイスが、トランジスタがないダイを含む、C1に記載のパッケージ。
[C10]
前記相互接続デバイスが、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備えるブリッジ基板を含む、C1に記載のパッケージ。
[C11]
前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジとして構成される、C1に記載のパッケージ。
[C12]
前記パッケージが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、パーソナルデジタルアシスタント、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット(IoT)デバイス、および自動車内のデバイスからなる群から選択されたデバイスに組み込まれる、C1に記載のパッケージ。
[C13]
複数の相互接続部を備える基板と、
前記基板に結合された第1の集積デバイスと、
前記基板に結合された第2の集積デバイスと、
前記基板に結合されたデバイス相互接続のための手段と
を備える装置であって、
前記第1の集積デバイス、前記第2の集積デバイス、デバイス相互接続のための手段および前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、デバイス相互接続のための前記手段を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、装置。
[C14]
前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C13に記載の装置。
[C15]
デバイス相互接続のための前記手段が、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C13に記載の装置。
[C16]
デバイス相互接続のための前記手段が、マンハッタン構成で配置されている第1の複数の相互接続部を含む、C13に記載の装置。
[C17]
前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、C16に記載の装置。
[C18]
前記基板に結合された第3の集積デバイスをさらに備え、
前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成される、C13に記載の装置。
[C19]
デバイス相互接続のための前記手段が、ダイ基板と、少なくとも1つの誘電体層と、第2の複数の相互接続部とを備える、C13に記載の装置。
[C20]
デバイス相互接続のための前記手段が、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジ基板として構成される、C13に記載の装置。
[C21]
パッケージを製作する方法であって、
複数の相互接続部を備える基板を提供することと、
前記基板に第1の集積デバイスを結合することと、
前記基板に第2の集積デバイスを結合することと、
前記基板に相互接続デバイスを結合することと
を備え、
前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記相互接続デバイスを通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
前記電気経路が、対角に延びる少なくとも1つの相互接続部を含む、方法。
[C22]
前記第2の集積デバイスが、対角状の少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、C21に記載の方法。
[C23]
前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、C21に記載の方法。
[C24]
前記相互接続デバイスが、マンハッタン構成で配置されている第1の複数の相互接続部を含む、C21に記載の方法。
[C25]
前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、C24に記載の方法。

Claims (15)

  1. 少なくとも1つの誘電体層および複数の相互接続部を備える基板と、
    前記基板の第1の面に結合された第1の集積デバイスと、
    前記基板の前記第1の面に結合された第2の集積デバイスと、
    複数のはんだ相互接続部が相互接続デバイスと前記基板との間に置かれるように、前記複数のはんだ相互接続部を介して前記基板の前記第1の面に結合された相互接続デバイスと
    を備えるパッケージであって、前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記複数のはんだ相互接続部から少なくとも第1のはんだ相互接続部を通り、前記相互接続デバイスを通り、前記複数のはんだ相互接続部から少なくとも第2のはんだ相互接続部を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
    前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、パッケージ。
  2. 前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、請求項1に記載のパッケージ。
  3. 前記相互接続デバイスが、
    第1の方向に配置された第1の複数の相互接続部を備え、ここにおいて、前記第1の複数の相互接続部が第1の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成され、前記相互接続デバイスがさらに、
    第2の方向に配置された第2の複数の相互接続部を備え、
    前記第2の方向が前記第1の方向と直交しており、
    前記第2の複数の相互接続部が、第2の対の集積デバイスの間に少なくとも1つの電気経路を提供するように構成される、請求項1に記載のパッケージ。
  4. 前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成されている、マンハッタン構成で配置された第1の複数の相互接続部を備え、前記マンハッタン構成は、相互接続部が互いに直交している、および/または平行である構成である、請求項1に記載のパッケージ。
  5. 前記基板に結合された第3の集積デバイスをさらに備え、
    前記第3の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
    前記第3の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、さらに
    前記基板に結合された第4の集積デバイスを備え、
    前記第4の集積デバイスが、前記基板を介して前記第1の集積デバイスに電気的に結合されるように構成され、
    前記第4の集積デバイスが、前記基板を介して前記第2の集積デバイスに電気的に結合されるように構成され、
    前記第2の集積デバイスが、前記基板の第1象限に結合され、
    前記第3の集積デバイスが、前記基板の第2象限に結合され、
    前記第1の集積デバイスが、前記基板の第3象限に結合され、
    前記第4の集積デバイスが、前記基板の第4象限に結合されている、請求項1に記載のパッケージ。
  6. 前記相互接続デバイスが、ダイ基板と、少なくとも1つの誘電体層と、複数の相互接続部とを備え、前記相互接続デバイスが、前面および裏面を備え、前記相互接続デバイスは、前記相互接続デバイスの前記前面が前記基板に面するように、前記基板に結合される、請求項1に記載のパッケージ。
  7. 前記相互接続デバイスが、トランジスタがないダイを含む、請求項1に記載のパッケージ。
  8. 前記相互接続デバイスが、少なくとも1つの第1の誘電体層と、第2の複数の相互接続部とを備えるブリッジ基板を含む、請求項1に記載のパッケージ。
  9. 前記相互接続デバイスが、前記第1の集積デバイスと前記第2の集積デバイスの間のブリッジとして構成される、請求項1に記載のパッケージ。
  10. 前記パッケージが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、パーソナルデジタルアシスタント、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット(IoT)デバイス、および自動車内のデバイスからなる群から選択されたデバイスに組み込まれる、請求項1に記載のパッケージ。
  11. パッケージを製作する方法であって、
    少なくとも1つの誘電体層および複数の相互接続部を備える基板を提供することと、
    前記基板の第1の面に第1の集積デバイスを結合することと、
    前記基板の前記第1の面に第2の集積デバイスを結合することと、
    複数のはんだ相互接続部が相互接続デバイスと前記基板との間に置かれるように、前記複数のはんだ相互接続部を介して前記基板の前記第1の面に相互接続デバイスを結合することと
    を備え、
    前記第1の集積デバイス、前記第2の集積デバイス、前記相互接続デバイスおよび前記基板が、前記第1の集積デバイスと前記第2の集積デバイスの間に、少なくとも前記基板を通り、前記複数のはんだ相互接続部から少なくとも第1のはんだ相互接続部を通り、前記相互接続デバイスを通り、前記複数のはんだ相互接続部から少なくとも第2のはんだ相互接続部を通り、再び前記基板を通って延びる、電気信号の電気経路を提供するように構成され、
    前記第2の集積デバイスが、前記基板の相互接続部に対して対角にある少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、方法。
  12. 前記第2の集積デバイスが、対角状の少なくとも1つの相互接続部を介して前記第1の集積デバイスに電気的に結合されるように構成される、請求項11に記載の方法。
  13. 前記相互接続デバイスが、前記第1の集積デバイスおよび前記第2の集積デバイスに対して回転された配置で前記基板に結合される、請求項11に記載の方法。
  14. 前記相互接続デバイスが、マンハッタン構成で配置されている第1の複数の相互接続部を含む、請求項11に記載の方法。
  15. 前記マンハッタン構成で配置された前記第1の複数の相互接続部が、前記第1の集積デバイスと前記第2の集積デバイスの間に対角相互接続部を提供するように構成される、請求項14に記載の方法。
JP2023541318A 2021-01-13 2021-12-07 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ Active JP7765480B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/148,367 2021-01-13
US17/148,367 US11562962B2 (en) 2021-01-13 2021-01-13 Package comprising a substrate and interconnect device configured for diagonal routing
PCT/US2021/062237 WO2022154905A1 (en) 2021-01-13 2021-12-07 Package comprising a substrate and interconnect device configured for diagonal routing

Publications (3)

Publication Number Publication Date
JP2024502355A JP2024502355A (ja) 2024-01-18
JP2024502355A5 JP2024502355A5 (ja) 2024-11-18
JP7765480B2 true JP7765480B2 (ja) 2025-11-06

Family

ID=79171288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023541318A Active JP7765480B2 (ja) 2021-01-13 2021-12-07 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ

Country Status (8)

Country Link
US (1) US11562962B2 (ja)
EP (1) EP4278382A1 (ja)
JP (1) JP7765480B2 (ja)
KR (1) KR20230130634A (ja)
CN (1) CN116686084A (ja)
BR (1) BR112023013290A2 (ja)
TW (1) TW202243179A (ja)
WO (1) WO2022154905A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855057B2 (en) * 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11978697B2 (en) * 2021-07-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US20230137877A1 (en) * 2021-11-02 2023-05-04 Intel Corporation No-remelt solder enforcement joint

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310411A (ja) 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP2007194535A (ja) 2006-01-23 2007-08-02 Toshiba Corp 半導体装置
JP2016165022A (ja) 2009-06-24 2016-09-08 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050240893A1 (en) * 2000-12-07 2005-10-27 Cadence Design Systems, Inc. Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated euclidean wiring
US11121109B2 (en) * 2017-10-26 2021-09-14 Intel Corporation Innovative interconnect design for package architecture to improve latency
US11569173B2 (en) 2017-12-29 2023-01-31 Intel Corporation Bridge hub tiling architecture
US20200098692A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements
US11652057B2 (en) * 2019-05-07 2023-05-16 Intel Corporation Disaggregated die interconnection with on-silicon cavity bridge
US11222850B2 (en) 2019-05-15 2022-01-11 Mediatek Inc. Electronic package with rotated semiconductor die
US11621223B2 (en) * 2019-05-22 2023-04-04 Intel Corporation Interconnect hub for dies
US12176268B2 (en) * 2020-03-24 2024-12-24 Intel Corporation Open cavity bridge co-planar placement architectures and processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310411A (ja) 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP2007194535A (ja) 2006-01-23 2007-08-02 Toshiba Corp 半導体装置
JP2016165022A (ja) 2009-06-24 2016-09-08 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法

Also Published As

Publication number Publication date
US20220223529A1 (en) 2022-07-14
EP4278382A1 (en) 2023-11-22
KR20230130634A (ko) 2023-09-12
BR112023013290A2 (pt) 2023-10-31
US11562962B2 (en) 2023-01-24
WO2022154905A1 (en) 2022-07-21
JP2024502355A (ja) 2024-01-18
TW202243179A (zh) 2022-11-01
CN116686084A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
JP7824965B2 (ja) 基板の表面と整合された表面相互接続を備える基板を有するパッケージ
JP7765480B2 (ja) 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
CN115362550B (zh) 包括具有在阻焊层之上的互连路由线路的基板的封装件
JP7823041B2 (ja) 基板と高密度相互接続集積デバイスとを含むパッケージ
JP2025166172A (ja) 基板と基板に結合された高密度相互接続集積デバイスとを含むパッケージ
JP2025526880A (ja) 集積デバイスとメタライゼーション部分との間に位置するチップレットを備えるパッケージ
KR20230159429A (ko) 패드-온-패드 인터커넥트들을 포함하는 기판을 갖는 패키지
TW202435387A (zh) 包括整合元件、小晶片和金屬化部分的封裝
TW202347655A (zh) 包括位於襯底之間的互連晶粒的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
JP7642922B2 (ja) キャビティを有するピラー相互接続を備える集積デバイス
US11948909B2 (en) Package comprising spacers between integrated devices
JP2024540436A (ja) はんだ相互接続部間に配置されたチャネル相互接続部を備えるパッケージ
CN119654710A (zh) 包括第一基板、第二基板和耦合到第二基板的底表面的电器件的封装
JP2024533131A (ja) 高密度相互接続子を有する基板を備えるパッケージ
JP7789073B2 (ja) 周辺相互接続を備える基板をもつパッケージ
TWI922462B (zh) 包括基板以及耦合至基板的高密度互連整合元件的封裝
TW202515257A (zh) 包含具有互連塊的基材的封裝

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241107

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251024

R150 Certificate of patent or registration of utility model

Ref document number: 7765480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150