JP7824965B2 - 基板の表面と整合された表面相互接続を備える基板を有するパッケージ - Google Patents

Description

優先権の主張

関連出願の相互参照
[0001]本出願は、その全体が以下に完全に記載されるかのように、およびすべての適用可能な目的のために、その内容全体が本明細書に組み込まれる、２０２１年２月１日に米国特許庁に出願された非仮出願第１７／１６４，７２９号の優先権および利益を主張する。

[0002]様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスと基板とを含むパッケージに関する。

[0003]基板は、誘電体層と、複数の相互接続とを含む。いくつかの基板作製プロセスは、表面凹部をもつ表面相互接続を生成し、ここで、表面相互接続は、基板の中に埋め込まれ、基板の表面の下方に位置する。基板におけるこれらの表面凹部は、表面相互接続と、基板に結合された集積デバイスとの間の不十分なまたは不良なはんだ接合を引き起こし得る。パッケージにおける不十分なおよび／または不良なはんだ接合は、パッケージにおける信頼性問題を引き起こすことがある。より信頼できるパッケージを提供する必要が継続的にある。

[0004]様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスと基板とを含むパッケージに関する。

[0005]一例は、基板と集積デバイスとを含むパッケージを提供する。基板は、少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを含む。複数の表面相互接続は第２の材料を備える。複数の表面相互接続の表面が基板の表面と平面（planar with）にある（平面に位置する）。集積デバイスは、複数のピラー相互接続および複数のはんだ相互接続を通して基板の複数の表面相互接続に結合される。

[0006]別の例は、少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを含む基板を提供する。複数の表面相互接続は第２の材料を備える。複数の表面相互接続の表面が基板の表面と平面にある。

[0007]別の例は、パッケージを作製するための方法を提供する。本方法は、少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを備える基板を提供する。複数の表面相互接続は第２の材料を備える。複数の表面相互接続の表面が基板の表面と平面にある。本方法は、複数のピラー相互接続および複数のはんだ相互接続を通して集積デバイスを基板の複数の表面相互接続に結合する。

[0008]様々な特徴、性質、および利点は、全体を通じて同様の参照符号が同様のものを指す図面とともに読めば、以下に記載される詳細な説明から明らかになり得る。

[0009]集積デバイスと基板とを含むパッケージの側面図。 [0010]基板の表面と整合された表面相互接続を備える基板を含むパッケージの側面図。 [0011]基板の表面と整合された表面相互接続を備える基板を含む別のパッケージの側面図。 [0012]基板を作製するための例示的なシーケンスを示す図。 基板を作製するための例示的なシーケンスを示す図。 基板を作製するための例示的なシーケンスを示す図。 基板を作製するための例示的なシーケンスを示す図。 [0013]基板を作製するための方法の例示的な流れ図。 [0014]基板の表面と整合された表面相互接続を備える基板を含むパッケージを作製するための例示的なシーケンスを示す図。 基板の表面と整合された表面相互接続を備える基板を含むパッケージを作製するための例示的なシーケンスを示す図。 [0015]基板の表面と整合された表面相互接続を備える基板を含むパッケージを作製するための方法の例示的な流れ図。 [0016]本明細書で説明されるダイ、電子回路、集積デバイス、集積受動デバイス（ＩＰＤ）、受動構成要素、パッケージ、および／またはデバイスパッケージを統合し得る様々な電子デバイスを示す図。

[0017]以下の説明では、本開示の様々な態様の完全な理解を提供するために、具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細なしに実践され得ることが当業者によって理解されよう。たとえば、不必要な詳細で態様を不明瞭にするのを避けるために、回路がブロック図で示されることがある。他の事例では、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法が詳細に示されないことがある。

[0018]本開示は、基板と集積デバイスとを含むパッケージについて説明する。基板は、少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを含む。複数の表面相互接続は第２の材料を備える。複数の表面相互接続の表面が基板の表面と平面にある。集積デバイスは、複数のピラー（pillar）相互接続および複数のはんだ相互接続を通して基板の複数の表面相互接続に結合される。複数の表面相互接続（たとえば、表面パッド相互接続）は、集積デバイスが基板に結合されたときに集積デバイスの不整合（misalignment）があるときでも、集積デバイスと基板との間の信頼できるおよび強いはんだ接合を提供するのを助ける。
表面相互接続を備える基板を備える例示的なパッケージ
[0019]図１は、基板１０２と、集積デバイス１０４と、集積デバイス１０６とを含む、パッケージ１００を示す。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続１２２とを含む。複数の相互接続１２２は、基板１０２の中に埋め込まれた相互接続を含む。集積デバイス１０４は、複数のピラー相互接続１４０および複数のはんだ相互接続１４２を通して基板１０２に結合される。複数のはんだ相互接続１４２は、複数の相互接続１２２に結合される。集積デバイス１０６は、複数のピラー相互接続１６０および複数のはんだ相互接続１６２を通して基板１０２に結合される。複数のはんだ相互接続１６２は、複数の相互接続１２２に結合される。複数のはんだ相互接続１２４は、基板１０２に結合される。

[0020]集積デバイス１０４は、基板１０２の相互接続と不整合（misalignment with）である。その結果、複数のピラー相互接続１４０の一部と複数のはんだ相互接続１４２の一部とが、基板１０２のパッド相互接続（たとえば、１２２ａ）と整合されない。これは、パッド相互接続（たとえば、１２２ａ）と基板１０２の上部表面との間の垂直オフセットが、はんだ相互接続（たとえば、１４２）を伸ばし、および／またははんだ相互接続１４２の中に１つまたは複数の小さい空隙をもたらすので、はんだ相互接続とパッド相互接続との間の不十分なまたは不良なはんだ接合を生じ、集積デバイス１０４と基板１０２との間の不十分なまたは不良な電気的接続を生じる。

[0021]図２は、表面相互接続をもつ基板を含むパッケージ２００の側面図を示す。パッケージ２００は、基板２０２と、集積デバイス２０３と、集積デバイス２０５とを含む。パッケージ２００は、複数のはんだ相互接続２８０を通してボード２９０（たとえば、プリント回路板（ＰＣＢ））に結合される。集積デバイス２０３は、複数のピラー相互接続２３０および複数のはんだ相互接続２３２を通して基板２０２に結合される。集積デバイス２０５は、複数のピラー相互接続２５０および複数のはんだ相互接続２５２を通して基板２０２に結合される。

[0022]基板２０２は、埋め込みトレース基板（ＥＴＳ：embedded trace substrate）であり得る。基板２０２は、少なくとも１つの誘電体層２２０と、複数の相互接続２２２と、複数の表面相互接続２２４とを含む。複数の相互接続２２２は、少なくとも１つの誘電体層２２０の中に位置する相互接続を含む。複数の相互接続２２２は、基板２０２の表面を通して埋め込まれたおよび基板２０２の表面からオフセットされた複数の相互接続（たとえば、パッド相互接続、トレース相互接続）を含む。複数の相互接続２２２からの相互接続の例は、パッド相互接続２２２ａと、トレース相互接続２２２ｂとを含む。基板２０２の表面からオフセットされた複数の相互接続２２２は、複数の相互接続２２２の上に位置する基板凹部を有し得る。相互接続２２２ｂ（たとえば、トレース相互接続）は、基板２０２の表面からオフセットされた相互接続の一例であり、基板凹部に隣接する。

[0023]基板２０２は、複数の表面相互接続２２４を含む。複数の表面相互接続２２４は、複数の相互接続２２２のうちのいくつかに結合される。複数の表面相互接続２２４は、さもなければ基板凹部であり得る空間を占有し得る。複数の表面相互接続２２４は、複数の相互接続２２２とは異なる材料を含む。たとえば、複数の相互接続２２２は銅を含み得、複数の表面相互接続２２４はスズ（Ｓｎ）を含み得る。複数の表面相互接続２２４は、シード層（たとえば、銅シード層）とは異なり得る。複数の表面相互接続２２４はシード層がないことがある。複数の表面相互接続２２４は、基板２０２の表面（たとえば、第１の表面、上部表面）と整合された、および／またはそれと平面にある、表面を有し得る。たとえば、基板２０２の外のほうを向く（face away from）複数の表面相互接続２２４の表面は、基板２０２の表面（たとえば、第１の表面、上部表面）と整合され、および／またはそれと平面にある。別の例では、基板２０２の外のほうを向く複数の表面相互接続２２４の表面は、少なくとも１つの誘電体層２２０の表面（たとえば、第１の表面、上部表面）と整合され、および／またはそれと平面にある。基板２０２の外のほうを向く複数の表面相互接続２２４の表面は、集積デバイス（たとえば、２０３、２０５）のほうを向く表面である。

[0024]複数の表面相互接続２２４は、基板２０２の複数の相互接続２２２からの相互接続のいずれとも異なる金属層上に位置し得る。複数の表面相互接続２２４は、基板２０２の第１の表面（たとえば、上部表面、集積デバイス対向表面（integrated device facing surface））（たとえば、基板２０２の少なくとも１つの誘電体層２２０の上部表面）と整合された、および／またはそれと平面にある表面（たとえば、基板の外のほうを向く表面）を有する唯一の相互接続であり得る。複数の表面相互接続２２４は、複数の相互接続２２２と少なくとも１つの集積デバイス（たとえば、２０３、２０５）との間に位置する。複数の表面相互接続２２４は、表面相互接続のための手段であり得る。

[0025]複数の表面相互接続２２４は、複数の表面相互接続の表面（たとえば、基板の外のほうを向く表面、集積デバイスのほうを向く表面）が、基板２０２の表面と平面にある、および／またはそれと整合されるように、複数の相互接続２２２のうちのいくつかに結合される。複数の表面相互接続２２４は、集積デバイスが基板２０２に結合されたときに集積デバイスの不整合があるときでも、集積デバイスと基板との間の信頼できるおよび強いはんだ接合を提供するのを助ける。

[0026]図２は、集積デバイス２０３が、複数のピラー相互接続２３０および複数のはんだ相互接続２３２を通して基板２０２に電気的に結合されるように構成されることを示す。特に、集積デバイス２０３は、複数のピラー相互接続２３０および複数のはんだ相互接続２３２を通して複数の表面相互接続２２４に電気的に結合されるように構成される。ピラー相互接続２３０ａおよびはんだ相互接続２３２ａは、集積デバイス２０３の一部と見なされ得る。集積デバイス２０３は、ピラー相互接続２３０ａに結合される。ピラー相互接続２３０ａは、はんだ相互接続２３２ａに結合される。はんだ相互接続２３２ａは、表面相互接続２２４ａに結合される。表面相互接続２２４ａは、相互接続２２２ａに結合される。表面相互接続２２４ａは、相互接続２２２ａの上に位置する。表面相互接続２２４ａは表面パッド相互接続であり得る。相互接続２２２ａはパッド相互接続であり得る。したがって、表面パッド相互接続は、パッド相互接続に結合され（たとえば、直接結合され）得る。表面相互接続２２４ａおよび相互接続２２２ａは、第１の金属層と第２の金属層とを備える単一のパッド相互接続と見なされ得、ここで、第２の金属層は、第１の金属層の材料とは異なる材料を含む。第１の金属層は、相互接続２２２ａによって表され得、第２の金属層は、表面相互接続２２４ａによって表され得る。第１の金属層は銅を含み得、第２の金属層はスズ（Ｓｎ）を含み得る。第１の金属層はシード層を含み得る。

[0027]同様に、集積デバイス２０５は、複数のピラー相互接続２５０および複数のはんだ相互接続２５２を通して基板２０２に電気的に結合されるように構成される。特に、集積デバイス２０５は、複数のピラー相互接続２５０および複数のはんだ相互接続２５２を通して複数の表面相互接続２２４に電気的に結合されるように構成される。複数のピラー相互接続２５０と、複数のはんだ相互接続２５２と、複数の表面相互接続２２４と、複数の相互接続２２２とは、集積デバイス２０３と基板２０２との間の、複数のピラー相互接続２３０、複数のはんだ相互接続２３２、複数の表面相互接続２２４および複数の相互接続２２２について上記で説明されたように、互いに結合され得る。

[0028]集積デバイス（たとえば、２０３、２０５）は、ダイ（たとえば、半導体ベアダイ）を含み得る。集積デバイスは、無線周波数（ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベース集積デバイス、表面弾性波（ＳＡＷ）フィルタ、バルク弾性波（ＢＡＷ）フィルタ、発光ダイオード（ＬＥＤ）集積デバイス、ケイ素（Ｓｉ）ベース集積デバイス、炭化ケイ素（ＳｉＣ）ベース集積デバイス、メモリ、電力管理プロセッサ（たとえば、電力管理集積回路）、アプリケーションプロセッサ、および／またはそれらの組合せを含み得る。集積デバイス（たとえば、２０３、２０５）は、少なくとも１つの電子回路（たとえば、第１の電子回路、第２の電子回路など）を含み得る。

[0029]異なるパッケージが、異なる数の集積デバイスを有し得ることに留意されたい。集積デバイスのロケーションは例示的である。集積デバイスは、基板の異なる部分に結合され得る。

[0030]図３は、表面相互接続を備える基板３０２を含むパッケージ３００の側面図を示す。パッケージ３００はパッケージ２００と同様である。したがって、パッケージ３００は、パッケージ２００と同じまたは同様の構成要素を含む。基板３０２は基板２０２と同様である。したがって、基板３０２は、基板２０２と同じまたは同様の構成要素を含む。基板３０２は、埋め込みトレース基板（ＥＴＳ）であり得る。基板３０２は、少なくとも１つの誘電体層２２０と、複数の相互接続２２２と、複数の表面相互接続２２４と、はんだレジスト層３２０と、カプセル化層３１０とを含む。

[0031]はんだレジスト層３２０は、基板３０２の下部表面に結合される。カプセル化層３１０は、基板３０２の第１の表面（たとえば、上部表面）および（１つまたは複数の）集積デバイス（たとえば、２０３、２０５）の上に形成され、および位置し得る。カプセル化層３１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液体成形プロセスが、カプセル化層３１０を形成するために使用され得る。カプセル化層３１０はフォトエッチング可能であり得る。カプセル化層３１０は、カプセル化のための手段であり得る。
基板を作製するための例示的なシーケンス
[0032]いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図４Ａ～図４Ｄは、表面相互接続を含む基板を提供または作製するための例示的なシーケンスを示す。いくつかの実装形態では、図４Ａ～図４Ｄのシーケンスは、図２の基板２０２を提供または作製するために使用され得る。しかしながら、図４Ａ～図４Ｄのプロセスは、本開示で説明される基板のいずれかを作製するために使用され得る。

[0033]図４Ａ～図４Ｄのシーケンスは、基板を提供または作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の範囲から逸脱することなく交換または置換され得る。

[0034]段階１は、図４Ａに示されているように、金属層４０２をもつキャリア４００が提供された後の状態を示す。金属層４０２はシード層を含み得る。金属層４０２は銅を含み得る。

[0035]段階２は、フォトレジスト層４０３が提供された後の状態を示す。フォトレジスト層４０３は、金属層４０２の上に形成され得る。積層プロセスおよび／または堆積プロセスが、フォトレジスト層４０３を形成するために使用され得る。

[0036]段階３は、フォトレジスト層４０３における開口４０４を生じる、フォトレジスト層４０３の選択的エッチングの後の状態を示す。

[0037]段階４は、金属層４０５が、フォトレジスト層４０３の開口４０４を通して形成された後の状態を示す。金属層４０５は、本開示で説明されるように、複数の表面相互接続２２４を形成し得る。金属層４０５はスズ（Ｓｎ）を含み得る。しかしながら、（１つまたは複数の）異なる材料が金属層４０５のために使用され得る。めっきプロセスが、金属層４０５を形成するために使用され得る。金属層４０５は、シード層（たとえば、銅シード層）とは異なり得る。

[0038]段階５は、相互接続４０６が、金属層４０５（たとえば、表面相互接続２２４）と、金属層４０２との上に形成された後の状態を示す。めっきプロセスが、相互接続を形成するために使用され得る。相互接続４０６は銅を含み得る。相互接続４０６は、金属層４０５および／または表面相互接続２２４）とは異なる材料を含み得る。

[0039]段階６は、図４Ｂに示されているように、フォトレジスト層４０３の除去の後の、金属層４０２を露出する状態を示す。

[0040]段階７は、誘電体層４２０が、金属層４０２と、金属層４０５と、キャリア４００との上に形成された後の状態を示す。誘電体層４２０は、ポリイミドを含み得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。堆積プロセスおよび／または積層プロセスが、誘電体層４２０を形成するために使用され得る。

[0041]段階８は、複数のキャビティ４１０が誘電体層４２０の中に形成された後の状態を示す。複数のキャビティ４１０は、エッチングプロセス（たとえば、フォトエッチングプロセス）またはレーザープロセスを使用して形成され得る。複数のキャビティ４１０は、相互接続４０６の一部を露出し得る。

[0042]段階９は、相互接続４１２が誘電体層４２０の中におよびその上に形成された後の状態を示す。相互接続４１２は、複数のキャビティ４１０の中に形成され得る。形成され得る相互接続の例は、ビア、パッドおよび／またはトレースを含む。めっきプロセスが、相互接続を形成するために使用され得る。相互接続４１２は銅を含み得る。

[0043]段階１０は、別の誘電体層４２２が誘電体層４２０の上に形成された後の状態を示す。誘電体層４２２は、誘電体層４２０と同じ材料であり得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。堆積プロセスおよび／または積層プロセスが、誘電体層４２２を形成するために使用され得る。

[0044]段階１１は、図４Ｃに示されているように、複数のキャビティ４３０が誘電体層４２２の中に形成された後の状態を示す。エッチングプロセスまたはレーザープロセスが、キャビティ４３０を形成するために使用され得る。複数のキャビティ４３０は、相互接続４１２の一部を露出し得る。

[0045]段階１２は、相互接続４１４が誘電体層４２２の中におよびその上に形成された後の状態を示す。相互接続４１４は、複数のキャビティ４３０の中に形成され得る。形成され得る相互接続の例は、ビア、パッドおよび／またはトレースを含む。めっきプロセスが、相互接続を形成するために使用され得る。相互接続４１４は銅を含み得る。

[0046]段階１３は、別の誘電体層４２４が誘電体層４２２の上に形成された後の状態を示す。誘電体層４２４は、誘電体層４２０と同じ材料であり得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。堆積プロセスおよび／または積層プロセスが、誘電体層４２４を形成するために使用され得る。

[0047]段階１４は、複数のキャビティ４４０が誘電体層４２４の中に形成された後の状態を示す。エッチングプロセスまたはレーザープロセスが、キャビティ４４０を形成するために使用され得る。複数のキャビティ４４０は、相互接続４１４の一部を露出し得る。

[0048]段階１５は、図４Ｄに示されているように、相互接続４１６が誘電体層４２４の中におよびその上に形成された後の状態を示す。相互接続４１６は、複数のキャビティ４４０の中に形成され得る。形成され得る相互接続の例は、ビア、パッドおよび／またはトレースを含む。めっきプロセスが、相互接続を形成するために使用され得る。相互接続４１６は銅を含み得る。相互接続４１６は、誘電体層４２４の表面の上に形成され得る。したがって、相互接続４１６は、基板の表面の上に形成され得る。

[0049]相互接続４０６、４１２、４１４および／または４１６の一部または全部が、基板２０２の複数の相互接続２２２を画定し得る。誘電体層４２０、４２２、４２４は、少なくとも１つの誘電体層２２０によって表され得る。

[0050]段階１６は、キャリア４００が誘電体層２２０から分離され（たとえば、除去され、研削され）、金属層４０２（たとえば、シード層）が誘電体層２２０から除去され（たとえば、エッチングされ）、基板２０２を残した後の状態を示す。少なくとも１つのはんだレジスト層（たとえば、３２０）が、基板２０２の表面（たとえば、上部表面、下部表面）の上に形成され得る。複数の表面相互接続２２４は、複数の表面相互接続２２４の表面（たとえば、基板の外のほうを向く表面、集積デバイスのほうを向く表面）が、基板２０２の表面（たとえば、少なくとも１つの誘電体層２２０の表面）と平面にある、および／またはそれと整合されるように、複数の相互接続２２２のうちのいくつかに結合される。いくつかの実装形態では、相互接続２２２に直接結合された表面相互接続２２４は、第１の金属層と第２の金属層とを備える単一のパッド相互接続と見なされ得、ここで、第２の金属層は、第１の金属層の材料とは異なる材料を含む。第１の金属層は、複数の相互接続２２２からの相互接続によって表され得、第２の金属層は、表面相互接続２２４によって表され得る。第１の金属層は銅を含み得、第２の金属層はスズ（Ｓｎ）を含み得る。第１の金属層はシード層を含み得る。段階１６に示されているように、複数の相互接続２２２からの相互接続のうちのいくつかが、基板２０２の表面を通して埋め込まれ得、複数の相互接続２２２からの相互接続のうちのいくつかの上におよび／またはそれに隣接して基板凹部があり得る。

[0051]異なる実装形態は、（１つまたは複数の）金属層を形成するために、異なるプロセスを使用し得る。いくつかの実装形態では、（１つまたは複数の）金属層を形成するための化学気相堆積（ＣＶＤ）プロセスおよび／または物理気相堆積（ＰＶＤ）プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および／またはめっきプロセスが、（１つまたは複数の）金属層を形成するために使用され得る。
基板を作製するための方法の例示的な流れ図
[0052]いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図５は、表面相互接続を含む基板を提供または作製するための方法５００の例示的な流れ図を示す。いくつかの実装形態では、図５の方法５００は、図２の基板２０２を提供または作製するために使用され得る。しかしながら、方法５００は、本開示で説明される任意の基板を作製するために使用され得る。

[0053]図５の方法は、基板を提供または作製するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。

[0054]方法は、（５０５において）金属層４０２をもつキャリア４００を提供する。金属層４０２は、シード層（たとえば、銅シード層）を含み得る。異なる実装形態は、キャリアのために、異なる材料を使用し得る。図１０Ａの段階１は、金属層をもつキャリアが提供された後の状態の一例を示し、説明する。

[0055]方法は、（５１０において）フォトレジスト層４０３を形成およびエッチングする。フォトレジスト層４０３は、キャリア４００の金属層４０２の上に積層および／または堆積され得る。図１０Ａの段階２～３は、フォトレジスト層を形成およびエッチングすることを示し、説明する。

[0056]方法は、（５１５において）金属層４０２の上に複数の表面相互接続２２４を形成する。表面相互接続２２４は、金属層４０５（たとえば、表面金属層）から形成され得る。金属層４０５は、金属層４０２とは異なる材料を含み得る。金属層４０５はスズ（Ｓｎ）を含み得る。金属層４０５は、シード層（たとえば、銅シード層）とは異なり得る。めっきプロセスが、金属層４０５を形成するために使用され得る。図４Ａの段階４は、表面相互接続を形成する一例を示し、説明する。

[0057]方法は、（５２０において）金属層４０５と金属層４０２との上に相互接続４０６を形成する。めっきプロセスが、相互接続４０６を形成するために使用され得る。図４Ａの段階５は、相互接続を形成する一例を示し、説明する。

[0058]方法は、（５２５において）フォトレジスト層４０３を除去する。図４Ｂの段階６は、フォトレジスト層を除去する一例を示し、説明する。

[0059]方法は、（５３０において）キャリア４００と金属層４０２との上に誘電体層４２０を形成する。誘電体層４２０は、ポリイミドを含み得る。誘電体層を形成することは、誘電体層４２０の中に複数のキャビティ（たとえば、４１０）を形成することをも含み得る。複数のキャビティは、エッチングプロセス（たとえば、フォトエッチング）またはレーザープロセスを使用して形成され得る。図４Ｂの段階７～８は、誘電体層と誘電体層の中のキャビティとを形成する一例を示し、説明する。

[0060]方法は、（５３５において）誘電体層の中におよびその上に相互接続を形成する。たとえば、相互接続４１２は、誘電体層４２０の中におよびその上に形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。相互接続を形成することは、誘電体層の上におよび／またはその中に、パターン化された金属層を提供することを含み得る。図４Ｂの段階９は、誘電体層の中におよびその上に相互接続を形成する一例を示し、説明する。

[0061]方法は、（５４０において）誘電体層４２０と相互接続との上に誘電体層４２２を形成する。誘電体層４２２は、ポリイミドを含み得る。誘電体層を形成することは、誘電体層４２２の中に複数のキャビティ（たとえば、４３０）を形成することをも含み得る。複数のキャビティは、エッチングプロセスまたはレーザープロセスを使用して形成され得る。図４Ｂ～図４Ｃの段階１０～１１は、誘電体層と誘電体層の中のキャビティとを形成することを示す。

[0062]方法は、（５４５において）誘電体層の中におよび／またはその上に相互接続を形成する。たとえば、相互接続４１４が形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。相互接続を形成することは、誘電体層の上におよびその中に、パターン化された金属層を提供することを含み得る。図４Ｃの段階１２は、誘電体層の中におよびその上に相互接続を形成する一例を示し、説明する。

[0063]方法は、５４０および５４５において説明されたように、（１つまたは複数の）追加の誘電体層および追加の相互接続を形成し得る。図４Ｃ～図４Ｄの段階１３～１５は、誘電体層の中におよびその上に追加の相互接続を形成する一例を示し、説明する。

[0064]すべての（１つまたは複数の）誘電体層および追加の相互接続が形成されると、方法は、誘電体層４２０からキャリア（たとえば、４００）を分離（たとえば、除去、研削）し、金属層４０２（たとえば、シード層）を除去（たとえば、エッチングアウト（etch out））し、基板２０２を残し得る。図４Ｄの段階１６は、基板からキャリアを分離する一例を示し、説明する。いくつかの実装形態では、方法は、基板の上に（たとえば、基板の第１の表面の上に、基板の第２の表面の上に）少なくとも１つのはんだレジスト層（たとえば、３２０）を形成し得る。

[0065]異なる実装形態は、（１つまたは複数の）金属層を形成するために、異なるプロセスを使用し得る。いくつかの実装形態では、（１つまたは複数の）金属層を形成するための化学気相堆積（ＣＶＤ）プロセスおよび／または物理気相堆積（ＰＶＤ）プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および／またはめっきプロセスが、（１つまたは複数の）金属層を形成するために使用され得る。
表面相互接続を備える基板を含むパッケージを作製するための例示的なシーケンス
[0066]図６Ａ～図６Ｂは、表面相互接続を備える基板を含むパッケージを提供または作製するための例示的なシーケンスを示す。いくつかの実装形態では、図６Ａ～図６Ｂのシーケンスは、図３の表面相互接続を備える基板を含むパッケージ３００、または本開示で説明されるパッケージのいずれかを提供または作製するために使用され得る。

[0067]図６Ａ～図６Ｂのシーケンスは、パッケージを提供または作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の範囲から逸脱することなく交換または置換され得る。図６Ａ～図６Ｂのシーケンスは、（ウエハの一部として）一度に１つのパッケージまたはいくつかのパッケージを作製するために使用され得る。

[0068]段階１は、図６Ａに示されているように、基板３０２が提供された後の状態を示す。基板３０２は、サプライヤによって提供されるか、または作製され得る。図４Ａ～図４Ｄに示されているプロセスと同様のプロセスが、基板３０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板３０２を作製するために異なるプロセスを使用し得る。基板３０２を作製するために使用され得るプロセスの例は、セミアディティブプロセス（ＳＡＰ）およびモディファイドセミアディティブプロセス（ｍＳＡＰ）を含む。基板３０２は、少なくとも１つの誘電体層２２０と、複数の相互接続２２２と、複数の表面相互接続２２４と、はんだレジスト層３２０とを含む。基板３０２は、埋め込みトレース基板（ＥＴＳ）であり得る。

[0069]複数の表面相互接続２２４は、基板３０２の表面（たとえば、第１の表面、上部表面）と整合された、および／またはそれと平面にある、表面を有し得る。たとえば、基板３０２の外のほうを向く複数の表面相互接続２２４の表面は、基板３０２の表面（たとえば、第１の表面、上部表面）と整合され、および／またはそれと平面にある。別の例では、基板３０２の外のほうを向く複数の表面相互接続２２４の表面は、少なくとも１つの誘電体層２２０の表面（たとえば、第１の表面、上部表面）と整合され、および／またはそれと平面にある。複数の表面相互接続２２４は、複数の相互接続２２２の材料とは異なる材料を含み得る。複数の相互接続２２４は、シード層とは異なり得る。

[0070]段階２は、集積デバイス２０３と集積デバイス２０５とが基板３０２の第１の表面（たとえば、上部表面）に結合された後の状態を示す。集積デバイス２０３は、複数のピラー相互接続２３０および複数のはんだ相互接続２３２を通して基板３０２に結合され得る。複数のはんだ相互接続２３２は、複数の表面相互接続２２４に結合され得る。集積デバイス２０５は、複数のピラー相互接続２５０および複数のはんだ相互接続２５２を通して基板３０２に結合され得る。複数のはんだ相互接続２５２は、複数の表面相互接続２２４に結合され得る。はんだリフロープロセスが、集積デバイスを基板３０２に結合するために使用され得る。

[0071]段階３は、図６Ｂに示されているように、カプセル化層３１０が基板３０２と集積デバイス（たとえば、２０３、２０５）との上に提供された後の状態を示す。カプセル化層３１０は、（１つまたは複数の）集積デバイスおよび／または構成要素をカプセル化し得る。たとえば、カプセル化層３１０は、基板３０２と（１つまたは複数の）集積デバイス（たとえば、２０３、２０５）との上に形成され得る。カプセル化層３１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液体成形プロセスが、カプセル化層３１０を形成するために使用され得る。カプセル化層３１０はフォトエッチング可能であり得る。カプセル化層３１０は、カプセル化のための手段であり得る。

[0072]段階４は、複数のはんだ相互接続２８０が基板３０２の第２の表面（たとえば、下部表面）に結合された後の状態を示す。複数のはんだ相互接続２８０は、基板３０２の複数の相互接続２２２からの相互接続に結合され得る。はんだリフロー（solder reflow）プロセスが、複数のはんだ相互接続２８０を基板３０２に結合するために使用され得る。段階４は、パッケージ３００を示し得る。本開示で説明されるパッケージ（たとえば、２００、３００）は、一度に１つ作製され得るか、または１つまたは複数のウエハの一部として一緒に作製され、次いで、個々のパッケージに単一化され得る。
表面相互接続を備える基板を含むパッケージを作製するための方法の例示的な流れ図
[0073]いくつかの実装形態では、表面相互接続を備える基板を含むパッケージを作製することは、いくつかのプロセスを含む。図７は、表面相互接続を備える基板を含むパッケージを提供または作製するための方法７００の例示的な流れ図を示す。いくつかの実装形態では、図７の方法７００は、本開示で説明される図３のパッケージ３００を提供または作製するために使用され得る。しかしながら、方法７００は、本開示で説明されるパッケージのいずれかを提供または作製するために使用され得る。

[0074]図７の方法は、表面相互接続を備える基板を含むパッケージを提供または作製するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。

[0075]方法は、（７０５において）表面相互接続をもつ基板（たとえば、２０２、３０２）を提供する。基板３０２は、サプライヤによって提供されるか、または作製され得る。基板３０２は、第１の表面と第２の表面とを含む。基板３０２は、少なくとも１つの誘電体層２２０と、複数の相互接続２２２と、複数の表面相互接続２２４と、はんだレジスト層３２０とを含む。複数の表面相互接続２２４は、複数の相互接続２２２に結合され得る。複数の表面相互接続２２４は、複数の相互接続２２２の上に位置し得る。異なる実装形態は、異なる基板を提供し得る。図４Ａ～図４Ｄに示されているプロセスと同様のプロセスが、基板３０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板３０２を作製するために異なるプロセスを使用し得る。図６Ａの段階１は、表面相互接続をもつ基板を提供する一例を示し、説明する。

[0076]方法は、（７１０において）複数の集積デバイス（たとえば、２０３、２０５）を基板（たとえば、３０２）の第１の表面に結合する。たとえば、集積デバイス２０３は、複数のピラー相互接続２３０および複数のはんだ相互接続２３２を通して基板２０２に結合され得る。複数のはんだ相互接続２３２は、基板３０２の複数の相互接続２２４に結合され得る。別の例では、集積デバイス２０５は、複数のピラー相互接続２５０および複数のはんだ相互接続２５２を通して基板３０２に結合され得る。複数のはんだ相互接続２５２は、基板３０２の複数の表面相互接続２２４に結合され得る。はんだリフロープロセスが、集積デバイスを基板に結合するために使用され得る。図６Ａの段階２は、基板に結合された集積デバイスの一例を示し、説明する。

[0077]方法は、（７１５において）基板（たとえば、３０２）の上にカプセル化層（たとえば、３１０）を形成する。カプセル化層３１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液体成形プロセスが、カプセル化層３１０を形成するために使用され得る。カプセル化層３１０はフォトエッチング可能であり得る。カプセル化層３１０は、カプセル化のための手段であり得る。カプセル化層は、（１つまたは複数の）集積デバイスおよび／または構成要素をカプセル化し得る。図６Ｂの段階３は、基板の上にカプセル化層を形成する一例を示し、説明する。

[0078]方法は、（７２０において）複数のはんだ相互接続（たとえば、２８０）を基板（たとえば、３０２）の第２の表面に結合する。複数のはんだ相互接続は、基板の複数の相互接続２２２に結合され得る。図６Ｂの段階４は、はんだ相互接続を基板に結合する一例を示し、説明する。
例示的な電子デバイス
[0079]図８は、上述のデバイス、集積デバイス、集積回路（ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（ＳｉＰ）、またはシステムオンチップ（ＳｏＣ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイルフォンデバイス８０２、ラップトップコンピュータデバイス８０４、固定ロケーション端末デバイス８０６、ウェアラブルデバイス８０８、または自動車両８１０は、本明細書で説明されるデバイス８００を含み得る。デバイス８００は、たとえば、本明細書で説明されるデバイスおよび／または集積回路（ＩＣ）パッケージのいずれかであり得る。図８に示されているデバイス８０２、８０４、８０６、および８０８ならびに車両８１０は、例示的なものにすぎない。他の電子デバイスはまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車両（たとえば、自律車両）において実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含む、デバイス（たとえば、電子デバイス）のグループを含む、デバイス８００を特徴づけ得る。

[0080]図２～図３、図４Ａ～図４Ｄ、図５、図６Ａ～図６Ｂ、および／または図７～図８に示されている構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴または機能に再構成され、および／または組み合わせられるか、あるいはいくつかの構成要素、プロセス、または機能において実施され得る。また、本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能が追加され得る。また、本開示における図２～図３、図４Ａ～図４Ｄ、図５、図６Ａ～図６Ｂ、および／または図７～図８、ならびにそれの対応する説明は、ダイおよび／またはＩＣに限定されないことに留意されたい。いくつかの実装形態では、図２～図３、図４Ａ～図４Ｄ、図５、図６Ａ～図６Ｂ、および／または図７～図８、ならびにそれの対応する説明は、デバイスおよび／または集積デバイスを製造、作成、提供、および／または生成するために使用され得る。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、熱放散デバイスおよび／またはインターポーザを含み得る。

[0081]本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、および／またはトランジスタの実際の表現および／または概念的な表現を表し得ることに留意されたい。いくつかの事例では、図は一定の縮尺ではないことがある。いくつかの事例では、明快のために、すべての構成要素および／または部品が示され得るとは限らない。いくつかの事例では、図における様々な部品および／または構成要素の位置、ロケーション、サイズ、および／または形状は、例示的なものであり得る。いくつかの実装形態では、図における様々な構成要素および／または部品は、随意であり得る。

[0082]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。同様に、「態様」という用語は、本開示のすべての態様が、説明される特徴、利点、または動作モードを含むことを必要とするとは限らない。「結合される」という用語は、本明細書では、２つの物体間の直接的または間接的結合（たとえば、機械的結合）を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、それらが互いに直接物理的に接触しない場合でも、やはり互いに結合されていると見なされ得る。「電気的に結合される」という用語は、電流（たとえば、信号、電力、接地）が２つの物体間を進み得るように、２つの物体が直接または間接的に互いに結合されることを意味し得る。電気的に結合される２つの物体は、２つの物体間を進む電流を有することも有しないこともある。「第１の」、「第２の」、「第３の」、および「第４の」（および／または第４のを超える何でも）という用語の使用は、任意である。説明される構成要素のいずれも、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。たとえば、第２の構成要素と呼ばれる構成要素は、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。「カプセル化する」という用語は、物体が別の物体を部分的にカプセル化するか、または完全にカプセル化し得ることを意味する。「上部」および「下部」という用語は、任意である。上部上に位置する構成要素は、下部上に位置する構成要素の上に位置し得る。上部の構成要素が下部の構成要素と見なされ得、その逆も同様である。本開示で説明されるように、第２の構成要素「の上に」位置する第１の構成要素は、下部または上部がどのように任意に画定されるかに応じて、第１の構成要素が第２の構成要素の上方または下方に位置することを意味し得る。別の例では、第１の構成要素は、第２の構成要素の第１の表面の上に（たとえば、上方に）位置し得、第３の構成要素は、第２の構成要素の第２の表面の上に（たとえば、下方に）位置し得、第２の表面は、第１の表面に対向している。１つの構成要素が別の構成要素の上に位置するという文脈において本出願で使用される「の上に（over）」という用語は、別の構成要素上に（on）および／または別の構成要素の中に（in）ある（たとえば、構成要素の表面上にあるかまたは構成要素の中に埋め込まれている）構成要素を意味するために使用され得ることにさらに留意されたい。したがって、たとえば、第２の構成要素の上に（over）ある第１の構成要素は、（１）第１の構成要素が第２の構成要素の上に（over）あるが、第２の構成要素に直接接触していないこと、（２）第１の構成要素が第２の構成要素上に（on）（たとえば、その表面上に）あること、および／または（３）第１の構成要素が第２の構成要素の中に（in）ある（たとえば、その中に埋め込まれている）ことを意味し得る。第２の構成要素「の中に（in）」位置する第１の構成要素は、第２の構成要素の中に部分的に位置するか、または第２の構成要素の中に完全に位置し得る。本開示で使用される「約（about）‘値Ｘ’」または「およそ（approximately）値Ｘ」という用語は、‘値Ｘ’の１０パーセント以内を意味する。たとえば、約１またはおよそ１の値は、０．９～１．１の範囲内の値を意味することになる。

[0083]いくつかの実装形態では、相互接続は、２つの点、要素および／または構成要素の間の電気的接続を可能にするかまたは容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続は、トレース、ビア、パッド、ピラー、メタライゼーション層、再分配層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層／相互接続を含み得る。いくつかの実装形態では、相互接続は、信号（たとえば、データ信号）、接地および／または電力のための電気経路を提供するように構成され得る導電性材料を含み得る。相互接続は、２つ以上の要素または構成要素を含み得る。相互接続は、１つまたは複数の相互接続によって画定され得る。相互接続は、１つまたは複数の金属層を含み得る。相互接続は、回路の一部であり得る。異なる実装形態は、相互接続を形成するために、異なるプロセスおよび／またはシーケンスを使用し得る。いくつかの実装形態では、化学気相堆積（ＣＶＤ）プロセス、物理気相堆積（ＰＶＤ）プロセス、スパッタリングプロセス、スプレーコーティング、および／またはめっきプロセスが、相互接続を形成するために使用され得る。

[0084]また、本明細書に含まれている様々な開示は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは、動作を逐次的なプロセスとして説明し得るが、動作の多くは、並行してまたは同時に実施され得る。さらに、動作の順序は並べ替えられ得る。プロセスは、それの動作が完了したときに終了する。

[0085]以下では、本発明の理解を容易にするために、さらなる例が説明される。

[0086]態様１：基板と集積デバイスとを備えるパッケージ。少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを備える、基板。複数の表面相互接続は第２の材料を備え、複数の表面相互接続の表面が基板の表面と平面にある。集積デバイスは、複数のピラー相互接続および複数のはんだ相互接続を通して基板の複数の表面相互接続に結合される。

[0087]態様２：複数の表面相互接続が、基板の表面と平面にある、集積デバイスのほうを向く表面を有する、表面パッド相互接続を含む、態様１に記載のパッケージ。

[0088]態様３：複数の表面相互接続が、複数の相互接続と集積デバイスとの間に位置する、態様１から２に記載のパッケージ。

[0089]態様４：複数の表面相互接続はシード層がない、態様１から３に記載のパッケージ。

[0090]態様５：複数の表面相互接続がスズ（Ｓｎ）を含む、態様１から４に記載のパッケージ。

[0091]態様６：複数の相互接続が、基板の表面を通して基板の中に埋め込まれたトレース相互接続を含み、ここにおいて、トレース相互接続が、基板の表面からの基板凹部に隣接する、態様１から５に記載のパッケージ。

[0092]態様７：基板の表面が、集積デバイスのほうを向く表面である、態様６に記載のパッケージ。

[0093]態様８：複数の相互接続がパッド相互接続を含み、ここにおいて、複数の表面相互接続が表面パッド相互接続を含み、ここにおいて、表面パッド相互接続がパッド相互接続に結合され、ここにおいて、集積デバイスのほうを向くパッド相互接続の表面が、基板の表面と平面にある、態様１から７に記載のパッケージ。

[0094]態様９：集積デバイスが、ピラー相互接続およびはんだ相互接続を通して表面パッド相互接続に結合された、態様８に記載のパッケージ。

[0095]態様１０：パッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなるグループから選択されるデバイスに組み込まれる、態様１から９に記載のパッケージ。

[0096]態様１１：少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを備える、基板。複数の表面相互接続は第２の材料を備える。複数の表面相互接続の表面が基板の表面と平面にある。

[0097]態様１２：複数の表面相互接続はシード層がない、態様１１に記載の基板。

[0098]態様１３：複数の表面相互接続がスズ（Ｓｎ）を含む、態様１１から１２に記載の基板。

[0099]態様１４：複数の相互接続が、基板の表面を通して基板の中に埋め込まれたトレース相互接続を含み、ここにおいて、トレース相互接続が、基板の表面からの基板凹部に隣接する、態様１１から１３に記載の基板。

[00100]態様１５：基板の表面が、集積デバイスのほうを向く表面である、態様１４に記載の基板。

[00101]態様１６：複数の相互接続がパッド相互接続を含み、ここにおいて、複数の表面相互接続が表面パッド相互接続を含み、ここにおいて、表面パッド相互接続がパッド相互接続に結合され、ここにおいて、パッド相互接続の表面が基板の表面と平面にある、態様１１から１５に記載の基板。

[00102]態様１７：パッケージを作製するための方法。方法は、少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、複数の相互接続に結合された複数の表面相互接続とを備える基板を提供し、ここにおいて、複数の表面相互接続は第２の材料を備え、ここにおいて、複数の表面相互接続の表面は基板の表面と平面にある。方法は、複数のピラー相互接続および複数のはんだ相互接続を通して集積デバイスを基板の複数の表面相互接続に結合する。

[00103]態様１８：複数の表面相互接続が、基板の表面と平面にある、集積デバイスのほうを向く表面を有する、表面パッド相互接続を含む、態様１７に記載の方法。

[00104]態様１９：複数の表面相互接続が、複数の相互接続と集積デバイスとの間に位置する、態様１７から１８に記載の方法。

[00105]態様２０：複数の表面相互接続はシード層がない、態様１７から１９に記載の方法。

[00106]態様２１：複数の表面相互接続がスズ（Ｓｎ）を含む、態様１７から２０に記載の方法。

[00107]態様２２：複数の相互接続がパッド相互接続を含み、ここにおいて、複数の表面相互接続が表面パッド相互接続を含み、ここにおいて、表面パッド相互接続がパッド相互接続に結合され、ここにおいて、集積デバイスのほうを向くパッド相互接続の表面が、基板の表面と平面にある、態様１７から２１に記載の方法。

[00108]態様２３：集積デバイスが、ピラー相互接続およびはんだ相互接続を通して表面パッド相互接続に結合された、態様２２に記載の方法。

[00109]本明細書で説明される本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は他のタイプの装置に容易に適用され得、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
パッケージであって、
少なくとも１つの誘電体層と、
第１の材料を備える複数の相互接続と、
前記複数の相互接続に結合された複数の表面相互接続と、
を備える基板と、ここにおいて、
前記複数の表面相互接続が第２の材料を備え、
前記複数の表面相互接続の表面が前記基板の表面と平面にある、
複数のピラー相互接続および複数のはんだ相互接続を通して前記基板の前記複数の表面相互接続に結合された集積デバイスと、
を備える、パッケージ。
［Ｃ２］
前記複数の表面相互接続は、前記基板の前記表面と平面にある、前記集積デバイスのほうを向く表面を有する、表面パッド相互接続を含む、Ｃ１に記載のパッケージ。
［Ｃ３］
前記複数の表面相互接続は、前記複数の相互接続と前記集積デバイスとの間に位置する、Ｃ１に記載のパッケージ。
［Ｃ４］
前記複数の表面相互接続はシード層がない、Ｃ１に記載のパッケージ。
［Ｃ５］
前記複数の表面相互接続はスズ（Ｓｎ）を含む、Ｃ１に記載のパッケージ。
［Ｃ６］
前記複数の相互接続は、前記基板の前記表面を通して前記基板の中に埋め込まれたトレース相互接続を含み、
前記トレース相互接続は、前記基板の前記表面からの基板凹部に隣接する、
Ｃ１に記載のパッケージ。
［Ｃ７］
前記基板の前記表面は、前記集積デバイスのほうを向く表面である、Ｃ６に記載のパッケージ。
［Ｃ８］
前記複数の相互接続はパッド相互接続を含み、
前記複数の表面相互接続は表面パッド相互接続を含み、
前記表面パッド相互接続は前記パッド相互接続に結合され、
前記集積デバイスのほうを向く前記パッド相互接続の表面は、前記基板の前記表面と平面にある、
Ｃ１に記載のパッケージ。
［Ｃ９］
前記集積デバイスは、ピラー相互接続およびはんだ相互接続を通して前記表面パッド相互接続に結合された、Ｃ８に記載のパッケージ。
［Ｃ１０］
前記パッケージは、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなるグループから選択されるデバイスに組み込まれる、
Ｃ１に記載のパッケージ。
［Ｃ１１］
基板であって、
少なくとも１つの誘電体層と、
第１の材料を備える複数の相互接続と、
前記複数の相互接続に結合された複数の表面相互接続と、を備え、
ここにおいて、
前記複数の表面相互接続が第２の材料を備え、
前記複数の表面相互接続の表面が前記基板の表面と平面にある、
基板。
［Ｃ１２］
前記複数の表面相互接続はシード層がない、Ｃ１１に記載の基板。
［Ｃ１３］
前記複数の表面相互接続はスズ（Ｓｎ）を含む、Ｃ１１に記載の基板。
［Ｃ１４］
前記複数の相互接続は、前記基板の前記表面を通して前記基板の中に埋め込まれたトレース相互接続を含み、
前記トレース相互接続は、前記基板の前記表面からの基板凹部に隣接する、
Ｃ１１に記載の基板。
［Ｃ１５］
前記基板の前記表面は、前記集積デバイスのほうを向く表面である、Ｃ１４に記載の基板。
［Ｃ１６］
前記複数の相互接続はパッド相互接続を含み、
前記複数の表面相互接続は表面パッド相互接続を含み、
前記表面パッド相互接続は前記パッド相互接続に結合され、
前記パッド相互接続の表面は、前記基板の前記表面と平面にある、
Ｃ１１に記載の基板。
［Ｃ１７］
パッケージを作製するための方法であって、
少なくとも１つの誘電体層と、
第１の材料を備える複数の相互接続と、
前記複数の相互接続に結合された複数の表面相互接続と、
を備える基板を提供することと、ここにおいて、
前記複数の表面相互接続が第２の材料を備え、
前記複数の表面相互接続の表面が前記基板の表面と平面にある、
複数のピラー相互接続および複数のはんだ相互接続を通して集積デバイスを前記基板の前記複数の表面相互接続に結合することと、
を備える、方法。
［Ｃ１８］
前記複数の表面相互接続は、前記基板の前記表面と平面にある、前記集積デバイスのほうを向く表面を有する、表面パッド相互接続を含む、Ｃ１７に記載の方法。
［Ｃ１９］
前記複数の表面相互接続は、前記複数の相互接続と前記集積デバイスとの間に位置する、Ｃ１７に記載の方法。
［Ｃ２０］
前記複数の表面相互接続はシード層がない、Ｃ１７に記載の方法。
［Ｃ２１］
前記複数の表面相互接続はスズ（Ｓｎ）を含む、Ｃ１７に記載の方法。
［Ｃ２２］
前記複数の相互接続はパッド相互接続を含み、
前記複数の表面相互接続は表面パッド相互接続を含み、
前記表面パッド相互接続は前記パッド相互接続に結合され、
前記集積デバイスのほうを向く前記パッド相互接続の表面は、前記基板の前記表面と平面にある、
Ｃ１７に記載の方法。
［Ｃ２３］
前記集積デバイスがはピラー相互接続およびはんだ相互接続を通して前記表面パッド相互接続に結合された、Ｃ２２に記載の方法。

Claims (15)

1. 基板であって、
   少なくとも１つの誘電体層と、
   第１の材料を備える複数の相互接続と、
   ここにおいて、
   前記複数の相互接続がビアおよびパッド相互接続を含み、
   前記パッド相互接続が前記ビアに結合され、前記パッド相互接続の一方の面が前記ビアに接触している、
   前記複数の相互接続に結合された複数の表面相互接続と、
   ここにおいて、
   前記複数の表面相互接続が第２の材料を備え、
   前記複数の表面相互接続が表面パッド相互接続を含み、
   前記表面パッド相互接続が前記パッド相互接続に結合され、前記表面パッド相互接続の一方の面が前記パッド相互接続の他方の面に接触している、
   前記表面パッド相互接続の他方の面が前記基板の表面と平面にある、
   前記パッド相互接続が前記ビアと前記表面パッド相互接続との間に位置する、
   複数のピラー相互接続および複数のはんだ相互接続を通して、前記基板の前記複数の表面相互接続に結合された集積デバイスと、
   を備える、
   基板。
2. 前記複数の表面相互接続はシード層がない、請求項１に記載の基板。
3. 前記複数の表面相互接続はスズ（Ｓｎ）を含む、請求項１に記載の基板。
4. 前記複数の相互接続は、前記基板の前記表面を通して前記基板の中に埋め込まれたトレース相互接続を含み、
   前記トレース相互接続は、前記基板の前記表面からの基板凹部に隣接する、
   請求項１に記載の基板。
5. 前記基板の前記表面は、前記集積デバイスのほうを向く表面である、請求項４に記載の基板。
6. パッケージであって、
   請求項１乃至５のいずれか一項に記載の基板と、
   複数のピラー相互接続および複数のはんだ相互接続を通して前記基板の前記複数の表面相互接続に結合された集積デバイスと、
   を備える、パッケージ。
7. 前記表面パッド相互接続は、前記基板の前記表面と平面にある、前記集積デバイスのほうを向く表面を有する、請求項６に記載のパッケージ。
8. 前記複数の表面相互接続は、前記複数の相互接続と前記集積デバイスとの間に位置する、請求項６に記載のパッケージ。
9. 前記集積デバイスは、ピラー相互接続およびはんだ相互接続を通して前記表面パッド相互接続に結合された、請求項６に記載のパッケージ。
10. 前記パッケージは、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなるグループから選択されるデバイスに組み込まれる、
    請求項６に記載のパッケージ。
11. パッケージを作製するための方法であって、
    少なくとも１つの誘電体層と、第１の材料を備える複数の相互接続と、ここにおいて、
    前記複数の相互接続がビアおよびパッド相互接続を含み、
    前記パッド相互接続が前記ビアに結合され、前記パッド相互接続の一方の面が前記ビアに接触している、
    前記複数の相互接続に結合された複数の表面相互接続と、
    を備える基板を提供することと、ここにおいて、
    前記複数の表面相互接続が第２の材料を備え、
    前記複数の表面相互接続が表面パッド相互接続を含み、
    前記表面パッド相互接続が前記パッド相互接続に結合され、前記表面パッド相互接続の一方の面が前記パッド相互接続の他方の面に接触している、
    前記表面パッド相互接続の他方の面が前記基板の表面と平面にある、
    前記パッド相互接続が前記ビアと前記表面パッド相互接続との間に位置する、
    複数のピラー相互接続および複数のはんだ相互接続を通して集積デバイスを前記基板の前記複数の表面相互接続に結合することと、
    を備え、
    前記表面パッド相互接続の前記他方の面は、前記基板の前記表面と平面にある、前記集積デバイスのほうを向く表面である、
    方法。
12. 前記複数の表面相互接続は、前記複数の相互接続と前記集積デバイスとの間に位置する、請求項１１に記載の方法。
13. 前記複数の表面相互接続はシード層がない、請求項１１に記載の方法。
14. 前記複数の表面相互接続はスズ（Ｓｎ）を含む、請求項１１に記載の方法。
15. 前記集積デバイスはピラー相互接続およびはんだ相互接続を通して前記表面パッド相互接続に結合された、請求項１１に記載の方法。