JP7796572B2 - 半導体装置の製造方法、及び、半導体装置用の外観検査装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置の製造方法、及び、半導体装置用の外観検査装置に関する。

半導体装置の製造工程中に半導体装置の表面に異物等の欠陥が形成されることがある。特許文献１は、このような欠陥を検出するための外観検査装置の一例を開示する。

特開２０１４－１９０８２１号公報

半導体装置の表面に形成される欠陥は、半導体装置の電気的特性に影響を与える。半導体装置の電気的特性に与える影響の大きさは、半導体装置の内部構造に対する欠陥の相対的な位置関係に依存すると考えられる。従来技術では、半導体装置の表面に形成された欠陥の形状等の特徴量は抽出できるものの、半導体装置の内部構造に対する欠陥の相対的な位置関係に関する特徴量については抽出することができない。本明細書は、半導体装置の内部構造に対する欠陥の相対的な位置関係に関する特徴量を抽出できる技術を提供する。

本明細書は、一方の主面を電極が被覆している半導体装置の製造方法を提供することができる。この半導体装置の製造方法は、スクライブラインに前記半導体装置の内部構造の位置に対応した参照マークを形成する形成工程と、前記半導体装置の前記電極の画像を取得する取得工程と、前記画像内に存在する欠陥の特徴量を抽出する抽出工程と、を備えることができる。前記抽出工程では、前記参照マークに基づいて前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量が抽出される。前記参照マークは、前記半導体装置に設けられている複数のトレンチゲートの位置に対応した参照トレンチであってもよい。また、前記参照トレンチは、前記半導体装置内における前記トレンチゲートの絶対位置を表す識別情報を含んでいてもよい。この半導体装置の製造方法では、前記形成工程において、前記スクライブラインに前記半導体装置の前記内部構造の位置に対応した前記参照マークが形成される。このため、前記抽出工程では、前記参照マークを参照することにより、前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量を抽出することができる。

本明細書は、一方の主面を電極が被覆している半導体装置の外観を検査するための外観検査装置を提供することができる。この外観検査装置は、前記半導体装置の前記電極の画像を取得する画像取得装置と、前記画像内に存在する欠陥の特徴量を抽出する処理装置と、を備えることができる。前記半導体装置のスクライブラインには、前記半導体装置の内部構造の位置に対応した参照マークが形成されている。前記参照マークは、前記半導体装置に設けられている複数のトレンチゲートの位置に対応した参照トレンチであってもよい。また、前記参照トレンチは、前記半導体装置内における前記トレンチゲートの絶対位置を表す識別情報を含んでいてもよい。前記処理装置は、前記参照マークに基づいて前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量を抽出する処理、を実行するように構成されている。この外観検査装置によると、前記半導体装置のスクライブラインに形成された前記参照マークを参照することにより、前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量を抽出することができる。

本実施形態に係る外観検査装置の概略構成を示す図である。 デバイスウェーハの平面図を模式的に示す図である。 半導体装置の平面図を模式的に示す図であり、半導体装置の内部構造である複数のトレンチゲートの位置を重ねて示す図である。 半導体装置の拡大要部断面図を模式的に示す図である。 参照トレンチの平面図を模式的に示す図である。 本実施形態に係る外観検査装置が実行する処理のフローを示す図である。 本実施形態に係る外観検査装置が実行する処理であって、取得した拡大画像から欠陥の画像を抽出する処理を説明するための図である。 本実施形態に係る外観検査装置が実行する処理であって、欠陥の特徴量を抽出する処理を説明するための図である。

図１に示されるように、外観検査装置１０は、ステージ１２と、画像取得装置１４と、処理装置１６と、を備えている。外観検査装置１０は、ステージ１２上に載置されているデバイスウエーハ２の表面に形成された異物等の欠陥を検出するように構成されている。

画像取得装置１４は、特に限定されるものではないが、例えばカメラであってもよい。画像取得装置１４は、ステージ１２の上方に配置されており、デバイスウエーハ２の表面を走査しながらデバイスウエーハ２の表面の画像を取得するように構成されている。

処理装置１６は、画像取得装置１４と通信可能に接続されており、画像取得装置１４で取得された画像を入力するように構成されている。処理装置１６は、コンピュータによって構成されており、ＣＰＵ及びメモリなどを備えている。処理装置１６は、メモリに記憶されているプログラムをＣＰＵで実行することにより、以下で説明する各種の処理を実行するように構成されている。

図２に、デバイスウエーハ２の平面図を示す。デバイスウエーハ２には、複数の半導体装置２０（「チップ」又は「ダイ」ともいう）が形成されている。複数の半導体装置２０の各々は、デバイスウエーハ２の主面に平行であって相互に直交する２つの方向（この例では、ｘ方向とｙ方向）に伸びているダイシングライン３０によって区画された領域に形成されている。なお、図示明瞭化を目的として、繰り返し構造に対してはその一部にのみ符号を付す。他の図面においても同様である。

図３に、半導体装置２０の拡大図を示す。半導体装置２０は、特に限定されるものではないが、例えば一対の主面間（下面と上面の間）を電流が流れる縦型のパワーデバイスであってもよい。また、半導体装置２０は、例えば電界効果型トランジスタであってもよく、具体的にはＭＯＳＦＥＴ（Metal Oxide Field Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

半導体装置２０には、複数のトレンチゲート２２が形成されている。複数のトレンチゲート２２の各々は、半導体装置２０の上面に直交する方向から見たときに（以下、「平面視したときに」という）、一方向（この例ではｘ方向）に沿って延びている。また、複数のトレンチゲート２２の各々は、平面視したときに、ｙ方向に隣り合うトレンチゲート２２に対して所定距離を置いて配置されている。このように、複数のトレンチゲート２２は、平面視したときに、ストライプ状のレイアウトを有している。なお、図３では、複数のトレンチゲート２２が図示されているが、実際の半導体装置２０では、半導体装置２０の上面を被覆するように破線２４で囲まれる範囲に電極が形成されている。このため、電極２４が被膜した状態の半導体装置２０では、複数のトレンチゲート２２の位置を把握することができない。

図４に、半導体装置２０のアクティブ領域（電流が流れる領域であり、複数のトレンチゲート２２が配置されている領域である）に対応した要部拡大断面図を示す。半導体装置２０は、特に限定されるものではないが、例えばシリコン、炭化ケイ素又は窒化ガリウム等の半導体層２６を備えている。半導体層２６の上面に複数のトレンチゲート２２が形成されている。半導体装置２０はさらに、半導体層２６の上面を被覆するように形成されている層間絶縁膜２８を備えている。層間絶縁膜２８には、トレンチゲート２２の間に対応する位置にコンタクトホール２９が形成されている。このように、層間絶縁膜２８は、アクティブ領域において、トレンチゲート２２の上方に選択的に配置されている。層間絶縁膜２８の上方を被覆するように電極２４が形成されている。電極２４は、コンタクトホール２９を介して半導体層２６の上面に接触している。電極２４は、層間絶縁膜２８を形成した後に、蒸着技術を利用して成膜される。このため、電極２４の表面には、層間絶縁膜２８の形状を反映した凹凸が形成されている。

図３に戻る。半導体装置２０の周囲のダイシングライン３０には、複数の参照トレンチ３２が形成されている。複数の参照トレンチ３２の各々は、対応するトレンチゲート２２の位置に対応して配置されている。具体的には、複数の参照トレンチ３２の各々は、対応するトレンチゲート２２をその長手方向（この例ではｘ方向）に延長したダイシングライン３０の一部に配置されている。即ち、複数の参照トレンチ３２の各々は、対応するトレンチゲート２２に対してｘ方向に一致して配置されている。複数の参照トレンチ３２は、半導体装置２０を製造する工程のうちの複数のトレンチゲート２２を形成するためのエッチング工程で同時に形成される。このため、複数の参照トレンチ３２と複数のトレンチゲート２２の相対的な位置関係は正確に固定されている。なお、この例では、ｙ方向に伸びるダイシングライン３０（半導体装置２０に対して紙面左右に位置するダイシングライン３０）にのみ参照トレンチ３２が形成されているが、ｘ方向に伸びるダイシングライン３０（半導体装置２０に対して紙面上下に位置するダイシングライン３０）にも複数の参照トレンチ３２が形成されていてもよい。ｘ方向に伸びるダイシングライン３０に設けられる参照トレンチ３２も、複数のトレンチゲート２２を形成するためのエッチング工程で同時に形成することにより、複数のトレンチゲート２２に対する相対的な位置関係が正確に固定される。

図５に、参照トレンチ３２の拡大平面図を示す。この例では、１つの参照トレンチ３２は、例えば１４個の分割トレンチ形成範囲３４によって構成されている。１４個の分割トレンチ形成範囲３４の各々において、分割トレンチが形成されている場合（実線で示す）が「１」に対応し、分割トレンチが形成されていない場合（破線で示す）が「０」に対応する。このように、１つの参照トレンチ３２は、１４ビットを表現しており、いずれか一方の端部にあるトレンチゲート２２からｙ方向に数えて何本目のトレンチゲート２２に対応しているかの情報を記憶している。即ち、参照トレンチ３２は、半導体装置２０内におけるトレンチゲート２２の絶対位置を表す識別情報を含んでいる。この例は、１０進数で３５５５本目のトレンチゲート２２に対応した参照トレンチ３２を例示している。

次に、外観検査装置１０の処理装置１６が実行する外観検査処理について説明する。図６に、処理装置１６が実行する外観検査処理のフローチャートを示す。なお、この外観検査処理は、半導体装置２０を製造する工程のうちのデバイスウエーハ２をダイシングによって分割する工程に先立って実施される。

まず、ステップＳ１において、処理装置１６は、画像取得装置１４が撮影した複数の画像を入力する。複数の画像の各々は、１つの半導体装置２０に対応した範囲の画像である。

次に、ステップＳ２において、処理装置１６は、半導体装置２０の表面における欠陥の有無を判定する。処理装置１６は、例えば、検査対象の画像と欠陥が存在しない参照画像の差分を演算し、差があるときに検査対象の画像に欠陥があると判定し、差がないときに検査対象の画像に欠陥がないと判定する。差がないときは、その半導体装置２０の外観検査は終了する。差があるときは、ステップＳ３に進む。なお、欠陥の有無は、隣り合う半導体装置２０の画像の差分を演算し、差があるときに欠陥が有ると判定してもよい。

次に、ステップＳ３において、処理装置１６は、欠陥の位置情報をメモリに登録する。欠陥の位置情報は、画像内において差が認められた画素の座標情報である。

次に、ステップＳ４において、処理装置１６は、メモリに登録された欠陥の位置情報に基づいて欠陥近傍の拡大画像を取得する。拡大画像は、既に取得済みの画像のうちの欠陥を含む部分を拡大することで取得してもよい。あるいは、拡大画像は、画像取得装置１４に含まれる別の高倍率カメラを駆動して取得してもよい。

次に、ステップＳ５において、処理装置１６は、拡大画像を利用して欠陥の特徴量を抽出する。このステップは、２つのステップを有している。第１のステップは、拡大画像から欠陥の画像を抽出するステップである。第２のステップは、参照トレンチ３２を参照し、半導体装置２０のトレンチゲート２２に対する欠陥の相対位置に関する特徴量を抽出するステップである。

図７を参照し、拡大画像から欠陥の画像を抽出するステップを説明する。図４を用いて説明したように、半導体装置２０の電極２４の表面には、トレンチゲート２２を被覆する層間絶縁膜２８の形状を反映した凹凸が存在する。この凹凸は、拡大画像に含まれる空間周波数成分のうちの低域の定常成分である。したがって、まず、拡大画像をフーリエ変換し、凹凸に起因した低域の定常成分と超高域のノイズ成分を帯域透過フィルタによって除去した高周波成分からなるフィルタ処理後拡大画像（図７の（Ａ））を生成する。次に、生成したフィルタ処理後拡大画像に対して、特定画素値を閾値として２値化を行う（図７の（Ｂ））。この例では、特定画素値よりも高い画素値に該当する成分を白色で示す。これにより、フィルタ処理後拡大画像の中から欠陥と推定される成分を明瞭化することができる。次に、着目する欠陥を選択し抽出する（図７の（Ｃ））。これらのステップにより、拡大画像から欠陥の画像が抽出される。

図８を参照し、欠陥の特徴量を抽出するステップを説明する。まず、拡大画像のｘ方向に位置する参照トレンチ３２の画像を取得し、その参照トレンチ３２の画像を参照することにより、拡大画像に対応したトレンチゲート２２の位置を示すトレンチゲート位置画像を生成する（図８の（Ａ））。なお、この例では、白色部分がトレンチゲート２２の位置を示す。生成されるトレンチゲート位置画像は、参照トレンチ３２の画像を参照して生成されるので、拡大画像に対するトレンチゲート２２の位置を正確に表すとともにエッジが鮮明な画像となる。次に、先に抽出した欠陥の画像とトレンチゲート２２の位置を示す画像を重ね合わせた合成画像を生成する（図８の（Ｂ））。これにより、半導体装置２０のトレンチゲート２２に対する欠陥の相対位置が正確に表現された画像が得られる。なお、このような合成画像に代えて、例えば欠陥の画像の周波数成分とトレンチゲート２２の位置を示す画像の周波成分から逆フーリエ変換して１つの画像を生成してもよい。

処理装置１６は、生成した合成画像から、半導体装置２０のトレンチゲート２２に対する欠陥の相対位置に関する特徴量を抽出する。例えば、処理装置１６は、生成した合成画像から、トレンチゲート２２の間（即ち、層間絶縁膜２８のコンタクトホール２９の直上）に存在する欠陥の面積のデータを抽出することができる。コンタクトホール２９の直上にある欠陥は、半導体装置２０のオン抵抗に強く影響を及ぼす。このため、処理装置１６は、コンタクトホール２９の直上に存在する欠陥の面積に基づいて、半導体装置２０のオン抵抗に及ぼす影響を推定し、半導体装置２０の不良品判定を行うことができる。また、処理装置１６は、トレンチゲート２２の識別情報（図５参照）を参照することにより、欠陥が半導体装置２０内のどのトレンチゲート２２の近傍に位置しているかのデータを抽出することができる。なお、これらの特徴量は一例である。処理装置１６は、トレンチゲート２２に対する欠陥の相対位置を正確に把握することができるので、トレンチゲート２２に対する欠陥の相対位置に関する様々な特徴量を正確に抽出することができる。

このように、上記の外観検査処理では、デバイスウエーハ２のダイシングライン３０に形成された複数の参照トレンチ３２を利用する。複数の参照トレンチ３２はダイシングライン３０に形成されているので、半導体装置２０の電気的特性に影響を与えない。また、複数の参照トレンチ３２は、複数のトレンチゲート２２と同時に形成されるので、複数のトレンチゲート２２に対する相対的な位置関係が正確に固定されている。このため、上記の外観検査処理では、参照トレンチ３２を参照することにより、拡大画像に対応したトレンチゲート２２の位置を正確に示す画像を生成することができる。この例に代えて、例えば、拡大画像に含まれる空間周波数成分のうちの低域の定常成分を抽出して電極２４の表面の凹凸の形状を示す画像を生成し、その画像をトレンチゲート２２の位置として扱うことが考えられる。しかしながら、このように生成される画像は、ノイズを多く含みエッジが不明瞭な画像になり易い。一方、上記の外観検査処理で生成される画像は、参照トレンチ３２を参照することにより、拡大画像に対するトレンチゲート２２の位置を正確に表すとともにエッジが鮮明な画像である。このため、上記の外観検査処理によると、トレンチゲート２２に対する欠陥の相対位置に関する特徴量を正確に抽出することができる。この結果、上記の外観検査処理は、例えば欠陥に起因する半導体装置２０の電気的特性への影響を正確に推定することができる。

上記では、半導体装置２０の内部構造としてトレンチゲート２２を例示した。この例に代えて、参照トレンチ３２又は同様の役割を果たす参照マークは、半導体装置２０の他の内部構造（例えば、ソース領域など）に対応して形成されていてもよい。

上記では、拡大画像から欠陥の画像を抽出するときに、ノイズ成分を周波数フィルタの技術を利用して除去していた。この例に代えて、他のアルゴリズム（例えば、ニューラルネットワーク等の機械学習モデル）を利用してノイズ成分を除去してもよい。

以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：外観検査装置、 ２：デバイスウエーハ、 １０：外観検査装置、 １２：ステージ、 １４：画像取得装置、 １６：処理装置、 ２０：半導体装置、 ２２：トレンチゲート、 ２４：電極、 ２６：半導体層、 ２８：層間絶縁膜、 ２９：コンタクトホール、 ３０：ダイシングライン、 ３２：参照トレンチ、 ３４：分割トレンチ形成範囲

Claims (6)

1. 一方の主面を電極が被覆している半導体装置の製造方法であって、
   スクライブラインに前記半導体装置の内部構造の位置に対応した参照マークを形成する形成工程と、
   前記半導体装置の前記電極の画像を取得する取得工程と、
   前記画像内に存在する欠陥の特徴量を抽出する抽出工程と、を備えており、
   前記抽出工程では、前記参照マークに基づいて前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量が抽出される、半導体装置の製造方法。
2. 前記参照マークは、前記半導体装置に設けられている複数のトレンチゲートの位置に対応した参照トレンチである、請求項１に記載の半導体装置の製造方法。
3. 前記参照トレンチは、前記半導体装置内における前記トレンチゲートの絶対位置を表す識別情報を含んでいる、請求項２に記載の半導体装置の製造方法。
4. 一方の主面を電極が被覆している半導体装置の外観を検査するための外観検査装置であって、
   前記半導体装置の前記電極の画像を取得する画像取得装置と、
   前記画像内に存在する欠陥の特徴量を抽出する処理装置と、を備えており、
   前記半導体装置のスクライブラインには、前記半導体装置の内部構造の位置に対応した参照マークが形成されており、
   前記処理装置は、前記参照マークに基づいて前記半導体装置の前記内部構造に対する前記欠陥の相対位置に関する前記特徴量を抽出する処理、を実行するように構成されている、外観検査装置。
5. 前記参照マークは、前記半導体装置に設けられている複数のトレンチゲートの位置に対応した参照トレンチである、請求項４に記載の外観検査装置。
6. 前記参照トレンチは、前記半導体装置内における前記トレンチゲートの絶対位置を表す識別情報を含んでいる、請求項５に記載の外観検査装置。