Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7799772B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7799772B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP7799772B2
JP7799772B2 JP2024146904A JP2024146904A JP7799772B2 JP 7799772 B2 JP7799772 B2 JP 7799772B2 JP 2024146904 A JP2024146904 A JP 2024146904A JP 2024146904 A JP2024146904 A JP 2024146904A JP 7799772 B2 JP7799772 B2 JP 7799772B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
less
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024146904A
Other languages
English (en)
Other versions
JP2024159924A (ja
Inventor
成哉 中澤
沙和 春山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2024159924A publication Critical patent/JP2024159924A/ja
Priority to JP2025283304A priority Critical patent/JP2026040731A/ja
Application granted granted Critical
Publication of JP7799772B2 publication Critical patent/JP7799772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
特許文献１は、ＳｉＣ基板と、ＳｉＣ基板の表面に形成されたショットキーバリアダイオードと、ＳｉＣ基板の裏面に形成されたオーミック電極層と、を含む、半導体装置を開示している。
特開２０１１－１９８７８０号公報
一実施形態は、ＳｉＣを含む構造において電気的特性を向上できる半導体装置を提供する。
一実施形態は、一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含む、半導体装置を提供する。
一実施形態は、一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において第１方向および前記第１方向に交差する第２方向に沿って互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、前記第２主面において前記隆起部群に直接接続された電極と、を含む、半導体装置を提供する。
一実施形態は、一方側の第１主面および他方側の第２主面を有し、アクティブ領域および外周領域を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において第１方向および前記第１方向に交差する第２方向に互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、前記第２主面において前記隆起部群に直接接続された電極と、を含み、前記電極は、凹凸した表面形状を有し、前記外周領域が、前記アクティブ領域を囲むように形成されている、半導体装置を提供する。
これらの半導体装置によれば、隆起部群によって第２主面に対する電極の接続面積を増加させることができる。これにより、電気的特性を向上できる。
上述の、または、さらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の第１実施形態に係る半導体装置を示す斜視図である。 図２は、図１に示す半導体装置の上面図である。 図３は、図１に示す半導体装置の底面図であって、隆起部群の第１形態例を示す底面図である。 図４Ａは、隆起部群の第２形態例を示す図である。 図４Ｂは、隆起部群の第３形態例を示す図である。 図４Ｃは、隆起部群の第４形態例を示す図である。 図４Ｄは、隆起部群の第５形態例を示す図である。 図５は、図２に示すV-V線に沿う断面図である。 図６Ａは、図１に示す半導体装置の製造に使用される半導体ウエハを示す上面図である。 図６Ｂは、図６Ａに示す半導体ウエハの底面図であって、研削工程およびアニール処理を経た状態を示す図である。 図７は、図１に示す半導体装置の製造方法の一例を説明するためのフローチャートである。 図８Ａは、図１に示す半導体装置の製造方法を示す断面図である。 図８Ｂは、図８Ａの後の工程を示す断面図である。 図８Ｃは、図８Ｂの後の工程を示す断面図である。 図８Ｄは、図８Ｃの後の工程を示す断面図である。 図８Ｅは、図８Ｄの後の工程を示す断面図である。 図８Ｆは、図８Ｅの後の工程を示す断面図である。 図８Ｇは、図８Ｆの後の工程を示す断面図である。 図８Ｈは、図８Ｇの後の工程を示す断面図である。 図８Ｉは、図８Ｈの後の工程を示す断面図である。 図８Ｊは、図８Ｉの後の工程を示す断面図である。 図８Ｋは、図８Ｊの後の工程を示す断面図である。 図８Ｌは、図８Ｋの後の工程を示す断面図である。 図８Ｍは、図８Ｌの後の工程を示す断面図である。 図８Ｎは、図８Ｍの後の工程を示す断面図である。 図８Ｏは、図８Ｎの後の工程を示す断面図である。 図８Ｐは、図８Ｏの後の工程を示す断面図である。 図８Ｑは、図８Ｐの後の工程を示す断面図である。 図８Ｒは、図８Ｑの後の工程を示す断面図である。 図９は、抵抗値および金属層の厚さの関係を示すグラフである。 図１０は、抵抗値およびレーザ照射位置のオーバラップ量の関係を示すグラフである。 図１１は、図２に対応する底面図であって、本発明の第２実施形態に係る半導体装置を示す底面図である。 図１２は、図５に対応する断面図であって、本発明の第３実施形態に係る半導体装置を示す断面図である。 図１３は、図５に対応する断面図であって、本発明の第４実施形態に係る半導体装置を示す断面図である。 図１４は、本発明の第５実施形態に係る半導体装置を示す上面図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。 図１５は、図１４に示すXV-XV線に沿う断面図である。 図１６は、本発明の第６実施形態に係る半導体装置を示す上面図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。 図１７は、図１６に示すXVII-XVII線に沿う断面図である。 図１８は、本発明の第７実施形態に係る半導体装置を示す上面図である。 図１９は、図１８に示す半導体装置の底面図である。 図２０は、図１８に示す領域XXの拡大図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。 図２１は、図２０のXXI-XXI線に沿う断面図である。 図２２は、図２０のXXII-XXII線に沿う断面図である。 図２３は、図２２の領域XXIIIの拡大図である。 図２４は、シート抵抗を説明するためのグラフである。 図２５は、図２０に対応する領域の拡大図であって、本発明の第８実施形態に係る半導体装置の構造を説明するための拡大図である。 図２６は、図２５に示すXXVI-XXVI線に沿う断面図である。 図２７は、図２１に対応する領域の断面図であって、本発明の第９実施形態に係る半導体装置の構造を説明するための断面図である。 図２８は、図２０に対応する領域の拡大図であって、本発明の第１０実施形態に係る半導体装置の構造を説明するための拡大図である。 図２９は、図２１に対応する領域の断面図であって、本発明の第１１実施形態に係る半導体装置の構造を説明するための平面図である。
図１は、本発明の第１実施形態に係る半導体装置１を示す斜視図である。図２は、図１に示す半導体装置１の上面図である。図３は、図１に示す半導体装置１の底面図であって、隆起部群１２の第１形態例を示す底面図である。
図１を参照して、半導体装置１は、ＳｉＣ（炭化シリコン）単結晶を含むＳｉＣ半導体層２を有している。ＳｉＣ半導体層２は、４Ｈ－ＳｉＣ単結晶を含んでいてもよい。
ＳｉＣ半導体層２は、（０００１）面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している。オフ角は、より具体的には、０°以上４°以下（たとえば２°または４°）である。オフ角は、０°を超えて４°未満であってもよい。オフ角は、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
ＳｉＣ半導体層２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する側面５Ａ、５Ｂ、５Ｃ、５Ｄを有している。第１主面３および第２主面４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において、四角形状に形成されている。
側面５Ａは、側面５Ｄに対向している。側面５Ｂは、側面５Ｃに対向している。４つの側面５Ａ～５Ｄは、第１主面３および第２主面４の法線方向に沿って平面的にそれぞれ延びている。側面５Ａ～５Ｄの長さは、それぞれ、１ｍｍ以上１０ｍｍ以下（たとえば２ｍｍ以上５ｍｍ以下）であってもよい。
図１および図２を参照して、第１主面３の上には、絶縁層６、電極７、絶縁層８および樹脂層９が形成されている。第２主面４の上には、電極１０が形成されている。絶縁層６、電極７、絶縁層８、樹脂層９および電極１０の構造については後述する。
図３および図３の拡大図を参照して、第２主面４には、複数の隆起部１１を含む隆起部群１２が形成されている。複数の隆起部１１は、第２主面４において第２主面４の法線方向に沿って隆起した部分である。
複数の隆起部１１は、任意の第１方向Ｘおよび第１方向Ｘに交差する第２方向Ｙに沿って互いに間隔を空けて形成されている。第１方向Ｘは、ＳｉＣ半導体層２の第１主面３の面方向の１つである。
第１方向Ｘは、この形態では、側面５Ｂ、５Ｄに平行な方向に設定されている。第２方向Ｙは、より具体的には、第１方向Ｘに直交する方向である。つまり、第２方向Ｙは、この形態では、側面５Ａ、５Ｃに平行な方向に設定されている。
隆起部群１２は、複数の隆起部１１のうちの幾つかの隆起部１１が第１方向Ｘから見た第１方向視において第１方向Ｘに重なる第１部分１７を有している。隆起部群１２は、複数の隆起部１１のうちの幾つかの隆起部１１が第１部分１７から離間して形成され、かつ、第１方向視において第１方向Ｘに重なる第２部分１８を有している。
複数の隆起部１１は、第１方向Ｘに沿って連続的に形成されている。複数の隆起部１１は、より具体的には、第１方向Ｘおよび第２方向Ｙに沿って間隔を空けて点在する点在パターンを有している。
複数の隆起部１１は、この点在パターンを維持しながら、第１方向Ｘに沿って連続的に形成されている。複数の隆起部１１は、この形態では、平面視において一方の側面５Ａ側の周縁から他方の側面５Ｃ側の周縁に亘って形成されている。
隆起部群１２において第１方向Ｘに間隔を空けて形成された複数の隆起部１１の間の距離は、互いに異なっていてもよい。隆起部群１２において第２方向Ｙに間隔を空けて形成された複数の隆起部１１の間の距離は、互いに異なっていてもよい。
複数の隆起部１１は、不均一な形状、大きさおよび厚さでそれぞれ形成されていてもよい。隆起部１１の厚さは、第２主面４の法線方向に関して、隆起部１１の基部から頂部（先端部）までの距離である。
複数の隆起部１１は、平面視において０μｍを超えて１０μｍ以下の大きさをそれぞれ有していてもよい。各隆起部１１の厚さは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
各隆起部１１の厚さは、０ｎｍを超えて５００ｎｍ以下であってもよい。各隆起部１１の厚さは、０ｎｍを超えて１ｎｍ以上、１ｎｍ以上５０ｎｍ以下、５０ｎｍ以上１００ｎｍ以下、１００ｎｍ以上２００ｎｍ以下、２００ｎｍ以上３００ｎｍ以下、３００ｎｍ以上４００ｎｍ以下、または、４００ｎｍ以上５００ｎｍ以下であってもよい。
隆起部群１２は、第２主面４において側面５Ａ～５Ｄ（この形態では側面５Ａ、５Ｃ）の幅よりも狭い範囲に形成されている。隆起部群１２は、側面５Ａ～５Ｄ（この形態では側面５Ａ、５Ｃ）の幅に対して１／１０００以上１／５以下の範囲に形成されていてもよい。
隆起部群１２は、側面５Ａ～５Ｄの幅に対して１／１０００以上１／５００以下、１／５００以上１／１００以下、１／１００以上１／５０以下、１／５０以上１／１０以下、または、１／１０以上１／５以下の範囲に形成されていてもよい。
隆起部群１２は、側面５Ａ～５Ｄ（この形態では側面５Ａ、５Ｃ）の幅に対して２００分の１以上１０分の１以下の範囲に形成されていてもよい。隆起部群１２は、第２方向Ｙに関して１０μｍ以上２００μｍ以下の範囲に形成されていてもよい。
隆起部群１２は、第２方向Ｙに関して１０μｍ以上５０μｍ以下、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、または、１５０μｍ以上２００μｍ以下の範囲に形成されていてもよい。隆起部群１２は、第２方向Ｙに関して５０μｍ以上１５０μｍ以下、または、８０μｍ以上１２０μｍ以下の範囲に形成されていてもよい。
隆起部群１２は、第１方向Ｘから見た第１方向視において複数の隆起部１１が第１方向Ｘに重なるレイアウトを有している。隆起部群１２は、第１方向Ｘに沿って連続的に点在する複数の隆起部１１の集合パターンによって、第１方向Ｘに沿って帯状に延びる隆起部群領域１３を形成している。
換言すると、隆起部群領域１３は、第２主面４において第１方向Ｘに沿って延びる帯状の領域に形成された複数の隆起部１１（隆起部群１２）を含む。第２主面４には、このような形態を有する隆起部群１２（隆起部群領域１３）が、第２方向Ｙに沿って間隔を空けて複数形成されている。
つまり、複数の隆起部１１の点在パターンは、第２方向Ｙから見た第２方向視において断続的に形成されている。複数の隆起部群１２の間の距離は、隆起部群１２が形成された範囲の１％以上２５％以下の値を有していてもよい。複数の隆起部群１２の間の距離は、隆起部群１２が形成された範囲の１％以上５％以下、５％以上１０％以下、１０％以上１５％以下、１５％以上２０％以下、または、２０％以上２５％以下の値を有していてもよい。
第２方向Ｙに関して、互いに隣り合う複数の隆起部群１２の間の距離は、０μｍを超えて１００μｍ以下であってもよい。複数の隆起部群１２の間の距離は、０μｍを超えて２０μｍ以下、２０μｍ以上４０μｍ以下、４０μｍ以上６０μｍ以下、６０μｍ以上８０μｍ以下、または、８０μｍ以上１００μｍ以下であってもよい。複数の隆起部群１２の間の距離は、５μｍ以上５０μｍ以下であってもよい。
第１方向Ｘが［１１－２０］方向に設定され、第２方向Ｙが［１－１００］方向に設定されていてもよい。つまり、隆起部群１２は、［１１－２０］方向に対してほぼ平行にまたは平行に延びる帯状の隆起部群領域１３を形成し、［１－１００］方向に沿って間隔を空けて複数形成されていてもよい。
第１方向Ｘが［１－１００］方向に設定され、第２方向Ｙが［１１－２０］方向に設定されていてもよい。つまり、隆起部群１２は、［１－１００］方向に対してほぼ平行にまたは平行に延びる帯状の隆起部群領域１３を形成し、［１１－２０］方向に沿って間隔を空けて複数形成されていてもよい。
第２主面４において第２方向Ｙに互いに隣り合う隆起部群１２の間の領域には、スペース１４が区画されている。スペース１４は、複数の隆起部１１を含む点在パターンを有していない。
スペース１４は、互いに隣り合う隆起部群１２（隆起部群領域１３）によって第１方向Ｘに平行に延びる帯状に区画されている。これにより、第２主面４には、第２方向Ｙに沿って交互に形成された隆起部群１２およびスペース１４を含むストライプパターンが形成されている。
第２主面４には、複数の溝１６が形成されている。図３および図３の拡大図では、溝１６がラインによって示されている。溝１６は、隆起部群１２およびスペース１４に形成されている。
複数の溝１６は、後述するＳｉＣ半導体ウエハ４１の第２ウエハ主面４３に対する研削に起因して生じた研削痕を含む。したがって、溝１６が延びる方向は、ＳｉＣ半導体ウエハ４１からＳｉＣ半導体層２が切り出される位置に応じて異なる。
溝１６は、各隆起部群１２に対してほぼ平行にまたは平行に延びていてもよい。溝１６は、隆起部群１２に交差する部分を含んでいてもよい。溝１６は、各隆起部群１２に交差または直交する方向に沿って延びていてもよい。溝１６は、直線状に延びていてもよいし、円弧状に延びていてもよい。
各隆起部群１２に含まれる複数の隆起部１１の幾つかは、溝１６に沿って間隔を空けて形成されている。つまり、各隆起部群１２は、平面視において複数の隆起部１１のうちの幾つかの隆起部１１が溝１６に沿って間隔を空けて形成された第３部分１９を含む。
各隆起部群１２は、たとえば、アニール処理法によって形成されている。複数の隆起部１１は、レーザアニール処理法によって形成されたレーザ加工痕であってもよい。
溝１６に沿う複数の隆起部１１（隆起部群１２の第３部分１９）は、第２主面４（ＳｉＣ半導体ウエハ４１の第２ウエハ主面４３）において溝１６によって区画された凹凸に対するアニール処理法によって形成されていてもよい。
各隆起部群１２は、図４Ａ～図４Ｄに示されるように、アニール処理条件（ここでは、レーザアニール処理条件）を調整することによって種々の形態を採り得る。
図４Ａは、各隆起部群１２の第２形態例を示す図である。
図４Ａに示されるように、隆起部群１２は、平面視において第１方向Ｘに沿って延び、第２方向Ｙ（図４Ａでは側面５Ｂ側）に沿って突出した凸湾曲状の隆起部１１を含んでいてもよい。隆起部１１は、互いに重なり合う複数の隆起部１１によって形成されていてもよい。
隆起部１１において最も離れた２点間距離は、１μｍ以上２００μｍ以下（この形態例では５０μｍ程度）であってもよい。第１方向Ｘに関して、互いに隣り合う複数の隆起部１１の間の距離は、隆起部１１の大きさの１０％以上の値に設定されている。複数の隆起部１１は、互いに隣り合うレーザ照射位置を第１方向Ｘにずらすことによって形成されている。
図４Ｂは、隆起部群１２の第３形態例を示す図である。
図４Ｂに示されるように、隆起部群１２は、平面視において第２方向Ｙに沿って延び、第１方向Ｘに沿って窪んだ凹湾曲状の隆起部１１を含んでいてもよい。隆起部１１は、互いに重なり合う複数の隆起部１１によって形成されていてもよい。
各隆起部１１において最も離れた２点間距離は、１μｍ以上２００μｍ以下（この形態例では５０μｍ程度）であってもよい。複数の隆起部１１は、互いに隣り合うレーザ照射位置を５０％以上７０％以下の範囲でオーバラップさせることによって形成されている。
図４Ｃは、隆起部群１２の第４形態例を示す図である。
図４Ｃに示されるように、隆起部群１２は、平面視において第２方向Ｙに沿って延び、第１方向Ｘに沿って窪んだライン状の隆起部１１を含んでいてもよい。隆起部１１は、第１方向Ｘに沿って突出した突出部を有していてもよい。隆起部１１は、互いに重なり合う複数の隆起部１１によって形成されていてもよい。
隆起部１１において最も離れた２点間距離は、１μｍ以上２００μｍ以下（この形態例では５０μｍ程度）であってもよい。複数の隆起部１１は、互いに隣り合うレーザ照射位置を７０％以上９０％以下の範囲でオーバラップさせることによって形成されている。
図４Ｄは、隆起部群１２の第５形態例を示す図である。
図４Ｄに示されるように、隆起部群１２は、第２方向Ｙに沿って間隔を空けて配列された複数の隆起部１１を含む隆起部列が、第１方向Ｘに沿って間隔を空けて形成されたレイアウトを有していてもよい。
隆起部１１において最も離れた２点間距離は、１μｍ以上２００μｍ以下（この形態例では５μｍ程度）であってもよい。複数の隆起部１１は、互いに隣り合うレーザ照射位置を９０％以上１００％未満の範囲でオーバラップさせることによって形成されている。
図５は、図３に示すV-V線に沿う断面図である。
図５を参照して、ＳｉＣ半導体層２は、この形態では、ｎ＋型のＳｉＣ半導体基板２１およびｎ型のＳｉＣエピタキシャル層２２を含む積層構造を有している。ＳｉＣ半導体基板２１は、第２主面４を形成している。ＳｉＣエピタキシャル層２２は、第１主面３を形成している。ＳｉＣ半導体基板２１およびＳｉＣエピタキシャル層２２は、側面５Ａ～５Ｄを形成している。
ＳｉＣ半導体基板２１の厚さは、５μｍ以上４００μｍ以下であってもよい。ＳｉＣ半導体基板２１の厚さは、５μｍ以上５０μｍ以下、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、２５０μｍ以上３００μｍ以下、３００μｍ以上３５０μｍ以下、または、３５０μｍ以上４００μｍ以下であってもよい。
ＳｉＣ半導体基板２１の厚さは、８０μｍ以上２００μｍ以下（たとえば１５０μｍ程度）であることが好ましい。ＳｉＣ半導体基板２１の厚さを小さくすることにより、電流経路の短縮によって抵抗値の低減を図ることができる。
ＳｉＣエピタキシャル層２２は、第１主面３および側面５Ａ～５Ｄの一部を形成している。ＳｉＣエピタキシャル層２２の厚さは、１μｍ以上１００μｍ以下であってもよい。
ＳｉＣエピタキシャル層２２の厚さは、１μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層２２の厚さは、５μｍ以上１５μｍ以下（たとえば１０μｍ程度）であることが好ましい。
ＳｉＣエピタキシャル層２２のｎ型不純物濃度は、ＳｉＣ半導体基板２１のｎ型不純物濃度以下である。ＳｉＣ半導体基板２１のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ＳｉＣエピタキシャル層２２のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。
図５および図５の拡大図を参照して、前述の隆起部群１２および溝１６は、ＳｉＣ半導体基板２１に形成されている。第２主面４の表層部には、ＳｉＣ半導体層２（ＳｉＣ半導体基板２１）のＳｉＣの一部が他の性質に改質した改質層４ａが形成されている。改質層４ａは、第２主面４に対するアニール処理法によって形成されている。
改質層４ａは、Ｓｉ原子およびＣ原子を含む。改質層４ａは、より具体的には、ＳｉＣ半導体層２（ＳｉＣ半導体基板２１）において改質層４ａ外の領域のカーボン密度よりも低いカーボン密度を有している。
改質層４ａは、カーボン密度を超えるシリコン密度を有している。つまり、改質層４ａは、ＳｉＣ半導体層２（ＳｉＣ半導体基板２１）のＳｉＣがＳｉに改質したＳｉ改質層を含む。改質層４ａは、Ｓｉアモルファス層であってもよい。
改質層４ａは、ＳｉＣの改質に起因する格子欠陥を含んでいてもよい。つまり、改質層４ａは、ＳｉＣの改質に起因して導入された欠陥準位を有する格子欠陥領域を含んでいてもよい。
改質層４ａは、この形態では、第２主面４の表層部において隆起部群１２に沿う領域に形成されている。各隆起部群１２において複数の隆起部１１は、改質層４ａによって形成されている。つまり、複数の隆起部１１は、改質層４ａを含む。
改質層４ａは、この形態では、スペース１４にも形成されている。改質層４ａは、隆起部群１２からスペース１４に延在している。つまり、第２主面４に対するアニール処理法は、スペース１４にも及んでいる。
改質層４ａにおいて隆起部群１２に沿う部分の厚さは、隆起部１１の存在によって、改質層４ａにおいてスペース１４に沿う部分の厚さ以上になっている。改質層４ａにおいて隆起部群１２に沿う部分の厚さは、より具体的には、改質層４ａにおいてスペース１４に沿う部分の厚さよりも大きい。
改質層４ａの厚さは、１ｎｍ以上１０００ｎｍ以下であってもよい。改質層４ａのうち隆起部１１を形成する領域の厚さＴａは、５０ｎｍ以上１０００ｎｍ以下であってもよい。改質層４ａのうち隆起部１１外の領域の厚さＴｂは、１ｎｍ以上３００ｎｍ以下であってもよい。
厚さＴａは、５０ｎｍ以上１００ｎｍ以下、１００ｎｍ以上２００ｎｍ以下、２００ｎｍ以上３００ｎｍ以下、３００ｎｍ以上４００ｎｍ以下、４００ｎｍ以上５００ｎｍ以下、５００ｎｍ以上６００ｎｍ以下、６００ｎｍ以上７００ｎｍ以下、７００ｎｍ以上８００ｎｍ以下、８００ｎｍ以上９００ｎｍ以下、９００ｎｍ以上１０００ｎｍ以下であってもよい。
厚さＴｂは、１ｎｍ以上１０ｎｍ以下、１０ｎｍ以上５０ｎｍ、５０ｎｍ以上１００ｎｍ以下、１００ｎｍ以上１５０ｎｍ以下、１５０ｎｍ以上２００ｎｍ以下、２００ｎｍ以上２５０ｎｍ以下、または、２５０ｎｍ以上３００ｎｍ以下であってもよい。
厚さＴｂは、厚さＴａの１／２以下、１／３以下、１／４以下、１／５以下、１／６以下、１／７以下、１／８以下、１／９以下、１／１０以下、１／１１以下、１／１２以下、１／１３以下、１／１４以下、１／１５以下、１／１６以下、１／１７以下、１／１８以下、１／１９以下、または、１／２０以下であってもよい。
第２主面４に隆起部群１２が存在しない場合の第２主面４の抵抗値は、第２主面４に隆起部群１２が存在する場合の第２主面４の抵抗値よりも大きい。つまり、複数の隆起部群１２は、電気的特性として、ＳｉＣ単結晶単体の抵抗値以下の抵抗値を有している。
複数の隆起部群１２は、より具体的には、ＳｉＣ単結晶単体の抵抗値未満の抵抗値を有している。また、複数の隆起部群１２は、スペース１４の抵抗値以下の抵抗値を有している。複数の隆起部群１２は、より具体的には、スペース１４の抵抗値未満の抵抗値を有している。
隆起部群１２の電気的特性としての抵抗値は、改質層４ａによって低減されている。つまり、隆起部群１２の抵抗値は、改質層４ａに起因してＳｉＣ単結晶の抵抗値以下になっている。スペース１４の電気的特性としての抵抗値も、改質層４ａに起因してＳｉＣ単結晶の抵抗値以下になっている。
前述の電極１０は、第２主面４の上に形成されている。電極１０は、第２主面４に直接接続されている。電極１０は、第２主面４において隆起部群１２を被覆している。電極１０は、この形態では、複数の隆起部群１２を一括して被覆している。
電極１０は、隆起部群１２の外面（複数の隆起部１１の外面）および溝１６の内面に倣って膜状に形成されている。これにより、電極１０の外面において隆起部群１２（複数の隆起部１１）を被覆する部分には、第２主面４から離れる方向に隆起した隆起部１０ａが形成されている。また、電極１０の外面において溝１６を被覆する部分には、第２主面４に向かった窪んだリセス部１０ｂが形成されている。
電極１０は、第２主面４との間でオーミック接触を形成している。電極１０は、より具体的には、隆起部群１２との間でオーミック接触を形成している。電極１０は、さらに具体的には、複数の隆起部群１２との間でオーミック接触を形成している。電極１０は、この形態では、スペース１４との間においてもオーミック接触を形成している。
電極１０は、第２主面４の上に積層された複数の電極層を含む積層構造を有している。電極１０は、この形態では、第２主面４からこの順に積層されたＴｉ層３１、Ｎｉ層３２、Ａｕ層３３およびＡｇ層３４を含む４層構造を有している。
Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３およびＡｇ層３４は、隆起部群１２の外面（複数の隆起部１１の外面）および溝１６の内面に倣って膜状にそれぞれ形成されている。電極１０の隆起部１０ａおよびリセス部１０ｂは、Ａｇ層３４の外面に形成されている。
Ｔｉ層３１は、第２主面４に直接接続されている。Ｔｉ層３１は、複数の隆起部群１２を一括して被覆し、第２主面４との間でオーミック接触を形成している。Ｔｉ層３１は、この形態では、スペース１４との間においてもオーミック接触を形成している。
Ｎｉ層３２は、Ｔｉ層３１のほぼ全域または全域を被覆している。Ａｕ層３３は、Ｎｉ層３２のほぼ全域または全域を被覆している。Ａｇ層３４は、Ａｕ層３３のほぼ全域または全域を被覆している。
Ｔｉ層３１の厚さは、０．０１μｍ以上５μｍ以下（たとえば０．０７μｍ程度）であってもよい。Ｎｉ層３２の厚さは、０．１μｍ以上４０μｍ以下（たとえば１．２μｍ程度）であってもよい。
Ａｕ層３３の厚さは、０．１μｍ以上４０μｍ以下（たとえば０．０７μｍ程度）であってもよい。Ａｇ層３４の厚さは、０．１μｍ以上４０μｍ以下（たとえば０．３μｍ程度）であってもよい。電極１０は、Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３またはＡｇ層３４からなる単層構造を有していてもよい。
電極１０は、シリサイドを主たる構成に含むシリサイド層を介さずに第２主面４との間でオーミック接触を形成している。電極１０は、シリサイドを主たる構成に含むシリサイド層を介さずに隆起部群１２との間でオーミック接触を形成している。
電極１０は、カーボンを主たる構成に含むカーボン層を介さずに第２主面４との間でオーミック接触を形成している。電極１０は、カーボンを主たる構成に含むカーボン層を介さずに隆起部群１２との間でオーミック接触を形成している。
電極１０は、シリサイドを主たる構成に含む材料が層状に形成された領域を含まない。また、電極１０は、カーボンを主たる構成に含む材料が層状に形成された領域を含まない。
電極１０は、隆起部群１２（複数の隆起部１１）および複数の溝１６によって区画された凹凸部に噛合う。第２主面４に対する電極１０の接触面積は、隆起部群１２（複数の隆起部１１）によって増加されている。これにより、第２主面４に対する電極１０の密着力が高められている。第２主面４に対する電極１０の接触面積は、複数の溝１６によっても増加されている。
ＳｉＣエピタキシャル層２２には、ｎ型のダイオード領域２３が形成されている。ダイオード領域２３の一部は、第１主面３から露出している。ダイオード領域２３は、この形態では、ＳｉＣエピタキシャル層２２の一部の領域を利用して形成されている。
ダイオード領域２３は、ＳｉＣエピタキシャル層２２の表層部に対してｎ型不純物（ドナー）を導入することによって形成されていてもよい。この場合、ダイオード領域２３は、ＳｉＣエピタキシャル層２２のｎ型不純物濃度よりも高いｎ型不純物濃度を有していてもよい。
ダイオード領域２３は、平面視において第１主面３の中央部に形成されている。ダイオード領域２３は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。ダイオード領域２３は、平面視において円形状に形成されていてもよい。
ＳｉＣエピタキシャル層２２の表層部においてダイオード領域２３の周囲には、不純物領域２４が形成されている。不純物領域２４は、ダイオード領域２３の周囲に沿ってｐ型不純物（アクセプタ）が導入された領域である。不純物領域２４は、ＳｉＣエピタキシャル層２２のｎ型不純物濃度よりも高いｐ型不純物濃度を有している。
不純物領域２４を形成するｐ型不純物は、この形態では、活性化処理が施されていない。不純物領域２４は、ｐ型半導体領域ではない非半導体領域として形成されている。不純物領域２４を形成するｐ型不純物は、活性化されていてもよい。この場合、不純物領域２４は、ｐ型半導体領域となる。
不純物領域２４は、ダイオード領域２３の周縁に沿って帯状に延びている。不純物領域２４は、この形態では、ダイオード領域２３を取り囲む無端状（四角環状）に形成されている。不純物領域２４は、ガードリング領域とも称される。不純物領域２４の内周縁は、ダイオード領域２３を画定している。
不純物領域２４は、側面５Ａ～５Ｄから露出していてもよい。不純物領域２４は、側面５Ａ～５Ｄから内方領域に向けて間隔を空けて形成されていてもよい。
前述の絶縁層６は、第１主面３の上に形成されている。絶縁層６は、酸化シリコンを含んでいてもよい。絶縁層６は、ダイオード領域２３を露出させる開口２５を有している。開口２５は、この形態では、ダイオード領域２３および不純物領域２４の境界も露出させている。開口２５は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。
第１主面３においてダイオード領域２３の上には、電極７が形成されている。電極７は、ダイオード領域２３との間でショットキー接合を形成している。これにより、電極７をアノードとし、ダイオード領域２３をカソードとするショットキーバリアダイオードＤが形成されている。
電極７の周縁部は、側面５Ａ～５Ｄから内方領域に間隔を空けて形成されている。電極７の周縁部は、平面視において不純物領域２４に重なっていてもよい。電極７は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。
電極７は、被覆部２６を有している。被覆部２６は、第１主面３の上から絶縁層６の上に引き出されており、絶縁層６の一部を被覆している。被覆部２６の幅は、隆起部群１２のライン幅以上であってもよい。
電極７は、アルミニウム、銅、モリブデン、ニッケル、アルミニウム－銅合金、アルミニウム－シリコン合金およびアルミニウム－シリコン－銅合金のうちの少なくとも１種を含む。電極７は、この形態では、アルミニウム－銅合金を含む。
前述の絶縁層８は、絶縁層６の上に形成されている。絶縁層８は、この形態では、窒化シリコンを含む。絶縁層８は、窒化シリコンに代えてまたはこれに加えて酸化シリコンを含んでいてもよい。絶縁層８は、電極７を被覆している。絶縁層８は、電極７を露出させる第１開口２７を有している。
第１開口２７は、この形態では、電極７の周縁部を被覆し、電極７の内方領域を露出させている。第１開口２７は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。
前述の樹脂層９は、絶縁層８の上に形成されている。樹脂層９は、この形態では、感光性樹脂を含む。樹脂層９は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含んでいてもよい。
樹脂層９は、この形態では、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含む。樹脂層９は、ネガティブタイプの感光性樹脂の一例としてのポリイミドを含んでいてもよい。
樹脂層９は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。樹脂層９の周縁部は、側面５Ａ～５Ｄから内方領域に間隔を空けて形成され、第１主面３を露出させている。樹脂層９の周縁部は、より具体的には、絶縁層８を露出させている。
樹脂層９の内方部には、第２開口２８が形成されている。第２開口２８は、第１開口２７に連通し、電極７を露出させている。第２開口２８の内壁は、第１開口２７の外側に位置していてもよい。第２開口２８の内壁は、第１開口２７の内側に位置していてもよい。
図６Ａは、図１に示す半導体装置１の製造に使用されるＳｉＣ半導体ウエハ４１を示す上面図である。図６Ｂは、図６Ａに示すＳｉＣ半導体ウエハ４１の底面図であって、ＳｉＣ半導体ウエハ４１の第２ウエハ主面４３に対する研削工程およびアニール処理を経た状態を示す図である。
図６Ａおよび図６Ｂを参照して、ＳｉＣ半導体ウエハ４１は、円盤状に形成された板状のＳｉＣ単結晶からなる。ＳｉＣ半導体ウエハ４１は、一方側の第１ウエハ主面４２、他方側の第２ウエハ主面４３、ならびに、第１ウエハ主面４２および第２ウエハ主面４３を接続するウエハ側面４４を有している。
ＳｉＣ半導体ウエハ４１は、４Ｈ－ＳｉＣ単結晶を含んでいてもよい。第１ウエハ主面４２は、（０００１）面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している。オフ角は、０°以上４°以下であってもよい。オフ角は、０°を超えて４°未満であってもよい。オフ角は、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
ＳｉＣ半導体ウエハ４１は、ウエハ側面４４に形成された１つまたは複数（この形態では１つ）のオリエンテーションフラット４５を含む。オリエンテーションフラット４５は、結晶方位を示す目印の一例として形成されている。オリエンテーションフラット４５は、ＳｉＣ半導体ウエハ４１の周縁に形成された切欠部を含む。オリエンテーションフラット４５は、この形態では、［１１－２０］方向に沿って直線状に延びている。
第１ウエハ主面４２は、半導体素子（この形態ではショットキーバリアダイオードＤ）が形成される素子形成面である。第１ウエハ主面４２には、半導体装置１にそれぞれ対応した複数のデバイス形成領域４６が設定されている。
複数のデバイス形成領域４６は、この形態では、［１１－２０］方向（［－１－１２０］方向）および［１－１００］方向（［－１１００］方向）に沿って行列状に配列されている。
複数のデバイス形成領域４６は、格子状のダイシングライン４７によって区画されている。半導体装置１は、複数のデバイス形成領域４６の周縁（ダイシングライン４７）に沿ってＳｉＣ半導体ウエハ４１を切断することによって切り出される。
図６Ｂを参照して、第２ウエハ主面４３に対する研削工程およびアニール処理を経た状態において、第２ウエハ主面４３には複数の隆起部群１２および複数の研削痕４８が形成されている。
複数の隆起部群１２は、オリエンテーションフラット４５に対してほぼ平行なまたは平行なストライプ状に形成されている。複数の隆起部群１２は、オリエンテーションフラット４５に交差または直交するストライプ状に形成されていてもよい。
複数の研削痕４８は、ＳｉＣ半導体ウエハ４１の中央部から周縁部に向けて円弧状にそれぞれ延びている。複数の研削痕４８は、概して、［１１－２０］方向および［１－１００］方向に交差する研削痕４８を含む。
複数の研削痕４８は、円弧の接線が［１１－２０］方向または［１－１００］方向に沿う部分において、［１１－２０］方向または［１－１００］方向に対してほぼ平行にまたは平行に延びる研削痕４８を含む。ＳｉＣ半導体層２の第２主面４に形成された溝１６は、研削痕４８の一部によって形成されてもよい。
図７は、図１に示す半導体装置１の製造方法の一例を説明するためのフローチャートである。図８Ａ～図８Ｒは、図１に示す半導体装置１の製造方法を示す断面図である。図８Ａ～図８Ｒでは、１つのデバイス形成領域４６だけを示している。
図８Ａを参照して、まず、前述のｎ＋型のＳｉＣ半導体ウエハ４１が、用意される（図７のステップＳ１）。ＳｉＣ半導体ウエハ４１は、ＳｉＣ半導体基板２１のベースとなる。
次に、図８Ｂを参照して、ｎ型のＳｉＣエピタキシャル層２２が、第１ウエハ主面４２の上に形成される（図７のステップＳ２）。ＳｉＣエピタキシャル層２２は、エピタキシャル成長法によって第１ウエハ主面４２の上からＳｉＣを成長させることによって形成される。
次に、図８Ｃを参照して、ダイオード領域２３が、ＳｉＣエピタキシャル層２２の主面に設定される。次に、不純物領域２４が、ダイオード領域２３を区画するようにＳｉＣエピタキシャル層２２の表層部に形成される（図７のステップＳ３）。この工程では、ｐ型不純物が、イオン注入マスク５１を介するイオン注入法によってＳｉＣエピタキシャル層２２の表層部に導入される。
次に、図８Ｄを参照して、絶縁層６が、ＳｉＣエピタキシャル層２２の主面の上に形成される（図７のステップＳ４）。絶縁層６は、酸化シリコンを含んでいてもよい。絶縁層６は、熱酸化処理法またはＣＶＤ（Chemical Vapor Deposition）法によって形成されてもよい。
次に、図８Ｅを参照して、絶縁層６の不要な部分が、除去される（図７のステップＳ５）。絶縁層６の不要な部分は、所定パターンを有するマスク５２を介するエッチング法（たとえばウエットエッチング法）によって除去されてもよい。マスク５２は、絶縁層６において開口２５を形成すべき領域を露出させる開口５３を有している。これにより、開口２５が、絶縁層６に形成される。
次に、図８Ｆを参照して、電極７が、ＳｉＣエピタキシャル層２２の主面の上に形成される（図７のステップＳ６）。電極７は、アルミニウム－銅合金を含んでいてもよい。電極７は、スパッタ法またはＣＶＤ法によって形成されてもよい。
次に、図８Ｇを参照して、電極７の不要な部分が、除去される（図７のステップＳ７）。電極７の不要な部分は、所定パターンを有するマスク５４を介するエッチング法（たとえばドライエッチング法）によって除去されてもよい。これにより、電極７が、所定形状にパターニングされる。
次に、図８Ｈを参照して、絶縁層８が、電極７を被覆するように絶縁層６の上に形成される（図７のステップＳ８）。絶縁層８は、窒化シリコンを含む。絶縁層８は、ＣＶＤ法によって形成されてもよい。
次に、図８Ｉを参照して、絶縁層８の不要な部分が、除去される（図７のステップＳ９）。絶縁層８の不要な部分は、所定パターンを有するマスク５５を介するエッチング法（たとえばウエットエッチング法）によって除去されてもよい。マスク５５は、絶縁層８において第１開口２７を形成すべき領域を露出させる開口５６を有している。これにより、第１開口２７が、絶縁層８に形成される。
次に、図８Ｊを参照して、樹脂層９が、電極７を被覆するように絶縁層８の上に塗布される（図７のステップＳ１２）。樹脂層９は、この形態では、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含む。
次に、樹脂層９が、選択的に露光された後、現像される（図７のステップＳ１１）。これにより、樹脂層９に、第１開口２７に連通する第２開口２８、および、ダイシングライン４７を露出させるダイシング開口５７が形成される。
次に、図８Ｋを参照して、第２ウエハ主面４３が研削される（図７のステップＳ１２）。この工程では、５００番以上の粒度を有する砥粒を用いて第２ウエハ主面４３が研削される。砥粒の粒度は、１０００番以上５０００番以下であることが好ましい。これにより、第２ウエハ主面４３に複数の研削痕４８が形成される（図６Ｂも併せて参照）。また、第２ウエハ主面４３が平坦化されると同時に、ＳｉＣ半導体ウエハ４１が薄化される。
次に、図８Ｌを参照して、金属層６１が、第２ウエハ主面４３の上に形成される（図７のステップＳ１３）。金属層６１は、この形態では、Ｎｉ層からなる。Ｎｉ層は、スパッタ法によって形成されてもよい。Ｎｉ層の厚さは、１００Å以上１０００Å以下であってもよい。
次に、図８Ｍを参照して、第２ウエハ主面４３に対して、アニール処理法が実施される（図７のステップＳ１４）。この工程では、アニール処理法の一例としてのレーザアニール処理法が実施される。
レーザアニール処理法では、５０μｍ以上２００μｍ以下（たとえば１００μｍ程度）のレーザ径φを有するパルスレーザ光が使用される。パルスレーザ光は、紫外領域の波長を有するＵＶレーザ光である。パルスレーザ光のエネルギは、１．０Ｊ／ｃｍ２以上４．０Ｊ／ｃｍ２以下（たとえば３．０Ｊ／ｃｍ２程度）であってもよい。
パルスレーザ光は、金属層６１を介して第２ウエハ主面４３に打ち込まれる。第２ウエハ主面４３に対するパルスレーザ光の照射と並行して、第２ウエハ主面４３に対するパルスレーザ光の照射位置は、オリエンテーションフラット４５に沿って移動される。第２ウエハ主面４３においてパルスレーザ光が打ち込まれた領域には、１つまたは複数の隆起部１１が形成される。
また、第２ウエハ主面４３においてパルスレーザ光が打ち込まれた領域には、ＳｉＣ半導体ウエハ４１のＳｉＣが他の性質に改質された改質層４ａが形成される。ＳｉＣ半導体ウエハ４１のＳｉＣは、より具体的には、加熱によってＳｉＣからＣ原子が脱離および／または昇華することにより、Ｓｉに改質される。
これにより、Ｓｉ改質層を含む改質層４ａが形成される。改質層４ａは、シリコンアモルファス層を含んでいてもよい。改質層４ａは、Ｃ原子を含んでいてもよい。第２ウエハ主面４３に形成された１つまたは複数の隆起部１１は、この改質層４ａによって形成されてもよい。これにより、複数の隆起部１１を含み、オリエンテーションフラット４５（［１１－２０］方向）に沿う１つの隆起部群１２が、第２ウエハ主面４３に形成される。
１つの隆起部群１２（隆起部群領域１３）が形成された後、パルスレーザ光の照射位置が［１－１００］方向に移動される。そして、第２ウエハ主面４３に対するパルスレーザ光の照射と並行して、第２ウエハ主面４３に対するパルスレーザ光の照射位置がオリエンテーションフラット４５に沿って移動される。
これにより、１つの隆起部群１２に対してほぼ平行にまたは平行に延びる別の隆起部群１２が、第２ウエハ主面４３に形成される。レーザアニール処理法では、第２ウエハ主面４３のほぼ全域または全域に亘って複数の隆起部群１２が形成されるまで、このような工程が繰り返される（図６Ｂも併せて参照）。
レーザアニール処理法を経た金属層６１は、この形態では、第２ウエハ主面４３側からこの順に積層されたカーボン層６２、ＮｉＳｉ（ニッケルシリサイド）層６３およびＮｉ層６４を含む積層構造を有している。つまり、レーザアニール処理法は、金属層６１をＳｉＣ半導体ウエハ４１と反応させてシリサイド化する工程を含む。レーザアニール処理法は、より具体的には、ＮｉＳｉ層６３を形成する工程を含む。
レーザアニール処理法では、ＮｉＳｉ層６３に加えて、Ｃ原子を含むカーボン層６２が金属層６１内に副生成物として形成される。カーボン層６２は、ＳｉＣを構成していたＣ原子の析出によって形成される。
金属層６１においてカーボン層６２およびＮｉＳｉ層６３は、剥離起点になり得る。つまり、金属層６１をそのまま電極１０として使用することもできるが、金属層６１は、接続不良および接続不良による抵抗値の増加の問題を抱えている。したがって、金属層６１とは異なる金属層が電極１０として形成されることが好ましい。
ＮｉＳｉ層６３の形成に伴って金属層６１に加えられる温度は、電極７の融点以上（たとえば１０００°以上）である。レーザアニール処理法によれば、第２ウエハ主面４３の温度を局所的に高めることができるから、電極７の温度上昇を抑制できる。したがって、電極７の溶融を適切に抑制できる。
次に、図８Ｎを参照して、金属層６１の除去工程が行われる。金属層６１の除去工程は、第２ウエハ主面４３が露出するまで行われる。
この工程では、まず、金属層６１内のＮｉＳｉ層６３およびＮｉ層６４が、除去される（図７のステップＳ１５）。ＮｉＳｉ層６３およびＮｉ層６４は、ウエットエッチング法によって除去されてもよい。
次に、図８Ｏを参照して、金属層６１内のカーボン層６２が、除去される（図７のステップＳ１６）。カーボン層６２は、ドライエッチング法によって除去されてもよい。
次に、図８Ｐを参照して、第２ウエハ主面４３に付着したＮｉＳｉ層６３の残渣およびＮｉ層６４の残渣が除去される（図７のステップＳ１７）。ＮｉＳｉ層６３およびＮｉ層６４は、ウエットエッチング法によって除去されてもよい。
次に、図８Ｑを参照して、第２ウエハ主面４３に付着したカーボン層６２の残渣が除去される（図７のステップＳ１８）。カーボン層６２は、ドライエッチング法によって除去されてもよい。次に、自然酸化膜が、第２ウエハ主面４３から除去される（図７のステップＳ１９）。自然酸化膜は、ウエットエッチング法によって除去されてもよい。
このように、この形態では、Ｎｉを含む層（ＮｉＳｉ層６３およびＮｉ層６４）の除去工程、およに、カーボンを含む層（カーボン層６２）の除去工程が、２回繰り返される。これにより、金属層６１を適切に除去できる。金属層６１の除去工程後は、レーザアニール処理によって抵抗値の低減が図られた第２ウエハ主面４３が露出する。
次に、図８Ｒを参照して、電極１０が、第２ウエハ主面４３の上に形成される（図７のステップＳ２０）。この工程は、第２ウエハ主面４３の上から、Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３およびＡｇ層３４をこの順に形成する工程を含む。Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３およびＡｇ層３４は、スパッタ法によってそれぞれ形成されてもよい。
電極１０のうち、Ｔｉ層３１は、第２ウエハ主面４３に直接接続される。Ｔｉ層３１は、複数の隆起部群１２を一括して被覆し、複数の隆起部群１２との間および複数のスペース１４との間においてオーミック接触を形成する。
次に、ＳｉＣ半導体ウエハ４１が、複数のデバイス形成領域４６の周縁（ダイシングライン４７）に沿って切断される（図７のステップＳ２１）。これにより、ＳｉＣ半導体ウエハ４１から複数の半導体装置１が切り出される。以上を含む工程を経て、半導体装置１が製造される。
図９は、抵抗値および金属層６１の厚さの関係を示すグラフである。図９において縦軸は、抵抗値（オン抵抗）［Ω・ｃｍ２］を表している。図９において横軸は、金属層６１の厚さ［Å］を表している。
図９において「Ｘ」は、第１方向Ｘに関して、互いに隣り合うレーザ照射位置のオーバラップ量［μｍ］を表している。図９において「Ｙ」は、第２方向Ｙに関して、互いに隣り合うレーザ照射位置の間の距離［μｍ］を表している。
「＋Ｙ」は、第２方向Ｙに関して、互いに隣り合うレーザ照射位置が離れていることを意味している。「－Ｙ」は、第２方向Ｙに関して、互いに隣り合うレーザ照射位置がオーバラップしていることを意味している。レーザ光のレーザ径φは、１００μｍ程度である。レーザ光のエネルギは、所定の値に固定されて測定されている。
図９には、第１折れ線Ａ１、第２折れ線Ｂ１、第３折れ線Ｃ１および第４折れ線Ｄ１が示されている。
第１折れ線Ａ１は、（Ｘ、Ｙ）＝（９０μｍ、５０μｍ）である場合の関係を示している。第２折れ線Ｂ１は、（Ｘ、Ｙ）＝（６５μｍ、５０μｍ）である場合の関係を示している。第３折れ線Ｃ１は、（Ｘ、Ｙ）＝（８５μｍ、－１０μｍ）である場合の関係を示している。第４折れ線Ｄ１は、（Ｘ、Ｙ）＝（８０μｍ、１５μｍ）である場合の関係を示している。
第１～第４折れ線Ａ１～Ｄ１を参照して、金属層６１の厚さが小さい程、抵抗値が増加傾向にあることが分かった。これは、金属層６１の厚さが小さい場合、パルスレーザ光の照射によって金属層６１の一部が昇華し、アニール処理が適切に実施されないためであると考えられる。
一方、金属層６１の厚さがある程度大きくなると、抵抗値が低下することが分かった。金属層６１の厚さが５００Å以上になると、照射位置のオーバラップ量に依らずに、抵抗値が２Ω・ｃｍ２以下になった。
図９の結果から、第２主面４における抵抗値は、製造途中に形成される金属層６１の厚さに依存していることが分かった。また、抵抗値は、金属層６１の厚さや互いに隣り合うレーザ照射位置のオーバラップ量を調節することによって最適化されることが分かった。
図１０は、抵抗値およびレーザ照射位置のオーバラップ量の関係を示すグラフである。図１０において縦軸は、抵抗値（オン抵抗）［Ω・ｃｍ２］を表している。図１０において横軸は、第１方向Ｘに関して、互いに隣り合うレーザ照射位置のオーバラップ量［μｍ］を表している。金属層６１の厚さは、所定の値に固定されている。
図１０には、第１折れ線Ａ２、第２折れ線Ｂ２、第３折れ線Ｃ２および第４折れ線Ｄ２が示されている。
第１折れ線Ａ２は、レーザ光のエネルギが１．５Ｊ／ｃｍ２である場合の関係を示している。第２折れ線Ｂ２は、レーザ光のエネルギが２．０Ｊ／ｃｍ２である場合の関係を示している。第３折れ線Ｃ２は、レーザ光のエネルギが２．５Ｊ／ｃｍ２である場合の関係を示している。第４折れ線Ｄ２は、レーザ光のエネルギが３．０Ｊ／ｃｍ２である場合の関係を示している。
第１～第４折れ線Ａ２～Ｄ２を参照して、レーザ光のエネルギを大きくするほど、抵抗値が低下することが分かった。また、レーザ光のエネルギを固定した場合であっても、互いに隣り合うレーザ照射位置のオーバラップ量を増加させることによって、抵抗値を低減できることが分かった。
図１０の結果から、第２主面４における抵抗値は、レーザ光のエネルギや互いに隣り合うレーザ照射位置のオーバラップ量に依存していることが分かった。また、抵抗値は、これらを調節することによって最適化されることが分かった。
以上、半導体装置１によれば、隆起部群１２によって第２主面４に対する電極１０の接続面積を増加させることができる。これにより、電気的特性を向上できる。
電極１０は、より具体的には、隆起部群１２との間でオーミック接触を形成する。これにより、ＳｉＣ半導体層２および電極１０の間において良好なオーミック特性を得ることができるから、電気的特性を向上できる。
また、半導体装置１によれば、電極１０は、第２主面４に直接接続されている。より具体的には、電極１０は、カーボン層を介さずに隆起部群１２との間でオーミック接触を形成している。また、電極１０は、シリサイド層を介さずに隆起部群１２との間でオーミック接触を形成している。
カーボン層やシリサイド層は、剥離起点になりやすい。したがって、電極１０が第２主面４に直接接続された構造によって、接続不良や接続不良に起因する抵抗値の増加を適切に抑制できる。
図１１は、図２に対応する底面図であって、本発明の第２実施形態に係る半導体装置７１を示す底面図である。以下では、半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１１を参照して、半導体装置７１は、第１隆起部群１２Ａおよび第２隆起部群１２Ｂを含む複数の隆起部群１２を有している。第１隆起部群１２Ａは、第２主面４に形成された複数の第１隆起部１１Ａを含む。複数の第１隆起部１１Ａは、第２主面４において第２主面４の法線方向に沿って隆起した部分である。
複数の第１隆起部１１Ａは、第１方向Ｘおよび第１方向Ｘに交差する第２方向Ｙに沿って互いに間隔を空けて形成されている。第１隆起部１１Ａは、複数の第１隆起部１１Ａのうちの幾つかの第１隆起部１１Ａが第１方向Ｘから見た第１方向視において第１方向Ｘに重なる第１部分１７Ａを有している。
また、第１隆起部１１Ａは、複数の第１隆起部１１Ａのうちの幾つかの第１隆起部１１Ａが第１部分１７Ａから離間して形成され、かつ、第１方向視において第１方向Ｘに重なる第２部分１８Ａを有している。
複数の第１隆起部１１Ａは、第１方向Ｘに沿って連続的に形成されている。複数の第１隆起部１１Ａは、より具体的には、第１方向Ｘおよび第２方向Ｙに沿って間隔を空けて点在する点在パターンを有している。
複数の第１隆起部１１Ａは、この点在パターンを維持しながら、第１方向Ｘに沿って連続的に形成されている。複数の第１隆起部１１Ａの点在パターンは、この形態では、平面視において一方の側面５Ａ側の周縁から他方の側面５Ｃ側の周縁に亘って形成されている。
第１隆起部群１２Ａは、第１方向Ｘから見て複数の隆起部１１が第１方向Ｘに重なるレイアウトを有している。これにより、第１隆起部群１２Ａは、第１方向Ｘに沿って連続的に点在する複数の隆起部１１の集合パターンによって、第１方向Ｘに沿って帯状に延びる第１隆起部群領域１３Ａを形成している。
第２隆起部群１２Ｂは、第２主面４に形成された複数の第２隆起部１１Ｂを含む。複数の第２隆起部１１Ｂは、第２主面４において第２主面４の法線方向に沿って隆起した部分である。
複数の第２隆起部１１Ｂは、第１方向Ｘおよび第１方向Ｘに交差する第２方向Ｙに沿って互いに間隔を空けて形成されている。第２隆起部群１２Ｂは、複数の第２隆起部１１Ｂのうちの幾つかの第２隆起部１１Ｂが第２方向Ｙから見た第２方向視において第２方向Ｙに重なる第１部分１７Ｂを有している。
また、第２隆起部群１２Ｂは、複数の第２隆起部１１Ｂのうちの幾つかの第２隆起部１１Ｂが第１部分１７Ｂから離間して形成され、かつ、第２方向視において第２方向Ｙに重なる第２部分１８Ｂを有している。
複数の第２隆起部１１Ｂは、第２方向Ｙに沿って連続的に形成されている。複数の第２隆起部１１Ｂは、より具体的には、第１方向Ｘおよび第２方向Ｙに沿って間隔を空けて点在する点在パターンを有している。
複数の第２隆起部１１Ｂは、この点在パターンを維持しながら、第２方向Ｙに沿って連続的に形成されている。複数の第２隆起部１１Ｂの点在パターンは、この形態では、平面視において一方の側面５Ｂ側の周縁から他方の側面５Ｄ側の周縁に亘って形成されている。
第２隆起部群１２Ｂは、第２方向Ｙから見て複数の第２隆起部１１Ｂが第２方向Ｙに重なるレイアウトを有している。これにより、第２隆起部群１２Ｂは、第２方向Ｙに沿って連続的に点在する複数の第２隆起部１１Ｂの集合パターンによって、第２方向Ｙに沿って帯状に延びる第２隆起部群領域１３Ｂを形成している。
第２隆起部群１２Ｂ（第２隆起部群領域１３Ｂ）は、第１隆起部群１２Ａ（第１隆起部群領域１３Ａ）を横切っている。これにより、第２主面４には、交差領域７２が形成されている。交差領域７２は、互いに交差する第１隆起部群１２Ａ（第１隆起部群領域１３Ａ）および第２隆起部群１２Ｂ（第２隆起部群領域１３Ｂ）を含む。
この形態では、第１隆起部群１２Ａが、第２主面４において第２方向Ｙに沿って間隔を空けて複数形成されている。つまり、複数の第１隆起部１１Ａの点在パターンは、第２方向Ｙに対しては断続的に形成されている。
また、この形態では、第２隆起部群１２Ｂが、第２主面４において第１方向Ｘに沿って間隔を空けて複数形成されている。つまり、複数の第２隆起部１１Ｂの点在パターンは、第１方向Ｘに対しては断続的に形成されている。
したがって、交差領域７２は、この形態では、第１方向Ｘおよび第２方向Ｙに沿って互いに間隔を空けた行列状の配列で形成されている。また、第１隆起部群１２Ａおよび第２隆起部群１２Ｂによってスペース１４が区画されている。スペース１４は、第１方向Ｘおよび第２方向Ｙに沿って互いに間隔を空けた行列状の配列で形成されている。
交差領域７２では、複数の第１隆起部１１Ａおよび複数の第２隆起部１１Ｂが互いに重なり合っていてもよい。交差領域７２に形成された複数の第１隆起部１１Ａおよび複数の第２隆起部１１Ｂの厚さは、交差領域７２外の領域に形成された第１隆起部１１Ａおよび第２隆起部１１Ｂの厚さよりも大きくてもよい。
また、交差領域７２に形成された複数の第１隆起部１１Ａおよび複数の第２隆起部１１Ｂの数は、交差領域７２外の領域に形成された第１隆起部１１Ａおよび第２隆起部１１Ｂの数よりも多くてもよい。
第１方向Ｘが［１１－２０］方向に設定され、第２方向Ｙが［１－１００］方向に設定されていてもよい。つまり、第１隆起部群１２Ａ（第１隆起部群領域１３Ａ）が［１１－２０］方向に対してほぼ平行にまたは平行に形成され、第２隆起部群１２Ｂ（第２隆起部群領域１３Ｂ）が［１－１００］方向に対してほぼ平行にまたは平行に形成されていてもよい。
第１方向Ｘが［１－１００］方向に設定され、第２方向Ｙが［１１－２０］方向に設定されていてもよい。つまり、第１隆起部群１２Ａ（第１隆起部群領域１３Ａ）が［１－１００］方向に対してほぼ平行にまたは平行に形成され、第２隆起部群１２Ｂ（第２隆起部群領域１３Ｂ）が［１１－２０］方向に対してほぼ平行にまたは平行に形成されていてもよい。
第１隆起部１１Ａおよび第１隆起部群１２Ａは、第１実施形態に係る隆起部１１および隆起部群１２に対応している。第１実施形態に係る隆起部１１および隆起部群１２の説明は第１隆起部１１Ａおよび第１隆起部群１２Ａの説明に準用されるものとし、第１隆起部１１Ａおよび第１隆起部群１２Ａについての他の具体的な説明は省略する。
第２隆起部１１Ｂおよび第２隆起部群１２Ｂは、第１実施形態に係る隆起部１１および隆起部群１２に対応している。第１実施形態に係る隆起部１１および隆起部群１２の説明は第２隆起部１１Ｂおよび第２隆起部群１２Ｂの他の説明に準用されるものとし、第２隆起部１１Ｂおよび第２隆起部群１２Ｂについての他の具体的な説明は省略する。
電極１０は、この形態では、第２主面４において第１隆起部群１２Ａおよび第２隆起部群１２Ｂを被覆している。電極１０は、この形態では、複数の第１隆起部群１２Ａおよび複数の第２隆起部群１２Ｂを一括して被覆している。
電極１０は、第１隆起部群１２Ａの外面（第１隆起部１１Ａの外面）、第２隆起部群１２Ｂの外面（第２隆起部１１Ｂの外面）、および、溝１６の内面に倣って膜状に形成されている。
これにより、図示はしないが、電極１０の外面において第１隆起部群１２Ａの外面（第１隆起部１１Ａの外面）および第２隆起部群１２Ｂの外面（第２隆起部１１Ｂの外面）を被覆する部分には、隆起部１０ａが形成されている。また、電極１０の外面において溝１６を被覆する部分には、リセス部１０ｂが形成されている。
電極１０は、第２主面４との間でオーミック接触を形成している。電極１０は、より具体的には、第１隆起部群１２Ａおよび第２隆起部群１２Ｂとの間でオーミック接触を形成している。
電極１０は、さらに具体的には、複数の第１隆起部群１２Ａおよび複数の第２隆起部群１２Ｂとの間でオーミック接触を形成している。また、電極１０は、この形態では、スペース１４との間においてもオーミック接触を形成している。
電極１０において第１隆起部群１２Ａおよび第２隆起部群１２Ｂを被覆する部分は、複数の第１隆起部群１２Ａ、複数の第２隆起部群１２Ｂおよび複数の溝１６によって区画された凹凸部に噛合う。
第２主面４に対する電極１０の接触面積は、複数の第１隆起部群１２Ａおよび複数の第２隆起部群１２Ｂによって増加されている。第２主面４に対する電極１０の接触面積は、複数の溝１６によっても増加されている。これにより、第２主面４に対する電極１０の密着力が高められている。
このような構造の半導体装置７１は、前述の図８Ｍの工程（図７のステップＳ１４）において以下の工程を実施することによって製造される。
まず、レーザアニール処理法によって、オリエンテーションフラット４５に対してほぼ平行にまたは平行な方向に沿って複数の第１隆起部群１２Ａが形成される。次に、レーザアニール処理法によって、オリエンテーションフラット４５に交差（直交）する方向に沿って複数の第２隆起部群１２Ｂが形成される。
この工程では、オリエンテーションフラット４５に交差（直交）する方向に複数の第１隆起部群１２Ａが形成され、オリエンテーションフラット４５に対してほぼ平行にまたは平行に沿って複数の第２隆起部群１２Ｂが形成されてもよい。その後、図８Ｎ～図８Ｒの工程を経て、半導体装置７１が製造される。
第１隆起部群１２Ａおよび第２隆起部群１２Ｂは、任意の順序で形成されてもよい。したがって、複数の第２隆起部群１２Ｂが形成された後に複数の第１隆起部群１２Ａが形成されてもよい。また、複数の第１隆起部群１２Ａおよび複数の第２隆起部群１２Ｂは、交互に形成されてもよい。
以上、半導体装置７１によっても、半導体装置１に対して述べた効果と同様の効果を奏することができる。
図１２は、図５に対応する断面図であって、本発明の第３実施形態に係る半導体装置８１を示す断面図である。以下では、半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
半導体装置８１では、電極１０が、第２主面４からこの順に積層されたＮｉ層３２、Ａｕ層３３およびＡｇ層３４を含む３層構造を有している。
Ｎｉ層３２は、第２主面４に直接接続されている。Ｎｉ層３２は、複数の隆起部群１２を一括して被覆している。Ｎｉ層３２は、隆起部群１２との間およびスペース１４との間においてオーミック接触を形成している。
Ａｕ層３３は、Ｎｉ層３２のほぼ全域または全域を被覆している。Ａｇ層３４は、Ａｕ層３３のほぼ全域または全域を被覆している。このような構造の電極１０は、図７のステップＳ２０においてＴｉ層３１の形成工程を除くことによって形成される。
以上、半導体装置８１によっても、半導体装置１に対して述べた効果と同様の効果を奏することができる。半導体装置８１において電極１０は、Ｎｉ層３２からなる単層構造を有していてもよい。
図１３は、図５に対応する断面図であって、本発明の第４実施形態に係る半導体装置９１を示す断面図である。以下では、半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
半導体装置９１では、電極１０が、金属層６１、Ａｕ層３３およびＡｇ層３４を含む。金属層６１は、この形態では、第２主面４側からこの順に積層されたカーボン層６２、ＮｉＳｉ層６３およびＮｉ層６４を含む積層構造を有している。
金属層６１は、第２主面４に接続されている。金属層６１は、複数の隆起部群１２を一括して被覆している。金属層６１は、隆起部群１２との間およびスペース１４との間においてオーミック接触を形成している。Ａｕ層３３は、金属層６１のほぼ全域または全域を被覆している。Ａｇ層３４は、Ａｕ層３３のほぼ全域または全域を被覆している。
このような構造の半導体装置９１は、前述の図８Ｎ～図８Ｑの金属層６１の除去工程（図７のステップＳ１５～ステップＳ１９）を省くことによって形成される。この半導体装置９１では、前述の図８Ｒの工程において、Ａｕ層３３およびＡｇ層３４が金属層６１の上に形成されている。
以上、半導体装置９１によれば、電極１０がカーボン層６２やＮｉＳｉ層６３を含むので、半導体装置１ほど電極１０の接続強度を高めることはできないが、半導体装置１に対して述べた効果とほぼ同様の効果を奏することができる。半導体装置９１において、電極１０は、金属層６１からなる積層構造を有していてもよい。
図１４は、本発明の第５実施形態に係る半導体装置９２を示す上面図であって、第１主面３よりも上の構造を取り除いた図である。図１５は、図１４に示すXV-XV線に沿う断面図である。以下では、半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１４および図１５を参照して、半導体装置９２は、第１主面３の表層部に形成されたＪＢＳ（Junction Barrier Schottky）構造９３を有している。ＪＢＳ構造９３は、より具体的には、ｎ型のダイオード領域２３およびｐ型のダイオード領域９４を含む。ダイオード領域９４は、ダイオード領域２３との間でｐｎ接合部を形成する。
複数のダイオード領域９４は、この形態では、ダイオード領域２３の表層部において互いに間隔を空けて形成されている。複数のダイオード領域９４は、任意の第１方向Ｘに平行に延びる帯状にそれぞれ形成されている。複数のダイオード領域９４は、第１方向Ｘに交差する第２方向Ｙに沿って間隔を空けて形成されている。
これにより、複数のダイオード領域９４は、平面視においてダイオード領域２３を挟み込むストライプ状に配列されている。複数のダイオード領域９４は、対応するダイオード領域２３との間においてｐｎ接合部をそれぞれ形成している。
第１方向Ｘが［１１－２０］方向に設定されている場合、複数のダイオード領域９４は、［１１－２０］方向に対してほぼ平行にまたは平行に延びていてもよい。第１方向Ｘが［１－１００］方向に設定されている場合、複数のダイオード領域９４は、［１－１００］方向に対してほぼ平行にまたは平行に延びていてもよい。
複数のダイオード領域９４は、この形態では、複数の隆起部群１２と同一の方向に沿って延びている。複数のダイオード領域９４は、複数の隆起部群１２に交差（直交）する方向に沿って延びていてもよい。
電極７は、第１主面３においてダイオード領域２３との間でショットキー接合を形成している。これにより、電極７をアノードとし、ダイオード領域２３をカソードとするショットキーバリアダイオードＤが形成されている。
電極７は、第１主面３においてダイオード領域９４との間でオーミック接触を形成している。これにより、ダイオード領域９４をアノードとし、ダイオード領域２３をカソードとするｐｎ接合ダイオードＤｐｎが、第１主面３の表層部に形成されている。
以上、半導体装置９２によっても、半導体装置１に対して述べた効果と同様の効果を奏することができる。また、半導体装置９２によれば、第１主面３の表層部においてダイオード領域２３およびダイオード領域９４を含むＪＢＳ構造９３を有している。
ＪＢＳ構造９３では、ダイオード領域２３およびダイオード領域９４の間のｐｎ接合部から空乏層が拡がる。これにより、電極７およびダイオード領域２３の間に形成されたショットキー接合の電界が緩和される。その結果、リーク電流を低減できる。前述の第１～第４実施形態に係る構造は、半導体装置９２に組み合わされてもよい。
図１６は、本発明の第６実施形態に係る半導体装置９５を示す上面図であって、第１主面３よりも上の構造を取り除いた図である。図１７は、図１６に示すXVII-XVII線に沿う断面図である。以下では、半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１６および図１７を参照して、半導体装置９５において、不純物領域２４は、第１主面３の表層部に形成された複数（たとえば２個以上２０個以下）の不純物領域を含む。不純物領域２４は、この形態では、３個の不純物領域２４Ａ、２４Ｂ、２４Ｃを含む。
不純物領域２４Ａ～２４Ｃは、ダイオード領域２３から離れる方向に沿ってこの順に間隔を空けて形成されている。不純物領域２４Ａ～２４Ｃは、ダイオード領域２３の周縁に沿って帯状にそれぞれ延びている。不純物領域２４Ａ～２４Ｃは、ダイオード領域２３を取り囲む無端状（四角環状）にそれぞれ形成されていてもよい。
不純物領域２４Ａ～２４Ｃのうち最内側に位置する不純物領域２４Ａは、ダイオード領域２３を画定していてもよい。不純物領域２４Ｂは、不純物領域２４Ａを取り囲んでいる。不純物領域２４Ｃは、不純物領域２４Ｂを取り囲んでいる。
以上、半導体装置９５によっても、半導体装置１に対して述べた効果と同様の効果を奏することができる。前述の第１～第５実施形態に係る構造は、半導体装置９５に組み合わされてもよい。
図１８は、本発明の第７実施形態に係る半導体装置１０１を示す上面図である。図１９は、図１８に示す半導体装置１０１の底面図である。図２０は、図１８に示す領域XXの拡大図であって、ＳｉＣ半導体層１０２の第１主面１０３よりも上の構造を取り除いた図である。図２１は、図２０のXXI-XXI線に沿う断面図である。図２２は、図２０のXXII-XXII線に沿う断面図である。図２３は、図２２の領域XXIIIの拡大図である。
図１８～図２３を参照して、半導体装置１０１は、ＳｉＣ（炭化シリコン）単結晶を含むＳｉＣ半導体層１０２を有している。ＳｉＣ半導体層１０２は、４Ｈ－ＳｉＣ単結晶を含んでいてもよい。
４Ｈ－ＳｉＣ単結晶は、［０００１］面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している。オフ角は、０°以上４°以下であってもよい。オフ角は、０°を超えて４°未満であってもよい。オフ角は、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
ＳｉＣ半導体層１０２は、一方側の第１主面１０３、他方側の第２主面１０４、ならびに、第１主面１０３および第２主面１０４を接続する側面１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄを有している。第１主面１０３および第２主面１０４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。
側面１０５Ａは、側面１０５Ｃに対向している。側面１０５Ｂは、側面１０５Ｄに対向している。４つの側面１０５Ａ～１０５Ｄは、第１主面１０３および第２主面１０４の法線方向に沿って平面的にそれぞれ延びている。側面１０５Ａ～１０５Ｄの長さは、それぞれ、１ｍｍ以上１０ｍｍ以下（たとえば２ｍｍ以上５ｍｍ以下）であってもよい。
ＳｉＣ半導体層１０２は、アクティブ領域１０６および外側領域１０７を含む。アクティブ領域１０６は、縦型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成された領域である。外側領域１０７は、アクティブ領域１０６の外側の領域である。
アクティブ領域１０６は、平面視において側面１０５Ａ～１０５Ｄから内方領域に間隔を空けてＳｉＣ半導体層１０２の中央部に形成されている。アクティブ領域１０６は、平面視において４つの側面１０５Ａ～１０５Ｄに平行な４辺を有する四角形状（この形態では長方形状）に形成されている。
外側領域１０７は、側面１０５Ａ～１０５Ｄおよびアクティブ領域１０６の周縁の間の領域に形成されている。外側領域１０７は、平面視においてアクティブ領域１０６を取り囲む無端状（四角環状）に形成されている。
第１主面１０３の上には、ゲートパッド１０８、ゲートフィンガー１０９およびソースパッド１１０が形成されている。ゲートパッド１０８、ゲートフィンガー１０９およびソースパッド１１０は、アルミニウムおよび／または銅を含んでいてもよい。
ゲートパッド１０８は、平面視において側面１０５Ａに沿う領域に形成されている。ゲートパッド１０８は、平面視において側面１０５Ａの中央部に沿う領域に形成されている。ゲートパッド１０８は、平面視において４つの側面１０５Ａ～１０５Ｄの内の任意の２つを接続する角部に沿って形成されていてもよい。
ゲートパッド１０８は、平面視において四角形状に形成されている。ゲートパッド１０８は、平面視において外側領域１０７からアクティブ領域１０６内に引き出され、外側領域１０７およびアクティブ領域１０６の境界を横切っている。
ゲートフィンガー１０９は、外側ゲートフィンガー１０９Ａおよび内側ゲートフィンガー１０９Ｂを含む。外側ゲートフィンガー１０９Ａは、ゲートパッド１０８から外側領域１０７に引き出されている。外側ゲートフィンガー１０９Ａは、外側領域１０７を帯状に延びている。
外側ゲートフィンガー１０９Ａは、この形態では、ＳｉＣ半導体層１０２の３つの側面１０５Ａ、１０５Ｂ、１０５Ｄに沿って形成され、アクティブ領域１０６を３方向から区画している。
内側ゲートフィンガー１０９Ｂは、ゲートパッド１０８からアクティブ領域１０６に引き出されている。内側ゲートフィンガー１０９Ｂは、アクティブ領域１０６を帯状に延びている。内側ゲートフィンガー１０９Ｂは、側面１０５Ｂ側から側面１０５Ｄ側に向けて延びている。
ソースパッド１１０は、ゲートパッド１０８およびゲートフィンガー１０９から間隔を空けてアクティブ領域１０６に形成されている。ソースパッド１１０は、平面視においてゲートパッド１０８およびゲートフィンガー１０９によって区画された領域を被覆し、逆Ｃ字形状に形成されている。
ゲートパッド１０８およびゲートフィンガー１０９には、ゲート電圧が印加される。ゲート電圧は、１０Ｖ以上５０Ｖ以下（たとえば３０Ｖ程度）であってもよい。ソースパッド１１０には、ソース電圧が印加される。ソース電圧は、基準電圧（たとえばＧＮＤ電圧）であってもよい。
第１主面１０３の上には、樹脂層１１１が形成されている。図１８では、明瞭化のため、樹脂層１１１がハッチングによって示されている。樹脂層１１１は、ゲートパッド１０８、ゲートフィンガー１０９およびソースパッド１１０を被覆している。
樹脂層１１１は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含んでいてもよい。樹脂層１１１は、この形態では、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含む。樹脂層１１１は、ネガティブタイプの感光性樹脂の一例としてのポリイミドを含んでいてもよい。
樹脂層１１１の周縁部は、側面１０５Ａ～１０５Ｄから内方領域に間隔を空けて形成され、第１主面１０３を露出させている。樹脂層１１１の周縁部は、より具体的には、後述する層間絶縁層１６１を露出させている。
樹脂層１１１の内方部には、ゲートパッド開口１１２およびソースパッド開口１１３が形成されている。ゲートパッド開口１１２は、ゲートパッド１０８を露出させている。ソースパッド開口１１３は、ソースパッド１１０を露出させている。
図１９および図２３を参照して、第２主面１０４には、複数の隆起部１１４を含む隆起部群１１５、スペース１１６および溝１１７が形成されている。隆起部群１１５（複数の隆起部１１４）、スペース１１６および溝１１７は、アクティブ領域１０６および外側領域１０７に対向する領域をそれぞれ含む。
隆起部群１１５（複数の隆起部１１４）、スペース１１６および溝１１７は、第１実施形態に係る隆起部群１２（複数の隆起部１１）、スペース１４および溝１６に対応した構造を有している（図３～図５等も併せて参照）。
第１実施形態に係る隆起部群１２（複数の隆起部１１）、スペース１４および溝１６の説明は、本実施形態に係る隆起部群１１５、スペース１１６および溝１１７の説明に準用されるものとし、隆起部群１１５（複数の隆起部１１４）、スペース１１６および溝１１７についての他の具体的な説明は省略する。
隆起部群１１５、スペース１１６および溝１１７は、第２実施形態に係る半導体装置７１の隆起部群１２、スペース１４および溝１６に対応した構造を有していてもよい（図１１も併せて参照）。この場合、第２実施形態に係る隆起部群１２、スペース１４および溝１６の説明が、本実施形態に係る隆起部群１１５、スペース１１６および溝１１７の説明に準用されるものとする。
図２０～図２２を参照して、ＳｉＣ半導体層１０２は、この形態では、ｎ＋型のＳｉＣ半導体基板１２１およびｎ型のＳｉＣエピタキシャル層１２２を含む積層構造を有している。ＳｉＣ半導体基板１２１によって、第２主面１０４が形成されている。ＳｉＣエピタキシャル層１２２によって、第１主面１０３が形成されている。
ＳｉＣ半導体基板１２１の厚さは、５μｍ以上４００μｍ以下であってもよい。ＳｉＣ半導体基板１２１の厚さは、５μｍ以上５０μｍ以下、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、２５０μｍ以上３００μｍ以下、３００μｍ以上３５０μｍ以下、または、３５０μｍ以上４００μｍ以下であってもよい。
ＳｉＣ半導体基板１２１の厚さは、８０μｍ以上２００μｍ以下（たとえば１５０μｍ程度）であることが好ましい。ＳｉＣ半導体基板１２１の厚さを小さくすることにより、電流経路の短縮によって抵抗値の低減を図ることができる。
ＳｉＣエピタキシャル層１２２の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１２２の厚さは、１μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１２２の厚さは、５μｍ以上１５μｍ以下（たとえば１０μｍ程度）であることが好ましい。
ＳｉＣエピタキシャル層１２２のｎ型不純物濃度は、ＳｉＣ半導体基板１２１のｎ型不純物濃度以下である。ＳｉＣエピタキシャル層１２２のｎ型不純物濃度は、ＳｉＣ半導体基板１２１のｎ型不純物濃度未満である。
ＳｉＣ半導体基板１２１のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ＳｉＣエピタキシャル層１２２のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。
ＳｉＣエピタキシャル層１２２は、この形態では、第１主面１０３の法線方向に沿って異なるｎ型不純物濃度を有する複数の領域を有している。ＳｉＣエピタキシャル層１２２は、より具体的には、ｎ型不純物濃度が比較的高い高濃度領域１２２ａ、および、高濃度領域１２２ａに対してｎ型不純物濃度が低い低濃度領域１２２ｂを含む。
高濃度領域１２２ａは、第１主面１０３側の領域に形成されている。低濃度領域１２２ｂは、高濃度領域１２２ａに対して第２主面１０４側の領域に形成されている。
高濃度領域１２２ａのｎ型不純物濃度は、１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下であってもよい。低濃度領域１２２ｂのｎ型不純物濃度は、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下であってもよい。
高濃度領域１２２ａの厚さは、低濃度領域１２２ｂの厚さ以下である。高濃度領域１２２ａの厚さは、より具体的には、低濃度領域１２２ｂの厚さ未満である。つまり、高濃度領域１２２ａの厚さは、ＳｉＣエピタキシャル層１２２の総厚さの半分未満である。
図２３を参照して、隆起部群１１５（複数の隆起部１１４）および溝１１７は、ＳｉＣ半導体基板１２１に形成されている。第２主面１０４の表層部には、ＳｉＣ半導体層１０２（ＳｉＣ半導体基板１２１）のＳｉＣの一部が他の性質に改質した改質層１０４ａが形成されている。改質層１０４ａは、第２主面１０４に対するアニール処理法によって形成されている。
改質層１０４ａは、Ｓｉ原子およびＣ原子を含む。改質層１０４ａは、より具体的には、ＳｉＣ半導体層１０２（ＳｉＣ半導体基板１２１）において改質層１０４ａ外の領域のカーボン密度よりも低いカーボン密度を有している。
改質層１０４ａは、カーボン密度を超えるシリコン密度を有している。つまり、改質層１０４ａは、ＳｉＣ半導体層１０２（ＳｉＣ半導体基板１２１）のＳｉＣがＳｉに改質したＳｉ改質層を含む。Ｓｉ改質層は、Ｓｉアモルファス層であってもよい。
改質層１０４ａは、ＳｉＣの改質に起因する格子欠陥を含んでいてもよい。つまり、改質層１０４ａは、ＳｉＣの改質に起因して導入された欠陥準位を有する格子欠陥領域を含んでいてもよい。
改質層１０４ａは、この形態では、第２主面１０４において隆起部群１１５に沿う領域に形成されている。これにより、各隆起部群１１５において複数の隆起部１１４は、改質層１０４ａによって形成されている。
改質層１０４ａは、この形態では、スペース１１６にも形成されている。改質層１０４ａは、隆起部群１１５からスペース１１６に延在している。つまり、第２主面１０４に対するアニール処理法は、スペース１１６にも及んでいる。
改質層１０４ａにおいて隆起部群１１５に沿う部分の厚さは、隆起部１１４の存在によって、改質層１０４ａにおいてスペース１１６に沿う部分の厚さ以上になっている。改質層１０４ａにおいて隆起部群１１５に沿う部分の厚さは、より具体的には、改質層１０４ａにおいてスペース１１６に沿う部分の厚さよりも大きい。
第２主面１０４に隆起部群１１５が存在しない場合の第２主面１０４の抵抗値は、第２主面１０４に隆起部群１１５が存在する場合の第２主面１０４の抵抗値よりも大きい。
つまり、複数の隆起部群１１５は、電気的特性として、ＳｉＣ単結晶単体の抵抗値以下の抵抗値を有している。複数の隆起部群１１５は、より具体的には、ＳｉＣ単結晶単体の抵抗値未満の抵抗値を有している。また、複数の隆起部群１１５は、スペース１１６の抵抗値以下の抵抗値を有している。複数の隆起部群１１５は、より具体的には、スペース１１６の抵抗値未満の抵抗値を有している。
隆起部群１１５の電気的特性としての抵抗値は、改質層１０４ａによって低減されている。つまり、隆起部群１１５の抵抗値は、改質層１０４ａに起因してＳｉＣ単結晶の抵抗値以下になっている。スペース１１６の電気的特性としての抵抗値も、改質層１０４ａに起因してＳｉＣ単結晶の抵抗値以下になっている。
第２主面１０４の上には、ドレインパッド１２３が形成されている。オフ時においてソースパッド１１０およびドレインパッド１２３の間に印加可能な最大電圧は、１０００Ｖ以上１００００Ｖ以下であってもよい。
図２３を参照して、ドレインパッド１２３は、第２主面１０４に直接接続されている。ドレインパッド１２３は、第２主面１０４において隆起部群１１５を被覆している。ドレインパッド１２３は、この形態では、複数の隆起部群１１５を一括して被覆している。
ドレインパッド１２３は、隆起部群１１５の外面（複数の隆起部１１４の外面）および溝１１７の内面に倣って膜状に形成されている。これにより、ドレインパッド１２３の外面において隆起部群１１５の外面（複数の隆起部１１４の外面）を被覆する部分には、第２主面１０４から離れる方向に隆起した隆起部１２３ａが形成されている。また、ドレインパッド１２３の外面において溝１１７を被覆する部分には、第２主面１０４に向かって窪んだリセス部１２３ｂが形成されている。
ドレインパッド１２３は、第２主面１０４との間でオーミック接触を形成している。ドレインパッド１２３は、より具体的には、隆起部群１１５との間でオーミック接触を形成している。
ドレインパッド１２３は、さらに具体的には、複数の隆起部群１１５との間でオーミック接触を形成している。ドレインパッド１２３は、この形態では、スペース１１６との間においてもオーミック接触を形成している。
ドレインパッド１２３は、第２主面１０４の上に積層された複数の電極層を含む積層構造を有している。ドレインパッド１２３は、この形態では、第２主面１０４からこの順に積層されたＴｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６およびＡｇ層１２７を含む４層構造を有している。
Ｔｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６およびＡｇ層１２７は、隆起部群１１５の外面（複数の隆起部１１４の外面）および溝１１７の内面に倣って膜状にそれぞれ形成されている。ドレインパッド１２３の隆起部１２３ａおよびリセス部１２３ｂは、Ａｇ層１２７の外面に形成されている。
Ｔｉ層１２４は、第２主面１０４に直接接続されている。Ｔｉ層１２４は、複数の隆起部群１１５を一括して被覆し、第２主面１０４との間でオーミック接触を形成している。Ｔｉ層１２４は、この形態では、スペース１１６との間においてもオーミック接触を形成している。
Ｎｉ層１２５は、Ｔｉ層１２４のほぼ全域または全域を被覆している。Ａｕ層１２６は、Ｎｉ層１２５のほぼ全域または全域を被覆している。Ａｇ層１２７は、Ａｕ層１２６のほぼ全域または全域を被覆している。
Ｔｉ層１２４の厚さは、０．０１μｍ以上５μｍ以下（たとえば０．０７μｍ程度）であってもよい。Ｎｉ層１２５の厚さは、０．１μｍ以上４０μｍ以下（たとえば１．２μｍ程度）であってもよい。
Ａｕ層１２６の厚さは、０．１μｍ以上４０μｍ以下（たとえば０．０７μｍ程度）であってもよい。Ａｇ層１２７の厚さは、０．１μｍ以上４０μｍ以下（たとえば０．３μｍ程度）であってもよい。ドレインパッド１２３は、Ｔｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６またはＡｇ層１２７からなる単層構造を有していてもよい。
ドレインパッド１２３は、シリサイドを主たる構成に含むシリサイド層を介さずに第２主面１０４との間でオーミック接触を形成している。ドレインパッド１２３は、シリサイドを主たる構成に含むシリサイド層を介さずに各隆起部群１１５との間でオーミック接触を形成している。
ドレインパッド１２３は、カーボンを主たる構成に含むカーボン層を介さずに第２主面１０４との間でオーミック接触を形成している。ドレインパッド１２３は、カーボンを主たる構成に含むカーボン層を介さずに各隆起部群１１５との間でオーミック接触を形成している。
ドレインパッド１２３は、シリサイドを主たる構成に含む材料が層状に形成された領域を含まない。また、ドレインパッド１２３は、カーボンを主たる構成に含む材料が層状に形成された領域を含まない。
ドレインパッド１２３は、前述の第３実施形態に係る電極１０の構造と同様の構造を有していてもよい。ドレインパッド１２３は、前述の第４実施形態に係る電極１０の構造と同様の構造を有していてもよい。
ＳｉＣ半導体基板１２１は、ＭＩＳＦＥＴのドレイン領域１２８として形成されている。ＳｉＣエピタキシャル層１２２は、ＭＩＳＦＥＴのドリフト領域１２９として形成されている。
アクティブ領域１０６において第１主面１０３の表層部には、ｐ型のボディ領域１３１が形成されている。ボディ領域１３１のｐ型不純物濃度は、１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。このボディ領域１３１によって、アクティブ領域１０６が画定される。
アクティブ領域１０６において第１主面１０３の表層部には、複数のゲートトレンチ１３５が形成されている。複数のゲートトレンチ１３５は、第１方向Ｘに沿って間隔を空けて形成されている。
複数のゲートトレンチ１３５は、第２方向Ｙに対してほぼ平行にまたは平行に延びる帯状に形成されている。複数のゲートトレンチ１３５は、平面視において第２方向Ｙに対してほぼ平行にまたは平行に延びるストライプ状に形成されている。つまり、複数のゲートトレンチ１３５は、この形態では、平面視において複数の隆起部群１１５に交差している。
複数の隆起部群１１５は、第２方向Ｙに対してほぼ平行にまたは平行に延びるストライプ状に形成されていてもよい。この場合、複数のゲートトレンチ１３５は、平面視において複数の隆起部群１１５に対してほぼ平行にまたは平行に延びていてもよい。
複数のゲートトレンチ１３５は、第１方向Ｘに平行に延びるストライプ状に形成されていてもよい。この場合、複数のゲートトレンチ１３５は、平面視において複数の隆起部群１１５に対してほぼ平行にまたは平行に延びていてもよい。
つまり、各ゲートトレンチ１３５は、［１１－２０］方向に対してほぼ平行にまたは平行に延びていてもよい。また、各ゲートトレンチ１３５は、［１１－２０］方向に直交する［１－１００］方向に対してほぼ平行にまたは平行に延びていてもよい。
各ゲートトレンチ１３５は、この形態では、平面視で第１主面１０３において一方側（側面１０５Ｂ側）の周縁部から他方側（側面１０５Ｄ側）の周縁部に向けて帯状に延びている。
各ゲートトレンチ１３５は、第１主面１０３において一方側の周縁部および他方側の周縁部の間の中間部を横切っている。各ゲートトレンチ１３５の一端部は、第１主面１０３において一方側の周縁部に位置している。各ゲートトレンチ１３５の他端部は、第１主面１０３において他方側の周縁部に位置している。
各ゲートトレンチ１３５は、ミリメートルオーダ（１ｍｍ以上）の長さを有している。各ゲートトレンチ１３５の長さは、この形態では、１ｍｍ以上１０ｍｍ以下（たとえば２ｍｍ以上５ｍｍ以下）である。単位面積当たりの１つまたは複数のゲートトレンチ１３５の総延長は、０．５μｍ／μｍ２以上０．７５μｍ／μｍ２以下であってもよい。
各ゲートトレンチ１３５は、アクティブトレンチ部１３５ａおよびコンタクトトレンチ部１３５ｂを含む。アクティブトレンチ部１３５ａは、ゲートトレンチ１３５においてアクティブ領域１０６に形成された部分である。コンタクトトレンチ部１３５ｂは、ゲートトレンチ１３５においてアクティブトレンチ部１３５ａから外側領域１０７に引き出された部分である。
各ゲートトレンチ１３５は、ボディ領域１３１を貫通し、ＳｉＣエピタキシャル層１２２に至っている。各ゲートトレンチ１３５の底壁は、ＳｉＣエピタキシャル層１２２内に位置している。各ゲートトレンチ１３５の底壁は、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに位置している。
第１主面１０３の法線方向に関して、ゲートトレンチ１３５の深さは、０．５μｍ以上３μｍ以下であってもよい。ゲートトレンチ１３５の深さは、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上４μｍ以下であってもよい。ゲートトレンチ１３５の深さは、０．５μｍ以上１．０μｍ以下であることが好ましい。
ゲートトレンチ１３５の第１方向Ｘ幅は、０．１μｍ以上２μｍ以下であってもよい。ゲートトレンチ１３５の第１方向Ｘ幅は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。ゲートトレンチ１３５の第１方向Ｘ幅は、０．１μｍ以上０．５μｍ以下であることが好ましい。
各ゲートトレンチ１３５の開口エッジ部１３６は、ゲートトレンチ１３５の内方に向かって湾曲した湾曲部１３７を含む。ゲートトレンチ１３５の開口エッジ部１３６は、第１主面１０３およびゲートトレンチ１３５の側壁を接続する角部である。ゲートトレンチ１３５の開口エッジ部１３６に対する電界は、湾曲部１３７によって緩和される。
ボディ領域１３１の表層部においてゲートトレンチ１３５の側壁に沿う領域には、ｎ＋型のソース領域１３８が形成されている。ソース領域１３８のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ソース領域１３８は、第１方向Ｘに関して、ゲートトレンチ１３５の一方側の側壁および他方側の側壁に沿って複数形成されている。
複数のソース領域１３８は、第２方向Ｙに対してほぼ平行にまたは平行に延びる帯状にそれぞれ形成されている。複数のソース領域１３８は、平面視においてストライプ状に形成されている。複数のソース領域１３８は、ゲートトレンチ１３５と同様に、平面視において複数の隆起部群１１５に交差している。
各ゲートトレンチ１３５内には、ゲート絶縁層１３９およびゲート電極層１４０が形成されている。図２０においてゲート絶縁層１３９およびゲート電極層１４０は、ハッチングによって示されている。
ゲート絶縁層１３９は、酸化シリコンを含む。ゲート絶縁層１３９は、窒化シリコン等の他の絶縁膜を含んでいてもよい。ゲート絶縁層１３９は、ゲートトレンチ１３５の内壁面に沿って膜状に形成されている。ゲート絶縁層１３９は、ゲートトレンチ１３５内においてリセス空間を区画している。
ゲート絶縁層１３９は、第１領域１３９ａ、第２領域１３９ｂおよび第３領域１３９ｃを含む。第１領域１３９ａは、ゲートトレンチ１３５の側壁に沿って形成されている。第２領域１３９ｂは、ゲートトレンチ１３５の底壁に沿って形成されている。第３領域１３９ｃは、第１主面１０３に沿って形成されている。
ゲート絶縁層１３９の第１領域１３９ａの厚さＴ１は、ゲート絶縁層１３９の第２領域１３９ｂの厚さＴ２およびゲート絶縁層１３９の第３領域１３９ｃの厚さＴ３よりも小さい。
第１領域１３９ａの厚さＴ１に対する第２領域１３９ｂの厚さＴ２の比Ｔ２／Ｔ１は、２以上５以下であってもよい。第１領域１３９ａの厚さＴ１に対する第３領域１３９ｃの厚さＴ３の比Ｔ３／Ｔ１は、２以上５以下であってもよい。
第１領域１３９ａの厚さＴ１は、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１３９ｂの厚さＴ２は、０．０５μｍ以上０．５μｍ以下であってもよい。第３領域１３９ｃの厚さＴ３は、０．０５μｍ以上０．５μｍ以下であってもよい。
第１領域１３９ａを薄く形成することによって、ボディ領域１３１においてゲートトレンチ１３５の側壁近傍の領域に誘起されるキャリアの増加を抑制できる。これにより、チャネル抵抗の増加を抑制できる。第２領域１３９ｂを厚く形成することによって、ゲートトレンチ１３５の底壁に対する電界集中を緩和できる。
第３領域１３９ｃを厚く形成することによって、ゲートトレンチ１３５の開口エッジ部１３６近傍におけるゲート絶縁層１３９の耐圧を向上できる。第３領域１３９ｃを厚く形成することによって、第３領域１３９ｃがエッチングによって消失することを抑制できる。
これにより、第３領域１３９ｃの消失に起因して、第１領域１３９ａがエッチングによって除去されることを抑制できる。その結果、ゲート電極層１４０を、ゲート絶縁層１３９を挟んでＳｉＣ半導体層１０２に適切に対向させることができる。
ゲート電極層１４０は、ゲート絶縁層１３９を挟んでゲートトレンチ１３５に埋め込まれている。ゲート電極層１４０は、より具体的には、ゲートトレンチ１３５内においてゲート絶縁層１３９によって区画されたリセス空間に埋め込まれている。ゲート電極層１４０は、ゲート電圧によって制御される。
ゲート電極層１４０は、断面視において第１主面１０３の法線方向に沿って延びる壁状に形成されている。ゲート電極層１４０は、ゲートトレンチ１３５の開口側に位置する上端部を有している。ゲート電極層１４０の上端部は、ゲートトレンチ１３５の底壁に向かって窪んだ湾曲状に形成されている。
ゲート電極層１４０の断面積は、０．０５μｍ２以上０．５μｍ２以下であってもよい。ゲート電極層１４０の断面積は、ゲートトレンチ１３５が延びる方向に直交する方向にゲート電極層１４０を切断したときの断面積である。
ゲート電極層１４０の断面積は、０．０５μｍ２以上０．１μｍ２以下、０．１μｍ２以上０．２μｍ２以下、０．２μｍ２以上０．３μｍ２以下、０．３μｍ２以上０．４μｍ２以下、または、０．４μｍ２以上０．５μｍ２以下であってもよい。ゲート電極層１４０の断面積は、ゲート電極層１４０の深さおよびゲート電極層１４０の幅の積で定義される。
ゲート電極層１４０の深さは、ゲート電極層１４０の上端部から下端部までの距離である。ゲート電極層１４０の幅は、ゲート電極層１４０の上端部および下端部の間の中間位置におけるゲート電極層１４０の幅である。
上端部が曲面（この形態では下側に向かって窪んだ湾曲状）である場合、ゲート電極層１４０の上端部の位置は、ゲート電極層１４０の上面における中間位置とする。
ゲート電極層１４０は、ｐ型不純物が添加されたｐ型ポリシリコンを含む。ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）のうちの少なくとも１種を含んでいてもよい。
ゲート電極層１４０のｐ型不純物濃度は、ボディ領域１３１のｐ型不純物濃度以上である。ゲート電極層１４０のｐ型不純物濃度は、より具体的には、ボディ領域１３１のｐ型不純物濃度よりも大きい。
ゲート電極層１４０のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下であってもよい。ゲート電極層１４０のシート抵抗は、１０Ω／□以上５００Ω／□以下（この形態では２００Ω／□程度）であってもよい。
図２０および図２２を参照して、外側領域１０７には、ゲート配線層１４１が形成されている。ゲート配線層１４１は、ゲートパッド１０８およびゲートフィンガー１０９に電気的に接続される。
ゲート配線層１４１は、第１主面１０３の上に形成されている。ゲート配線層１４１は、より具体的には、ゲート絶縁層１３９の第３領域１３９ｃの上に形成されている。
ゲート配線層１４１は、この形態では、ゲートフィンガー１０９に沿って形成されている。ゲート配線層１４１は、ＳｉＣ半導体層１０２の３つの側面１０５Ａ、１０５Ｂ、１０５Ｄに沿って形成され、アクティブ領域１０６を３方向から区画している。
ゲート配線層１４１は、各ゲートトレンチ１３５のコンタクトトレンチ部１３５ｂから露出するゲート電極層１４０に接続されている。ゲート配線層１４１は、この形態では、ゲート電極層１４０から第１主面１０３の上に引き出された引き出し部によって形成されている。ゲート配線層１４１の上端部は、ゲート電極層１４０の上端部に接続されている。
図２１を参照して、ゲート電極層１４０の上には、低抵抗電極層１４２が形成されている。低抵抗電極層１４２は、ゲートトレンチ１３５内においてゲート電極層１４０の上端部を被覆している。
低抵抗電極層１４２は、ゲート電極層１４０のシート抵抗未満のシート抵抗を有する導電材料を含む。低抵抗電極層１４２のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。低抵抗電極層１４２のシート抵抗は、０．０１Ω／□以上０．１Ω／□以下、０．１Ω／□以上１Ω／□以下、１Ω／□以上２Ω／□以下、２Ω／□以上４Ω／□以下、４Ω／□以上６Ω／□以下、６Ω／□以上８Ω／□以下、または、８Ω／□以上１０Ω／□以下であってもよい。
ゲートトレンチ１３５内に供給された電流は、比較的低いシート抵抗を有する低抵抗電極層１４２を流れ、ゲート電極層１４０に伝達される。これにより、ゲート電極層１４０の全体を速やかにオフ状態からオン状態に移行させることができる。よって、スイッチング応答の遅延を抑制できる。
特に、ミリメートルオーダ（１ｍｍ以上）の長さを有するゲートトレンチ１３５の場合には、電流の伝達に時間を要するが、低抵抗電極層１４２によれば、スイッチング応答の遅延を適切に抑制できる。つまり、低抵抗電極層１４２は、ゲートトレンチ１３５内に電流を拡散する電流拡散電極層として形成されている。
低抵抗電極層１４２は、膜状に形成されている。低抵抗電極層１４２は、ゲート電極層１４０の上端部に接する接続部１４２ａおよびその反対の非接続部１４２ｂを有している。
低抵抗電極層１４２の接続部１４２ａおよび非接続部１４２ｂは、ゲート電極層１４０の上端部に倣って湾曲状に形成されていてもよい。接続部１４２ａおよび非接続部１４２ｂは、種々の形態を採り得る。
接続部１４２ａの全体が第１主面１０３よりも上方に位置していてもよい。接続部１４２ａの全体が第１主面１０３よりも下方に位置していてもよい。接続部１４２ａは、第１主面１０３よりも上方に位置する部分を含んでいてもよい。接続部１４２ａは、第１主面１０３よりも下方に位置する部分を含んでいてもよい。接続部１４２ａの中央部が第１主面１０３よりも下方に位置し、接続部１４２ａの周縁部が第１主面１０３よりも上方に位置していてもよい。
非接続部１４２ｂの全体が第１主面１０３よりも上方に位置していてもよい。非接続部１４２ｂの全体が第１主面１０３よりも下方に位置していてもよい。非接続部１４２ｂは、第１主面１０３よりも上方に位置する部分を含んでいてもよい。非接続部１４２ｂは、第１主面１０３よりも下方に位置する部分を含んでいてもよい。非接続部１４２ｂの中央部が第１主面１０３よりも下方に位置し、非接続部１４２ｂの周縁部が第１主面１０３よりも上方に位置していてもよい。
低抵抗電極層１４２は、ゲート絶縁層１３９に接する縁部１４２ｃを有している。縁部１４２ｃは、ゲート絶縁層１３９において第１領域１３９ａおよび第２領域１３９ｂを接続する角部に接している。
縁部１４２ｃは、ソース領域１３８の底部に対して第１主面１０３側に形成されている。縁部１４２ｃは、ボディ領域１３１およびソース領域１３８の間の境界よりも第１主面１０３側に形成されている。縁部１４２ｃは、ゲート絶縁層１３９を挟んでソース領域１３８に対向している。縁部１４２ｃは、ゲート絶縁層１３９を挟んでボディ領域１３１とは対向していない。
これにより、ゲート絶縁層１３９における低抵抗電極層１４２およびボディ領域１３１の間の領域において電流パスが形成されることを抑制できる。電流パスは、ゲート絶縁層１３９に対する低抵抗電極層１４２の電極材料の不所望な拡散によって形成され得る。
特に、低抵抗電極層１４２の縁部１４２ｃを、比較的厚いゲート絶縁層１３９の第３領域１３９ｃ（ゲート絶縁層１３９の角部）に接続させる構造は、電流パスのリスクを低減する上で有効である。
第１主面１０３の法線方向に関して、低抵抗電極層１４２の厚さＴＲは、ゲート電極層１４０の厚さＴＧ以下（ＴＲ≦ＴＧ）である。低抵抗電極層１４２の厚さＴＲは、より具体的には、ゲート電極層１４０の厚さＴＧの半分以下（ＴＲ≦ＴＧ／２）である。
ゲート電極層１４０の厚さＴＧに対する低抵抗電極層１４２の厚さＴＲの比ＴＲ／ＴＧは、０．０１以上１以下である。比ＴＲ／ＴＧは、０．０１以上０．１以下、０．１以上０．２５以下、０．２５以上０．５以下、０．５以上０．７５以下、または、０．７５以上１以下であってもよい。
ゲート電極層１４０の厚さＴＧは、０．５μｍ以上３μｍ以下であってもよい。厚さＴＧは、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
低抵抗電極層１４２の厚さＴＲは、０．０１μｍ以上３μｍ以下であってもよい。厚さＴＲは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
図２２を参照して、低抵抗電極層１４２は、この形態では、ゲート配線層１４１の上端部も被覆している。低抵抗電極層１４２においてゲート配線層１４１の上端部を被覆する部分は、低抵抗電極層１４２においてゲート電極層１４０の上端部を被覆する部分と一体的に形成されている。
低抵抗電極層１４２は、ゲート電極層１４０の全域およびゲート配線層１４１の全域を被覆している。ゲートパッド１０８およびゲートフィンガー１０９からゲート配線層１４１に供給される電流は、比較的低いシート抵抗を有する低抵抗電極層１４２を流れ、ゲート電極層１４０およびゲート配線層１４１に伝達される。
これにより、ゲート配線層１４１を介してゲート電極層１４０の全体を速やかにオフ状態からオン状態に移行させることができる。よって、スイッチング応答の遅延を抑制できる。特に、ミリメートルオーダ（１ｍｍ以上）の長さを有するゲートトレンチ１３５の場合には、ゲート配線層１４１の上端部を被覆する低抵抗電極層１４２によってスイッチング応答の遅延を適切に抑制できる。
低抵抗電極層１４２は、ポリサイド層を含む。ポリサイド層は、ゲート電極層１４０の表層部を形成する部分が金属材料によってシリサイド化されることによって形成されている。ポリサイド層は、より具体的には、ｐ型ポリシリコン（ゲート電極層１４０）に添加されたｐ型不純物を含むｐ型ポリサイド層からなる。
低抵抗電極層１４２は、この形態では、１０μΩ・ｃｍ以上１１０μΩ・ｃｍ以下の比抵抗を有している。低抵抗電極層１４２の比抵抗は、１０μΩ・ｃｍ以上２５μΩ・ｃｍ以下、２５μΩ・ｃｍ以上５０μΩ・ｃｍ以下、５０μΩ・ｃｍ以上７５μΩ・ｃｍ以下、７５μΩ・ｃｍ以上１００μΩ・ｃｍ以下、または、１００μΩ・ｃｍ以上１１０μΩ・ｃｍ以下であってもよい。低抵抗電極層１４２は、ＴｉＳｉ、ＴｉＳｉ２、ＮｉＳｉ、ＣｏＳｉ、ＣｏＳｉ２、ＭｏＳｉ２およびＷＳｉ２のうちの少なくとも１種を含む。
とりわけ、これらの種のうちのＮｉＳｉ、ＣｏＳｉ２およびＴｉＳｉ２は、比抵抗の値および温度依存性が比較的小さいことから、低抵抗電極層１４２を形成するポリサイド層として適している。
さらに、発明者らの検証の結果、ＴｉＳｉ２を低抵抗電極層１４２の材料として採用した場合、低電界印加時においてゲートソース間のリーク電流の増加が観られた。これに対して、ＣｏＳｉ２が採用された場合は、低電界印加時においてゲートソース間のリーク電流の増加は見受けられなかった。ＮｉＳｉはＣｏＳｉ２と比較して耐熱性に課題を有している点を考慮すると、ＣｏＳｉ２が低抵抗電極層１４２を形成するポリサイド層として最も好ましい。
低抵抗電極層１４２を形成した場合のゲートトレンチ１３５内のシート抵抗は、ゲート電極層１４０単体のシート抵抗以下である。ゲートトレンチ１３５内のシート抵抗は、ｎ型不純物が添加されたｎ型ポリシリコンのシート抵抗以下であることが好ましい。
ゲートトレンチ１３５内のシート抵抗は、低抵抗電極層１４２のシート抵抗に近似される。つまり、ゲートトレンチ１３５内のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。ゲートトレンチ１３５内のシート抵抗は、０．０１Ω／□以上０．１Ω／□以下、０．１Ω／□以上１Ω／□以下、１Ω／□以上２Ω／□以下、２Ω／□以上４Ω／□以下、４Ω／□以上６Ω／□以下、６Ω／□以上８Ω／□以下、または、８Ω／□以上１０Ω／□以下であってもよい。ゲートトレンチ１３５内のシート抵抗は、１０Ω／□未満であることが好ましい。
図２０および図２１を再度参照して、アクティブ領域１０６において第１主面１０３には、複数のソーストレンチ１４５が形成されている。各ソーストレンチ１４５は、互いに隣り合う２つのゲートトレンチ１３５の間の領域に形成されている。
各ソーストレンチ１４５は、第２方向Ｙに対してほぼ平行にまたは平行に延びる帯状に形成されている。複数のソーストレンチ１４５は、平面視においてストライプ状に形成されている。複数のソーストレンチ１４５は、ゲートトレンチ１３５と同様に、平面視において複数の隆起部群１１５に交差している。
各ソーストレンチ１４５は、ボディ領域１３１を貫通し、ＳｉＣエピタキシャル層１２２に至っている。各ソーストレンチ１４５の底壁は、ＳｉＣエピタキシャル層１２２内に位置している。各ソーストレンチ１４５の底壁は、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに位置している。
ソーストレンチ１４５の深さは、ゲートトレンチ１３５の深さとほぼ等しくてもよい。ソーストレンチ１４５の深さは、ゲートトレンチ１３５の深さ以上であってもよい。
第１方向Ｘに関して、互いに隣り合うソーストレンチ１４５の中央部間のピッチは、１．５μｍ以上３μｍ以下であってもよい。ソーストレンチ１４５の中央部間のピッチは、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
第１主面１０３の法線方向に関して、ソーストレンチ１４５の深さは、０．５μｍ以上１０μｍ以下であってもよい。ソーストレンチ１４５の深さは、０．５μｍ以上１μｍ以下、１μｍ以上２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。
ソーストレンチ１４５の第１方向Ｘ幅は、０．１μｍ以上２μｍ以下であってもよい。ソーストレンチ１４５の第１方向Ｘ幅は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。
ソーストレンチ１４５の第１方向Ｘ幅は、ゲートトレンチ１３５の第１方向Ｘ幅とほぼ等しくてもよい。ソーストレンチ１４５の第１方向Ｘ幅は、ゲートトレンチ１３５の第１方向Ｘ幅以上であってもよい。
各ソーストレンチ１４５の開口エッジ部１４６は、ソーストレンチ１４５の内方に向かって湾曲した湾曲部１４７を含む。ソーストレンチ１４５の開口エッジ部１４６は、第１主面１０３およびソーストレンチ１４５の側壁を接続する角部である。
ソーストレンチ１４５の開口エッジ部１４６に対する電界は、湾曲部１４７に沿って分散する。これにより、ソーストレンチ１４５の開口エッジ部１４６に対する電界集中を緩和できる。
ＳｉＣ半導体層１０２においてソーストレンチ１４５の側壁に沿う領域には、ｐ＋型のコンタクト領域１４８が形成されている。コンタクト領域１４８は、１つのソーストレンチ１４５の一方側の側面および他方側の側面に対して複数形成されている。
複数のコンタクト領域１４８は、第２方向Ｙに沿って間隔を空けて形成されている。複数のコンタクト領域１４８は、ゲートトレンチ１３５から第１方向Ｘに沿って間隔を空けて形成されている。
ＳｉＣ半導体層１０２においてソーストレンチ１４５の内壁に沿う領域には、ｐ型のディープウェル領域１４９が形成されている。ディープウェル領域１４９は、ソーストレンチ１４５に沿って延びる帯状に形成されている。ディープウェル領域１４９は、ソーストレンチ１４５の内壁に沿って延びている。
ディープウェル領域１４９は、より具体的には、ソーストレンチ１４５の側壁に沿って延び、エッジ部を通ってソーストレンチ１４５の底壁を被覆している。ディープウェル領域１４９は、ソーストレンチ１４５の側壁においてボディ領域１３１に連なっている。
ディープウェル領域１４９は、ゲートトレンチ１３５の底壁に対して第２主面１０４側に位置する底部を有している。ディープウェル領域１４９は、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに形成されている。
ディープウェル領域１４９のｐ型不純物濃度は、ボディ領域１３１のｐ型不純物濃度とほぼ等しくてもよい。ディープウェル領域１４９のｐ型不純物濃度は、ボディ領域１３１のｐ型不純物濃度を超えていてもよい。ディープウェル領域１４９のｐ型不純物濃度は、ボディ領域１３１のｐ型不純物濃度未満であってもよい。
ディープウェル領域１４９のｐ型不純物濃度は、コンタクト領域１４８のｐ型不純物濃度以下であってもよい。ディープウェル領域１４９のｐ型不純物濃度は、コンタクト領域１４８のｐ型不純物濃度未満であってもよい。ディープウェル領域１４９のｐ型不純物濃度は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
各ソーストレンチ１４５内には、ソース絶縁層１５０およびソース電極層１５１が形成されている。図２においてソース絶縁層１５０およびソース電極層１５１は、明瞭化のため、ハッチングによって示されている。
ソース絶縁層１５０は、酸化シリコンを含んでいてもよい。ソース絶縁層１５０は、ソーストレンチ１４５の内壁面に沿って膜状に形成され、ソーストレンチ１４５内においてリセス空間を区画している。
ソース絶縁層１５０は、第１領域１５０ａおよび第２領域１５０ｂを含む。第１領域１５０ａは、ソーストレンチ１４５の側壁に沿って形成されている。第２領域１５０ｂは、ソーストレンチ１４５の底壁に沿って形成されている。
ソース絶縁層１５０の第１領域１５０ａの厚さＴ１１は、ソース絶縁層１５０の第２領域１５０ｂの厚さＴ１２よりも小さい。第１領域１５０ａの厚さＴ１１に対する第２領域１５０ｂの厚さＴ１２の比Ｔ１２／Ｔ１１は、２以上５以下であってもよい。
第１領域１５０ａの厚さＴ１１は、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１５０ｂの厚さＴ１２は、０．０５μｍ以上０．５μｍ以下であってもよい。
第１領域１５０ａの厚さＴ１１は、ゲート絶縁層１３９の第１領域１３９ａの厚さＴ１とほぼ等しくてもよい。第２領域１５０ｂの厚さＴ１２は、ゲート絶縁層１３９の第２領域１３９ｂの厚さＴ２とほぼ等しくてもよい。
ソース絶縁層１５０は、ソーストレンチ１４５の開口エッジ部１４６を露出させている。ソース絶縁層１５０は、より具体的には、ソーストレンチ１４５の開口エッジ部１４６からソース領域１３８およびコンタクト領域１４８を露出させている。
ソース絶縁層１５０の第１領域１５０ａは、さらに具体的には、ソーストレンチ１４５の開口側に位置する上端部を有している。第１領域１５０ａの上端部は、第１主面１０３よりも下方に形成されている。
第１領域１５０ａの上端部は、ソーストレンチ１４５の開口側においてソーストレンチ１４５の側壁を露出させている。このようにして、第１領域１５０ａは、ソーストレンチ１４５の開口エッジ部１４６からソース領域１３８およびコンタクト領域１４８を露出させている。
ソース電極層１５１は、ソース絶縁層１５０を挟んでソーストレンチ１４５に埋め込まれている。ソース電極層１５１は、より具体的には、ソーストレンチ１４５内においてソース絶縁層１５０によって区画されたリセス空間に埋め込まれている。ソース電極層１５１は、ソース電圧によって制御される。
ソース電極層１５１は、ソーストレンチ１４５の開口側に位置する上端部を有している。ソース電極層１５１の上端部は、第１主面１０３よりも下方に形成されている。
ソース電極層１５１の上端部は、ソース絶縁層１５０の上端部に対して面一に形成されていてもよい。ソース電極層１５１の上端部は、ソース絶縁層１５０の上端部よりも上方に突出していてもよい。
ソース電極層１５１の上端部は、ソース絶縁層１５０の上端部よりも下方に位置していてもよい。ソース電極層１５１の厚さは、０．５μｍ以上１０μｍ以下（たとえば１μｍ程度）であってもよい。ソース電極層１５１の厚さは、０．５μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
ソース電極層１５１は、材質的にＳｉＣに近い性質を有するポリシリコンを含むことが好ましい。これにより、ＳｉＣ半導体層１０２内において生じる応力を低減できる。ソース電極層１５１は、ｐ型不純物が添加されたｐ型ポリシリコンを含むことが好ましい。
この場合、ゲート電極層１４０と同時にソース電極層１５１を形成できる。ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）のうちの少なくとも１種を含んでいてもよい。
ソース電極層１５１のｐ型不純物濃度は、ボディ領域１３１のｐ型不純物濃度以上である。ソース電極層１５１のｐ型不純物濃度は、より具体的には、ボディ領域１３１のｐ型不純物濃度よりも大きい。
ソース電極層１５１のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３下であってもよい。ソース電極層１５１のシート抵抗は、１０Ω／□以上５００Ω／□以下であってもよい。ソース電極層１５１のシート抵抗は、１０Ω／□以上５０Ω／□以下、５０Ω／□以上１００Ω／□以下、１００Ω／□以上２００Ω／□以下、２００Ω／□以上３００Ω／□以下、３００Ω／□以上４００Ω／□以下、または、４００Ω／□以上５００Ω／□以下であってもよい。
ソース電極層１５１のｐ型不純物濃度は、ゲート電極層１４０のｐ型不純物濃度とほぼ等しくてもよい。ソース電極層１５１のシート抵抗は、ゲート電極層１４０のシート抵抗とほぼ等しくてもよい。
ソース電極層１５１は、ｐ型ポリシリコンに代えて、ｎ型ポリシリコンを含んでいてもよい。ソース電極層１５１は、ｐ型ポリシリコンに代えて、タングステン、アルミニウム、銅、アルミニウム合金および銅合金のうちの少なくとも１種を含んでいてもよい。
このように、半導体装置１０１は、トレンチゲート電極構造１５２およびトレンチソース電極構造１５３を有している。トレンチゲート電極構造１５２は、ゲートトレンチ１３５、ゲート絶縁層１３９、ゲート電極層１４０および低抵抗電極層１４２を含む。トレンチソース電極構造１５３は、ソーストレンチ１４５、ソース絶縁層１５０およびソース電極層１５１を含む。
図２１および図２２を参照して、第１主面１０３の上には、層間絶縁層１６１が形成されている。層間絶縁層１６１は、アクティブ領域１０６および外側領域１０７を選択的に被覆している。層間絶縁層１６１は、アクティブ領域１０６においてトレンチゲート電極構造１５２を被覆し、外側領域１０７においてゲート配線層１４１を被覆している。
層間絶縁層１６１は、酸化シリコンまたは窒化シリコンを含んでいてもよい。層間絶縁層１６１には、ゲートコンタクト孔１６２およびソースコンタクト孔１６３が形成されている。
ゲートコンタクト孔１６２は、外側領域１０７においてゲート配線層１４１（低抵抗電極層１４２）を露出させている。ソースコンタクト孔１６３は、アクティブ領域１０６においてソース領域１３８、コンタクト領域１４８およびトレンチソース電極構造１５３を露出させている。層間絶縁層１６１の上には、ゲートパッド１０８、ゲートフィンガー１０９およびソースパッド１１０が形成されている。
ゲートフィンガー１０９は、層間絶縁層１６１の上からゲートコンタクト孔１６２に入り込んでいる。ゲートフィンガー１０９は、ゲートコンタクト孔１６２内において低抵抗電極層１４２に電気的に接続されている。これにより、ゲートパッド１０８からの電気信号は、比較的低い抵抗値を有する低抵抗電極層１４２を介してゲート電極層１４０に伝達される。
ソースパッド１１０は、層間絶縁層１６１の上からソースコンタクト孔１６３に入り込んでいる。ソースパッド１１０は、ソースコンタクト孔１６３内においてソース領域１３８、コンタクト領域１４８およびソース電極層１５１に電気的に接続されている。ソース電極層１５１は、ソースパッド１１０の一部の領域を利用して形成されていてもよい。
図２４は、シート抵抗を説明するためのグラフである。図２４において縦軸はシート抵抗［Ω／□］を表しており、横軸は項目を表している。図２４では、第１棒グラフＬ１、第２棒グラフＬ２および第３棒グラフＬ３が示されている。
第１棒グラフＬ１は、ｎ型ポリシリコンのシート抵抗を表している。第２棒グラフＬ２は、ｐ型ポリシリコンのシート抵抗を表している。第３棒グラフＬ３は、ｐ型ポリシリコンの上に低抵抗電極層１４２を形成した場合のゲートトレンチ１３５内のシート抵抗を表している。低抵抗電極層１４２は、ここではＴｉＳｉ２（ｐ型チタンシリサイド）を含む。
第１棒グラフＬ１を参照して、ｎ型ポリシリコンのシート抵抗は、１０Ω／□であった。第２棒グラフＬ２を参照して、ｐ型ポリシリコンのシート抵抗は、２００Ω／□であった。第３棒グラフＬ３を参照して、ｐ型ポリシリコンの上に低抵抗電極層１４２を形成した場合のシート抵抗は、２Ω／□であった。
ｐ型ポリシリコンは、ｎ型ポリシリコンとは相異なる仕事関数を有しており、ｐ型ポリシリコンをゲートトレンチ１３５に埋め込むことにより、ゲート閾値電圧Ｖｔｈを１Ｖ程度増加させることができる。
しかし、ｐ型ポリシリコンは、ｎ型ポリシリコンのシート抵抗よりも数十倍（２０倍程度）高いシート抵抗を有している。そのため、ゲート電極層１４０の材料としてｐ型ポリシリコンを採用した場合、ゲートトレンチ１３５内の寄生抵抗（以下、単に「ゲート抵抗」という。）の増加に伴ってエネルギ損失が著しく増大する。
これに対して、ｐ型ポリシリコンの上に低抵抗電極層１４２を有する構造では、低抵抗電極層１４２を形成しない場合と比較して、シート抵抗を１００分の１以下に低下させることができる。また、低抵抗電極層１４２を有する構造では、ｎ型ポリシリコンを含むゲート電極層１４０と比較して、シート抵抗を５分の１以下に低下させることができる。
以上、半導体装置１０１によれば、隆起部群１１５によって第２主面１０４に対するドレインパッド１２３の接続面積を増加させることができる。これにより、電気的特性を向上できる。
ドレインパッド１２３は、より具体的には、隆起部群１１５との間でオーミック接触を形成する。これにより、ＳｉＣ半導体層１０２およびドレインパッド１２３の間において良好なオーミック特性を得ることができるから、電気的特性を向上できる。
また、半導体装置１０１によれば、ゲートトレンチ１３５にゲート絶縁層１３９を挟んでゲート電極層１４０が埋め込まれたトレンチゲート電極構造１５２が形成されている。このトレンチゲート電極構造１５２では、ゲート電極層１４０が、ゲートトレンチ１３５という限られたスペースにおいて低抵抗電極層１４２によって被覆されている。
ゲート電極層１４０は、ｐ型ポリシリコンを含む。これにより、ゲート閾値電圧Ｖｔｈを増加させることができる。また、低抵抗電極層１４２は、ｐ型ポリシリコンのシート抵抗未満のシート抵抗を有する導電材料を含む。
これにより、ゲート抵抗の低減を図ることができる。その結果、トレンチゲート電極構造１５２に沿って電流を効率的に拡散させることができるから、スイッチング遅延の短縮を図ることができる。
特に、ゲート電極層１４０を低抵抗電極層１４２によって被覆した構造によれば、ボディ領域１３１のｐ型不純物濃度を増加させなくて済む。よって、チャネル抵抗の増加を防止しながら、ゲート閾値電圧Ｖｔｈを増加させることができる。
また、半導体装置１０１によれば、外側領域１０７においてゲート配線層１４１が低抵抗電極層１４２によって被覆されている。これにより、ゲート配線層１４１におけるゲート抵抗の低減も図ることができる。
特に、ゲート電極層１４０およびゲート配線層１４１が低抵抗電極層１４２によって被覆されている構造では、トレンチゲート電極構造１５２に沿って電流を効率的に拡散させることができる。よって、スイッチング遅延の短縮を適切に図ることができる。
図２５は、図２０に対応する領域の拡大図であって、本発明の第８実施形態に係る半導体装置１７１の構造を説明するための拡大図である。図２６は、図２５に示すXXVI-XXVI線に沿う断面図である。以下では、半導体装置１０１の構造に対応する構造については、同一の参照符号を付して説明を省略する。
図２５および図２６を参照して、半導体装置１７１では、外側領域１０７において第１主面１０３に外側ゲートトレンチ１７２が形成されている。外側ゲートトレンチ１７２は、外側領域１０７を帯状に延びている。
外側ゲートトレンチ１７２は、ゲートフィンガー１０９の下方の領域においてゲートフィンガー１０９に沿って延びている。外側ゲートトレンチ１７２は、より具体的には、ＳｉＣ半導体層１０２の３つの側面１０５Ａ、１０５Ｂ、１０５Ｄに沿って形成され、アクティブ領域１０６を３方向から区画している。外側ゲートトレンチ１７２は、アクティブ領域１０６を取り囲む無端状（たとえば四角環状）に形成されていてもよい。
外側ゲートトレンチ１７２は、各ゲートトレンチ１３５のコンタクトトレンチ部１３５ｂに連通している。これにより、外側ゲートトレンチ１７２およびゲートトレンチ１３５は、１つのトレンチによって形成されている。
外側ゲートトレンチ１７２には、ゲート配線層１４１が埋め込まれている。ゲート配線層１４１は、外側ゲートトレンチ１７２およびコンタクトトレンチ部１３５ｂの連通部においてゲート電極層１４０に接続されている。
低抵抗電極層１４２は、この形態では外側ゲートトレンチ１７２内においてゲート配線層１４１の上面を被覆している。したがって、ゲート電極層１４０を被覆する低抵抗電極層１４２およびゲート配線層１４１を被覆する低抵抗電極層１４２は、いずれも１つのトレンチ内に位置している。
以上、半導体装置１７１によっても、半導体装置１０１に対して述べた効果と同様の効果を奏することができる。また、半導体装置１７１によれば、ゲート配線層１４１を第１主面１０３の上に引き出す必要がない。
これにより、ゲートトレンチ１３５や外側ゲートトレンチ１７２の開口エッジ部において、ゲート配線層１４１がゲート絶縁層１３９を挟んでＳｉＣ半導体層１０２に対向することを抑制できる。その結果、ゲートトレンチ１３５の開口エッジ部における電界の集中を抑制できる。
図２７は、図２１に対応する領域の断面図であって、本発明の第９実施形態に係る半導体装置１８１の構造を説明するための断面図である。以下では、半導体装置１０１の構造に対応する構造については、同一の参照符号を付して説明を省略する。
図２７を参照して、半導体装置１８１では、各ソーストレンチ１４５がゲートトレンチ１３５よりも深く形成されている。各ソーストレンチ１４５の底壁は、ゲートトレンチ１３５の底壁に対して、第２主面１０４側に位置している。各ソーストレンチ１４５の底壁は、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに位置している。
ゲートトレンチ１３５の深さに対するソーストレンチ１４５の深さの比は、ソーストレンチ１４５の底壁が高濃度領域１２２ａ内に位置するという条件の下で、１．５以上であってもよい。ゲートトレンチ１３５の深さに対するソーストレンチ１４５の深さの比は、２以上であることが好ましい。
ゲートトレンチ１３５の深さは、０．５μｍ以上３μｍ以下（たとえば１μｍ程度）であってもよい。ソーストレンチ１４５の深さは、０．７５μｍ以上１０μｍ以下（たとえば２μｍ程度）であってもよい。
コンタクト領域１４８は、半導体装置１０１の場合と同様に、ソーストレンチ１４５の内壁に沿って延び、かつ、ゲートトレンチ１３５の底壁に対して第２主面１０４側に位置する底部を有している。コンタクト領域１４８は、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに形成されている。
以上、半導体装置１８１によっても、半導体装置１０１に対して述べた効果と同様の効果を奏することができる。
図２８は、図２０に対応する領域の平面図であって、本発明の第１０実施形態に係る半導体装置１９１の構造を説明するための平面図である。以下では、半導体装置１０１の構造に対応する構造については、同一の参照符号を付して説明を省略する。
図２８を参照して、ゲートトレンチ１３５は、この形態では、平面視において格子形状に形成されている。ゲートトレンチ１３５は、第１方向Ｘに平行に延びる複数のゲートトレンチ１３５、および、第２方向Ｙに対してほぼ平行にまたは平行に延びる複数のゲートトレンチ１３５を一体的に含む。
第１主面１０３には、ゲートトレンチ１３５によって複数のセル領域１９２が行列状に区画されている。各セル領域１９２は、平面視において四角形状に形成されている。ソーストレンチ１４５は、複数のセル領域１９２にそれぞれ形成されている。ソーストレンチ１４５は、平面視において四角形状に形成されていてもよい。
図２８のXXI-XXI線に沿う断面図は、図２１に示す断面図とほぼ等しい。図２８のXXII-XXII線に沿う断面図は、図２２に示す断面図とほぼ等しい。
以上、半導体装置１９１によっても、半導体装置１０１に対して述べた効果と同様の効果を奏することができる。ストライプ状に代えて格子形状に形成された構造を有するゲートトレンチ１３５は、他の形態にも適用可能である。
図２９は、図２１に対応する領域の断面図であって、本発明の第１１実施形態に係る半導体装置２０１の構造を説明するための平面図である。以下では、半導体装置１０１の構造に対応する構造については、同一の参照符号を付して説明を省略する。
図２９を参照して、半導体装置２０１において、ＳｉＣ半導体層１０２は、ｎ＋型のＳｉＣ半導体基板１２１に代えてｐ＋型のＳｉＣ半導体基板２０２を含む。ｐ＋型のＳｉＣ半導体基板２０２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のコレクタ領域として形成されている。
半導体装置１０１の説明は、ＭＩＳＦＥＴの「ソース」をＩＧＢＴの「エミッタ」と読み替え、ＭＩＳＦＥＴの「ドレイン」をＩＧＢＴの「コレクタ」と読み替えて、半導体装置２０１の説明に準用される。
つまり、ソースパッド１１０およびソース領域１３８は、エミッタパッド（１１０）およびエミッタ領域（１３８）とそれぞれ読み替えられる。また、ドレインパッド１２３およびドレイン領域１２８は、コレクタ電極層（１２３）およびコレクタ領域（１２８）とそれぞれ読み替えられる。
以上、半導体装置２０１によっても、半導体装置１０１に対して述べた効果と同様の効果を奏することができる。
本発明の実施形態について説明したが、本発明は他の形態で実施できる。
前述の各実施形態において、各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型とされ、ｎ型の部分がｐ型とされてもよい。
前述の各実施形態では、ＳｉＣ半導体層２、１０２が、ＳｉＣ半導体基板２１、１２１およびＳｉＣエピタキシャル層２２、１２２を含む積層構造を有している例について説明した。しかし、ＳｉＣ半導体層２、１０２は、ＳｉＣ半導体基板２１、１２１からなる単層構造を有していてもよい。また、ＳｉＣ半導体層２、１０２は、ＳｉＣエピタキシャル層２２、１２２からなる単層構造を有していてもよい。
前述の第１～第６実施形態では、電極１０が、Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３および／またはＡｇ層３４を含む例について説明した。しかし、電極１０は、Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３および／またはＡｇ層３４に代えてまたはこれに加えて、Ａｌ層を含んでいてもよい。
電極１０は、Ｔｉ層３１、Ｎｉ層３２、Ａｕ層３３、Ａｇ層３４およびＡｌ層のうちの少なくとも２つを任意の態様で積層させた積層構造を有していてもよい。また、電極１０は、Ａｌ層を含む単層構造を有していてもよい。
前述の第７～第１１実施形態では、エピタキシャル成長法によって、高濃度領域１２２ａおよび低濃度領域１２２ｂを有するＳｉＣエピタキシャル層１２２が形成される例について説明した。しかし、ＳｉＣエピタキシャル層１２２は、以下のような工程によっても形成され得る。
まず、エピタキシャル成長法によって比較的低いｎ型不純物濃度を有するＳｉＣエピタキシャル層１２２を形成する。次に、イオン注入法によって、ＳｉＣエピタキシャル層１２２の表層部にｎ型不純物を導入する。これにより、高濃度領域１２２ａおよび低濃度領域１２２ｂを有するＳｉＣエピタキシャル層１２２が形成される。
前述の第７～第１１実施形態では、ｐ型不純物が添加されたｐ型ポリシリコンを含むゲート電極層１４０およびゲート配線層１４１が形成された例について説明した。しかし、ゲート閾値電圧Ｖｔｈの増加を重視しない場合には、ゲート電極層１４０およびゲート配線層１４１は、ｐ型ポリシリコンに代えて、ｎ型不純物が添加されたｎ型ポリシリコンを含んでいてもよい。
つまり、低抵抗電極層１４２は、ｎ型ポリサイドを含んでいてもよい。この場合、低抵抗電極層１４２は、ｎ型ポリシリコンにおいて表層部を形成する部分を金属材料によってシリサイド化することによって形成されていてもよい。このような構造の場合、ゲート抵抗の低減を図ることができる。
前述の第７～第１１実施形態では、ドレインパッド１２３が、Ｔｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６および／またはＡｇ層１２７を含む例について説明した。ドレインパッド１２３は、Ｔｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６および／またはＡｇ層１２７に代えてまたはこれに加えて、Ａｌ層を含んでいてもよい。
前述の第７～第１１実施形態において、ドレインパッド１２３は、Ｔｉ層１２４、Ｎｉ層１２５、Ａｕ層１２６、Ａｇ層１２７およびＡｌ層のうちの少なくとも２つを任意の態様で積層させた積層構造を有していてもよい。ドレインパッド１２３は、Ａｌ層を含む単層構造を有していてもよい。
前述の第７～第１０実施形態において、第１１実施形態に係る半導体装置２０１の構造が採用されてもよい。つまり、前述の第７～第１０実施形態において、ｎ＋型のＳｉＣ半導体基板２１、１２１に代えてｐ＋型のＳｉＣ半導体基板２０２が採用されてもよい。この場合、前述の各実施形態の説明は、「ソース」を「エミッタ」と読み替え、「ドレイン」を「コレクタ」と読み替えるものとする。
この明細書および図面から抽出される特徴の例を以下に示す。
［Ａ１］一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、前記第２主面において前記隆起部群に直接接続された電極と、を含む、半導体装置。
この半導体装置によれば、隆起部群によって第２主面に対する電極の接続面積を増加させることができる。これにより、電気的特性を向上できる。また、この半導体装置によれば、電極が隆起部群に直接接続されているので、接続不良に起因する抵抗値の増加を抑制できる。
［Ａ２］前記電極は、シリサイド層を介さずに前記隆起部群に接続されている、Ａ１に記載の半導体装置。
［Ａ３］前記電極は、カーボン層を介さずに前記隆起部群に接続されている、Ａ１またはＡ２に記載の半導体装置。
［Ａ４］前記電極は、Ｔｉ、Ｎｉ、ＡｕおよびＡｇのうちの少なくとも１種を含む、Ａ１～Ａ３のいずれか１つに記載の半導体装置。
［Ａ５］前記電極は、前記隆起部群に接するＴｉ層を含む、Ａ１～Ａ４のいずれか１つに記載の半導体装置。
［Ａ６］前記電極は、前記隆起部群に接するＮｉ層を含む、Ａ１～Ａ４のいずれか１つに記載の半導体装置。
［Ａ７］前記隆起部群は、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有している、Ａ１～Ａ６のいずれか１つに記載の半導体装置。
［Ａ８］前記隆起部群は、複数の前記隆起部のうちの幾つかの前記隆起部が前記第１方向視において前記第１部分から離間して形成され、かつ、前記第１方向視において互いに重なる第２部分を有している、Ａ７に記載の半導体装置。
［Ａ９］前記隆起部群は、前記第１主面の面方向の１つであり、前記第１方向に交差する第２方向に沿って間隔を空けて複数形成されている、Ａ７またはＡ８に記載の半導体装置。
［Ａ１０］互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、Ａ９に記載の半導体装置。
［Ａ１１］前記距離は、５０μｍ以下である、Ａ１０に記載の半導体装置。
［Ａ１２］前記距離は、２０μｍ以下である、Ａ１０またはＡ１１に記載の半導体装置。
［Ａ１３］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、４Ｈ－ＳｉＣの［１１－２０］方向である、Ａ７～Ａ１２のいずれか１つに記載の半導体装置。
［Ａ１４］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、４Ｈ－ＳｉＣの［１－１００］方向である、Ａ７～Ａ１２のいずれか１つに記載の半導体装置。
［Ａ１５］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣの（０００１）面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している、Ａ１３またはＡ１４に記載の半導体装置。
［Ａ１６］前記オフ角は、０°以上４°以下である、Ａ１５に記載の半導体装置。
［Ａ１７］前記オフ角は、０°を超えて４°未満である、Ａ１５またはＡ１６に記載の半導体装置。
［Ａ１８］前記隆起部群は、前記第２主面において前記第１方向に直交する方向に関して、１０μｍ以上２００μｍ以下の範囲に形成されている、Ａ７～Ａ１７のいずれか１つに記載の半導体装置。
［Ａ１９］前記範囲は、５０μｍ以上１５０μｍ以下である、Ａ１８に記載の半導体装置。
［Ａ２０］前記範囲は、８０μｍ以上１２０μｍ以下である、Ａ１８またはＡ１４に記載の半導体装置。
［Ａ２１］前記第２主面に形成された溝をさらに含む、Ａ１～Ａ２０のいずれか１つに記載の半導体装置。
［Ａ２２］前記溝は、前記隆起部群に交差する部分を含む、Ａ２１に記載の半導体装置。
［Ａ２３］前記隆起部群は、前記第２主面の法線方向から見た平面視において複数の前記隆起部のうちの幾つかの前記隆起部が前記溝に沿って間隔を空けて形成された部分を含む、Ａ２１またはＡ２２に記載の半導体装置。
［Ａ２４］前記半導体素子は、ショットキーバリアダイオードを含む、Ａ１～Ａ２３のいずれか１つに記載の半導体装置。
［Ａ２５］前記半導体素子は、電界効果トランジスタを含む、Ａ１～Ａ２３のいずれか１つに記載の半導体装置。
［Ｂ１］一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含む、半導体装置。
この半導体装置によれば、隆起部群によって第２主面に対する電極の接続面積を増加させることができる。これにより、電気的特性を向上できる。
［Ｂ２］前記隆起部群は、複数の前記隆起部のうちの幾つかの前記隆起部が前記第１方向視において前記第１部分から離間して形成され、かつ、前記第１方向視において互いに重なる第２部分を有している、Ｂ１に記載の半導体装置。
［Ｂ３］前記隆起部群は、前記第１主面の面方向の１つであり、前記第１方向に交差する第２方向に沿って間隔を空けて複数形成されている、Ｂ１またはＢ２に記載の半導体装置。
［Ｂ４］互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、Ｂ３に記載の半導体装置。
［Ｂ５］前記距離は、５０μｍ以下である、Ｂ４に記載の半導体装置。
［Ｂ６］前記距離は、２０μｍ以下である、Ｂ４またはＢ５に記載の半導体装置。
［Ｂ７］前記隆起部群は、前記第２主面において前記第１方向に直交する方向に関して１０μｍ以上２００μｍ以下の範囲に形成されている、Ｂ１～Ｂ６のいずれか１つに記載の半導体装置。
［Ｂ８］前記範囲は、５０μｍ以上１５０μｍ以下である、Ｂ７に記載の半導体装置。
［Ｂ９］前記範囲は、８０μｍ以上１２０μｍ以下である、Ｂ７またはＢ８に記載の半導体装置。
［Ｂ１０］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、前記４Ｈ－ＳｉＣの［１１－２０］方向である、Ｂ１～Ｂ９のいずれか１つに記載の半導体装置。
［Ｂ１１］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、前記４Ｈ－ＳｉＣの［１－１００］方向である、Ｂ１～Ｂ９のいずれか１つに記載の半導体装置。
［Ｂ１２］前記ＳｉＣ半導体層は、前記４Ｈ－ＳｉＣの（０００１）面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している、Ｂ１０またはＢ１１に記載の半導体装置。
［Ｂ１３］前記オフ角は、０°以上４°以下である、Ｂ１２に記載の半導体装置。
［Ｂ１４］前記オフ角は、０°を超えて４°未満である、Ｂ１２またはＢ１３に記載の半導体装置。
［Ｂ１５］前記電極は、Ｔｉ、Ｎｉ、ＡｕおよびＡｇのうちの少なくとも１種を含む、Ｂ１～Ｂ１４のいずれか１つに記載の半導体装置。
［Ｂ１６］前記電極は、前記隆起部群に接するＴｉ層を含む、Ｂ１～Ｂ１５のいずれか１つに記載の半導体装置。
［Ｂ１７］前記電極は、前記隆起部群に接するＮｉ層を含む、Ｂ１～Ｂ１５のいずれか１つに記載の半導体装置。
［Ｂ１８］前記ＳｉＣ半導体層の前記第２主面に形成された溝をさらに含む、Ｂ１～Ｂ１７のいずれか１つに記載の半導体装置。
［Ｂ１９］前記溝は、前記隆起部群に交差する部分を含む、Ｂ１８に記載の半導体装置。
［Ｂ２０］前記隆起部群は、前記第２主面の法線方向から見た平面視において複数の前記隆起部のうちの幾つかの前記隆起部が前記溝に沿って間隔を空けて形成された部分を含む、Ｂ１８またはＢ１９に記載の半導体装置。
［Ｂ２１］前記半導体素子は、ショットキーバリアダイオードを含む、Ｂ１～Ｂ２０のいずれか１つに記載の半導体装置。
［Ｂ２２］前記半導体素子は、電界効果トランジスタを含む、Ｂ１～Ｂ２０のいずれか１つに記載の半導体装置。
［Ｃ１］ゲートトレンチが形成された主面を有する半導体層と、前記ゲートトレンチの内壁に沿って形成されたゲート絶縁層と、ｐ型不純物が添加されたｐ型ポリシリコンを含み、前記ゲート絶縁層を挟んで前記ゲートトレンチに埋め込まれたゲート電極層と、前記ゲート電極層のシート抵抗未満のシート抵抗を有する導電材料を含み、前記ゲート電極層を被覆する低抵抗電極層と、を含む、半導体装置。
この半導体装置によれば、ゲートトレンチにゲート絶縁層を挟んでゲート電極層が埋め込まれたトレンチゲート電極構造が形成されている。このトレンチゲート電極構造では、ゲート電極層が低抵抗電極層によって被覆されている。
ゲート電極層は、ｐ型ポリシリコンを含む。これにより、ゲート閾値電圧を増加させることができる。また、低抵抗電極層は、ｐ型ポリシリコンのシート抵抗未満のシート抵抗を有する導電材料を含む。これにより、ゲート抵抗の低減を図ることができる。
［Ｃ２］前記低抵抗電極層は、前記ｐ型ポリシリコンが金属材料によってシリサイド化されたポリサイド層を含む、Ｃ１に記載の半導体装置。
［Ｃ３］前記ポリサイド層は、ＴｉＳｉ、ＴｉＳｉ２、ＮｉＳｉ、ＣｏＳｉ、ＣｏＳｉ２、ＭｏＳｉ２およびＷＳｉ２のうちの少なくとも１種を含む、Ｃ２に記載の半導体装置。
［Ｃ４］前記低抵抗電極層は、膜状に形成されている、Ｃ１～Ｃ３のいずれか１つに記載の半導体装置。
［Ｃ５］前記低抵抗電極層の厚さは、前記ゲート電極層の厚さ以下である、Ｃ１～Ｃ４のいずれか１つに記載の半導体装置。
［Ｃ６］前記ゲート絶縁層は、前記ゲートトレンチの側壁に沿って形成された第１領域、および、前記ゲートトレンチの底壁に沿って形成された第２領域を含み、前記ゲート絶縁層の前記第２領域の厚さは、前記ゲート絶縁層の前記第１領域の厚さ以上である、Ｃ１～Ｃ５のいずれか１つに記載の半導体装置。
［Ｃ７］前記ゲート絶縁層は、前記半導体層の主面を被覆する第３領域を有しており、前記ゲート絶縁層の前記第３領域の厚さは、前記ゲート絶縁層の前記第１領域の厚さ以上である、Ｃ６に記載の半導体装置。
［Ｃ８］前記ゲートトレンチは、前記半導体層の主面および前記ゲートトレンチの側壁を接続する開口エッジ部において、前記ゲートトレンチの内方に向けて湾曲した湾曲部を有している、Ｃ１～Ｃ７のいずれか１つに記載の半導体装置。
［Ｃ９］前記ゲートトレンチは、前記半導体層の主面および前記ゲートトレンチの側壁を接続する開口エッジ部において、前記半導体層の主面から前記ゲートトレンチの側壁に向けて下り傾斜した傾斜部を有している、Ｃ１～Ｃ７のいずれか１つに記載の半導体装置。
［Ｃ１０］前記ゲート絶縁層は、前記ゲートトレンチの開口エッジ部において前記ゲートトレンチ内に向けて膨出した膨出部を含み、前記低抵抗電極層は、前記ゲート絶縁層の前記膨出部に接している、Ｃ１～Ｃ９のいずれか１つに記載の半導体装置。
［Ｃ１１］前記ゲート絶縁層の前記膨出部は、前記ゲートトレンチの内方に向かって湾曲状に張り出している、Ｃ１０に記載の半導体装置。
［Ｃ１２］前記ゲートトレンチの側壁に沿うように前記半導体層の主面から厚さ方向に向けてこの順に形成されたソース領域、ボディ領域およびドレイン領域をさらに含み、前記低抵抗電極層は、前記ゲート絶縁層を挟んで前記ソース領域に対向している、Ｃ１～Ｃ１１のいずれか１つに記載の半導体装置。
［Ｃ１３］前記ゲートトレンチの側壁に沿うように前記半導体層の主面から厚さ方向に向けてこの順に形成されたエミッタ領域、ボディ領域およびコレクタ領域をさらに含み、前記低抵抗電極層は、前記ゲート絶縁層を挟んで前記エミッタ領域に対向している、Ｃ１～Ｃ１２のいずれか１つに記載の半導体装置。
［Ｃ１４］前記半導体層は、ＳｉＣを含む、Ｃ１～Ｃ１３のいずれか１つに記載の半導体装置。
［Ｃ１５］半導体層の主面にゲートトレンチを形成する工程と、前記ゲートトレンチの内壁に沿ってゲート絶縁層を形成する工程と、ｐ型不純物が添加されたｐ型ポリシリコンを、前記ゲート絶縁層を挟んで前記ゲートトレンチに埋め込むことにより、ゲート電極層を形成する工程と、前記ゲート電極層のシート抵抗よりも低いシート抵抗を有する導電材料によって前記ゲート電極層を被覆することにより、低抵抗電極層を形成する工程と、を含む、半導体装置の製造方法。
［Ｃ１６］前記低抵抗電極層を形成する工程は、前記ゲート電極層の表層部を金属材料によってシリサイド化することにより、前記ゲート電極層を被覆するポリサイド層を形成する工程を含む、Ｃ１５に記載の半導体装置の製造方法。
［Ｃ１７］前記金属材料は、Ｔｉ、Ｎｉ、Ｃｏ、ＭｏおよびＷのうちの少なくとも１種を含む、Ｃ１６に記載の半導体装置の製造方法。
［Ｃ１８］前記低抵抗電極層を形成する工程は、前記ゲート電極層の厚さ以下の厚さを有する前記低抵抗電極層を形成する工程を含む、Ｃ１５～Ｃ１７のいずれか１つに記載の半導体装置の製造方法。
［Ｄ１］ 一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記ＳｉＣ半導体層の前記第２主面に形成された溝と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含む、半導体装置。
［Ｄ２］前記溝は、前記隆起部群に交差する部分を含む、Ｄ１に記載の半導体装置。
［Ｄ３］前記隆起部群は、前記第２主面の法線方向から見た平面視において複数の前記隆起部のうちの幾つかの前記隆起部が前記溝に沿って間隔を空けて形成された部分を含む、Ｄ１またはＤ２に記載の半導体装置。
［Ｄ４］一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含み、前記隆起部群は、前記第１主面の面方向の１つであり、前記第１方向に交差する第２方向に沿って間隔を空けて複数形成されている、半導体装置。
［Ｄ５］互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、Ｄ４に記載の半導体装置。
［Ｄ６］前記距離は、５０μｍ以下である、Ｄ５に記載の半導体装置。
［Ｄ７］前記距離は、２０μｍ以下である、Ｄ５またはＤ６に記載の半導体装置。
［Ｄ８］一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含み、前記隆起部群は、前記第２主面において前記第１方向に直交する方向に関して１０μｍ以上２００μｍ以下の範囲に形成されている、半導体装置。
［Ｄ９］前記範囲は、５０μｍ以上１５０μｍ以下である、Ｄ８に記載の半導体装置。
［Ｄ１０］前記範囲は、８０μｍ以上１２０μｍ以下である、Ｄ８またはＤ９に記載の半導体装置。
［Ｄ１１］前記隆起部群は、複数の前記隆起部のうちの幾つかの前記隆起部が前記第１方向視において前記第１部分から離間して形成され、かつ、前記第１方向視において互いに重なる第２部分を有している、Ｄ１～Ｄ１０のいずれか１つに記載の半導体装置。
［Ｄ１２］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、前記４Ｈ－ＳｉＣの［１１－２０］方向である、Ｄ１～Ｄ１１のいずれか１つに記載の半導体装置。
［Ｄ１３］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、前記４Ｈ－ＳｉＣの［１－１００］方向である、Ｄ１～Ｄ１１のいずれか１つに記載の半導体装置。
［Ｄ１４］前記ＳｉＣ半導体層は、前記４Ｈ－ＳｉＣの（０００１）面から［１１－２０］方向に対して１０°以内の角度で傾斜したオフ角を有している、Ｄ１２またはＤ１３に記載の半導体装置。
［Ｄ１５］前記オフ角は、０°以上４°以下である、Ｄ１４に記載の半導体装置。
［Ｄ１６］前記オフ角は、０°を超えて４°未満である、Ｄ１４またはＤ１５に記載の半導体装置。
［Ｄ１７］前記電極は、Ｔｉ、Ｎｉ、ＡｕおよびＡｇのうちの少なくとも１種を含む、Ｄ１～Ｄ１６のいずれか１つに記載の半導体装置。
［Ｄ１８］前記電極は、前記隆起部群に接するＴｉ層を含む、Ｄ１～Ｄ１７のいずれか１つに記載の半導体装置。
［Ｄ１９］前記電極は、前記隆起部群に接するＮｉ層を含む、Ｄ１～Ｄ１７のいずれか１つに記載の半導体装置。
［Ｄ２０］前記半導体素子は、ショットキーバリアダイオードを含む、Ｄ１～Ｄ１９のいずれか１つに記載の半導体装置。
［Ｄ２１］前記半導体素子は、電界効果トランジスタを含む、Ｄ１～Ｄ１９のいずれか１つに記載の半導体装置。
［Ｅ１］一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において第１方向および前記第１方向に交差する第２方向に互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、前記第２主面において前記隆起部群に直接接続された電極と、前記第２主面の表層部に形成されたＳｉＣ層であって、前記ＳｉＣ半導体層よりも高いシリコン密度を有するＳｉＣ層と、を含み、前記隆起部群が前記ＳｉＣ層に形成されている、半導体装置。
［Ｅ２］前記電極は、シリサイド層を介さずに前記隆起部群に接続されている、Ｅ１に記載の半導体装置。
［Ｅ３］前記第２主面において前記隆起部群に隣接して、前記隆起部が形成されないスペースが区画されており、前記ＳｉＣ層が、前記隆起部群に沿う部分と、前記スペースに沿う部分と、を含む、Ｅ１またはＥ２に記載の半導体装置。
［Ｅ４］前記電極は、Ｔｉ、Ｎｉ、ＡｕおよびＡｇのうちの少なくとも１種を含む、Ｅ１～Ｅ３のいずれか１つに記載の半導体装置。
［Ｅ５］前記電極は、前記隆起部群に接するＴｉ層を含む、Ｅ１～Ｅ４のいずれか１つに記載の半導体装置。
［Ｅ６］前記電極は、前記隆起部群に接するＮｉ層を含む、Ｅ１～Ｅ４のいずれか１つに記載の半導体装置。
［Ｅ７］前記隆起部群は、前記第１方向から見て複数の前記隆起部が前記第１方向に重なるレイアウトを有している、Ｅ１～Ｅ６のいずれか１つに記載の半導体装置。
［Ｅ８］前記隆起部群は、複数の前記隆起部が前記第１方向に連続的に形成されたレイアウトを有している、Ｅ１～Ｅ７のいずれか１つに記載の半導体装置。
［Ｅ９］複数の前記隆起部群が、前記第２方向に間隔を空けて形成されている、Ｅ１～Ｅ８のいずれか１つに記載の半導体装置。
［Ｅ１０］互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、Ｅ９に記載の半導体装置。
［Ｅ１１］前記隆起部群は、前記第２方向に関して１０μｍ以上２００μｍ以下の範囲に形成されている、Ｅ１～Ｅ１０のいずれか１つに記載の半導体装置。
［Ｅ１２］前記第２主面に形成された溝をさらに含む、Ｅ１～Ｅ１１のいずれか１つに記載の半導体装置。
［Ｅ１３］前記溝は、前記隆起部群に交差している、Ｅ１２に記載の半導体装置。
［Ｅ１４］前記隆起部群は、前記溝に沿って形成された複数の前記隆起部を含む、Ｅ１２またはＥ１３に記載の半導体装置。
［Ｅ１５］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、［１１－２０］方向である、Ｅ１～Ｅ１４のいずれか１つに記載の半導体装置。
［Ｅ１６］前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、前記第１方向は、［１－１００］方向である、Ｅ１～Ｅ１４のいずれか１つに記載の半導体装置。
［Ｅ１７］前記ＳｉＣ半導体層は、（０００１）面について［１１－２０］方向に向けて１０°以内の角度で傾斜したオフ角を有している、Ｅ１５またはＥ１６に記載の半導体装置。
［Ｅ１８］前記オフ角は、０°以上４°以下である、Ｅ１７に記載の半導体装置。
［Ｅ１９］前記半導体素子は、ショットキーバリアダイオードを含む、Ｅ１～Ｅ１８のいずれか１つに記載の半導体装置。
［Ｅ２０］前記半導体素子は、電界効果トランジスタを含む、Ｅ１～Ｅ１８のいずれか１つに記載の半導体装置。
［Ａ１］～［Ａ２５］、［Ｂ１］～［Ｂ２２］、［Ｃ１］～［Ｃ１８］、［Ｄ１］～［Ｄ２１］および［Ｅ１］～［Ｅ２０］は、それらの間で任意の態様で組み合わせられることができる。
この明細書は、第１～第１１実施形態に示された特徴の如何なる組み合わせ形態をも制限しない。第１～第１１実施形態は、それらの間で任意の態様および任意の形態において組み合わせられることができる。つまり、第１～第１１実施形態に示された特徴が任意の態様および任意の形態で組み合わされた形態が採用されてもよい。
この出願は、２０１８年３月３０日に日本国特許庁に提出された特願２０１８－０６８５６７号および２０１８年３月３０日に日本国特許庁に提出された特願２０１８－０６８５６８号に対応しており、これらの出願の全開示はここに引用により組み込まれる。
本発明の実施形態について詳細に説明したが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
１ 半導体装置
２ ＳｉＣ半導体層
３ 第１主面
４ 第２主面
１０ 電極
１１ 隆起部群
１１Ａ 第１隆起部群
１１Ｂ 第２隆起部群
１５ 隆起部
１６ 溝
２１ ＳｉＣ半導体基板
３１ Ｔｉ層
３２ Ｎｉ層
６２ カーボン層
６３ ＮｉＳｉ層
７１ 半導体装置
８１ 半導体装置
９１ 半導体装置
１０１ 半導体装置
１０２ ＳｉＣ半導体層
１０３ 第１主面
１０４ 第２主面
１１４ 隆起部群
１１６ 溝
１２１ ＳｉＣ半導体基板
１２４ Ｔｉ層
１２５ Ｎｉ層
１７１ 半導体装置
１８１ 半導体装置
１９１ 半導体装置
２０１ 半導体装置
２０２ ＳｉＣ半導体基板
Ｄ ショットキーバリアダイオード
Ｘ 第１方向
Ｙ 第２方向

Claims (20)

  1. 一方側の第１主面および他方側の第２主面を有し、アクティブ領域および外周領域を有するＳｉＣ半導体層と、
    前記第１主面に形成された半導体素子と、
    前記第２主面において第１方向および前記第１方向に交差する第２方向に互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、
    前記第２主面において前記隆起部群に直接接続された電極と、を含み、
    前記電極は、凹凸した表面形状を有し、
    前記外周領域が、前記アクティブ領域を囲むように形成され、
    前記隆起部群が複数設けられており、
    複数の前記隆起部群は、ストライプ状に形成されている、半導体装置。
  2. 前記第１主面に四角環状に形成された不純物領域をさらに含む、請求項１に記載の半導体装置。
  3. 前記半導体素子は、電界効果トランジスタを含む、請求項１または２に記載の半導体装置。
  4. 前記不純物領域は、前記ＳｉＣ半導体層の側面から露出している、請求項２に記載の半導体装置。
  5. 前記第１主面の一部を被覆するゲートパッドをさらに含み、
    前記ゲートパッドは、前記ＳｉＣ半導体層の一辺の中央部に設けられている、請求項１～４のいずれか一項に記載の半導体装置。
  6. 前記電極は、Ｔｉ層を含む、請求項１～５のいずれか一項に記載の半導体装置。
  7. 前記電極は、Ｎｉ層を含む、請求項１～５のいずれか一項に記載の半導体装置。
  8. 前記電極は、Ｔｉ層およびＮｉ層を含み、
    前記Ｎｉ層は、前記Ｔｉ層を被覆する、請求項１～５のいずれか一項に記載の半導体装置。
  9. 前記Ｔｉ層の厚さが、０．０１μｍ以上５μｍ以下である、請求項６または８に記載の半導体装置。
  10. 前記Ｎｉ層の厚さが、４０μｍ以下である、請求項７または８に記載の半導体装置。
  11. 前記電極は、ＮｉＳｉ層を介さずに前記隆起部群に接続されている、請求項１～１０のいずれか一項に記載の半導体装置。
  12. 前記隆起部群は、前記第１方向に沿って連続的に点在する複数の前記隆起部の集合パターンによって、前記第１方向に沿って帯状に延びる隆起部群領域を形成している、請求項１～１１のいずれか一項に記載の半導体装置。
  13. 前記隆起部群は、複数の前記隆起部が前記第１方向に連続的に形成されたレイアウトを有している、請求項１～１２のいずれか一項に記載の半導体装置。
  14. 複数の前記隆起部群が、前記第２方向に間隔を空けて形成されている、請求項１～１３のいずれか一項に記載の半導体装置。
  15. 互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、請求項１４に記載の半導体装置。
  16. 前記隆起部群は、前記第２方向に関して１０μｍ以上２００μｍ以下の範囲に形成されている、請求項１～１５のいずれか一項に記載の半導体装置。
  17. 前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、
    前記第１方向は、［１１－２０］方向である、請求項１～１６のいずれか一項に記載の半導体装置。
  18. 前記ＳｉＣ半導体層は、４Ｈ－ＳｉＣを含み、
    前記第１方向は、［１－１００］方向である、請求項１～１６のいずれか一項に記載の半導体装置。
  19. 前記ＳｉＣ半導体層は、（０００１）面について［１１－２０］方向に向けて１０°以内の角度で傾斜したオフ角を有している、請求項１７または１８に記載の半導体装置。
  20. 前記オフ角は、０°以上４°以下である、請求項１９に記載の半導体装置。
JP2024146904A 2018-03-30 2024-08-28 半導体装置 Active JP7799772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025283304A JP2026040731A (ja) 2018-03-30 2025-12-26 半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018068568 2018-03-30
JP2018068568 2018-03-30
JP2018068567 2018-03-30
JP2018068567 2018-03-30
PCT/JP2019/012972 WO2019189242A1 (ja) 2018-03-30 2019-03-26 半導体装置
JP2020510952A JP7187539B2 (ja) 2018-03-30 2019-03-26 半導体装置
JP2022192348A JP7547440B2 (ja) 2018-03-30 2022-11-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022192348A Division JP7547440B2 (ja) 2018-03-30 2022-11-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025283304A Division JP2026040731A (ja) 2018-03-30 2025-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2024159924A JP2024159924A (ja) 2024-11-08
JP7799772B2 true JP7799772B2 (ja) 2026-01-15

Family

ID=68060095

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2020510952A Active JP7187539B2 (ja) 2018-03-30 2019-03-26 半導体装置
JP2022192348A Active JP7547440B2 (ja) 2018-03-30 2022-11-30 半導体装置
JP2024146904A Active JP7799772B2 (ja) 2018-03-30 2024-08-28 半導体装置
JP2025283304A Pending JP2026040731A (ja) 2018-03-30 2025-12-26 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2020510952A Active JP7187539B2 (ja) 2018-03-30 2019-03-26 半導体装置
JP2022192348A Active JP7547440B2 (ja) 2018-03-30 2022-11-30 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025283304A Pending JP2026040731A (ja) 2018-03-30 2025-12-26 半導体装置

Country Status (5)

Country Link
US (3) US11489051B2 (ja)
JP (4) JP7187539B2 (ja)
CN (1) CN111954924A (ja)
DE (1) DE112019001691B4 (ja)
WO (1) WO2019189242A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7187539B2 (ja) * 2018-03-30 2022-12-12 ローム株式会社 半導体装置
JP7354035B2 (ja) * 2020-03-19 2023-10-02 株式会社東芝 半導体装置
JP7379251B2 (ja) * 2020-03-27 2023-11-14 ラピスセミコンダクタ株式会社 半導体装置
JP7515324B2 (ja) * 2020-07-10 2024-07-12 三菱電機株式会社 半導体装置
JP7094611B2 (ja) * 2020-09-18 2022-07-04 サンケン電気株式会社 半導体装置
JP7632084B2 (ja) * 2021-05-31 2025-02-19 住友電気工業株式会社 半導体装置
JP7632085B2 (ja) * 2021-05-31 2025-02-19 住友電気工業株式会社 半導体装置
JP7504066B2 (ja) * 2021-08-17 2024-06-21 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
IT202100025163A1 (it) * 2021-09-30 2023-03-30 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale avente migliorata stabilita' meccanica
IT202100027101A1 (it) 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
US12300654B2 (en) * 2022-04-04 2025-05-13 Infineon Technologies Ag Semiconductor device with metal silicide layer
WO2025197727A1 (ja) * 2024-03-19 2025-09-25 ローム株式会社 半導体装置
WO2025197728A1 (ja) * 2024-03-19 2025-09-25 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
WO2015122065A1 (ja) 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2017063145A (ja) 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
JP2006041248A (ja) 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP5286700B2 (ja) 2007-06-27 2013-09-11 日産自動車株式会社 炭化珪素半導体装置とその製造方法
JP2011198780A (ja) 2010-03-17 2011-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP5936042B2 (ja) * 2012-03-22 2016-06-15 アイシン精機株式会社 半導体装置及びその製造方法
JP2014157957A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 半導体装置
CN105324833B (zh) * 2013-06-14 2018-02-02 新电元工业株式会社 半导体装置的制造方法以及半导体装置
JP6091406B2 (ja) * 2013-12-16 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法およびレーザアニール装置
JP6350106B2 (ja) * 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
JP2016046449A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
EP3389082B1 (en) * 2015-12-11 2020-10-28 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide semiconductor device
JP6686581B2 (ja) * 2016-03-16 2020-04-22 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP7187539B2 (ja) * 2018-03-30 2022-12-12 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
WO2015122065A1 (ja) 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2017063145A (ja) 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2024159924A (ja) 2024-11-08
WO2019189242A1 (ja) 2019-10-03
DE112019001691T5 (de) 2020-12-17
JP7547440B2 (ja) 2024-09-09
JP2026040731A (ja) 2026-03-09
JP2023014254A (ja) 2023-01-26
JPWO2019189242A1 (ja) 2021-04-08
US11489051B2 (en) 2022-11-01
CN111954924A (zh) 2020-11-17
US20210020754A1 (en) 2021-01-21
DE112019001691B4 (de) 2024-06-20
US12142648B2 (en) 2024-11-12
US20250031428A1 (en) 2025-01-23
JP7187539B2 (ja) 2022-12-12
US20230019769A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
JP7799772B2 (ja) 半導体装置
JP7759438B2 (ja) ＳｉＣ半導体装置
US10468509B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7665859B2 (ja) 半導体装置
US12272748B2 (en) Semiconductor device having base region beneath trench gate
JP7563535B2 (ja) 半導体装置
US20230246077A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7518225B2 (ja) ＳｉＣ半導体装置およびその製造方法
CN114927570A (zh) 利用新的单元几何结构增强固态功率半导体器件特性
JP2024091861A (ja) ＳｉＣ半導体装置
JP2024011076A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11411105B2 (en) Silicon carbide semiconductor device
JP7804568B2 (ja) 半導体装置
US12622028B2 (en) SiC semiconductor device, and manufacturing method therefor
JP7129437B2 (ja) ＳｉＣ半導体装置
JP2025058875A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251226

R150 Certificate of patent or registration of utility model

Ref document number: 7799772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150