Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7800073B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents
[go: Go Back, main page]

JP7800073B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Info

Publication number
JP7800073B2
JP7800073B2 JP2021191203A JP2021191203A JP7800073B2 JP 7800073 B2 JP7800073 B2 JP 7800073B2 JP 2021191203 A JP2021191203 A JP 2021191203A JP 2021191203 A JP2021191203 A JP 2021191203A JP 7800073 B2 JP7800073 B2 JP 7800073B2
Authority
JP
Japan
Prior art keywords
layer
nickel
silicon carbide
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021191203A
Other languages
English (en)
Other versions
JP2023077774A (ja
Inventor
武義 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021191203A priority Critical patent/JP7800073B2/ja
Priority to CN202211151226.2A priority patent/CN116169184A/zh
Priority to US17/950,674 priority patent/US12414316B2/en
Publication of JP2023077774A publication Critical patent/JP2023077774A/ja
Application granted granted Critical
Publication of JP7800073B2 publication Critical patent/JP7800073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
炭化珪素（ＳｉＣ）半導体は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える半導体装置（以下、炭化珪素半導体装置とする）を作製（製造）可能な半導体材料として注目されている。特に、炭化珪素半導体は、シリコン半導体と比べて、絶縁破壊電界強度が大きい、熱伝導率が高いという特長を活かして高耐圧（例えば１７００Ｖ以上）半導体装置への応用が期待されている。
炭化珪素半導体装置がダイオード（以下、炭化珪素ダイオードとする）である場合、ｎ-型ドリフト領域を構成するｎ-型エピタキシャル層の設計仕様を薄い厚さおよび高い不純物濃度に設定可能であることから、耐圧３３００Ｖクラス程度までの炭化珪素ダイオードはショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）構造とすることが一般的である。ＳＢＤ構造は、半導体基板と、半導体基板のおもて面上に設けられた金属層で構成されるおもて面電極とで形成されている。
通常、ＳＢＤ構造では、半導体基板とおもて面電極との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、ｎ型半導体基板のおもて面側にショットキー接合とｐｎ接合とを混在させたＪｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造を採用した炭化珪素ダイオードが提案されている。
従来のＪＢＳ構造の炭化珪素ダイオードの構造について説明する。図２４は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図２５は、図２４の切断線Ａ－Ａ’における断面構造を示す断面図である。図２４には、エッジ終端領域の耐圧構造や、半導体基板のおもて面上に配置されたおもて面電極やフィールド酸化膜の図示を省略する。
図２４および図２５に示す従来の炭化珪素半導体装置１４０は、活性領域１１０においてｎ型半導体基板１０１のおもて面側に、ｎ型半導体基板１０１と、おもて面電極１１４の最下層のショットキー金属１０６とのショットキー接合によるＳＢＤ構造（ショットキー領域１０４）と、ｐ型ウェル領域１０２とｎ型半導体基板１０１とのｐｎ接合によるＪＢＳ構造（ｐｎダイオード領域１０３）と、を混在させている。図２６は、ＪＢＳ構造のＳＢＤ回路図である。図２６に示すように、ＪＢＳ構造の炭化珪素ダイオードは、ショットキーダイオード１４１とｐｎダイオード１４２が並列に接続されている。
また、ｐｎダイオード領域１０３では、ｐ型ウェル領域１０２とオーミックコンタクト形成のため、例えばニッケルシリサイド層１１６を形成している。図２４には、ｎ型半導体基板１０１のおもて面に平行な方向に延在するストライプ状のニッケルシリサイド層１１６をハッチングで示す。
ｐ型ウェル領域１０２は、活性領域１１０においてｎ型半導体基板１０１のおもて面の表面領域に選択的に設けられている。隣り合うｐ型ウェル領域１０２間においてｎ型半導体基板１０１のおもて面が露出されている。ｐ型ウェル領域１０２とｎ型半導体基板１０１とでｐｎ接合が形成されている。隣り合うｐ型ウェル領域１０２間のｎ型半導体基板１０１は、ｎ型半導体基板１０１のおもて面上に設けられたショットキー金属１０６とのショットキー接合を形成する。
このようにｎ型半導体基板１０１とおもて面電極１１４との接合面にショットキー接合とｐｎ接合とを混在させたＪＢＳ構造とすることで、ｎ型半導体基板１０１とおもて面電極１１４との接合面での電界強度を低くすることができるため、シリコン半導体を用いたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）並みの逆方向リーク電流に抑制可能となる。
おもて面電極１１４は、アノード電極１０７とショットキー金属１０６とで構成され、ｎ型半導体基板１０１の裏面には、裏面電極となるカソード電極１０８が設けられる。また、エッジ終端領域１３０には、耐圧構造１１５が配置されている。
従来のＪＢＳ構造の炭化珪素ダイオードの製造方法では、ｐ型ウェル領域１０２とニッケルシリサイド層１１６とのオーミックコンタクトは、以下のように形成される。まず、ｐ型ウェル領域１０２およびｎ型半導体基板１０１上に、ニッケル層、アルミニウム層をこの順で堆積した後に、低温のシンタリング（焼結）することで、アルミニウム・ニッケル化合物層を形成する。次に、アルミニウム・ニッケル化合物層の表面に残ったニッケル層を除去した後、より高温のシンタリングにより、半導体基板中のシリコン原子とアルミニウム・ニッケル化合物層中のニッケル原子とをシリサイド反応させて、ｐ型ウェル領域１０２にオーミック接合するオーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜１１６を形成する。
オーミックコンタクトを形成する方法として、ｐ型不純物領域上に、ニッケル層およびアルミニウム層を含む積層膜を形成し、積層膜を熱処理することにより、ニッケル、アルミニウム、シリコンおよび炭素の合金を含むｐ型オーミック電極をｐ型不純物領域上に形成する方法が提案されている（例えば、下記特許文献１参照。）。
また、オーミックコンタクトを形成する別の方法として、第１の主面と、第１の主面とは反対側の第２の主面とを有するｐ型炭化珪素層を提供し、第１の主面からｐ型炭化珪素層に、プラズマ浸漬イオン注入によりイオンを注入して第１の主面に隣接する注入層を形成することを含む方法が提案されている（例えば、下記特許文献２参照。）。
特許第４２９１８７５号公報 特開２０２１－１２５６８５号公報
ここで、上述した従来の炭化珪素半導体装置１４０（ＪＢＳ構造の炭化珪素ダイオード）のサージ電流耐量を向上させるために、ｎ型半導体基板１０１とショットキー金属１０６との間にｐ型ウェル領域１０２のみに接するニッケルシリサイド層１１６（オーミック電極）を設けた場合、シリサイド層が形成されることで余剰カーボン（Ｃ）が発生する。余剰カーボンがクラスター状に一定の量析出する場合があり、層間剥離や破損などの不具合が発生する。また、余剰カーボンはコンタクト抵抗低減のためのニッケルシリサイド層１１６の形成も阻害する。
このため、余剰カーボンを除去する工程を追加したり、カーボンと反応する金属層をニッケル層表面に形成し、金属表面へのカーボン析出を抑制する方法が提案されている。しかしながら、ニッケルとカーボン反応金属の溶融温度の差により、金属のばらつきや応力が偏在して、ニッケルシリサイド層１１６形成のコントロールが難しく、過剰形成によるコンタクト抵抗が増加し、サージ電流耐量（ＩＦＳＭ）の所定の設計値を得ることができないことや、順方向電圧（Ｖｆ）特性が悪化するなどの課題がある。
この発明は、上述した従来技術による問題点を解消するため、オーミックコンタクトを形成する際に、過剰カーボンによる層間剥離を防止し、コンタクト抵抗の低減を図り、Ｖｆ、ＩＦＳＭ特性を向上できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる第１導電型の半導体基板の第１主面に選択的に第２導電型の半導体領域を形成する第１工程を行う。次に、前記半導体領域上にニッケル層を形成する第２工程を行う。次に、前記ニッケル層にアルミニウムをイオン注入する第３工程を行う。次に、前記アルミニウムが注入された前記ニッケル層を熱処理することで、前記半導体領域にオーミック接合するオーミックコンタクト層を形成する第４工程を行う。次に、前記オーミックコンタクト層、前記半導体領域および前記半導体基板に接触する第１電極であって、前記半導体基板とショットキー接合を形成する前記第１電極を形成する第５工程を行う。次に、前記半導体基板の第２主面に第２電極を形成する第６工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程は、前記半導体基板の第１主面に選択的に第２導電型の第１半導体領域を形成し、前記第１半導体領域を形成後、前記第１半導体領域の表面層に、前記第１半導体領域より不純物濃度の高い第２導電型の第２半導体領域を選択的に形成することで、前記第１半導体領域と前記第２半導体領域とから構成される前記半導体領域を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記アルミニウムの濃度のピークが、前記ニッケル層内の前記ニッケル層と前記半導体領域との界面側に存在するようにアルミニウムをイオン注入することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程より後、前記第３工程より前に、前記ニッケル層および前記半導体領域にニッケルをイオン注入する第７工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第７工程では、イオン注入された前記ニッケルの濃度のピークが、前記半導体領域内の前記ニッケル層と前記半導体領域との界面側に存在するようにニッケルをイオン注入することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程は、前記ニッケル層を前記半導体基板の全面に形成し、前記第４工程より前に、前記半導体領域上以外の前記ニッケル層を除去する第８工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程より後、前記第２工程より前に、前記半導体領域上に酸化膜を形成する第９工程をさらに含み、前記第２工程は、前記酸化膜上にニッケル層を形成し、前記第４工程より後に、未反応のニッケルを除去する第１０工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記半導体基板および前記半導体領域上の前記ニッケル層にアルミニウムをイオン注入することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程より後、前記第３工程より前に、前記半導体基板上の前記ニッケル層上にレジストを形成する第１１工程をさらに含み、前記第３工程では、前記半導体基板上の前記ニッケル層にアルミニウムをイオン注入することを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、炭化珪素からなる第１導電型の半導体基板と、前記半導体基板の第１主面に選択的に設けられた第２導電型の半導体領域と、前記半導体領域にオーミック接合するオーミックコンタクト層と、前記オーミックコンタクト層、前記半導体領域および前記半導体基板に接触する第１電極であって、前記半導体基板とショットキー接合を形成する前記第１電極と、前記半導体基板の第２主面に設けられた第２電極と、を備える。前記オーミックコンタクト層は、前記半導体領域と接するニッケルシリサイド層と、前記ニッケルシリサイド層上に設けられたカーボン化合物層とから構成され、前記ニッケルシリサイド層および前記カーボン化合物層は、アルミニウムを含み、前記カーボン化合物層のアルミニウムは、前記ニッケルシリサイド層のアルミニウムより濃度が高い。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記カーボン化合物層のアルミニウムの濃度は、濃度のピークが前記ニッケルシリサイド層内の前記ニッケルシリサイド層と前記カーボン化合物層との界面側に存在することを特徴とする。
上述した発明によれば、オーミックコンタクト層の上方にカーボン反応金属を設け、その量を制御することでニッケルシリサイド層の過剰形成によるコンタクト抵抗の増加や体積変動による形状の変動や応力による特性変動を抑え、余剰カーボンの発生による層間剥離や破損などの不具合も抑え、コンタクト抵抗の低減を図り、Ｖｆ、ＩＦＳＭ特性を向上させることができる。
また、ニッケル層を積層後、カーボン化合物層形成のためのＡｌイオン注入を、ｐ+型領域（第２導電型の第２半導体領域）に達するように行うことで、イオン注入ダメージによりニッケルシリサイド層の形成が容易になり、アニール温度の低減を図ることができる。また、ｐ+型領域表面のアルミニウム濃度が上がることでニッケルシリサイド層とのオーミックコンタクトがしやすくなる。また、ニッケルをイオン注入することにより、ｐ+型領域とニッケル層との界面近くにニッケルがイオン注入され、ニッケルシリサイド層の形成が容易になる。
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、オーミックコンタクトを形成する際に、過剰カーボンによる層間剥離を防止し、コンタクト抵抗の低減を図り、Ｖｆ、ＩＦＳＭ特性を向上できるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１の切断線Ａ－Ａ’における断面構造を示す断面図である。 図２の領域Ｓの拡大断面図および濃度プロファイルである。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その５）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その６）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その７）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その８）。 実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である（その９）。 ニッケル層が薄い場合のＳ１３後の領域Ｓ１の拡大断面図およびイオン注入されたＮｉ、Ａｌ濃度プロファイルである。 ニッケル層が厚い場合のＳ１３後の領域Ｓ１の拡大断面図およびイオン注入されたＮｉ、Ａｌ濃度プロファイルである。 実施の形態にかかる炭化珪素半導体装置の第２製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の第２製造方法の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の第２製造方法の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の第３製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の第３製造方法の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の第３製造方法の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の第３製造方法の製造途中の状態を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の第３製造方法の製造途中の状態を示す断面図である（その４）。 従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図２４の切断線Ａ－Ａ’における断面構造を示す断面図である。 ＪＢＳ構造のＳＢＤ回路図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数を表している。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１に示す実施の形態にかかる炭化珪素半導体装置４０は、活性領域１０においてｎ型半導体基板１のおもて面側に、おもて面電極（第１電極）１４（図２参照）とｎ型半導体基板１とのショットキー接合で構成されたＳＢＤ構造（ショットキー領域４）と、ｐ型ウェル領域２（図２参照）とｎ型半導体基板１とのｐｎ接合で構成されたＪＢＳ構造（ｐｎダイオード領域３）と、を混在させた炭化珪素ダイオードである。
ショットキー領域４およびｐｎダイオード領域３（図２参照）は、活性領域１０の面内において略均一なパターンで略均等に配置される。ショットキー領域４およびｐｎダイオード領域３は、例えばｎ型半導体基板１のおもて面に平行な同一方向に延在するストライプ状に配置され、ストライプ状に延在する長手方向と直交する短手方向に互いに接して交互に繰り返し配置されている。
活性領域１０は、炭化珪素ダイオードがオン状態のときに電流が流れる領域である。活性領域１０は、例えば略矩形状の平面形状を有し、ｎ型半導体基板１の略中央に配置されている。エッジ終端領域３０は、活性領域１０とｎ型半導体基板１の端部との間の領域であり、活性領域１０の周囲を囲む。エッジ終端領域３０は、ｎ型半導体基板１のおもて面側の電界を緩和し耐圧を保持する領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
エッジ終端領域３０には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造などの耐圧構造１５が配置される。ＪＴＥ構造は、内側（ｎ型半導体基板１の中央側）から外側（ｎ型半導体基板１の端部側）へ離れるにしたがって不純物濃度の低いｐ型領域が配置されるように、不純物濃度の異なる複数のｐ型領域を活性領域１０の周囲を囲む略矩形状の平面形状の耐圧構造である。
おもて面電極１４は、活性領域１０においてｎ型半導体基板１のおもて面上に設けられている。おもて面電極１４は、ｎ型半導体基板１およびｐ型ウェル領域２に接して、ｎ型半導体基板１およびｐ型ウェル領域２に電気的に接続されている。
次に、実施の形態にかかる炭化珪素半導体装置４０の断面構造について説明する。図２は、図１の切断線Ａ－Ａ’における断面構造を示す断面図である。上述したように、実施の形態にかかる炭化珪素半導体装置４０は、炭化珪素からなるｎ型半導体基板１の活性領域１０に炭化珪素ダイオードのＳＢＤ構造およびｐｎダイオード構造を有するＪＢＳ構造を備え、エッジ終端領域３０に耐圧構造（不図示）を備える。
ｎ型半導体基板１は、炭化珪素からなるｎ+型炭化珪素基板のおもて面上に、ｎ-型ドリフト領域となるｎ-型エピタキシャル層を積層したエピタキシャル基板である。ｎ+型炭化珪素基板は、ｎ+型カソード領域である。ｎ型半導体基板１は、ｎ-型ドリフト領域側の主面（ｎ-型ドリフト領域となるｎ-型エピタキシャル層の表面）をおもて面とし、ｎ+型炭化珪素基板側の主面（ｎ+型炭化珪素基板の裏面）を裏面とする。ｎ型半導体基板１の裏面（ｎ+型炭化珪素基板の裏面）の全面にカソード電極（第２電極）８が設けられ、ｎ+型炭化珪素基板に電気的に接続されている。
ｎ型半導体基板１のおもて面側の表面領域には、ｐｎダイオード構造を構成する１つ以上のｐ型ウェル領域２が選択的に設けられている。ｐ型ウェル領域２は、ｎ型半導体基板１のおもて面に設けられている。ｐ型ウェル領域２は、ｎ型半導体基板１のおもて面に露出される。ｎ型半導体基板１のおもて面の全面におもて面電極１４が設けられる。
おもて面電極１４は、アノード電極７およびショットキー金属６を順に積層してなる積層構造を有する。それに加えて、おもて面電極１４は、ｎ型半導体基板１おもて面とショットキー金属６との間に選択的に設けられた最下層のオーミックコンタクト層１２を有する。ｐ型ウェル領域２内に、ｐ型ウェル領域２より不純物濃度が高いｐ+型領域１７が設けられ、ｐ+型領域１７上にオーミックコンタクト層１２が設けられる。
オーミックコンタクト層１２は、後述するように、ｐ型ウェル領域２と、ｎ型半導体基板１のおもて面上に堆積した金属材料膜（ニッケル層１１およびＡｌ領域２２、図１４、図１５参照）との接触箇所において、ｎ型半導体基板１の表面領域と金属材料膜とを熱処理により反応させることで形成される。このため、オーミックコンタクト層１２は、ｎ型半導体基板１のおもて面の表面領域に設けられ、深さ方向にｐ+型領域１７に接するとともに、ｎ型半導体基板１のおもて面から離れる方向にｎ型半導体基板１のおもて面から突出している。オーミックコンタクト層１２は、ｐ+型領域１７上に設けられたニッケルシリサイド層１６、ニッケルシリサイド層１６上に設けられたカーボン化合物層１８とから構成されている。ｐ+型領域１７、ニッケルシリサイド層１６、カーボン化合物層１８の幅は略同一である。
ショットキー金属６は、ｎ型半導体基板１のおもて面の全面に設けられ、ｎ型半導体基板１およびｐ型ウェル領域２に接する。ショットキー金属６の、ｎ型半導体基板１との接合箇所は、ｎ型半導体基板１とのショットキー接合を形成するショットキー領域４である。ショットキー金属６は、オーミックコンタクト層１２を介して、ｐ型ウェル領域２とオーミックコンタクトを形成している。アノード電極７は、ショットキー金属６の全面を覆い、ショットキー金属６に電気的に接続され、かつショットキー金属６を介してオーミックコンタクト層１２に電気的に接続されている。アノード電極７は、例えばアルミニウムシリコン（ＡｌＳｉ）膜であり、アルミニウム膜であってもよい。
図３は、図２の領域Ｓの拡大断面図および濃度プロファイルである。図３のグラフは、カーボン化合物層１８の表面からｐ+型領域１７までの、ニッケル（Ｎｉ）、カーボン（Ｃ）、シリコン（Ｓｉ）およびアルミニウム（Ａｌ）の濃度を示す。図３に示すように、ｐ+型領域１７は、炭化珪素層であり、主成分はシリコンとカーボンであり、ニッケル、アルミニウムの濃度は低い。一方、オーミックコンタクト層１２のニッケルシリサイド層１６、カーボン化合物層１８は、シリコン、カーボンに加えて、ニッケル、アルミニウムを含む。特に、ニッケルシリサイド層１６は、ニッケルシリサイドが形成されるため、主にニッケルとシリコンから構成される。カーボン化合物層１８は、主に、ニッケル、カーボン、アルミニウムから構成される。
カーボン化合物層１８は、ニッケルシリサイド層１６よりもシリコンの濃度が減り、カーボン、アルミニウムの濃度が高くなっている。カーボン化合物層１８内で、カーボンおよびアルミニウムは、ニッケルシリサイド層１６に接する面側に、カーボンおよびアルミニウムの濃度のピークを有している。
これは、アルミニウムがカーボン反応金属であるため、ニッケルシリサイド層１６でニッケルとシリコンが反応した際の余剰カーボンがアルミニウムと反応して、カーボン化合物層１８内にカーボンをＡｌ3Ｃとして捕獲している。これにより、余剰カーボンがオーミックコンタクト層１２の表面に析出することを減少させている。
このように、実施の形態では、オーミックコンタクト層１２の上方にカーボン反応金属を設け、その量を制御することでニッケルシリサイド層１６の過剰形成によるコンタクト抵抗の増加や体積変動による形状の変動や応力による特性変動を抑え、余剰カーボンの発生による層間剥離や破損などの不具合も抑え、コンタクト抵抗の低減を図り、Ｖｆ、ＩＦＳＭ特性を向上させることができる。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置４０の製造方法について説明する。図４は、実施の形態にかかる炭化珪素半導体装置の第１製造方法の概要を示すフローチャートである。図５～図１３は、実施の形態にかかる炭化珪素半導体装置の第１製造方法の製造途中の状態を示す断面図である。図４～図１３では、オーミックコンタクト層１２の形成工程以降を詳しく説明する。
まず、ｎ+型炭化珪素基板（半導体ウエハ）として、例えば５×１０18／ｃｍ3程度の窒素（Ｎ）がドーピングされた炭化珪素の四層周期六方晶（４Ｈ－ＳｉＣ）基板を用意する。ｎ+型炭化珪素基板のおもて面は、例えば（０００１）面に対して４°程度のオフ角を有していてもよい。次に、ｎ+型炭化珪素基板のおもて面上に、ｎ-型ドリフト領域となる例えば１．８×１０16／ｃｍ3程度の窒素がドーピングされたｎ-型エピタキシャル層を成長させる。
ｎ+型カソード領域となるｎ+型炭化珪素基板の厚さは、例えば３５０μｍ程度であってもよい。ｎ-型ドリフト領域となるｎ-型エピタキシャル層の厚さは、例えば６μｍ程度であってもよい。ここまでの工程により、ｎ+型炭化珪素基板のおもて面上にｎ-型ドリフト領域となるｎ-型エピタキシャル層を積層した半導体基板（半導体ウエハ）１が作製される。上述したように、ｎ型半導体基板１は、ｎ-型ドリフト領域側の主面（第１主面）をおもて面とし、ｎ+型炭化珪素基板側の主面（第２主面）を裏面とする。
次に、フォトリソグラフィおよびアルミニウム等のｐ型不純物のイオン注入により、活性領域１０（図１参照）においてｎ型半導体基板１のおもて面の表面領域に、ｐｎダイオード構造を構成する１つ以上のｐ型ウェル領域（第２導電型の第１半導体領域）２を選択的に形成する。複数のｐ型ウェル領域２は、例えば２μｍ程度の間隔で、ｎ型半導体基板１のおもて面に平行な方向に等間隔に配置される。
次に、図５に示すように、ｎ型半導体基板１のおもて面の全面に酸化膜１９を形成し、酸化膜１９上にレジスト（不図示）を形成する。酸化膜１９は、例えば、熱酸化法および化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成する。次に、フォトリソグラフィおよびエッチングにより酸化膜１９とレジストを選択的に除去して、ｐ+型領域１７が形成される領域に開口部を形成する（ステップＳ１１）。次に、開口部に、ｐ型の不純物を注入することで、ｐ+型領域（第２導電型の第２半導体領域）１７を形成する。
次に、レジストを剥離して、イオン注入で形成した全領域を活性化するための熱処理（活性化アニール）を行う。例えば、１０００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、ｐ型ウェル領域２、ｐ+型領域１７の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
次に、図６に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にニッケル層１１を形成する（ステップＳ１２）。ニッケル層１１は、酸化膜１９の開口部内にも形成され、ニッケル層１１はｐ+型領域１７と接する。
次に、図７に示すように、ｎ型半導体基板１のおもて面の全面にレジスト２０を形成する。次に、フォトリソグラフィによりレジスト２０を選択的に除去して、ｐ+型領域１７が形成された領域に開口部を形成する。次に、開口部に、アルミニウムを、ドーズ量１×１０16／ｃｍ3以上１×１０17／ｃｍ3以下でイオン注入することで、ニッケル層１１内にＡｌ領域２２を形成する（ステップＳ１３）。また、アルミニウムをイオン注入する前に、開口部に、ニッケルを、ドーズ量１×１０15／ｃｍ3以上１×１０16／ｃｍ3以下でイオン注入することで、ニッケル層１１内にニッケルの濃度が高いＮｉ領域（不図示）を形成してもよい。
ここで、図１４は、ニッケル層が薄い場合のＳ１３後の領域Ｓ１の拡大断面図およびイオン注入されたＮｉ、Ａｌ濃度プロファイルである。図１５は、ニッケル層が厚い場合のＳ１３後の領域Ｓ１の拡大断面図およびイオン注入されたＮｉ、Ａｌ濃度プロファイルである。図１４および図１５のグラフは、ニッケル層１１の表面からｐ型ウェル領域２までの、イオン注入されたアルミニウムおよびニッケルの濃度を示す。
図１４および図１５に示すように、アルミニウムをイオン注入し、ニッケル層１１内に、Ａｌ領域２２が形成される。この際、アルミニウムの濃度のピークがニッケル層１１内になり、アルミニウムがｐ+型領域１７まで注入されるように、イオン注入を行う。すなわちアルミニウムは、ニッケル層１１とｐ+型領域１７との界面にまたがるようにイオン注入される。アルミニウムの濃度のピークは、ニッケル層１１内のｐ+型領域１７側にあることが好ましい。一方、ニッケルをイオン注入する際、ニッケル層１１とｐ+型領域１７との界面にまたがるように、Ｎｉ領域（不図示）を形成し、イオン注入されたニッケルの濃度のピークが、ｐ+型領域１７内になるように、イオン注入を行う。イオン注入されたニッケルの濃度のピークは、ｐ+型領域１７内のニッケル層１１側にあることが好ましい。
ここで、ニッケル層１１の厚さは、０．１μｍ以上０．５μｍ以下が好ましい。図１４のようにニッケル層１１の厚さが薄い場合、例えば、０．２μｍ以下では特殊な高加速イオン注入装置を必要とせず通常のイオン注入装置でニッケル層１１とｐ+型領域１７との界面近くに精度良く注入でき、ばらつきも低減できることから、アルミニウムの濃度の半値幅を狭くして、アルミニウムの濃度のピークをニッケル層１１とｐ+型領域１７との界面近くに設定することができる。一方、図１５のようにニッケル層１１の厚さが厚い場合、例えば、０．２μｍ以上０．５μｍ以下では、ｐ+型領域１７の深くまでアルミニウムが入るので、コンタクト抵抗を低減することができる。ただし０．５μｍより大きい場合、高加速イオン注入装置が必要になりニッケル層１１とｐ+型領域１７との界面近くに注入するばらつきも増加、アルミニウムの濃度のピークも低下することから仕上がりばらつきが大きくなるため好ましくない。ニッケル層１１の厚さを厚くする場合、ニッケル層１１を薄く積層して、イオン注入を行いその上にさらにニッケル層を積層してもよく、ニッケル層１１の厚さが薄い場合と同様な効果が得られる。
このように、実施の形態では、ニッケル層１１を積層後、カーボン化合物層１８形成のためのＡｌイオン注入を、ｐ+型領域１７に達するように行うことで、イオン注入ダメージによりニッケルシリサイド層１６の形成が容易になり、アニール温度の低減を図ることができる。また、ｐ+型領域１７表面のアルミニウム濃度が上がることでニッケルシリサイド層１６とのオーミックコンタクトがしやすくなる。また、ニッケルをイオン注入することにより、ｐ+型領域１７とニッケル層１１との界面近くにニッケルがイオン注入され、ニッケルシリサイド層１６の形成がさらに容易になる。
また、アルミニウムをイオン注入する際、製造方法によって異なるが、ｐ+型領域１７とニッケル層１１との界面に、注入されたアルミニウムの５％以上２０％以下が到達するようにすることが好ましい。また、ニッケルシリサイド層１６の厚さを確保しつつニッケル層１１とｐ+型領域１７との界面近くに容易に注入するため、ニッケル層１１の厚さを薄くして、さらにイオン注入加速電圧を下げることで、イオン注入によるアルミニウムのばらつきを抑え精度よく形成することが可能となる。これにより、金属積層に比べ金属量の少ないイオン注入においても効率良く反応させることが可能となる。
また、ニッケル層１１の厚さを薄くして、ニッケルをニッケル層１１とｐ+型領域１７との界面にまたがるようにイオン注入することで、ニッケルシリサイド層１６の形成が容易になり、Ａｌ領域２２でのアルミニウムのばらつきを抑え精度よく形成可能となる。また、ニッケルの代わりに不活性ガスを注入することでも形成可能だが、その際はｐ+型領域１７に不活性ガスが達しないようにすることが好ましい。また、ニッケル層１１を積層しながら、ニッケルを注入するダイナミックミキシングも可能であり、この場合、ニッケル層１１の厚さは最低限にできる。
次に、図８に示すように、レジストを剥離する（ステップＳ１４）。次に、図９に示すように、６００℃以上１０００℃以下の温度で、アニール（熱処理）を行う。これにより、半導体基板中のシリコン原子とアルミニウム・ニッケル化合物層中のニッケル原子とをシリサイド反応させて、ｐ+型領域１７にオーミック接合することで、オーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜１６とカーボン化合物層１８を形成する（ステップＳ１５）。
ステップＳ１５の熱処理により、ニッケル層１１とｐ+型領域１７との接触箇所において、ｎ型半導体基板１中のシリコン原子がニッケル層１１内へ熱拡散される。このシリサイド反応により、ニッケル層１１内にニッケルシリサイド層１６が生成される。シリサイド反応によりｎ型半導体基板１中に余ったカーボン（以下、余剰炭素とする）は、Ａｌ領域２２内のカーボン反応金属であるアルミニウムと結合して、カーボン化合物層１８が生成される、これにより、図３で示すオーミックコンタクト層１２が形成される。
次に、図１０に示すように、未反応のニッケル層１１を除去する（ステップＳ１６）。ここでは、１回の熱処理により、オーミックコンタクト層１２を形成しているが、１回目の熱処理、未反応のニッケル層１１の除去、１回目より高温の２回目の熱処理を行うことで、接触抵抗を削減してもよい。ステップＳ１６の処理においては、例えば燐硝酢酸を用いたウェットエッチングによりｎ型半導体基板１のおもて面全面をエッチングする。次に、図１１に示すように、酸化膜１９を除去する（ステップＳ１７）。次に、図１２に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にショットキー金属６を形成する（ステップＳ１８）。次に、図１３に示すように、ショットキー金属６の表面にアノード電極７を形成する（ステップＳ１９）。
次に、ｎ型半導体基板１（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、ｎ型半導体基板１を裏面側から研磨することで、ｎ型半導体基板１を薄化して製品厚さとする。次に、例えばスパッタリング等の物理気相成長法により、ｎ型半導体基板１の裏面（ｎ+型炭化珪素基板の裏面）の全面にニッケルやチタンを形成した後、レーザーアニールすることでカソード電極８を形成する。その後、ｎ型半導体基板１のおもて面の保護膜を除去した後、ｎ型半導体基板１をダイシング（切断）して個々のチップ状に個片化することで、図１、図２に示す炭化珪素半導体装置４０が完成する。
次に、実施の形態にかかる炭化珪素半導体装置の第２製造方法について説明する。図１６は、実施の形態にかかる炭化珪素半導体装置の第２製造方法の概要を示すフローチャートである。図１７、図１８は、実施の形態にかかる炭化珪素半導体装置の第２製造方法の製造途中の状態を示す断面図である。ここでは、第１製造方法の製造途中と同じ図は記載を省略して、第１製造方法の図を参照して説明を行う。
第２製造方法が第１製造方法と異なる点は、アルミニウムをイオン注入する際、レジスト２０の形成、剥離を行わないことであり、これらの工数を削減することにより、第１製造方法より短い工数で製造することができる。まず、第１製造方法と同様に、ｐ型ウェル領域２を選択的に形成する工程まで行う。
次に、図５に示すように、ｎ型半導体基板１のおもて面の全面に酸化膜１９を形成し、酸化膜１９上にレジスト（不図示）を形成する。酸化膜１９は、例えば、熱酸化法および化学気相成長法によって形成する。次に、フォトリソグラフィおよびエッチングにより酸化膜１９とレジストを選択的に除去して、ｐ+型領域１７が形成される領域に開口部を形成する（ステップＳ２１）。次に、開口部に、ｐ型の不純物を注入することで、ｐ+型領域１７を形成する。
次に、レジストを剥離して、イオン注入で形成した全領域を活性化するための熱処理（活性化アニール）を行う。例えば、１０００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、ｐ型ウェル領域２、ｐ+型領域１７の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
次に、図６に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にニッケル層１１を形成する（ステップＳ２２）。ニッケル層１１は、酸化膜１９の開口部内にも形成され、ニッケル層１１はｐ+型領域１７と接する。
次に、図１７に示すように、ニッケル層１１全面に、アルミニウムをイオン注入することで、ニッケル層１１内にＡｌ領域２２を形成する（ステップＳ２３）。また、アルミニウムをイオン注入する前に、開口部に、ニッケルをイオン注入することで、ニッケル層１１内にＮｉ領域（不図示）を形成してもよい。ここで、領域Ｓ１の拡大断面図およびＮｉ、Ａｌ濃度プロファイルは、第１製造方法と同じである。
第２製造方法では、レジスト２０が設けられていないため、Ａｌ領域２２がニッケル層１１内の全面に形成される。さらに、ｎ型半導体基板１とニッケル層１１との界面にもアルミニウムが注入される。
次に、図１８に示すように、アニール（熱処理）により、半導体基板中のシリコン原子とアルミニウム・ニッケル化合物層中のニッケル原子とをシリサイド反応させて、ｐ+型領域１７にオーミック接合するオーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜１６とカーボン化合物層１８を形成する（ステップＳ２４）。
次に、図１０に示すように、未反応のニッケル層１１を除去する（ステップＳ２５）。ステップＳ２５の処理においては、例えば燐硝酢酸を用いたウェットエッチングによりｎ型半導体基板１のおもて面全面をエッチングする。次に、図１１に示すように、酸化膜１９を除去する（ステップＳ２６）。次に、図１２に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にショットキー金属６を形成する（ステップＳ２７）。次に、図１３に示すように、ショットキー金属６の表面にアノード電極７を形成する（ステップＳ２８）。
次に、ｎ型半導体基板１（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、ｎ型半導体基板１を裏面側から研磨することで、ｎ型半導体基板１を薄化して製品厚さとする。次に、例えばスパッタリング等の物理気相成長法により、ｎ型半導体基板１の裏面（ｎ+型炭化珪素基板の裏面）の全面にニッケルやチタンを形成した後、レーザーアニールすることでカソード電極８を形成する。その後、ｎ型半導体基板１のおもて面の保護膜を除去した後、ｎ型半導体基板１をダイシング（切断）して個々のチップ状に個片化することで、図１、図２に示す炭化珪素半導体装置４０が完成する。
次に、実施の形態にかかる炭化珪素半導体装置の第３製造方法について説明する。図１９は、実施の形態にかかる炭化珪素半導体装置の第３製造方法の概要を示すフローチャートである。図２０～図２３は、実施の形態にかかる炭化珪素半導体装置の第３製造方法の製造途中の状態を示す断面図である。ここでは、第１製造方法の製造途中と同じ図は記載を省略して、第１製造方法の図を参照して説明を行う。
第３製造方法が第１製造方法と異なる点は、アルミニウムをイオン注入する際、酸化膜１９の形成、剥離を行わないことであり、これらの工数を削減することにより、第１製造方法より短い工数で製造することができる。まず、第１製造方法と同様に、ｐ型ウェル領域２を選択的に形成する工程まで行う。
次に、図２０に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にニッケル層１１を形成する（ステップＳ３１）。ニッケル層１１はｐ+型領域１７と接する。
次に、図２１に示すように、ｎ型半導体基板１のおもて面の全面にレジスト２０を形成する。次に、フォトリソグラフィによりレジスト２０を選択的に除去して、ｐ+型領域１７が形成された領域に開口部を形成する。次に、開口部に、アルミニウムをイオン注入することで、ニッケル層１１内にＡｌ領域２２を形成する（ステップＳ３２）。また、アルミニウムをイオン注入する前に、開口部に、ニッケルをイオン注入することで、ニッケル層１１内にＮｉ領域（不図示）を形成してもよい。ここで、領域Ｓ１の拡大断面図およびＮｉ、Ａｌ濃度プロファイルは、第１製造方法と同じである。
次に、図２２に示すように、レジスト２０を剥離する（ステップＳ３３）。次に、図２３に示すように、Ａｌ領域２２上のニッケル層１１以外のニッケル層１１を除去する（ステップＳ３４）。次に、図１１に示すように、アニール（熱処理）により、半導体基板中のシリコン原子とアルミニウム・ニッケル化合物層中のニッケル原子とをシリサイド反応させて、ｐ+型領域１７にオーミック接合するオーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜１６とカーボン化合物層１８を形成する（ステップＳ３５）。
次に、図１２に示すように、例えばスパッタ法によって、ｎ型半導体基板１のおもて面の全面にショットキー金属６を形成する（ステップＳ３６）。次に、図１３に示すように、ショットキー金属６の表面にアノード電極７を形成する（ステップＳ３７）。
次に、ｎ型半導体基板１（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、ｎ型半導体基板１を裏面側から研磨することで、ｎ型半導体基板１を薄化して製品厚さとする。次に、例えばスパッタリング等の物理気相成長法により、ｎ型半導体基板１の裏面（ｎ+型炭化珪素基板の裏面）の全面にニッケルやチタンを形成した後、レーザーアニールすることでカソード電極８を形成する。その後、ｎ型半導体基板１のおもて面の保護膜を除去した後、ｎ型半導体基板１をダイシング（切断）して個々のチップ状に個片化することで、図１、図２に示す炭化珪素半導体装置４０が完成する。
また、実施の形態では、ＪＢＳ構造の炭化珪素ダイオードについて、説明してきたが、本発明は、ＳｉＣ－ＭＯＳＦＥＴのおもて面電極に適用することが可能である。ＭＯＳＦＥＴのｎ型ソース領域はニッケルシリサイドとなっており、カーボン層が形成され、おもて面電極が剥がれやすい状態ではあるが、ショットキーダイオードのように全面に設けられていないため、おもて面電極が剥離することは少ない。しかしながら、ｎ型ソース領域に、Ａｌイオン注入を行って、Ａｌ領域を形成して、アニールによりカーボン化合物層を生成することで、過剰カーボンによるおもて面電極の剥離を防止することができる。ｎ型ソース領域を含めて全面にイオン注入する場合、フォトリソグラフィなどの工数を増やすことなく安価に製造できる。またフォトリソグラフィを行いｎ型ソース領域にイオン注入せず、ｐ+型コンタクト領域にのみイオン注入を行う場合、ｎ型ソース領域とのコンタクト抵抗を低く維持したまま、ｐ+型コンタクト領域のコンタクト抵抗の低減が図れる効果も得られる。さらに、ｎ型ソース領域の界面に達するようにＴｉなどをイオン注入することでＴｉシリサイドの形成温度の低減も図れる。
以上、説明したように、実施の形態によれば、オーミックコンタクト層の上方にカーボン反応金属を設け、その量を制御することでニッケルシリサイド層の過剰形成によるコンタクト抵抗の増加や体積変動による形状の変動や応力による特性変動を抑え、余剰カーボンの発生による層間剥離や破損などの不具合も抑え、コンタクト抵抗の低減を図り、Ｖｆ、ＩＦＳＭ特性を向上させることができる。
また、ニッケル層を積層後、カーボン化合物層形成のためのＡｌイオン注入を、ｐ+型領域に達するように行うことで、イオン注入ダメージによりニッケルシリサイド層の形成が容易になり、アニール温度の低減を図ることができる。また、ｐ+型領域表面のアルミニウム濃度が上がることでニッケルシリサイド層とのオーミックコンタクトがしやすくなる。また、ニッケルをイオン注入することにより、ｐ+型領域とニッケル層との界面近くにニッケルがイオン注入され、ニッケルシリサイド層の形成が容易になる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能であり、所定のパターンで配置されたｐ型領域にオーミック接合するオーミック電極を備えた炭化珪素半導体装置に適用可能である。
具体的には、例えば、本発明は、ｐ型領域（または当該ｐ型領域と半導体基板の主面との間に配置されたｐ+型コンタクト領域）とオーミック電極とのコンタクト抵抗を低減させるための構成の炭化珪素半導体装置や、ｐ型領域にオーミック接合するオーミック電極と酸化膜とが接する構造の炭化珪素半導体装置に有用である。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１、１０１ ｎ型半導体基板
２、１０２ ｐ型ウェル領域
３、１０３ ｐｎダイオード領域
４、１０４ ショットキー領域
６、１０６ ショットキー金属
７、１０７ アノード電極
８、１０８ カソード電極
１０、１１０ 活性領域
１１ ニッケル層
１２ オーミックコンタクト層
１４、１１４ おもて面電極
１５、１１５ 耐圧構造
１６、１１６ ニッケルシリサイド層
１７ ｐ+型領域
１８ カーボン化合物層
１９ 酸化膜
２０ レジスト
２２ Ａｌ領域
３０、１３０ エッジ終端領域
４０、１４０ 炭化珪素半導体装置
１４１ ショットキーダイオード
１４２ ｐｎダイオード

Claims (11)

  1. 炭化珪素からなる第１導電型の半導体基板の第１主面に選択的に第２導電型の半導体領域を形成する第１工程と、
    前記半導体領域上にニッケル層を形成する第２工程と、
    前記ニッケル層にアルミニウムをイオン注入する第３工程と、
    前記アルミニウムが注入された前記ニッケル層を熱処理することで、前記半導体領域にオーミック接合するオーミックコンタクト層を形成する第４工程と、
    前記オーミックコンタクト層、前記半導体領域および前記半導体基板に接触する第１電極であって、前記半導体基板とショットキー接合を形成する前記第１電極を形成する第５工程と、
    前記半導体基板の第２主面に第２電極を形成する第６工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第１工程は、前記半導体基板の第１主面に選択的に第２導電型の第１半導体領域を形成し、前記第１半導体領域を形成後、前記第１半導体領域の表面層に、前記第１半導体領域より不純物濃度の高い第２導電型の第２半導体領域を選択的に形成することで、前記第１半導体領域と前記第２半導体領域とから構成される前記半導体領域を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第３工程では、前記アルミニウムの濃度のピークが、前記ニッケル層内の前記ニッケル層と前記半導体領域との界面側に存在するようにアルミニウムをイオン注入することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第２工程より後、前記第３工程より前に、
    前記ニッケル層および前記半導体領域にニッケルをイオン注入する第７工程をさらに含むことを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記第７工程では、イオン注入された前記ニッケルの濃度のピークが、前記半導体領域内の前記ニッケル層と前記半導体領域との界面側に存在するようにニッケルをイオン注入することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記第２工程は、前記ニッケル層を前記半導体基板の全面に形成し、
    前記第４工程より前に、前記半導体領域上以外の前記ニッケル層を除去する第８工程をさらに含むことを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  7. 前記第１工程より後、前記第２工程より前に、
    前記半導体領域上に酸化膜を形成する第９工程をさらに含み、
    前記第２工程は、前記酸化膜上にニッケル層を形成し、
    前記第４工程より後に、未反応のニッケルを除去する第１０工程をさらに含むことを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  8. 前記第３工程では、前記半導体基板および前記半導体領域上の前記ニッケル層にアルミニウムをイオン注入することを特徴とする請求項１～７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  9. 前記第２工程より後、前記第３工程より前に、
    前記半導体基板上の前記ニッケル層上にレジストを形成する第１１工程をさらに含み、
    前記第３工程では、前記半導体基板上の前記ニッケル層にアルミニウムをイオン注入することを特徴とする請求項１～８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  10. 炭化珪素からなる第１導電型の半導体基板と、
    前記半導体基板の第１主面に選択的に設けられた第２導電型の半導体領域と、
    前記半導体領域にオーミック接合するオーミックコンタクト層と、
    前記オーミックコンタクト層、前記半導体領域および前記半導体基板に接触する第１電極であって、前記半導体基板とショットキー接合を形成する前記第１電極と、
    前記半導体基板の第２主面に設けられた第２電極と、
    を備え、
    前記オーミックコンタクト層は、前記半導体領域と接するニッケルシリサイド層と、前記ニッケルシリサイド層上に設けられたカーボン化合物層とから構成され、
    前記ニッケルシリサイド層および前記カーボン化合物層は、アルミニウムを含み、前記カーボン化合物層のアルミニウムは、前記ニッケルシリサイド層のアルミニウムより濃度が高いことを特徴とする炭化珪素半導体装置。
  11. 前記カーボン化合物層のアルミニウムの濃度は、濃度のピークが前記ニッケルシリサイド層内の前記ニッケルシリサイド層と前記カーボン化合物層との界面側に存在することを特徴とする請求項１０に記載の炭化珪素半導体装置。
JP2021191203A 2021-11-25 2021-11-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Active JP7800073B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021191203A JP7800073B2 (ja) 2021-11-25 2021-11-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN202211151226.2A CN116169184A (zh) 2021-11-25 2022-09-21 碳化硅半导体装置的制造方法以及碳化硅半导体装置
US17/950,674 US12414316B2 (en) 2021-11-25 2022-09-22 Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021191203A JP7800073B2 (ja) 2021-11-25 2021-11-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2023077774A JP2023077774A (ja) 2023-06-06
JP7800073B2 true JP7800073B2 (ja) 2026-01-16

Family

ID=86383214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021191203A Active JP7800073B2 (ja) 2021-11-25 2021-11-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US12414316B2 (ja)
JP (1) JP7800073B2 (ja)
CN (1) CN116169184A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009013886A1 (ja) 2007-07-20 2009-01-29 Panasonic Corporation 炭化珪素半導体装置およびその製造方法
JP2013058602A (ja) 2011-09-08 2013-03-28 Toshiba Corp 半導体装置の製造方法
JP2021093522A (ja) 2019-12-10 2021-06-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333896B2 (ja) 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
JP5369762B2 (ja) 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5482107B2 (ja) 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP6922202B2 (ja) 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US11309438B2 (en) 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
EP3859767B1 (en) 2020-02-03 2022-06-15 Hitachi Energy Switzerland AG Method for forming an ohmic contact to p-type silicon carbide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009013886A1 (ja) 2007-07-20 2009-01-29 Panasonic Corporation 炭化珪素半導体装置およびその製造方法
JP2013058602A (ja) 2011-09-08 2013-03-28 Toshiba Corp 半導体装置の製造方法
JP2021093522A (ja) 2019-12-10 2021-06-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20230163220A1 (en) 2023-05-25
US12414316B2 (en) 2025-09-09
CN116169184A (zh) 2023-05-26
JP2023077774A (ja) 2023-06-06

Similar Documents

Publication Publication Date Title
JP5455973B2 (ja) 炭化珪素半導体装置の製造方法
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5439215B2 (ja) 半導体装置および半導体装置の製造方法
US11271118B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2013232564A (ja) 半導体装置および半導体装置の製造方法
JP7673378B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11411093B2 (en) Method of manufacturing silicon carbide semiconductor device
WO2018016165A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2022025010A1 (ja) 炭化珪素半導体装置
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11929400B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
JP2023001782A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2024011076A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP7800073B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2008004726A (ja) 半導体素子およびその製造方法
US20250294822A1 (en) Semiconductor device
JP2020129623A (ja) 半導体装置および半導体装置の製造方法
JP2021057542A (ja) 半導体装置
JP2009218267A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250918

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20251106

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20251107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251215

R150 Certificate of patent or registration of utility model

Ref document number: 7800073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150