JP7823295B2 - 半導体装置および結晶成長方法 - Google Patents
半導体装置および結晶成長方法Info
- Publication number
- JP7823295B2 JP7823295B2 JP2022501910A JP2022501910A JP7823295B2 JP 7823295 B2 JP7823295 B2 JP 7823295B2 JP 2022501910 A JP2022501910 A JP 2022501910A JP 2022501910 A JP2022501910 A JP 2022501910A JP 7823295 B2 JP7823295 B2 JP 7823295B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- semiconductor
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33573—Full-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33584—Bidirectional converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
- H10P14/272—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/276—Lateral overgrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2924—Structures
- H10P14/2925—Surface structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3234—Materials thereof being oxide semiconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3446—Transition metal elements; Rare earth elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/232—Emitter electrodes for IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
- H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、パワーデバイス等に有用な半導体装置に関する。また、本発明はパワーデバイス等に有用な結晶を得ることができる結晶成長方法に関する。
従来、異種基板上に結晶成長させる際に、クラックや格子欠陥が生じる問題がある。この問題に対し、基板と膜の格子定数や熱膨張係数を整合させること等が検討されている。また、不整合が生じる場合には、ＥＬＯのような成膜手法等も検討されている。
特許文献１には、異種基板上にバッファ層を形成し、前記バッファ層上に酸化亜鉛系半導体層を結晶成長させる方法が記載されている。特許文献２には、ナノドットのマスクを異種基板上に形成して、ついで、単結晶半導体材料層を形成することが記載されている。非特許文献１には、サファイア上に、ＧａＮのナノカラムを介して、ＧａＮを結晶成長させる手法が記載されている。非特許文献２には、周期的なＳｉＮ中間層を用いて、Ｓｉ（１１１）上にＧａＮを結晶成長させて、ピット等の欠陥を減少させる手法が記載されている。
しかしながら、いずれの技術も、成膜速度が悪かったり、基板にクラック、転位、反り等が生じたり、また、エピタキシャル膜に転位やクラック等が生じたりして、高品質なエピタキシャル膜を得ることが困難であり、基板の大口径化やエピタキシャル膜の厚膜化においても、支障が生じていた。
また、高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
しかしながら、酸化ガリウムは、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、コランダム構造の結晶膜を成膜することが困難であり、結晶品質等においてもまだまだ課題が数多く存在している。これに対し、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。
特許文献３には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献４～６には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
特許文献３には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献４～６には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
また、最近では、特許文献７～９に記載されているように、コランダム構造の酸化ガリウム膜をＥＬＯ成長等させることが検討されている。特許文献７～９に記載されている方法によれば、良質なコランダム構造の酸化ガリウム膜を得ることは可能であるが、特許文献７記載の熱膨張係数差を利用したＥＬＯ成膜手法等をもってしても、実際に結晶膜を調べてみると、ファセット成長する傾向があり、このファセット成長に起因する転位やクラックなどの課題もあって、また、特許文献１０に記載されているように、面方向により電気特性を向上させることも検討されている。
なお、特許文献３～１０はいずれも本出願人による特許または特許出願に関する公報である。
なお、特許文献３～１０はいずれも本出願人による特許または特許出願に関する公報である。
Kazuhide Kusakabe., et al., "Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy", Journal of Crystal Growth 237-239 (2002) 988-992
K. Y. Zang., et al.，"Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)", Journal of Applied Physics 101, 093502 (2007)
本発明の実施態様の一つとして、半導体特性に優れた半導体装置を提供することを目的とする。本発明の別の実施態様として、転位が低減された結晶を工業的に有利に形成できる方法を提供することを目的とする。
本発明者は、上記目的の少なくとも一つを達成すべく鋭意検討した結果、半導体装置の実施態様の一つとして、コランダム構造を有する酸化ガリウム結晶の結晶軸と、電流の流れる方向との関係において、電気特性が異方性を有することを知見し、半導体層と、前記半導体層の第１面側にそれぞれ配置された第１の電極と第２の電極とを少なくとも有しており、前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている半導体装置であって、前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行である半導体装置の創製に成功した。
また、本発明者は、半導体装置の別の実施態様として、コランダム構造を有する酸化ガリウム結晶の結晶軸と、電流の流れる方向との関係において、電気特性が異方性を有することを知見し、コランダム構造を有する半導体層と、前記半導体層の第１面側に配置された第１の電極と、前記第１面側の反対側である第２面側に配置された第２電極とを少なくとも有する半導体装置であって、前記第２の電極が第１の電極よりも少なくとも第１の方向に長く、前記第１面がｍ面であり、前記第１の方向が前記半導体層のｃ軸方向である半導体装置の創製に成功した。
このような半導体装置が、半導体特性、特に電気特性に優れており、上記の従来の問題の少なくとも一つを解決できるものであることを見出した。
さらに、本発明者は、上記の半導体装置に含まれる結晶の成長方法の一つとして、コランダム構造を有する結晶成長用の結晶基板であって、ａ軸方向よりもｍ軸方向に前記結晶成長に伴う転位が伸展するように凹凸部が設けられている前記結晶基板のｃ面上に、コランダム構造を有する結晶を結晶成長させることを含む、結晶成長方法を見出し、このような結晶成長方法が、転位の異方性を活用して、転位を低減できるものであることを知見し上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。なお、前記結晶成長方法により、結晶膜および／または結晶性酸化物半導体層（半導体層ともいう）として結晶成長させることができ、本発明の半導体装置の半導体層とすることができる。
すなわち、本発明は、以下の発明に関する。
［１］
半導体層と、前記半導体層の第１面側にそれぞれ配置された第１の電極と第２の電極とを少なくとも有しており、前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている半導体装置であって、前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行である半導体装置。
［２］
コランダム構造を有する半導体層と、前記半導体層の第１面側に配置された第１の電極と、前記第１面側の反対側である第２面側に配置された第２電極とを少なくとも有する半導体装置であって、前記第１面がｍ面であり、前記第２の電極が第１の電極よりも少なくとも第１の方向に長く、前記第１の方向が前記半導体層のｃ軸方向であることを特徴とする半導体装置。
［３］
前記半導体層が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する前記［１］または［２］に記載の半導体装置。
［４］
前記半導体層が、少なくともガリウムを含む金属酸化物を主成分とする前記［１］または［２］に記載の半導体装置。
［５］
前記半導体層のキャリア濃度が、１×１０１９／ｃｍ３以下である前記［１］記載の半導体装置。
［６］
前記第１面が、ｃ面である前記［１］記載の半導体装置。
［７］
パワーデバイスである前記［１］～［６］のいずれかに記載の半導体装置。
［８］
パワーモジュール、インバータまたはコンバータである前記［７］記載の半導体装置。
［９］
パワーカードである前記［７］記載の半導体装置。
［１０］
さらに、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられている前記［８］記載の半導体装置。
［１１］
前記半導体層の両側にそれぞれ放熱層が設けられており、前記放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられている前記［９］記載の半導体装置。
［１２］
半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］～［１０］のいずれかに記載の半導体装置である半導体システム。
［１３］
コランダム構造を有する結晶成長用の結晶基板であって、ａ軸方向よりもｍ軸方向に前記結晶成長に伴う転位が伸展するように凹凸部が設けられている前記結晶基板のｃ面上に、コランダム構造を有する結晶を結晶成長させることを含む、結晶成長方法。
［１４］
結晶成長用の結晶基板を用いてコランダム構造を有する結晶を結晶成長させる方法であって、前記結晶基板の結晶成長面側に、前記結晶のｍ軸方向に伸展する転位を前記結晶成長の方向から移動させる凹凸部が設けられていることを特徴とする、結晶成長方法。
［１５］
前記凹凸部の凸部がＴｉＯ２を含むマスクであることを特徴とする、前記［１３］または［１４］に記載の方法。
［１６］
前記凹凸部が設けられている前記結晶基板の主面がｃ面である、前記［１４］記載の方法。
［１７］
前記結晶が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する前記［１３］～［１６］のいずれかに記載の方法。
［１８］
前記結晶が、少なくともガリウムを含む金属酸化物を主成分とする前記［１３］～［１７］のいずれかに記載の方法。
［１９］
前記の結晶成長を、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法およびＡＬＤ法から選択される少なくとも1つの方法により行う、前記［１３］～［１８］のいずれかに記載の方法。
［２０］
前記凹凸部が隣り合うｍ面の斜面を少なくとも２以上含む、前記［１３］～［１９］のいずれかに記載の方法。
［２１］
前記凹凸部が向かい合うｍ面の斜面を少なくとも２以上含む、前記［１３］～［２０］のいずれかに記載の方法。
［２２］
前記結晶成長の方向がｃ軸方向、ａ軸方向およびｍ軸方向を含む、前記［１３］～［２１］のいずれかに記載の方法。
［２３］
前記結晶基板が、ｃ面サファイア基板と、前記ｃ面サファイア基板上に配置された酸化ガリウムを含む、前記［１３］～［２２］のいずれかに記載の方法。
［２４］
前記凹凸部の凸部がマスク層で、凹部が、前記マスク層を貫通する複数の開口部である、前記［１３］～［２３］のいずれかに記載の方法。
［２５］
前記複数の開口部の中心が、三角格子の頂点に位置し、前記三角格子の一辺がａ軸方向に平行に配置されている、前記［２４］記載の方法。
［２６］
前記複数の開口部の中心が、三角格子の頂点に位置し、前記三角格子の一辺がｍ軸方向に平行に配置されている、前記［２４］記載の方法。
［２７］
前記結晶が結晶膜である、前記［１３］～［２６］のいずれかに記載の方法。
［１］
半導体層と、前記半導体層の第１面側にそれぞれ配置された第１の電極と第２の電極とを少なくとも有しており、前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている半導体装置であって、前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行である半導体装置。
［２］
コランダム構造を有する半導体層と、前記半導体層の第１面側に配置された第１の電極と、前記第１面側の反対側である第２面側に配置された第２電極とを少なくとも有する半導体装置であって、前記第１面がｍ面であり、前記第２の電極が第１の電極よりも少なくとも第１の方向に長く、前記第１の方向が前記半導体層のｃ軸方向であることを特徴とする半導体装置。
［３］
前記半導体層が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する前記［１］または［２］に記載の半導体装置。
［４］
前記半導体層が、少なくともガリウムを含む金属酸化物を主成分とする前記［１］または［２］に記載の半導体装置。
［５］
前記半導体層のキャリア濃度が、１×１０１９／ｃｍ３以下である前記［１］記載の半導体装置。
［６］
前記第１面が、ｃ面である前記［１］記載の半導体装置。
［７］
パワーデバイスである前記［１］～［６］のいずれかに記載の半導体装置。
［８］
パワーモジュール、インバータまたはコンバータである前記［７］記載の半導体装置。
［９］
パワーカードである前記［７］記載の半導体装置。
［１０］
さらに、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられている前記［８］記載の半導体装置。
［１１］
前記半導体層の両側にそれぞれ放熱層が設けられており、前記放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられている前記［９］記載の半導体装置。
［１２］
半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］～［１０］のいずれかに記載の半導体装置である半導体システム。
［１３］
コランダム構造を有する結晶成長用の結晶基板であって、ａ軸方向よりもｍ軸方向に前記結晶成長に伴う転位が伸展するように凹凸部が設けられている前記結晶基板のｃ面上に、コランダム構造を有する結晶を結晶成長させることを含む、結晶成長方法。
［１４］
結晶成長用の結晶基板を用いてコランダム構造を有する結晶を結晶成長させる方法であって、前記結晶基板の結晶成長面側に、前記結晶のｍ軸方向に伸展する転位を前記結晶成長の方向から移動させる凹凸部が設けられていることを特徴とする、結晶成長方法。
［１５］
前記凹凸部の凸部がＴｉＯ２を含むマスクであることを特徴とする、前記［１３］または［１４］に記載の方法。
［１６］
前記凹凸部が設けられている前記結晶基板の主面がｃ面である、前記［１４］記載の方法。
［１７］
前記結晶が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する前記［１３］～［１６］のいずれかに記載の方法。
［１８］
前記結晶が、少なくともガリウムを含む金属酸化物を主成分とする前記［１３］～［１７］のいずれかに記載の方法。
［１９］
前記の結晶成長を、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法およびＡＬＤ法から選択される少なくとも1つの方法により行う、前記［１３］～［１８］のいずれかに記載の方法。
［２０］
前記凹凸部が隣り合うｍ面の斜面を少なくとも２以上含む、前記［１３］～［１９］のいずれかに記載の方法。
［２１］
前記凹凸部が向かい合うｍ面の斜面を少なくとも２以上含む、前記［１３］～［２０］のいずれかに記載の方法。
［２２］
前記結晶成長の方向がｃ軸方向、ａ軸方向およびｍ軸方向を含む、前記［１３］～［２１］のいずれかに記載の方法。
［２３］
前記結晶基板が、ｃ面サファイア基板と、前記ｃ面サファイア基板上に配置された酸化ガリウムを含む、前記［１３］～［２２］のいずれかに記載の方法。
［２４］
前記凹凸部の凸部がマスク層で、凹部が、前記マスク層を貫通する複数の開口部である、前記［１３］～［２３］のいずれかに記載の方法。
［２５］
前記複数の開口部の中心が、三角格子の頂点に位置し、前記三角格子の一辺がａ軸方向に平行に配置されている、前記［２４］記載の方法。
［２６］
前記複数の開口部の中心が、三角格子の頂点に位置し、前記三角格子の一辺がｍ軸方向に平行に配置されている、前記［２４］記載の方法。
［２７］
前記結晶が結晶膜である、前記［１３］～［２６］のいずれかに記載の方法。
本発明の態様における結晶成長方法によれば、転位が低減された結晶、結晶膜および／または半導体層を工業的に有利に形成できる。また、本発明の態様における半導体装置によれば、半導体特性、特に電気特性に優れている。
本発明の実施態様の一つにおける半導体装置は、半導体層と、前記半導体層の第１面側にそれぞれ配置された第１の電極と第２の電極とを少なくとも有しており、前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている半導体装置であって、前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行であることを特長とする。
また、本発明の別の実施態様における半導体装置は、コランダム構造を有する半導体層と、前記半導体層の第１面側に配置された第１の電極と、前記第１面側の反対側である第２面側に配置された第２電極とを少なくとも有する半導体装置であって、前記第１面がｍ面であり、前記第２の電極が第１の電極よりも少なくとも第１の方向に長く、前記第１の方向が前記半導体層のｃ軸方向であることを特長とする。
本発明の実施態様においては、前記半導体層が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する。また、本発明の実施態様においては、前記半導体層が、少なくともガリウムを含む金属酸化物を主成分とするのが、高耐圧等においてより優れた半導体特性を奏することができる。なお、前記「主成分」とは、前記半導体層中の全成分に対し、前記金属酸化物が、原子比で、５０％以上含まれることを意味し、好ましくは７０％以上、より好ましくは９０％以上含まれることを意味し、実施態様によっては１００％であってもよいことを意味する。また、前記金属酸化物が少なくともガリウムを含み、さらに、インジウム、ロジウムまたはイリジウムを含むのが好ましく、前記金属酸化物が少なくともガリウムを含み、さらに、インジウムまたは／およびアルミニウムを含むのも好ましい。前記金属酸化物が少なくともガリウムを含むのが、例えばスイッチング特性等のパワーデバイスとしての特性をより優れたものとすることができるのでより好ましい。また、本発明の実施態様においては、前記第１面が、ｃ面であるのが、電気特性をより優れたものとすることができるので好ましい。
さらに、本発明の結晶成長方法の実施態様の一例として、コランダム構造を有する結晶成長用の結晶基板であって、ａ軸方向よりもｍ軸方向に前記結晶成長に伴う転位が伸展するように凹凸部が設けられている前記結晶基板のｃ面上に、コランダム構造を有する結晶を結晶成長させることを含む結晶成長方法が挙げられる。また、本発明の実施態様の一例として、結晶成長用の結晶基板を用いてコランダム構造を有する結晶を結晶成長させる方法であって、前記結晶基板の結晶成長面側に、前記結晶のｍ軸方向に伸展する転位を前記結晶成長の方向から移動させる凹凸部が設けられていることを特徴とする結晶成長方法が挙げられる。本発明の実施態様においては、前記凹凸部の凸部がマスクであることが好ましい。また、前記マスクはＴｉＯ２を含むマスクであることが好ましい。さらに、前記凹凸部が設けられている前記結晶基板の主面がｃ面であることが好ましい。実施態様の一例として、前記結晶が、ガリウム、インジウム、ロジウム、クロム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有することが好ましく、前記結晶が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有することがより好ましい。なお、本発明の実施態様においては、前記結晶が、少なくともガリウムを含む金属酸化物を主成分とすることがより好ましい。また、前記の結晶成長を、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法およびＡＬＤ法から選択される少なくとも1つの方法により行うことが好ましい。また、本発明の別の実施態様の一例として、前記凹凸部が隣り合うｍ面の斜面を少なくとも２以上含むことも好ましい。この実施態様においては、前記凹凸部が向かい合うｍ面の斜面を少なくとも２以上含むことが好ましい。前記結晶成長の方向がｃ軸方向、ａ軸方向およびｍ軸方向を含めて、コランダム構造を有する結晶を結晶成長させることで、ａ軸方向に転位を低減した結晶を容易に得ることができる。
本発明の好適な実施態様における結晶成長方法は、半導体特性に優れた結晶を得るのに有利であり、前記結晶を半導体装置における半導体層として、好適に用いることができる。
前記半導体層は結晶性酸化物半導体層であって、結晶性酸化物半導体を含むのが好ましい。前記結晶性酸化物半導体は、前記金属酸化物を含み、上記のように、少なくともガリウムを含むのが好ましく、酸化ガリウムおよびその混晶を主成分として含むのがより好ましい。また、前記結晶性酸化物半導体の結晶構造等は特に限定されないが、本発明においては、前記結晶性酸化物半導体がコランダム構造を有する金属酸化物を主成分として含むのが好ましい。前記金属酸化物は、特に限定されないが、少なくとも周期律表第４周期～第６周期の１種または２種以上の金属を含むのが好ましく、少なくともガリウム、インジウム、ロジウムまたはイリジウムを含むのがより好ましく、ガリウムを含むのが最も好ましい。また、本発明においては、前記金属酸化物が、ガリウムと、インジウムまたは／およびアルミニウムとを含むのも好ましい。ガリウムを含む前記金属酸化物としては、例えば、α－Ｇａ２Ｏ３またはその混晶などが挙げられる。このような好ましい金属酸化物を主成分として含む半導体層は、結晶性や放熱性がより優れたものとなり、半導体特性もさらに優れたものになり得る。例えば、前記金属酸化物がα－Ｇａ２Ｏ３である場合、前記半導体層に含まれるガリウムの原子比が、前記半導体層中の全金属成分に対し５０％以上の割合で、α－Ｇａ２Ｏ３が前記半導体層に含まれていればそれでよい。本発明においては、前記半導体層の金属成分中のガリウムの原子比が、前記半導体層中の全金属成分に対し７０％以上であることが好ましく、８０％以上であるのがより好ましい。なお、前記半導体層は、単結晶であってもよいし、多結晶であってもよい。また、前記半導体層は、通常、膜状であるが、本発明の目的を阻害しない限りは特に限定されず、板状であってもよいし、シート状であってもよい。
前記半導体層には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。ｎ型ドーパントであってもよいし、ｐ型ドーパントであってもよい。前記ｎドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブなどが挙げられる。キャリア濃度は、適宜設定されるものであってよく、具体的には例えば、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、キャリア濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、実施態様の一例として、例えば、半導体層のキャリア濃度を約１×１０２０／ｃｍ３以上の高濃度で含有させてもよいが、本発明の実施態様においては、半導体層のキャリア濃度を低くする方が異方性をより効果的なものとし、半導体特性をより良好なものとすることができるので、例えば１×１０１９／ｃｍ３以下とするのが好ましく、５×１０１８／ｃｍ３以下とするのがより好ましく、１×１０１８／ｃｍ３以下とするのが最も好ましい。
前記半導体層は例えば次の好適な成膜方法により得ることができる。例えば、第２の辺を第１の辺よりも短くした結晶基板を用いて、ｍ軸方向を、第１の方向として、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように、ミストＣＶＤ法またはミスト・エピタキシー法によりエピタキシャル結晶成長させて前記半導体層を形成し、半導体装置を作製することにより得ることができる。
＜結晶基板＞
前記結晶基板は、本発明の目的を阻害しない限り特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板が挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。前記コランダム構造を有する結晶基板としては、例えば、サファイア基板、α型酸化ガリウム基板や、Ｇａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下であるα型の混晶体基板などが挙げられる。
前記結晶基板は、本発明の目的を阻害しない限り特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板が挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。前記コランダム構造を有する結晶基板としては、例えば、サファイア基板、α型酸化ガリウム基板や、Ｇａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下であるα型の混晶体基板などが挙げられる。
本発明においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、ｃ面サファイア基板、ｍ面サファイア基板、ａ面サファイア基板、ｒ面サファイア基板などが挙げられるが、本発明の実施態様においては、ｃ面サファイア基板やｃ面α－Ｇａ２Ｏ３基板を用いることが好ましい。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されず、例えば、０．０１°以上であるが、好ましくは０．２°以上であり、より好ましくは０．２°～１２°である。前記サファイア基板は、０．２°以上のオフ角を有するｃ面サファイア基板であるのも好ましい。
なお、前記結晶基板の厚さは、特に限定されないが、通常、１０μｍ～２０ｍｍであり、より好ましくは１０～１０００μｍである。
なお、前記結晶基板の厚さは、特に限定されないが、通常、１０μｍ～２０ｍｍであり、より好ましくは１０～１０００μｍである。
また、本発明においては、ＥＬＯマスクを用いて、前記半導体層において、第２の辺を第１の辺よりも短くし、第１の結晶軸方向の線熱膨張係数を第２の結晶軸方向の線熱膨張係数よりも小さく、第１の辺方向を第１の結晶軸方向と平行または略平行とし、第２の辺方向を第２の結晶軸方向と平行または略平行となりやすいように、結晶成長の方向等を制御してもよい。
前記結晶基板の好適な形状としては、例えば、三角形、四角形（例えば長方形若しくは台形等）、五角形若しくは六角形等の多角形状、Ｕ字形状、逆Ｕ字形状、Ｌ字形状またはコの字形状等が挙げられる。
前記結晶基板の好適な形状としては、例えば、三角形、四角形（例えば長方形若しくは台形等）、五角形若しくは六角形等の多角形状、Ｕ字形状、逆Ｕ字形状、Ｌ字形状またはコの字形状等が挙げられる。
なお、本発明においては、前記結晶基板上にバッファ層や応力緩和層等の他の層を設けもよい。バッファ層としては、前記結晶基板または前記半導体層の結晶構造と同一の結晶構造を有する金属酸化物からなる層などが挙げられる。また、応力緩和層としては、ＥＬＯマスク層などが挙げられる。
以下、本発明において好適に用いられる結晶基板の好ましい態様を、図面を用いて説明する。
図１９は、本発明における結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図１９の凹凸部は、結晶基板４０１と、マスク層４０４とから構成されている。図２０は、天頂方向から見た図１９に示す凹凸部の表面を示している。図１９および図２０からわかるように、マスク層４０４は、凸部４０２ａとして、結晶基板４０１の結晶成長面上に形成されており、ドット状の凹部４０２ｂがマスク層に設けられた開口部を示している。マスク層４０４のドット状の凹部４０２ｂは開口部で、開口部からは結晶基板４０１が露出しており、ドット状の凹部４０２ｂの中心が三角格子の頂点に位置するように形成されている。なお、前記ドットの円は、それぞれ一定の周期４００ａの間隔ごとに設けられている。周期４００ａは、特に限定されないが、本発明においては、１μｍ～１ｍｍであるのが好ましく、５μｍ～３００μｍであるのがより好ましい。ここで、周期４００ａは、隣接するドットの円の端部同士の間の距離をいう。なお、マスク層４０４は、マスク層４０４の構成材料を成膜した後、フォトリソグラフィ等の公知の手段を用いて所定形状に加工することにより形成することができる。また、マスク層４０４の構成材料としては、例えば、Ｓｉ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｓｎ、Ａｌ等の酸化物、窒化物または炭化物、カーボン、ダイヤモンド、金属、またはこれらの混合物等が挙げられる。本発明においては、前記マスク層４０４が、遷移金属の金属酸化物を含むのが好ましく、周期律表第４族金属を含むのが好ましく、酸化チタンを含むのが最も好ましい。前記マスク層４０４の構成材料をこのような好ましいものとすることにより、結晶性酸化物層の結晶性をより優れたものとすることができる。また、マスク層４０４の成膜手段は、特に限定されず、公知の手段であってよい。前記マスク層４０４の成膜手段としては、例えば、真空蒸着法、ＣＶＤ法またはスパッタリング法等が挙げられる。本発明においては、前記マスク層４０４が酸化チタンを含む場合には、スパッタリング法を用いるのが、より好適にマスク層４０４上に多結晶酸化物を形成することができるので、好ましく、反応性スパッタリング法を用いるのがより好ましく、Ｏ２ガス供給下の反応性スパッタリング法を用いるのが最も好ましい。
図１９は、本発明における結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図１９の凹凸部は、結晶基板４０１と、マスク層４０４とから構成されている。図２０は、天頂方向から見た図１９に示す凹凸部の表面を示している。図１９および図２０からわかるように、マスク層４０４は、凸部４０２ａとして、結晶基板４０１の結晶成長面上に形成されており、ドット状の凹部４０２ｂがマスク層に設けられた開口部を示している。マスク層４０４のドット状の凹部４０２ｂは開口部で、開口部からは結晶基板４０１が露出しており、ドット状の凹部４０２ｂの中心が三角格子の頂点に位置するように形成されている。なお、前記ドットの円は、それぞれ一定の周期４００ａの間隔ごとに設けられている。周期４００ａは、特に限定されないが、本発明においては、１μｍ～１ｍｍであるのが好ましく、５μｍ～３００μｍであるのがより好ましい。ここで、周期４００ａは、隣接するドットの円の端部同士の間の距離をいう。なお、マスク層４０４は、マスク層４０４の構成材料を成膜した後、フォトリソグラフィ等の公知の手段を用いて所定形状に加工することにより形成することができる。また、マスク層４０４の構成材料としては、例えば、Ｓｉ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｓｎ、Ａｌ等の酸化物、窒化物または炭化物、カーボン、ダイヤモンド、金属、またはこれらの混合物等が挙げられる。本発明においては、前記マスク層４０４が、遷移金属の金属酸化物を含むのが好ましく、周期律表第４族金属を含むのが好ましく、酸化チタンを含むのが最も好ましい。前記マスク層４０４の構成材料をこのような好ましいものとすることにより、結晶性酸化物層の結晶性をより優れたものとすることができる。また、マスク層４０４の成膜手段は、特に限定されず、公知の手段であってよい。前記マスク層４０４の成膜手段としては、例えば、真空蒸着法、ＣＶＤ法またはスパッタリング法等が挙げられる。本発明においては、前記マスク層４０４が酸化チタンを含む場合には、スパッタリング法を用いるのが、より好適にマスク層４０４上に多結晶酸化物を形成することができるので、好ましく、反応性スパッタリング法を用いるのがより好ましく、Ｏ２ガス供給下の反応性スパッタリング法を用いるのが最も好ましい。
また、図２１は本発明の結晶成長方法の実施態様の１つにおいて、用いられる基板の表面上に形成された凹凸部の表面を模式的に示す上面斜視図であり、図２２は、図２１で示される基板の凹凸部の凸部の説明図で、基板の凹凸部を横切るように切断した部分断面図を示す。本実施態様においては、基板４０１は、サファイア基板であって、基板４０１の表面４０１ａに互いに平行して配置される凹凸部を有するＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）であってもよい。図１９、２０で示される前記凹凸部とは異なり、本実施態様では、凹凸部が隣り合う斜面４０５および／または向き合う斜面４０５を少なくとも１以上含んでいればよく、本実施態様では、前記斜面４０５がｍ面であるのが好ましい。なお、図２１で示す基板は、凸部４０２ａおよび／または凹部４０２ｂの断面形状が三角形で頂角の大きさを６０°に設定している。図２１で示すように、凸部４０２ａの断面が三角形状を有する尾根状とすることで、図２２の矢印Ｂで示すように、前記斜面４０５に対して垂直方向（ｍ軸方向）に、結晶成長に伴う転位を伸展させて、矢印Ａで示す結晶成長方向に結晶成長に伴う転位が伸展するのを避けることができる。また、基板の凹凸部の凹部４０２ｂでは、図２３の矢印Ｂで示すように、前記凹部４０２ｂの対向する斜面４０５に対して垂直方向（ｍ軸方向）に、前記結晶成長に伴う転位を伸展させて互いに近づけて転位の対消滅を促し、ａ軸方向に延びる転移密度や転移領域を低減することができる。このようにして、前記結晶成長方向において、転位が低減された広範囲の結晶を得ることができる。
前記エピタキシャル結晶成長の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記エピタキシャル結晶成長手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明においては、前記エピタキシャル結晶成長手段が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。
前記のミストＣＶＤ法またはミスト・エピタキシー法では、金属を含む原料溶液を霧化し（霧化工程）、液滴を浮遊させ、得られた霧化液滴をキャリアガスでもって前記結晶基板近傍まで搬送し（搬送工程）、ついで、前記霧化液滴を熱反応させること（成膜工程）により行う。
（原料溶液）
原料溶液は、成膜原料として金属を含んでおり、霧化可能であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。前記金属は、金属単体であっても、金属化合物であってもよく、本発明の目的を阻害しない限り特に限定されないが、ガリウム（Ｇａ）、イリジウム（Ｉｒ）、インジウム（Ｉｎ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、レニウム（Ｒｅ）、チタン（Ｔｉ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）およびジルコニウム（Ｚｒ）から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、前記金属が、少なくとも周期律表第４周期～第６周期の１種または２種以上の金属を含むのが好ましく、少なくともガリウム、インジウム、ロジウムまたはイリジウムを含むのがより好ましい。また、本発明においては、前記金属が、ガリウムと、インジウムまたは／およびアルミニウムとを含むのも好ましい。このような好ましい金属を用いることにより、半導体装置等により好適に用いることができる前記半導体層を成膜することができる。
原料溶液は、成膜原料として金属を含んでおり、霧化可能であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。前記金属は、金属単体であっても、金属化合物であってもよく、本発明の目的を阻害しない限り特に限定されないが、ガリウム（Ｇａ）、イリジウム（Ｉｒ）、インジウム（Ｉｎ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、レニウム（Ｒｅ）、チタン（Ｔｉ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）およびジルコニウム（Ｚｒ）から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、前記金属が、少なくとも周期律表第４周期～第６周期の１種または２種以上の金属を含むのが好ましく、少なくともガリウム、インジウム、ロジウムまたはイリジウムを含むのがより好ましい。また、本発明においては、前記金属が、ガリウムと、インジウムまたは／およびアルミニウムとを含むのも好ましい。このような好ましい金属を用いることにより、半導体装置等により好適に用いることができる前記半導体層を成膜することができる。
本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
前記原料溶液の溶媒は、本発明の目的を阻害しない限り特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましい。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合してもよい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられる。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムもしくはニオブ等のｎ型ドーパントまたはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
（霧化工程）
前記霧化工程は、金属を含む原料溶液を調整し、前記原料溶液を霧化し、液滴を浮遊させ、霧化液滴を発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、０．０００１ｍｏｌ／Ｌ～２０ｍｏｌ／Ｌが好ましい。霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の霧化手段であってよいが、本発明においては、超音波振動を用いる霧化手段であるのが好ましい。本発明で用いられるミストは、空中に浮遊するものであり、例えば、スプレーのように吹き付けるのではなく、初速度がゼロで、空間に浮かびガスとして搬送することが可能なミストであるのがより好ましい。ミストの液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１～１０μｍである。
前記霧化工程は、金属を含む原料溶液を調整し、前記原料溶液を霧化し、液滴を浮遊させ、霧化液滴を発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、０．０００１ｍｏｌ／Ｌ～２０ｍｏｌ／Ｌが好ましい。霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の霧化手段であってよいが、本発明においては、超音波振動を用いる霧化手段であるのが好ましい。本発明で用いられるミストは、空中に浮遊するものであり、例えば、スプレーのように吹き付けるのではなく、初速度がゼロで、空間に浮かびガスとして搬送することが可能なミストであるのがより好ましい。ミストの液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１～１０μｍである。
（搬送工程）
前記搬送工程では、前記キャリアガスによって前記霧化液滴を前記基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、不活性ガス（例えば窒素やアルゴン等）、または還元ガス（水素ガスやフォーミングガス等）などが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、１ＬＰＭ以下が好ましく、０．１～１ＬＰＭがより好ましい。
前記搬送工程では、前記キャリアガスによって前記霧化液滴を前記基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、不活性ガス（例えば窒素やアルゴン等）、または還元ガス（水素ガスやフォーミングガス等）などが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、１ＬＰＭ以下が好ましく、０．１～１ＬＰＭがより好ましい。
（成膜工程）
成膜工程では、前記霧化液滴を反応させて、前記結晶基板上に成膜する。前記反応は、前記霧化液滴から膜が形成される反応であれば特に限定されないが、本発明においては、熱反応が好ましい。前記熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、原料溶液の溶媒の蒸発温度以上の温度で行うが、高すぎない温度以下が好ましく、６５０℃以下がより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが蒸発温度の計算がより簡単になり、設備等も簡素化できる等の点で好ましい。また、膜厚は成膜時間を調整することにより、設定することができる。
成膜工程では、前記霧化液滴を反応させて、前記結晶基板上に成膜する。前記反応は、前記霧化液滴から膜が形成される反応であれば特に限定されないが、本発明においては、熱反応が好ましい。前記熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、原料溶液の溶媒の蒸発温度以上の温度で行うが、高すぎない温度以下が好ましく、６５０℃以下がより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが蒸発温度の計算がより簡単になり、設備等も簡素化できる等の点で好ましい。また、膜厚は成膜時間を調整することにより、設定することができる。
以下、図面を用いて、本発明に好適に用いられる成膜装置１９を説明する。図１の成膜装置１９は、キャリアガスを供給するキャリアガス源２２ａと、キャリアガス源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）源２２ｂと、キャリアガス（希釈）源２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、成膜室３０と、ミスト発生源２４から成膜室３０までをつなぐ石英製の供給管２７と、成膜室３０内に設置されたホットプレート（ヒータ）２８とを備えている。ホットプレート２８上には、基板２０が設置されている。
そして、図１に記載のとおり、原料溶液２４ａをミスト発生源２４内に収容する。次に、基板２０を用いて、ホットプレート２８上に設置し、ホットプレート２８を作動させて成膜室３０内の温度を昇温させる。次に、流量調節弁２３（２３ａ、２３ｂ）を開いてキャリアガス源２２（２２ａ、２２ｂ）からキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量と、キャリアガス（希釈）の流量とをそれぞれ調節する。次に、超音波振動子２６を振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて霧化液滴２４ｂを生成する。この霧化液滴２４ｂが、キャリアガスによって成膜室３０内に導入され、基板２０まで搬送され、そして、大気圧下、成膜室３０内で霧化液滴２４ｂが熱反応して、基板２０上に膜（半導体層）が形成される。
また、図２に示す成膜装置として、ミストＣＶＤ装置１９を用いるのも好ましい。図２のミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒータ２８と、熱反応後のミスト、液滴および排気ガスを排出する排気口２９とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。このミストＣＶＤ装置１９は、前記の成膜装置１９と同様に扱うことができる。
前記の好適な成膜装置を用いれば、前記結晶基板の結晶成長面上に、より容易に前記半導体層を形成することができる。なお、前記半導体層は、通常、エピタキシャル結晶成長により形成される。
前記半導体層は半導体装置、特にパワーデバイスに有用である。前記半導体層を用いて形成される半導体装置としては、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオード、ＪＢＳ、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子などが挙げられる。本発明においては、前記結晶性酸化物半導体を成長させて半導体層とし、所望により前記結晶基板と剥離等して、半導体層（膜）として半導体装置に用いることができる。前記半導体層は、例えば、前記結晶基板よりも熱伝導性の高い基板上に配置して用いることもできる。
また、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）に用いることが好ましい。前記半導体装置の好適な例としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、ジャンクションバリアショットキーダイオード（ＪＢＳ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）などが挙げられる。
以下、本発明の実施態様における半導体層をｎ型半導体層（ｎ＋型半導体層やｎ－半導体層等）に適用した場合の前記半導体装置の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。
本発明の実施態様における半導体装置の一例として、半導体装置が横型のＭＯＳＦＥＴの場合の一例を図６に示す。本発明の実施態様における半導体装置１００は、少なくとも1つの半導体層（例えば１３１ａ）と、前記半導体装置１００の第１面側１００a、すなわち前記半導体層の第１面側にそれぞれ配置された第１の電極（例えば１３５ｂ）と第２の電極（例えば１３５ｃ）とを少なくとも有している。前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている。前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行である。ここで、「前記半導体層のｍ軸方向が前記第１の方向に平行である」とは、前記第１の電極から前記第２の電極へと向かう第１の方向が前記半導体層のｍ軸方向と平行であることをいい、ｍ軸方向に対して５°以内の角度範囲の方向も含む。また、第１の電極１３５ｂから第２の電極１３５ｃへと電流の流れる方向をｍ軸方向に平行とすることができるので、ｍ軸方向に伸展する転位がある場合でも、電流の流れを阻害しにくい半導体装置を得ることができる。なお、本発明の実施態様においては、前記半導体層の第１面がｃ面であるのが好ましく、このような好ましい態様によれば、前記半導体装置１００の電気特性をより良好なものとすることができる。なお、図６のＭＯＳＦＥＴは、詳細には、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂ、ドレイン電極１３５ｃ、緩衝層１３８および半絶縁体層１３９を備えている。また、例えば、図６に示すように、ｎ＋型半導体層をｎ－型半導体層に埋め込むことで、他の横型のＭＯＳＦＥＴに比べ、より良好に電流を流すことができる。
電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。
電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的には、例えば、前記金属のうち２種類の第１の金属と第２の金属とを用いて電極を形成する場合、第１の金属からなる層と第２の金属からなる層を積層させ、第１の金属からなる層および第２の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
図７は、本発明の実施態様における半導体装置の一例として、主要部を説明するために模式的な上面図の一部を示しているが、半導体装置の電極の数、形状、および配置については、適宜選択可能である。
図８は、本発明の実施態様における半導体装置の一例として、主要部を説明するための部分断面図であって、例えば、図７のＡ－Ａ断面を示す。本発明の実施態様における半導体装置２００は、少なくとも1つの半導体層（例えば２）と、前記半導体装置２００の第１面側２００a、すなわち前記半導体層２の第１面側にそれぞれ配置された第１の電極（例えば５ｂ）と第２の電極（例えば５ｃ）とを少なくとも有している。前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている。前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向である。なお、本発明の実施態様においては、前記半導体層の第１面がｃ面であるのが好ましく、このような好ましい態様によれば、前記半導体装置の電気特性をより良好なものとすることができる。半導体装置２００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜を前記半導体層２として有している。前記半導体層２は反転チャネル領域２ａを含んでいる。前記結晶が、酸化ガリウムを主成分として含んでおり、前記結晶が混晶であってもよい。前記半導体装置２００は、反転チャネル領域２ａに接触する位置に、酸化膜２ｂを有している。
図９は、本発明の実施態様における半導体装置の一例として、具体例を説明するための概略断面図であって、例えば、図７の具体的なＡ－Ａ断面の一例を示す。本発明の実施態様における半導体装置３００は、少なくとも1つの半導体層（例えば２）と、前記半導体層２の第１面側にそれぞれ配置された第１の電極（例えば５ｂ）と第２の電極（例えば５ｃ）とを少なくとも有している。前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている。前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行である。なお、本発明の実施態様においては、前記半導体層の第１面がｃ面であるのが好ましく、このような好ましい態様によれば、前記半導体装置の電気特性をより良好なものとすることができる。
半導体装置３００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜を半導体層２として有しており、前記半導体層２は反転チャネル領域２ａを含んでいる。前記結晶はコランダム構造を有している。さらに、半導体装置３００は、第１の半導体領域１ａと第２の半導体領域１ｂとを有している。本実施態様では、図９で示すように、反転チャネル領域２ａが、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置している。半導体装置３００に電圧を印加すると、前記半導体層２の反転チャネル領域が反転することで、第１の半導体領域１ａと第２の半導体領域１ｂとが通電する。また、本実施態様において、第１の半導体領域１ａと第２の半導体領域１ｂとは、前記半導体層２内に位置しており、第１の半導体領域１ａの上面と、第２の半導体領域１ｂの上面と、反転チャネル領域２ａの上面とが面一になるように、前記半導体層２内に配置されている。半導体装置３００の第１面側３００ａ、すなわち前記半導体層２の第１面側（図では上面側）において、第１の半導体領域１ａと、反転チャネル領域２ａとを含む酸化物半導体膜である前記半導体層２と、第２の半導体領域１ｂとが、平坦面を構成することで、電極の配置を含めた設計が容易となり、半導体装置の薄型化にもつながる。なお、以下に示すように、半導体層２として酸化物半導体膜が、反転チャネル領域２ａ２に接触して設けられる酸化膜２ｂを有する場合には、第１の半導体領域１ａと、反転チャネル領域２ａを含む半導体層２としての酸化物半導体膜と、第２の半導体領域１ｂとが平坦面を有する場合に含まれる。第１の半導体領域１ａと第２の半導体領域１ｂは、前記半導体層２に埋め込まれていてもよいし、イオン注入により前記半導体層２内に配置してもよい。また、本実施態様における前記半導体層２はｐ型半導体膜であり、第１の半導体領域１ａと第２の半導体領域１ｂはｎ型である。前記半導体層２がｐ型ドーパントを含んでいてもよい。さらに、半導体装置３００は、反転チャネル領域２ａ上に配置される酸化膜２ｂを有していてもよい。本発明の実施態様において、酸化膜２ｂが、コランダム構造が属する三方晶系に属する結晶構造を有しているのも好ましい。酸化膜２ｂは、周期律表第１５族の元素の少なくとも1つを含んでおり、リンを含むのが好ましい。また、別の実施態様として、酸化膜２ｂは、さらに周期律表第１３族の元素の少なくとも1つを含んでいてもよく、半導体装置３００は、第１の半導体領域１ａと電気的に接続される第１の電極５ｂと、第２の半導体領域１ｂと電気的に接続される第２の電極５ｃとを有している。さらに、半導体装置３００は、第１の電極５ｂと第２の電極５ｃの間で、反転チャネル領域２ａから絶縁膜４ａによって離間された第３の電極５ａを有している。また、図面で示すように、第１の電極５ｂと、第２の電極５ｃと、第３の電極５ａとが、半導体装置３００の第１面側３００ａ、すなわち前記半導体層２の第１面側に配置されている。詳細には、半導体装置３００は、反転チャネル領域２ａ上の酸化膜２ｂの上に配置された絶縁膜４ａを有し、第３の電極５ａは絶縁膜４ａ上に配置されている。また、半導体装置３００において、第１の電極５ｂと第１の半導体領域１ａとは電気的に接続されているが、第１の電極５ｂと第１の半導体領域１ａとの間に部分的に位置する絶縁膜４ｂを有していてもよい。また、第２の電極５ｃと第２の半導体領域１ｂとは電気的に接続されているが、第２の電極５ｃと第２の半導体領域１ｂとの間にも部分的に位置する絶縁膜４ｂを有していてもよい。さらに、半導体装置３００は、半導体装置３００の第２面側３００ｂ、すなわち前記半導体層２の第２面側（図では下面側）に、別の層を有していてもよく、図９で示すように、基板９を有していてもよい。また、図７で示すように、前記第１の半導体領域１ａが、平面視で、第１の電極５ｂとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。また、第２の半導体領域１ｂが、平面視で、第２の電極５ｃとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。本実施態様において、第３の電極５ａに、第１の電極５ｂに対して正の電圧が印加されると、半導体層２の反転チャネル領域２ａがｐ型からｎ型に反転してｎ型のチャネル層が形成されて、第１の半導体領域１ａと第２の半導体領域１ｂとが導通し、電子がソース電極からドレイン電極に流れる。また、第３の電極５ａの電圧をゼロにすることにより、反転チャネル領域に２ａにチャネル層ができなくなり、ターンオフとなる。本実施態様において、例えば、第１の電極５ｂがソース電極、第２の電極５ｃがドレイン電極、第３の電極５ａがゲート電極であってもよい。この場合、絶縁膜４ａはゲート絶縁膜であり、絶縁膜４ｂはフィールド絶縁膜である。
半導体装置３００は、少なくとも酸化ガリウムを含有する結晶を含む酸化物半導体膜を半導体層２として有しており、前記半導体層２は反転チャネル領域２ａを含んでいる。前記結晶はコランダム構造を有している。さらに、半導体装置３００は、第１の半導体領域１ａと第２の半導体領域１ｂとを有している。本実施態様では、図９で示すように、反転チャネル領域２ａが、平面視で、第１の半導体領域１ａと第２の半導体領域１ｂとの間に位置している。半導体装置３００に電圧を印加すると、前記半導体層２の反転チャネル領域が反転することで、第１の半導体領域１ａと第２の半導体領域１ｂとが通電する。また、本実施態様において、第１の半導体領域１ａと第２の半導体領域１ｂとは、前記半導体層２内に位置しており、第１の半導体領域１ａの上面と、第２の半導体領域１ｂの上面と、反転チャネル領域２ａの上面とが面一になるように、前記半導体層２内に配置されている。半導体装置３００の第１面側３００ａ、すなわち前記半導体層２の第１面側（図では上面側）において、第１の半導体領域１ａと、反転チャネル領域２ａとを含む酸化物半導体膜である前記半導体層２と、第２の半導体領域１ｂとが、平坦面を構成することで、電極の配置を含めた設計が容易となり、半導体装置の薄型化にもつながる。なお、以下に示すように、半導体層２として酸化物半導体膜が、反転チャネル領域２ａ２に接触して設けられる酸化膜２ｂを有する場合には、第１の半導体領域１ａと、反転チャネル領域２ａを含む半導体層２としての酸化物半導体膜と、第２の半導体領域１ｂとが平坦面を有する場合に含まれる。第１の半導体領域１ａと第２の半導体領域１ｂは、前記半導体層２に埋め込まれていてもよいし、イオン注入により前記半導体層２内に配置してもよい。また、本実施態様における前記半導体層２はｐ型半導体膜であり、第１の半導体領域１ａと第２の半導体領域１ｂはｎ型である。前記半導体層２がｐ型ドーパントを含んでいてもよい。さらに、半導体装置３００は、反転チャネル領域２ａ上に配置される酸化膜２ｂを有していてもよい。本発明の実施態様において、酸化膜２ｂが、コランダム構造が属する三方晶系に属する結晶構造を有しているのも好ましい。酸化膜２ｂは、周期律表第１５族の元素の少なくとも1つを含んでおり、リンを含むのが好ましい。また、別の実施態様として、酸化膜２ｂは、さらに周期律表第１３族の元素の少なくとも1つを含んでいてもよく、半導体装置３００は、第１の半導体領域１ａと電気的に接続される第１の電極５ｂと、第２の半導体領域１ｂと電気的に接続される第２の電極５ｃとを有している。さらに、半導体装置３００は、第１の電極５ｂと第２の電極５ｃの間で、反転チャネル領域２ａから絶縁膜４ａによって離間された第３の電極５ａを有している。また、図面で示すように、第１の電極５ｂと、第２の電極５ｃと、第３の電極５ａとが、半導体装置３００の第１面側３００ａ、すなわち前記半導体層２の第１面側に配置されている。詳細には、半導体装置３００は、反転チャネル領域２ａ上の酸化膜２ｂの上に配置された絶縁膜４ａを有し、第３の電極５ａは絶縁膜４ａ上に配置されている。また、半導体装置３００において、第１の電極５ｂと第１の半導体領域１ａとは電気的に接続されているが、第１の電極５ｂと第１の半導体領域１ａとの間に部分的に位置する絶縁膜４ｂを有していてもよい。また、第２の電極５ｃと第２の半導体領域１ｂとは電気的に接続されているが、第２の電極５ｃと第２の半導体領域１ｂとの間にも部分的に位置する絶縁膜４ｂを有していてもよい。さらに、半導体装置３００は、半導体装置３００の第２面側３００ｂ、すなわち前記半導体層２の第２面側（図では下面側）に、別の層を有していてもよく、図９で示すように、基板９を有していてもよい。また、図７で示すように、前記第１の半導体領域１ａが、平面視で、第１の電極５ｂとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。また、第２の半導体領域１ｂが、平面視で、第２の電極５ｃとオーバーラップする部分と、第３の電極５ａとにオーバーラップする部分とを有している。本実施態様において、第３の電極５ａに、第１の電極５ｂに対して正の電圧が印加されると、半導体層２の反転チャネル領域２ａがｐ型からｎ型に反転してｎ型のチャネル層が形成されて、第１の半導体領域１ａと第２の半導体領域１ｂとが導通し、電子がソース電極からドレイン電極に流れる。また、第３の電極５ａの電圧をゼロにすることにより、反転チャネル領域に２ａにチャネル層ができなくなり、ターンオフとなる。本実施態様において、例えば、第１の電極５ｂがソース電極、第２の電極５ｃがドレイン電極、第３の電極５ａがゲート電極であってもよい。この場合、絶縁膜４ａはゲート絶縁膜であり、絶縁膜４ｂはフィールド絶縁膜である。
図１０は、本発明の実施態様に係る半導体装置１２０として、ショットキーバリアダイオード（ＳＢＤ）の一例を示している。前記半導体装置１２０は、半導体層１２１の第１面側１２０ａに配置された第１の電極１２５ａと、前記第１面側１２０ａの反対側である第２面側１２０ｂに配置された第２の電極１２５ｂとを有している。本実施態様においては、前記半導体層１２１が、第１の半導体層１２１ａとしてｎ－型半導体層と、前記第１の半導体層１２１aに接触して配置された第２の半導体層１２１ｂとしてｎ＋型半導体層とを含んでいる。前記第１の半導体層１２１a上に配置された第１の電極１２１ａはショットキー電極１２５ａである。また、前記第２の半導体層１２１ｂ上に配置された第２の電極はオーミック電極１２５ｂである。本実施態様においては、前記第１面がｍ面であり、前記第２の電極が第１の電極よりも少なくとも第１の方向に長く、前記第１の方向が前記半導体層のｃ軸方向である。また、第１の電極１２１ａから第２の電極１２５ｂへと電流の流れる方向をｍ軸方向に平行とすることができるので、ｍ軸方向に伸展する転位がある場合でも、電流の流れを阻害しにくい半導体装置を得ることができる。
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、前記金属のうち２種類の第１の金属と第２の金属とを用いてショットキー電極を形成する場合、第１の金属からなる層と第２の金属からなる層を積層させ、第１の金属からなる層および第２の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
図１０のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ－型半導体層１２１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１２５ｂからショットキー電極１２５ａへ電子が流れる。このようにして前記半導体構造を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
（ＭＯＳＦＥＴ）
図１１は、本発明の実施態様に係る半導体装置１４０としてＭＯＳＦＥＴを示す。前記半導体装置１４０は、半導体層（半導体膜ともいう）１４１の第１面側１４０ａ反対側である第２面側１４０ｂに配置された第２の電極１４５ｃとを有している。図１１のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴである。本実施態様においては、前記半導体層１４１が積層された複数の層を有している。前記半導体装置１４０は、第１の電極１４５ｂとしてソース電極、第２の電極１４５ｃとしてドレイン電極、第３の電極１４５ａとしてゲート電極を備えている。
図１１は、本発明の実施態様に係る半導体装置１４０としてＭＯＳＦＥＴを示す。前記半導体装置１４０は、半導体層（半導体膜ともいう）１４１の第１面側１４０ａ反対側である第２面側１４０ｂに配置された第２の電極１４５ｃとを有している。図１１のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴである。本実施態様においては、前記半導体層１４１が積層された複数の層を有している。前記半導体装置１４０は、第１の電極１４５ｂとしてソース電極、第２の電極１４５ｃとしてドレイン電極、第３の電極１４５ａとしてゲート電極を備えている。
図１１の下方から説明すると、ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ～１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ～１００μｍのｎ－型半導体層１４１ａが形成されている。そして、さらに、前記ｎ－型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。
前記半導体層１４１が少なくとも一つのトレンチ１４３を有し、前記少なくとも一つのトレンチ１４３の深さ方向が前記半導体層のｍ軸に平行な方向である。本発明の実施態様においては、前記半導体層１４１が複数の半導体層を有しており、前記トレンチ１４３が複数配置されている。前記半導体層１４１は、第１の半導体層１４１ａとして前記ｎ－型半導体層と、前記第１の半導体層１４１ａの第２面側に接触して配置される第２の半導体層１４１ｂとして前記ｎ＋型半導体層と、前記第１の半導体層１４１ａの第１面に接触して配置される、第３の半導体層１４１ｃとしての前記ｎ＋型半導体層と、を有している。本実施態様においては、前記トレンチ１４３は、前記第３の半導体層（ｎ＋半導体層）１４１ｃを貫通し、前記第１の半導体層（ｎ－型半導体層）１４１ａの途中まで達する深さの複数のトレンチ１４３が形成されている。前記トレンチ１４３内には、例えば、１０ｎｍ～１μｍの厚みのゲート絶縁膜１４４を介してゲート電極１４５ａが埋め込み形成されている。
図１１のＭＯＳＦＥＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ－型半導体層１４１ａの側面にチャネル層が形成され、電子が前記ｎ－型半導体層１４１ａに注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ－型半導体層１４１ａが空乏層で満たされた状態になり、ターンオフとなる。
（ＩＧＢＴ）
図１２は、本発明の実施態様に係る半導体装置１５０として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。半導体装置１５０は半導体層１５３（半導体膜ともいう）を有している。前記半導体装置１５０は、半導体層（半導体膜ともいう）１５３の第１面側１５０ａに配置された第１の電極１５５ｂと、第３の電極１５５ａと、前記第１面側１５０ａの反対側である第２面側１５０ｂに配置された第２の電極１５５ｃとを有している。前記半導体層１５３は、少なくとも一つのトレンチ１５６を有し、前記少なくとも一つのトレンチ１５６の深さ方向が前記半導体層のｍ軸に平行な方向である。本発明の実施態様においては、前記半導体層１５３が複数の半導体層を有しており、前記トレンチ１５６が複数配置されている。第１の半導体層１５１ａとして、ｎ－型半導体層、前記第１の半導体層（本実施態様では、ｎ－型半導体層）１５１ａの第１面側から第２面側に向かう途中までの深さを有するトレンチ１５６が配置されており、前記トレンチ１５６内にｐ型半導体領域１５２ａが配置され、前記ｐ型半導体領域１５２ａ内に、ｎ＋型半導体領域１５１ｂが配置されている。半導体装置１５０は、さらに、前記第１の半導体層１５１ａの第２面側に、前記第１の半導体層１５１ａと接触して配置される第２の半導体層１５１（本実施態様では、ｎ型半導体層１５１）と、前記第２の半導体層１５１の第２面に接触して配置される第３の半導体層１５２ｂ（本実施態様ではｐ型半導体層）を有している。本実施態様において、前記半導体層１５３の第１面側１５０ａに、ゲート絶縁膜１５４が配置され、前記ゲート絶縁膜１５４上にゲート電極１５５aが配置され、前記半導体層１５３の第１面側１５０aで、前記ｐ型半導体領域１５２上に配置されたエミッタ電極１５５ｂと、前記半導体層１５３の第２面側１５０ｂに位置するｐ型半導体層１５２ｂに接触して配置された第２の電極１５５ｃとしてコレクタ電極を有している。
図１２は、本発明の実施態様に係る半導体装置１５０として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。半導体装置１５０は半導体層１５３（半導体膜ともいう）を有している。前記半導体装置１５０は、半導体層（半導体膜ともいう）１５３の第１面側１５０ａに配置された第１の電極１５５ｂと、第３の電極１５５ａと、前記第１面側１５０ａの反対側である第２面側１５０ｂに配置された第２の電極１５５ｃとを有している。前記半導体層１５３は、少なくとも一つのトレンチ１５６を有し、前記少なくとも一つのトレンチ１５６の深さ方向が前記半導体層のｍ軸に平行な方向である。本発明の実施態様においては、前記半導体層１５３が複数の半導体層を有しており、前記トレンチ１５６が複数配置されている。第１の半導体層１５１ａとして、ｎ－型半導体層、前記第１の半導体層（本実施態様では、ｎ－型半導体層）１５１ａの第１面側から第２面側に向かう途中までの深さを有するトレンチ１５６が配置されており、前記トレンチ１５６内にｐ型半導体領域１５２ａが配置され、前記ｐ型半導体領域１５２ａ内に、ｎ＋型半導体領域１５１ｂが配置されている。半導体装置１５０は、さらに、前記第１の半導体層１５１ａの第２面側に、前記第１の半導体層１５１ａと接触して配置される第２の半導体層１５１（本実施態様では、ｎ型半導体層１５１）と、前記第２の半導体層１５１の第２面に接触して配置される第３の半導体層１５２ｂ（本実施態様ではｐ型半導体層）を有している。本実施態様において、前記半導体層１５３の第１面側１５０ａに、ゲート絶縁膜１５４が配置され、前記ゲート絶縁膜１５４上にゲート電極１５５aが配置され、前記半導体層１５３の第１面側１５０aで、前記ｐ型半導体領域１５２上に配置されたエミッタ電極１５５ｂと、前記半導体層１５３の第２面側１５０ｂに位置するｐ型半導体層１５２ｂに接触して配置された第２の電極１５５ｃとしてコレクタ電極を有している。
図１３は、本発明の実施態様に係る半導体装置１６０として、ジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。半導体装置１６０は半導体層１６３（半導体膜ともいう）を有している。前記半導体装置１６０は、半導体層１６３の第１面側１６０ａに配置された第１の電極１６２と、前記半導体層１６３の第１面側１６０ａの反対側の第２面側１６０ｂに配置された第２の電極１６４とを有している。前記半導体層１６３は、少なくとも一つのトレンチ１６６を有し、前記少なくとも一つのトレンチ１６６の深さ方向が前記半導体層のｍ軸に平行な方向である。本発明の実施態様においては、前記半導体層１６３が複数の半導体層を含んでいてもよい。また、前記トレンチ１６６が複数配置されていてもよい。本発明の好適な実施態様の一つである図１３の半導体装置は、半導体層１６３と、前記半導体層１６３上に設けられておりかつ前記半導体層１６３との間にショットキーバリアを形成可能なバリア電極１６２と、バリア電極１６２（第１の電極）と半導体層１６３との間に設けられておりかつ前記半導体層１６３との間にバリア電極１６２のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なバリアハイト調整領域１６１とを含んでいる。なお、バリアハイト調整領域１６１は半導体層１６３に形成されたトレンチ１６６に埋め込まれている。本実施態様においては、バリアハイト調整領域１６１が一定間隔ごとに設けられているのが好ましく、前記バリア電極１６２の両端と前記半導体層１６３との間に、前記バリアハイト調整領域１６１がそれぞれ設けられているのがより好ましい。このような好ましい態様により、熱安定性および密着性により優れ、リーク電流がより軽減され、さらに、より耐圧等の半導体特性に優れるようにＪＢＳが構成されている。なお、図１３の半導体装置は、半導体層１６３上に配置されたオーミック電極１６４（第２の電極）を備えている。
図１３の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィ法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図１４は、本発明の実施態様に係る半導体装置１６７として、ジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。半導体装置１６７は半導体層１６３（半導体膜ともいう）を有している。前記半導体装置１６７は、半導体層１６３の第１面側１６０ａに配置された第１の電極１６２と、前記半導体層１６３の第１面側１６０ａの反対側の第２面側１６０ｂに配置された第２の電極１６４とを有している。前記半導体層１６３は、少なくとも一つのトレンチ１６１を有し、前記少なくとも一つのトレンチ１６１の深さ方向が前記半導体層１６３のｍ軸に平行な方向である。本発明の実施態様においては、前記半導体層１６３が複数の半導体層を有していてもよい。また、前記トレンチ１６１が複数配置されている。図１４の半導体装置は、図１３の半導体装置とは、バリア電極の外周辺部にガードリング１６５が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、ガードリング１６５の一部を前記半導体層１６３の第１面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、バリア電極の形成とあわせてガードリングを工業的有利に設けることができ、半導体領域にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが１ｅＶ以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。本発明においては、前記ガードリングに用いられる材料が、耐圧構造の設計自由度が高く、ガードリングを多く設けることもでき、柔軟に耐圧をより良好なものとすることができるので、前記金属であるのが好ましい。また、ガードリングの形状としては、特に限定されず、例えば、ロの字形状、円状、コ字形状、Ｌ字形状または帯状などが挙げられる。ガードリングの本数も特に限定されないが、好ましくは３本以上、より好ましくは６本以上である。
酸化ガリウムを含有する結晶を含む酸化物半導体膜および／またはコランダム構造を有する結晶を含む酸化物半導体膜は、エピタキシャル結晶成長の方法を用いて成膜することにより得ることができる。前記エピタキシャル結晶成長の方法は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記エピタキシャル結晶成長の方法としては、例えば、ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ）法、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ－ｐｈａｓｅ ｅｐｉｔａｘｙ）法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法またはパルス成長法などが挙げられる。本発明の実施態様においては、前記エピタキシャル結晶成長により酸化物半導体膜を形成する場合、ミストＣＶＤ法またはミスト・エピタキシー法を用いるのが好ましい。
第１の電極、第２の電極および／または第３の電極の材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
本発明の実施態様における半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、常法により、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図３は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図４に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図５に示す。図５は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
本発明においては前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図１５は、本発明の好適な実施態様の一つであるパワーカードを示す。図１５のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。
半導体チップ３０１ａは、金属伝熱板３０２ｂの内側の主面上にはんだ層１０４で接合され、半導体チップ３０１ａの残余の主面には、金属伝熱板（突出端子部）３０２ｂがはんだ層３０４で接合され、これによりＩＧＢＴのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂの材料としては、例えば、ＭｏまたはＷ等が挙げられる。金属電熱板（突出端子部）３０２および３０３ｂは、半導体チップ１０１ａ、１０１ｂの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板１０２の外表面は平面となっている。
樹脂封止部２０９は例えばエポキシ樹脂からなり、これら金属伝熱板３０２ｂおよび３０３ｂの側面を覆ってモールドされており、半導体チップ３０１ａは樹脂封止部２０９でモールドされている。但し、金属伝熱板３０２ｂおよび３０３ｂの外主面すなわち接触受熱面は完全に露出している。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは樹脂封止部２０９から図１５中、右方に突出し、いわゆるリードフレーム端子である制御電極端子３０５は、例えばＩＧＢＴが形成された半導体チップ３０１ａのゲート（制御）電極面と制御電極端子３０５とを接続している。
絶縁スペーサである絶縁板２０８は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板２０８は金属伝熱板３０２ｂおよび３０３ｂを完全に覆って密着しているが、絶縁板２０８と金属伝熱板３０２ｂおよび３０３ｂとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板２０８を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。
冷媒チューブ２０２は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。スペーサ２０３は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板３０２ｂおよび３０３ｂの接触面に塗布等によって形成したフィルム（膜）としてもよい。この軟質のスペーサ３の表面は、容易に変形して、絶縁板２０８の微小凹凸や反り、冷媒チューブ２０２の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ２０３の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ２０３を省略してもよい。
（実施例１）
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、基板上にスパッタリング法を用いて酸化チタンからなるマスク層を形成し、ついで、フォトリソグラフィ法を用いて、形成したマスク層を所定形状のマスクに加工した。なお、具体的には、スパッタリング法により、Ｏ２ガスとＡｒガスを流しながら酸化チタン（ＴｉＯ２）のマスク層（厚さ５０ｎｍ）を形成した。また、フォトリソグラフィ法を用いて、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が２５μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、基板上にスパッタリング法を用いて酸化チタンからなるマスク層を形成し、ついで、フォトリソグラフィ法を用いて、形成したマスク層を所定形状のマスクに加工した。なお、具体的には、スパッタリング法により、Ｏ２ガスとＡｒガスを流しながら酸化チタン（ＴｉＯ２）のマスク層（厚さ５０ｎｍ）を形成した。また、フォトリソグラフィ法を用いて、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が２５μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。
２．結晶の形成
２－１．ＨＶＰＥ装置
図１８を用いて、本実施例で用いたハライド気相成長（ＨＶＰＥ）装置５０を説明する。ＨＶＰＥ装置５０は、反応室５１と、金属源５７を加熱するヒータ５２ａおよび基板ホルダ５６に固定されている基板を加熱するヒータ５２ｂとを備え、さらに、反応室５１内に、酸素含有原料ガス供給管５５ｂと、反応性ガス供給管５４ｂと、基板を設置する基板ホルダ５６とを備えている。そして、反応性ガス供給管５４ｂ内には、金属含有原料ガス（金属ハロゲン化物ガス）供給管５３ｂが備えられており、二重管構造を形成している。なお、酸素含有原料ガス供給管５５ｂは、酸素含有原料ガス供給源５５ａと接続されており、酸素含有原料ガス供給源５５ａから酸素含有原料ガス供給管５５ｂを介して、酸素含有原料ガスが基板ホルダ５６に固定されている基板に供給可能なように、酸素含有原料ガスの流路を構成している。また、反応性ガス供給管５４ｂは、反応性ガス供給源５４ａと接続されており、反応性ガス供給源５４ａから反応性ガス供給管５４ｂを介して、反応性ガスが基板ホルダ５６に固定されている基板に供給可能なように、反応性ガスの流路を構成している。金属含有原料ガス供給管５３ｂは、ハロゲン含有原料ガス供給源５３ａと接続されており、ハロゲン含有原料ガスが金属源に供給されて金属含有原料ガスとなり金属含有原料ガスが基板ホルダ５６に固定されている基板に供給される。反応室５１には、使用済みのガスを排気するガス排出部５９が設けられており、さらに、反応室５１の内壁には、反応物が析出するのを防ぐ保護シート５８が備え付けられている。
２－１．ＨＶＰＥ装置
図１８を用いて、本実施例で用いたハライド気相成長（ＨＶＰＥ）装置５０を説明する。ＨＶＰＥ装置５０は、反応室５１と、金属源５７を加熱するヒータ５２ａおよび基板ホルダ５６に固定されている基板を加熱するヒータ５２ｂとを備え、さらに、反応室５１内に、酸素含有原料ガス供給管５５ｂと、反応性ガス供給管５４ｂと、基板を設置する基板ホルダ５６とを備えている。そして、反応性ガス供給管５４ｂ内には、金属含有原料ガス（金属ハロゲン化物ガス）供給管５３ｂが備えられており、二重管構造を形成している。なお、酸素含有原料ガス供給管５５ｂは、酸素含有原料ガス供給源５５ａと接続されており、酸素含有原料ガス供給源５５ａから酸素含有原料ガス供給管５５ｂを介して、酸素含有原料ガスが基板ホルダ５６に固定されている基板に供給可能なように、酸素含有原料ガスの流路を構成している。また、反応性ガス供給管５４ｂは、反応性ガス供給源５４ａと接続されており、反応性ガス供給源５４ａから反応性ガス供給管５４ｂを介して、反応性ガスが基板ホルダ５６に固定されている基板に供給可能なように、反応性ガスの流路を構成している。金属含有原料ガス供給管５３ｂは、ハロゲン含有原料ガス供給源５３ａと接続されており、ハロゲン含有原料ガスが金属源に供給されて金属含有原料ガスとなり金属含有原料ガスが基板ホルダ５６に固定されている基板に供給される。反応室５１には、使用済みのガスを排気するガス排出部５９が設けられており、さらに、反応室５１の内壁には、反応物が析出するのを防ぐ保護シート５８が備え付けられている。
２－２．成膜準備
金属含有原料ガス供給管５３ｂ内部にガリウム（Ｇａ）金属源５７（純度９９．９９９９９％以上）を配置し、反応室５１内の基板ホルダ５６上に、基板として、上記１．で得られたマスク層付きのサファイア基板を設置した。その後、ヒータ５２ａおよび５２ｂを作動させて反応室５１内の温度を５７０℃（Ｇａ金属源付近）および５４０℃（基板ホルダ付近）にまで昇温させた。
金属含有原料ガス供給管５３ｂ内部にガリウム（Ｇａ）金属源５７（純度９９．９９９９９％以上）を配置し、反応室５１内の基板ホルダ５６上に、基板として、上記１．で得られたマスク層付きのサファイア基板を設置した。その後、ヒータ５２ａおよび５２ｂを作動させて反応室５１内の温度を５７０℃（Ｇａ金属源付近）および５４０℃（基板ホルダ付近）にまで昇温させた。
２－３．成膜
金属原料含有ガス供給管５３ｂ内部に配置したガリウム（Ｇａ）金属５７に、ハロゲン含有原料ガス供給源５３ａから、塩化水素（ＨＣｌ）ガス（純度９９．９９９％以上）を供給した。Ｇａ金属と塩化水素（ＨＣｌ）ガスとの化学反応によって、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）を生成した。得られた塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）と、酸素含有原料ガス供給源５５ａから供給されるＯ２ガス（純度９９．９９９９５％以上）を、反応性ガス供給管５４ｂを通して、前記基板上に供給した。そして、ＨＣｌガスの流通下で、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）およびＯ２ガスを基板上で大気圧下、５４０℃にて反応させ、基板上に成膜した。ここで、ハロゲン含有原料ガス供給源５３ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、反応性ガス供給源５４ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、酸素含有原料ガス供給源５５ａから供給されるＯ２ガスの流量を１００ｓｃｃｍに、それぞれ維持した。
金属原料含有ガス供給管５３ｂ内部に配置したガリウム（Ｇａ）金属５７に、ハロゲン含有原料ガス供給源５３ａから、塩化水素（ＨＣｌ）ガス（純度９９．９９９％以上）を供給した。Ｇａ金属と塩化水素（ＨＣｌ）ガスとの化学反応によって、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）を生成した。得られた塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）と、酸素含有原料ガス供給源５５ａから供給されるＯ２ガス（純度９９．９９９９５％以上）を、反応性ガス供給管５４ｂを通して、前記基板上に供給した。そして、ＨＣｌガスの流通下で、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）およびＯ２ガスを基板上で大気圧下、５４０℃にて反応させ、基板上に成膜した。ここで、ハロゲン含有原料ガス供給源５３ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、反応性ガス供給源５４ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、酸素含有原料ガス供給源５５ａから供給されるＯ２ガスの流量を１００ｓｃｃｍに、それぞれ維持した。
２－４．評価
上記２－３．にて得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図１６に示す。また図１６の中央部の部分拡大図を図１７に示す。図１６及び図１７から明らかなように、ａ軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。さらに、ｍ軸方向に転位が伸展するためｃ軸方向の転位も低減されることが分かった。
上記２－３．にて得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図１６に示す。また図１６の中央部の部分拡大図を図１７に示す。図１６及び図１７から明らかなように、ａ軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。さらに、ｍ軸方向に転位が伸展するためｃ軸方向の転位も低減されることが分かった。
（実施例２）
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、実施例１と同様にマスク層（厚さ５０ｎｍ）を形成した。なお、実施例２では、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が１０μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。
図２４－ｂで示すように、本実施例においては、マスク層に設けた複数の開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置し、図２４－ｂに示すように、前記三角格子の三角形の一辺がａ軸方向に平行になるように配列された。上記のようにマスクの開口部の中心を正三角形の三角格子の頂点に配置させて、また、前記三角格子の三角形の一辺を軸方向に平行に配列することにより、転位の低減された領域の形状や大きさを制御することができた。
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、実施例１と同様にマスク層（厚さ５０ｎｍ）を形成した。なお、実施例２では、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が１０μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。
図２４－ｂで示すように、本実施例においては、マスク層に設けた複数の開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置し、図２４－ｂに示すように、前記三角格子の三角形の一辺がａ軸方向に平行になるように配列された。上記のようにマスクの開口部の中心を正三角形の三角格子の頂点に配置させて、また、前記三角格子の三角形の一辺を軸方向に平行に配列することにより、転位の低減された領域の形状や大きさを制御することができた。
２．結晶の形成
上記実施例１の２－１．～２－３．と同様にして結晶を成長させて会合させ、積層構造体を得た。
２－４．評価
得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図２４－ｃに示す。また、図２４－ｃで示すＡＦＭ像に、平面視でマスクの開口部のある位置を点線で示す説明図を図－ｄに示す。図２４－ｃ及び図２４－ｄから明らかなように、a軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。図２４－ｄに示すように、ひし形の頂点付近の領域にくらべて、ひし形の内側領域で転位が低減されていることが分かる。前記ひし形の対角線の長辺がa軸方向と一致する。さらに、ｍ軸方向に転位が伸展するため結晶の成長に伴ってｃ軸方向の転位も低減されることが分かった。
上記実施例１の２－１．～２－３．と同様にして結晶を成長させて会合させ、積層構造体を得た。
２－４．評価
得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図２４－ｃに示す。また、図２４－ｃで示すＡＦＭ像に、平面視でマスクの開口部のある位置を点線で示す説明図を図－ｄに示す。図２４－ｃ及び図２４－ｄから明らかなように、a軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。図２４－ｄに示すように、ひし形の頂点付近の領域にくらべて、ひし形の内側領域で転位が低減されていることが分かる。前記ひし形の対角線の長辺がa軸方向と一致する。さらに、ｍ軸方向に転位が伸展するため結晶の成長に伴ってｃ軸方向の転位も低減されることが分かった。
（実施例３）
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、基板上にスパッタリング法を用いて、実施例１および２と同様にマスク層（厚さ５０ｎｍ）を形成した。なお、実施例３では、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が１０μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。また、本実施例においては、マスク層に設けた複数の開口部の中心が三角格子の頂点に位置し、図２５－ｂに示すように、前記三角格子の三角形の一辺がｍ軸方向に平行になるように配列された。
１．ＥＬＯマスクの形成
基板として、表面にα―Ｇａ２Ｏ３層が形成されたサファイア基板（c面、オフ角０．２５°）を用いて、基板上にスパッタリング法を用いて、実施例１および２と同様にマスク層（厚さ５０ｎｍ）を形成した。なお、実施例３では、複数の開口部（ドット状の開口部）（直径：３μｍ）を形成した。複数の開口部は、各開口部の中心から、最近接の開口部の中心までの距離が１０μｍとなるように、また、開口部の中心が三角格子（本実施例においては正三角形の三角格子）の頂点に位置して基板上に配列されるようにマスク層を加工した。また、本実施例においては、マスク層に設けた複数の開口部の中心が三角格子の頂点に位置し、図２５－ｂに示すように、前記三角格子の三角形の一辺がｍ軸方向に平行になるように配列された。
２．結晶の形成
上記実施例１の２－１．～２－３．と同様にして結晶を成長させて会合させ、積層構造体を得た。
２－４．評価
得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図２５－ｃに示す。また、図２５－ｃで示すＡＦＭ像に、平面視でマスクの開口部のある位置を点線で示す説明図を図２０－ｄに示す。図２５－ｃ及び図２５－ｄから明らかなように、a軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。図２５－ｄに示すように転位の低減された三角形の領域（Ｔｒｉａｎｇｕｌａｒ ａｒｅａｓ）が得られる。前記三角形の頂点は、マスク層の開口部の中心と平面視で重なっており、前記三角形の頂点付近の領域に比べて、三角形の内側領域で転位が低減されていることが分かる。さらに、ｍ軸方向に転位が伸展するためｃ軸方向の転位も低減されることが分かった。上記のようにマスクのドット状の開口部を三角格子の正三角形の頂点に配置したり、前記正三角形の一辺を軸方向に平行に配列することにより、結晶の転位が低減された領域の形状や大きさを制御することができた。
上記実施例１の２－１．～２－３．と同様にして結晶を成長させて会合させ、積層構造体を得た。
２－４．評価
得られた積層構造体につき、表面研磨及び洗浄後にＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った。結果を図２５－ｃに示す。また、図２５－ｃで示すＡＦＭ像に、平面視でマスクの開口部のある位置を点線で示す説明図を図２０－ｄに示す。図２５－ｃ及び図２５－ｄから明らかなように、a軸方向には転位が伸展しておらず、ｍ軸方向に転位が伸展している異方性が確認された。図２５－ｄに示すように転位の低減された三角形の領域（Ｔｒｉａｎｇｕｌａｒ ａｒｅａｓ）が得られる。前記三角形の頂点は、マスク層の開口部の中心と平面視で重なっており、前記三角形の頂点付近の領域に比べて、三角形の内側領域で転位が低減されていることが分かる。さらに、ｍ軸方向に転位が伸展するためｃ軸方向の転位も低減されることが分かった。上記のようにマスクのドット状の開口部を三角格子の正三角形の頂点に配置したり、前記正三角形の一辺を軸方向に平行に配列することにより、結晶の転位が低減された領域の形状や大きさを制御することができた。
本発明の実施態様によれば、a軸方向を中心に転位の低減された領域を有する酸化ガリウムの半導体結晶を得ることができる。このようにして、転位が低減された広範囲の半導体結晶を得ることができる。
本発明の実施態様における半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、パワーデバイス等に有用である。
１ａ 第１の半導体領域
１ｂ 第２の半導体領域
２ 半導体層
２ａ 反転チャネル領域
２ｂ 酸化膜
４ａ 絶縁膜
４ｂ 絶縁膜
５ａ 第３の電極
５ｂ 第１の電極
５ｃ 第２の電極
９ 基板
１９ 成膜装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給源
２２ｂ キャリアガス（希釈）供給源
２３ａ キャリアガスの流量調節弁
２３ｂ キャリアガス（希釈）の流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２４ｂ 霧化液滴
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ホットプレート（ヒータ）
２９ 排気口
３０ 成膜室
５０ ハライド気相成長（ＨＶＰＥ）装置
５１ 反応室
５２ａ ヒータ
５２ｂ ヒータ
５３ａ ハロゲン含有原料ガス供給源
５３ｂ 金属含有原料ガス（金属ハロゲン化物ガス）供給管
５４ａ 反応性ガス供給源
５４ｂ 反応性ガス供給管
５５ａ 酸素含有原料ガス供給源
５５ｂ 酸素含有原料ガス供給管
５６ 基板ホルダ
５７ 金属源
５８ 保護シート
５９ ガス排出部
７０ 基板（結晶基板）
７１ サファイア基板
７２ 酸化ガリウム層
７３ マスク層
７４ マスク層を貫通する開口部
１００ 半導体装置
１００ａ 第１面側
１２０ 半導体装置
１２０ａ 第１面側
１２０ｂ 第２面側
１２１ 半導体層
１２１ａ 第１の半導体層
１２１ｂ 第２の半導体層
１２５ａ ショットキー電極
１２５ｂ オーミック電極
１３１ａ ｎ－型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３２ａ ｐ＋型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３９ 基板
１４０ 半導体装置
１４０ａ 半導体層の第１面側
１４０ｂ 半導体層の第２面側
１４１ 半導体層
１４１ａ 第１の半導体層
１４１ｂ 第２の半導体層
１４１ｃ 第３の半導体層
１４３ トレンチ
１４５ａ 第３の電極
１４５ｂ 第１の電極
１４５ｃ 第２の電極
１５０ 半導体装置
１５０ａ 半導体層の第１面側
１５０ｂ 半導体層の第２面側
１５１ａ 第１の半導体層
１５１ 第２の半導体層
１５２ａ ｐ型半導体領域
１５２ｂ 第３の半導体層
１５３ 半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１６０ 半導体装置
１６１ バリアハイト調整領域
１６２ 第１の電極
１６３ 半導体層
１６４ 第２の電極
１６５ ガードリング
１６６ トレンチ
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
２００ 半導体装置
２００ａ 第１面側
２００ｂ 第２面側
２０１ 両面冷却型パワーカード
２０２ 冷媒チューブ
２０３ スペーサ
２０８ 絶縁板（絶縁スペーサ）
２０９ 封止樹脂部
２２１ 隔壁
２２２ 流路
３００ 半導体装置
３００ａ 第１面側
３００ｂ 第２面側
３０１ａ 半導体チップ
３０２ｂ 金属伝熱板（突出端子部）
３０３ ヒートシンク及び電極
３０３ｂ 金属伝熱板（突出端子部）
３０４ はんだ層
３０５ 制御電極端子
３０８ ボンディングワイヤ
４００ａ 周期
４０１ 基板（結晶基板）
４０１ａ 基板の表面
４０２ａ 凸部
４０２ｂ 凹部
４０４ マスク層
４０５ 斜面
１ｂ 第２の半導体領域
２ 半導体層
２ａ 反転チャネル領域
２ｂ 酸化膜
４ａ 絶縁膜
４ｂ 絶縁膜
５ａ 第３の電極
５ｂ 第１の電極
５ｃ 第２の電極
９ 基板
１９ 成膜装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給源
２２ｂ キャリアガス（希釈）供給源
２３ａ キャリアガスの流量調節弁
２３ｂ キャリアガス（希釈）の流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２４ｂ 霧化液滴
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ホットプレート（ヒータ）
２９ 排気口
３０ 成膜室
５０ ハライド気相成長（ＨＶＰＥ）装置
５１ 反応室
５２ａ ヒータ
５２ｂ ヒータ
５３ａ ハロゲン含有原料ガス供給源
５３ｂ 金属含有原料ガス（金属ハロゲン化物ガス）供給管
５４ａ 反応性ガス供給源
５４ｂ 反応性ガス供給管
５５ａ 酸素含有原料ガス供給源
５５ｂ 酸素含有原料ガス供給管
５６ 基板ホルダ
５７ 金属源
５８ 保護シート
５９ ガス排出部
７０ 基板（結晶基板）
７１ サファイア基板
７２ 酸化ガリウム層
７３ マスク層
７４ マスク層を貫通する開口部
１００ 半導体装置
１００ａ 第１面側
１２０ 半導体装置
１２０ａ 第１面側
１２０ｂ 第２面側
１２１ 半導体層
１２１ａ 第１の半導体層
１２１ｂ 第２の半導体層
１２５ａ ショットキー電極
１２５ｂ オーミック電極
１３１ａ ｎ－型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３２ａ ｐ＋型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３９ 基板
１４０ 半導体装置
１４０ａ 半導体層の第１面側
１４０ｂ 半導体層の第２面側
１４１ 半導体層
１４１ａ 第１の半導体層
１４１ｂ 第２の半導体層
１４１ｃ 第３の半導体層
１４３ トレンチ
１４５ａ 第３の電極
１４５ｂ 第１の電極
１４５ｃ 第２の電極
１５０ 半導体装置
１５０ａ 半導体層の第１面側
１５０ｂ 半導体層の第２面側
１５１ａ 第１の半導体層
１５１ 第２の半導体層
１５２ａ ｐ型半導体領域
１５２ｂ 第３の半導体層
１５３ 半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１６０ 半導体装置
１６１ バリアハイト調整領域
１６２ 第１の電極
１６３ 半導体層
１６４ 第２の電極
１６５ ガードリング
１６６ トレンチ
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
２００ 半導体装置
２００ａ 第１面側
２００ｂ 第２面側
２０１ 両面冷却型パワーカード
２０２ 冷媒チューブ
２０３ スペーサ
２０８ 絶縁板（絶縁スペーサ）
２０９ 封止樹脂部
２２１ 隔壁
２２２ 流路
３００ 半導体装置
３００ａ 第１面側
３００ｂ 第２面側
３０１ａ 半導体チップ
３０２ｂ 金属伝熱板（突出端子部）
３０３ ヒートシンク及び電極
３０３ｂ 金属伝熱板（突出端子部）
３０４ はんだ層
３０５ 制御電極端子
３０８ ボンディングワイヤ
４００ａ 周期
４０１ 基板（結晶基板）
４０１ａ 基板の表面
４０２ａ 凸部
４０２ｂ 凹部
４０４ マスク層
４０５ 斜面
Claims (11)
- 半導体層と、前記半導体層の第１面側にそれぞれ配置された第１の電極と第２の電極とを少なくとも有しており、前記半導体層において、前記第１の電極から前記第２の電極へと向かう第１の方向に電流が流れるように構成されている半導体装置であって、前記半導体層がコランダム構造を有し、前記半導体層のｍ軸の方向が前記第１の方向に平行であり、且つ、前記半導体層は、ａ軸方向よりもｍ軸方向に結晶成長に伴う転位が伸展している半導体装置。
- 前記半導体層が、ガリウム、インジウム、ロジウム、イリジウムおよびアルミニウムから選択される少なくとも1つの金属を含む金属酸化物を含有する請求項１記載の半導体装置。
- 前記半導体層が、少なくともガリウムを含む金属酸化物を主成分とする請求項１記載の半導体装置。
- 前記半導体層のキャリア濃度が、１×１０１９／ｃｍ３以下である請求項１～３のいずれかに記載の半導体装置。
- 前記第１面が、ｃ面である請求項１～４のいずれかに記載の半導体装置。
- パワーデバイスである請求項１～５のいずれかに記載の半導体装置。
- パワーモジュール、インバータまたはコンバータである請求項６記載の半導体装置。
- パワーカードである請求項６記載の半導体装置。
- さらに、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられている請求項７記載の半導体装置。
- 前記半導体層の両側にそれぞれ放熱層が設けられており、前記放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられている請求項９記載の半導体装置。
- 半導体装置を備える半導体システムであって、前記半導体装置が、請求項１～１０のいずれかに記載の半導体装置である半導体システム。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020025275 | 2020-02-18 | ||
| JP2020025273 | 2020-02-18 | ||
| JP2020025274 | 2020-02-18 | ||
| JP2020025275 | 2020-02-18 | ||
| JP2020025274 | 2020-02-18 | ||
| JP2020025273 | 2020-02-18 | ||
| PCT/JP2021/005763 WO2021166917A1 (ja) | 2020-02-18 | 2021-02-16 | 半導体装置および結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021166917A1 JPWO2021166917A1 (ja) | 2021-08-26 |
| JP7823295B2 true JP7823295B2 (ja) | 2026-03-04 |
Family
ID=77391933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022501910A Active JP7823295B2 (ja) | 2020-02-18 | 2021-02-16 | 半導体装置および結晶成長方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220406943A1 (ja) |
| JP (1) | JP7823295B2 (ja) |
| TW (1) | TW202139461A (ja) |
| WO (1) | WO2021166917A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12154895B2 (en) * | 2022-06-02 | 2024-11-26 | Nanya Technology Corporation | Semiconductor device with guard ring |
| US12176342B2 (en) * | 2022-06-02 | 2024-12-24 | Nanya Technology Corporation | Method for fabricating semiconductor device with guard ring |
| WO2024048710A1 (ja) * | 2022-08-31 | 2024-03-07 | 株式会社Flosfia | 結晶膜および結晶膜の製造方法 |
| KR102515944B1 (ko) * | 2022-11-11 | 2023-03-31 | 한국세라믹기술원 | Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법 |
| WO2024262383A1 (ja) * | 2023-06-19 | 2024-12-26 | パナソニックＩｐマネジメント株式会社 | エピタキシャルウェハ、β－Ｇａ２Ｏ３系デバイス、及び、β－Ｇａ２Ｏ３系デバイスの製造方法 |
| CN118866844A (zh) * | 2024-09-25 | 2024-10-29 | 福建华清电子材料科技有限公司 | 一种基于氮化铝合金的二极管制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276968A (ja) | 2004-03-24 | 2005-10-06 | Mitsubishi Electric Corp | パワー半導体装置 |
| JP2016064961A (ja) | 2014-09-25 | 2016-04-28 | 株式会社Flosfia | 結晶性積層構造体の製造方法および半導体装置 |
| JP2019163200A (ja) | 2017-08-21 | 2019-09-26 | 株式会社Flosfia | 結晶膜の製造方法 |
| JP2020001997A (ja) | 2017-08-21 | 2020-01-09 | 株式会社Flosfia | 結晶膜の製造方法 |
| WO2020013261A1 (ja) | 2018-07-12 | 2020-01-16 | 株式会社Flosfia | 積層構造体、積層構造体を含む半導体装置および半導体システム |
-
2021
- 2021-02-16 WO PCT/JP2021/005763 patent/WO2021166917A1/ja not_active Ceased
- 2021-02-16 JP JP2022501910A patent/JP7823295B2/ja active Active
- 2021-02-17 TW TW110105212A patent/TW202139461A/zh unknown
-
2022
- 2022-08-18 US US17/890,477 patent/US20220406943A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276968A (ja) | 2004-03-24 | 2005-10-06 | Mitsubishi Electric Corp | パワー半導体装置 |
| JP2016064961A (ja) | 2014-09-25 | 2016-04-28 | 株式会社Flosfia | 結晶性積層構造体の製造方法および半導体装置 |
| JP2019163200A (ja) | 2017-08-21 | 2019-09-26 | 株式会社Flosfia | 結晶膜の製造方法 |
| JP2020001997A (ja) | 2017-08-21 | 2020-01-09 | 株式会社Flosfia | 結晶膜の製造方法 |
| WO2020013261A1 (ja) | 2018-07-12 | 2020-01-16 | 株式会社Flosfia | 積層構造体、積層構造体を含む半導体装置および半導体システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2021166917A1 (ja) | 2021-08-26 |
| US20220406943A1 (en) | 2022-12-22 |
| TW202139461A (zh) | 2021-10-16 |
| WO2021166917A1 (ja) | 2021-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7823295B2 (ja) | 半導体装置および結晶成長方法 | |
| JP7315137B2 (ja) | 結晶性酸化物膜 | |
| JP7315136B2 (ja) | 結晶性酸化物半導体 | |
| JP6904517B2 (ja) | 結晶性酸化物半導体膜およびその製造方法 | |
| KR102777027B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR102849602B1 (ko) | 적층 구조체 및 반도체 장치 | |
| WO2022080336A1 (ja) | 半導体装置 | |
| JP7781370B2 (ja) | 半導体装置 | |
| US12402381B2 (en) | Semiconductor device | |
| JP7708348B2 (ja) | 結晶性酸化物膜および半導体装置 | |
| JP7595254B2 (ja) | 半導体装置 | |
| TWI854083B (zh) | 半導體裝置 | |
| TW202220206A (zh) | 半導體裝置 | |
| JP7510123B2 (ja) | 半導体装置 | |
| WO2025173795A1 (ja) | 結晶膜、半導体装置および積層構造体の製造方法 | |
| JP2025125484A (ja) | 構造体および構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20250331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250805 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20251002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7823295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |