JP7831766B2 - Non-polarity circuits in DC power distribution systems - Google Patents
Non-polarity circuits in DC power distribution systemsInfo
- Publication number
- JP7831766B2 JP7831766B2 JP2022049175A JP2022049175A JP7831766B2 JP 7831766 B2 JP7831766 B2 JP 7831766B2 JP 2022049175 A JP2022049175 A JP 2022049175A JP 2022049175 A JP2022049175 A JP 2022049175A JP 7831766 B2 JP7831766 B2 JP 7831766B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- effect transistor
- field
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作する無極性回路に関するものである。 This invention relates to a non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse polarity.
直流配電用ＬＥＤ照明装置等の負荷に電力を供給する電源には、極性があるため、逆接続すると、負荷が破損するおそれがある。 Power supplies that provide power to loads such as DC LED lighting equipment have polarity; therefore, reversing the connection may damage the load.
そのため、従来から電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護するために、電源の電圧を検出し、適正であれば、ＯＮ（＝電路を導通）させる、あるいは、不適切であれば、ＯＦＦ（＝電路を遮断）させる、コンパレータ等を用いた電圧検出回路を設ける構成が開示されている。 Therefore, conventionally, to prevent damage to the load and protect it when the power supply polarity is reversed, a voltage detection circuit using a comparator or the like has been disclosed. This circuit detects the power supply voltage and either turns ON (opens the circuit) if it is appropriate, or OFF (interrupts the circuit) if it is inappropriate.
また、電源の極性を逆に接続した場合に、電流が流れないように、電路に直列に、ダイオードを設ける構成が開示されている。 Furthermore, a configuration is disclosed in which a diode is provided in series with the circuit to prevent current from flowing when the power supply is connected with reversed polarity.
例えば、特許文献１では、従来技術として、正側の電源端子と負側の電源端子との間には、ダイオードと保護対象となる電気回路とが直列に接続される構成が開示されている。この構成では、電源が逆接続されて、負側の電源端子の電位が正側の電源端子の電位よりも高い場合には、ダイオードにより電流が阻止される。 For example, Patent Document 1 discloses a prior art configuration in which a diode and the electrical circuit to be protected are connected in series between the positive and negative power supply terminals. In this configuration, if the power supply is reversed and the potential of the negative power supply terminal is higher than the potential of the positive power supply terminal, the diode blocks the current.
しかし、電圧検出回路を設ける構成の場合、電圧検出用に別途回路を構成する必要があり、不便である。 However, in configurations that include a voltage detection circuit, it is inconvenient because a separate circuit needs to be configured for voltage detection.
また、電路に直列にダイオードを設ける構成の場合、一般的なＰＮ接合のダイオードは、電圧降下ＶＦによって、約０．６（Ｖ）の電圧降下・電力損失が生じてしまう。回路内を流れる電流量が多い場合や電圧が大きい場合には、０．６（Ｖ）程度の電圧降下・電力損失は、あまり問題にならない。しかし、回路内に流れる電流量が少ない場合や電圧が小さい場合には、０．６（Ｖ）程度であっても、大きな損失となり、問題となる。 Furthermore, in a configuration where a diode is connected in series with the circuit, a typical PN junction diode will experience a voltage drop and power loss of approximately 0.6 V due to the voltage drop VF . When the current flowing through the circuit is large or the voltage is high, a voltage drop and power loss of around 0.6 V is not much of a problem. However, when the current flowing through the circuit is small or the voltage is low, even 0.6 V can result in a significant loss and become a problem.
ところで、電源を逆接続した場合に、負荷を破損させないための方策として、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作するように、無極性回路を作るという方策もある。そして、無極性化においては、ダイオードブリッジを回路内に設ける構成が知られている。 Incidentally, as a measure to prevent damage to the load when the power supply is connected in reverse, one approach is to create a non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse polarity. In achieving non-polarization, a known configuration involves incorporating a diode bridge into the circuit.
しかしながら、ダイオードブリッジを回路内に設ける構成の場合、ダイオード分の電圧降下ＶＦ（ＶＦ２個分）の損失が発生すること、そして、その熱処理について検討・対処しなければならない However, when a diode bridge is incorporated into the circuit, a voltage drop VF (equivalent to two VFs ) is incurred, and the heat treatment for this loss must be considered and addressed.
そこで、本発明は、上述の課題を解決するものとして、電圧降下による損失を抑えた無極性回路を提供することを目的としたものである。 Therefore, the present invention aims to provide a non-polar circuit that suppresses losses due to voltage drop, thereby solving the above-mentioned problems.
請求項１の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアノードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
The invention of claim 1 is,
A non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse.
A first circuit in which the positive terminal of the power supply is connected to one end and one end of the load is connected to the other end,
The circuit comprises a third circuit to which the negative terminal of the power supply is connected at one end and the other end of the load is connected at the other end.
A first semiconductor light-emitting element is provided in series on the first circuit such that its cathode faces in the direction of the lower voltage.
The first semiconductor light-emitting element is arranged in series on the third circuit such that its anode faces in the direction of the lower voltage.
A second semiconductor light-emitting element is provided in parallel with the first semiconductor light-emitting element, in a orientation opposite to that of the first semiconductor light-emitting element.
A first field-effect transistor Nch is provided in series on the first circuit at a voltage lower than that of the first semiconductor light-emitting element, with its drain connected in the lower voltage direction and its source connected in the higher voltage direction.
The source of the second field-effect transistor Pch is connected to the first circuit at a voltage lower than that of the first semiconductor light-emitting element.
The drain of the second field-effect transistor Pch is connected to the third circuit at a position where the voltage is lower than that of the load.
The gates of the first field-effect transistor Nch and the second field-effect transistor Pch are connected to the first circuit at a voltage higher than that of the first semiconductor light-emitting element.
A fourth field-effect transistor Pch is provided in series on the third circuit at a position where the voltage is lower than that of the load, with its drain connected in the direction of higher voltage and its source connected in the direction of lower voltage.
The source of the third field-effect transistor Nch is connected to the third circuit at a position where its voltage is higher than that of the first semiconductor light-emitting element.
The drain of the third field-effect transistor Nch is connected to the first circuit at a position where the voltage is higher than that of the load.
The gates of the third field-effect transistor Nch and the fourth field-effect transistor Pch are connected to the third circuit at a voltage lower than that of the first semiconductor light-emitting element, thus forming a non-polarized circuit.
また、請求項２の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアノードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されている、無極性回路とした。
Furthermore, the invention of claim 2 is,
A non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse.
A first circuit in which the positive terminal of the power supply is connected to one end and one end of the load is connected to the other end,
The circuit comprises a third circuit to which the negative terminal of the power supply is connected at one end and the other end of the load is connected at the other end.
A first semiconductor light-emitting element is provided in series on the first circuit such that its cathode faces in the direction of the lower voltage.
The first semiconductor light-emitting element is arranged in series on the third circuit such that its anode faces in the direction of the lower voltage.
A second semiconductor light-emitting element is provided in parallel with the first semiconductor light-emitting element, in a orientation opposite to that of the first semiconductor light-emitting element.
A first field-effect transistor Nch is provided in series on the first circuit at a voltage lower than that of the first semiconductor light-emitting element, with its drain connected in the lower voltage direction and its source connected in the higher voltage direction.
The gate of the first field-effect transistor Nch is connected to the first circuit at a voltage higher than that of the first semiconductor light-emitting element.
The drain of the second field-effect transistor Nch is connected to the first circuit at a voltage lower than that of the first semiconductor light-emitting element.
The source of the second field-effect transistor Nch is connected to the third circuit via the second circuit at a voltage lower than that of the load.
The gate of the second field-effect transistor Nch is connected to the second circuit through the fifth circuit,
The fifth circuit is connected to the third circuit at a position where the voltage is higher than that of the first semiconductor light-emitting element and lower than that of the drain of the third field-effect transistor Nch.
On the fifth circuit, constant voltage semiconductor elements are provided in series such that their anodes face the direction of the second circuit.
The third field-effect transistor Nch is provided in series at a position on the third circuit where the voltage is lower than that of the load, with its source connected in the direction of higher voltage and its drain connected in the direction of lower voltage.
The gate of the third field-effect transistor Nch is connected to the third circuit through the fourth circuit.
The fourth circuit is connected to the first circuit at a position where the voltage is lower than that of the first semiconductor light-emitting element and higher than that of the source of the first field-effect transistor Nch.
On the fourth circuit, constant voltage semiconductor elements are provided in series such that their anodes face the direction of the third circuit.
The source of the fourth field-effect transistor Nch is connected to the third circuit at a position where its voltage is higher than that of the first semiconductor light-emitting element.
The drain of the fourth field-effect transistor Nch is connected to the first circuit at a position where the voltage is higher than that of the load.
The gate of the fourth field-effect transistor Nch is connected to the third circuit at a voltage lower than that of the first semiconductor light-emitting element, thus forming a non-polar circuit.
本発明に係る無極性回路を適用・使用することによって、電源を接続する際に、極性に留意する必要がなくなり、便宜である。 By applying and using the non-polarized circuit according to the present invention, it becomes unnecessary to pay attention to polarity when connecting a power supply, which is convenient.
ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタ（ＦＥＴ）を回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。 By using a field-effect transistor (FET) in the circuit instead of a diode bridge, voltage drop and power loss can be minimized.
電界効果トランジスタを「ＯＮ」するためには、ゲートの電位がソースの電位より高くならなければならない。本発明に係る無極性回路では、半導体発光素子の順方向電圧（ＶＦ）・電圧降下を利用して、ソースの電位を下げているため、無極性回路に接続される負荷が半導体発光素子の基板の場合、効率が良い。 For a field-effect transistor to be "ON," the gate potential must be higher than the source potential. In the nonpolar circuit according to the present invention, the source potential is lowered by utilizing the forward voltage ( V₀F₀ ) and voltage drop of the semiconductor light-emitting element. Therefore, when the load connected to the nonpolar circuit is a semiconductor light-emitting element substrate, the efficiency is good.
（実施の形態例１）
まず、本発明の実施の形態例１の無極性回路Ａの構成を図１に基づいて説明する。無極性回路Ａは、電源の極性を順接続した場合、あるいは逆接続した場合であっても、動作する回路である。
(Example of Embodiment 1)
First, the configuration of the non-polarized circuit A of Embodiment Example 1 of the present invention will be described with reference to Figure 1. The non-polarized circuit A is a circuit that operates regardless of whether the polarity of the power supply is connected in the forward or reverse direction.
＜無極性回路Ａの構成＞
図１に示すように、無極性回路Ａは、一端に直流の電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図１では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
<Configuration of non-polarized circuit A>
As shown in Figure 1, the non-polarized circuit A includes a first circuit 31 to which the positive terminal of a DC power supply 1 is connected at one end and one end of a load 2 is connected at the other end, and a third circuit 33 to which the negative terminal of the power supply 1 is connected at one end and the other end of a load 2 is connected at the other end. Note that Figure 1 shows the case where the polarity of the power supply 1 is connected in the forward direction, and the arrangement of each element will be explained based on that.
第１電路３１上には、電圧下位方向にカソード（図１では「Ｋ」と示されている）が向くように第１半導体発光素子（ＬＥＤ）４が直列に設けられている。そして、第３電路３３上には、電圧下位方向にアノード（図１では「Ａ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。また、第１電路３１及び第３電路電路３３上の第１半導体発光素子４と夫々並列に、第１半導体発光素子４の向きとは逆の向きになるように第２半導体発光素子（ＬＥＤ）５が設けられている。 On the first circuit 31, a first semiconductor light-emitting element (LED) 4 is provided in series with its cathode (indicated as "K" in Figure 1) facing in the direction of the downward voltage. On the third circuit 33, a first semiconductor light-emitting element 4 is provided in series with its anode (indicated as "A" in Figure 1) facing in the direction of the downward voltage. In addition, a second semiconductor light-emitting element (LED) 5 is provided in parallel with the first semiconductor light-emitting elements 4 on the first circuit 31 and the third circuit 33, respectively, with its orientation opposite to that of the first semiconductor light-emitting elements 4.
第１電路３１上の第１半導体発光素子４より電圧が下位の位置に、第１電界効果トランジスタＮｃｈ（Ｎチャネル）６１が、電圧下位方向にドレイン（図１では「Ｄ」と示されている）が接続され、電圧上位方向にソース（図１では「Ｓ」と示されている）が接続されて直列に設けられている。 A first field-effect transistor (N-channel) 61 is connected in series to the first circuit 31 at a voltage lower than that of the first semiconductor light-emitting element 4. Its drain (indicated as "D" in Figure 1) is connected in the lower voltage direction, and its source (indicated as "S" in Figure 1) is connected in the higher voltage direction.
第２電界効果トランジスタＰｃｈ（Ｐチャネル）７１のソースが第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続され、第２電界効果トランジスタＰｃｈ７１のドレインが負荷２より電圧が下位の位置で第３電路３３に接続されている。 The source of the second field-effect transistor Pch (P-channel) 71 is connected to the first circuit 31 at a voltage lower than that of the first semiconductor light-emitting element 4, and the drain of the second field-effect transistor Pch 71 is connected to the third circuit 33 at a voltage lower than that of the load 2.
第１電界効果トランジスタＮｃｈ６１及び第２電界効果トランジスタＰｃｈ７１のゲート（図１では「Ｇ」と示されている）は、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されている。 The gates of the first field-effect transistor Nch61 and the second field-effect transistor Pch71 (indicated as "G" in Figure 1) are connected to the first circuit 31 at a voltage higher than that of the first semiconductor light-emitting element 4.
第３電路３３上の前記負荷２より電圧が下位の位置に、第４電界効果トランジスタＰｃｈ９１が、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられている。 A fourth field-effect transistor, Pch91, is connected in series to the third circuit 33 at a voltage lower than that of the load 2. Its drain is connected in the direction of higher voltage, and its source is connected in the direction of lower voltage.
第３電界効果トランジスタＮｃｈ８１のソースが第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続され、第３電界効果トランジスタＮｃｈ８１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている。 The source of the third field-effect transistor Nch81 is connected to the third circuit 33 at a voltage higher than that of the first semiconductor light-emitting element 4, and the drain of the third field-effect transistor Nch81 is connected to the first circuit 31 at a voltage higher than that of the load 2.
第３電界効果トランジスタＮｃｈ８１及び第４電界効果トランジスタＰｃｈ９１のゲートは、第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されている。 The gates of the third field-effect transistor Nch81 and the fourth field-effect transistor Pch91 are connected to the third circuit 33 at a voltage lower than that of the first semiconductor light-emitting element 4.
＜電界効果トランジスタの電流の流れ＞
次に、第１～第４電界効果トランジスタの電流の流れについて説明する。本実施の形態例１における、第１電界効果トランジスタＮｃｈ６１及び第３電界効果トランジスタＮｃｈ８１は、nチャネルＭＯＳ－ＦＥＴ（絶縁ゲート電界効果トランジスタ）である。また、第２電界効果トランジスタＰｃｈ７１及び第３電界効果トランジスタＰｃｈ９１は、pチャネルＭＯＳ－ＦＥＴである。以下では、nチャネルＭＯＳ－ＦＥＴである第１電界効果トランジスタＮｃｈ６１を例に挙げて、電界効果トランジスタの電流の流れを説明する。なお、第３電界効果トランジスタＮｃｈ８１は、第１電界効果トランジスタＮｃｈ６１と同様の構成であるため、説明を省略する。
<Current flow in a field-effect transistor>
Next, the current flow in the first to fourth field-effect transistors will be described. In this embodiment example 1, the first field-effect transistor Nch61 and the third field-effect transistor Nch81 are n-channel MOS-FETs (insulated-gate field-effect transistors). The second field-effect transistor Pch71 and the third field-effect transistor Pch91 are p-channel MOS-FETs. Below, the current flow in the field-effect transistors will be explained using the first field-effect transistor Nch61, which is an n-channel MOS-FET, as an example. Note that the third field-effect transistor Nch81 has the same configuration as the first field-effect transistor Nch61, so its explanation will be omitted.
図２に示すように、一般的に、第１電界効果トランジスタＮｃｈ６１は、p型半導体６１１と、n型半導体６１２が接合して構成されている。詳しくは、ソース（Ｓ）－ドレイン（Ｄ）間で、「n型半導体６１２→p型半導体６１１→n型半導体６１２」と接合して構成されている。そして、第１電界効果トランジスタＮｃｈ６１は、ドレイン（Ｄ）、ソース（Ｓ）、ゲート（Ｇ）という３つの電極を有している。ドレイン（Ｄ）及びソース（Ｓ）は夫々、n型半導体６１２に接続されている。また、ソース（Ｓ）は、n型半導体６１２だけでなく、p型半導体６１１にも接続されている。ゲート（Ｇ）は、例えば金属製であり、酸化絶縁膜６１３を介して、p型半導体６１１に接続されている。 As shown in Figure 2, generally, the first field-effect transistor Nch61 is constructed by joining a p-type semiconductor 611 and an n-type semiconductor 612. More specifically, the source (S) and drain (D) are joined in the sequence "n-type semiconductor 612 → p-type semiconductor 611 → n-type semiconductor 612". The first field-effect transistor Nch61 has three electrodes: drain (D), source (S), and gate (G). The drain (D) and source (S) are each connected to the n-type semiconductor 612. The source (S) is connected not only to the n-type semiconductor 612 but also to the p-type semiconductor 611. The gate (G) is, for example, made of metal and is connected to the p-type semiconductor 611 via an oxide insulating film 613.
ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧を印加し、また、ゲート（Ｇ）・ソース（Ｓ）間に、ゲート（Ｇ）＋極性（プラス極性）で電圧を印加する。すると、図３に示すように、酸化絶縁膜６１３直下のp型半導体６１１（反転層６１４）に電子が引き寄せられ、p型半導体６１１がn型半導体に変化する（反転する）。そして、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。 A voltage is applied between the drain (D) and source (S) with drain (D) positive polarity, and a voltage is also applied between the gate (G) and source (S) with gate (G) positive polarity. As shown in Figure 3, electrons are attracted to the p-type semiconductor 611 (inversion layer 614) directly beneath the oxide insulating film 613, causing the p-type semiconductor 611 to change into an n-type semiconductor (invert). Then, current flows from the drain (D) to the source (S).
一方、pチャネルＭＯＳ－ＦＥＴである第２電界効果トランジスタＰｃｈ７１及び第４電界効果トランジスタＰｃｈ９１では、ソース（Ｓ）－ドレイン（Ｄ）間で、「p型半導体→n型半導体→p型半導体」と接合して構成されている。ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧を印加し、また、ゲート（Ｇ）・ソース（Ｓ）間に、ゲート（Ｇ）－極性（マイナス極性）で電圧を印加すると、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 On the other hand, the second field-effect transistor Pch71 and the fourth field-effect transistor Pch91, which are p-channel MOS-FETs, are constructed by joining a "p-type semiconductor → n-type semiconductor → p-type semiconductor" between the source (S) and drain (D). When a voltage is applied between the drain (D) and source (S) with source (S) positive polarity, and a voltage is applied between the gate (G) and source (S) with gate (G) negative polarity, current flows from the source (S) to the drain (D).
ところで、上述したように、第１電界効果トランジスタＮｃｈ６１は、p型半導体６１１と、n型半導体６１２が接合して構成されている。また、ソース（Ｓ）は、n型半導体６１２だけでなく、p型半導体６１１にも接続されている。従って、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧を印加すると、図４に示すように、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。これは、電界効果トランジスタ（ＦＥＴ）が、構造上、p型半導体とn型半導体が接合していることによって、ドレイン（Ｄ）・ソース（Ｓ）間で形成される、ボディダイオード（寄生ダイオード）のはたらきによるものである。 As mentioned above, the first field-effect transistor Nch61 is constructed by joining a p-type semiconductor 611 and an n-type semiconductor 612. Furthermore, the source (S) is connected not only to the n-type semiconductor 612 but also to the p-type semiconductor 611. Therefore, when a voltage is applied between the drain (D) and source (S) with source (S) positive polarity, current flows from the source (S) to the drain (D), as shown in Figure 4. This is due to the action of a body diode (parasitic diode) formed between the drain (D) and source (S) as a result of the p-type and n-type semiconductors being joined together in the field-effect transistor (FET).
一方、pチャネルＭＯＳ－ＦＥＴである第２電界効果トランジスタＰｃｈ７１及び第４電界効果トランジスタＰｃｈ９１では、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧を印加すると、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。 On the other hand, in the second field-effect transistor Pch71 and the fourth field-effect transistor Pch91, which are p-channel MOS-FETs, when a voltage is applied between the drain (D) and source (S) with the drain (D) positive polarity, current flows from the drain (D) to the source (S) due to the flapping of the body diode.
＜無極性回路Ａの動作（順接続の場合）＞
次に、本発明の実施の形態例１の無極性回路Ａの動作について説明する。図５に示すように、電源１を無極性回路Ａに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第４電界効果トランジスタＰｃｈ９１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
<Operation of non-polarized circuit A (when connected in a forward direction)>
Next, the operation of the non-polar circuit A in Embodiment Example 1 of the present invention will be described. As shown in Figure 5, when the power supply 1 is connected in order to the non-polar circuit A, current flows through the path "power supply 1 → first semiconductor light-emitting element 4 on the first circuit 31 → first field-effect transistor Nch61 → load 2 → fourth field-effect transistor Pch91 → second semiconductor light-emitting element 5 → power supply 1".
なお、第１電界効果トランジスタＮｃｈ６１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 In the first field-effect transistor Nch61, power supply 1 applies a voltage between the drain (D) and source (S) with source (S) positive polarity. Therefore, the body diode's action causes current to flow from source (S) to drain (D).
また、第４電界効果トランジスタＰｃｈ９１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。 Furthermore, in the fourth field-effect transistor Pch91, power supply 1 applies a voltage between the drain (D) and source (S) with the drain (D) positive polarity. Therefore, current flows from the drain (D) to the source (S) due to the body diode's action.
＜無極性回路Ａの動作（逆接続の場合）＞
次に、図６に示すように、電源１を無極性回路Ａに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第３電界効果トランジスタＮｃｈ８１→負荷２→第２電界効果トランジスタＰｃｈ７１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
<Operation of non-polarized circuit A (in case of reverse connection)>
Next, as shown in Figure 6, when power supply 1 is reverse-connected to the non-polar circuit A, current flows through the path "power supply 1 → first semiconductor light-emitting element 4 on the third circuit 33 → third field-effect transistor Nch81 → load 2 → second field-effect transistor Pch71 → second semiconductor light-emitting element 5 → power supply 1".
なお、第３電界効果トランジスタＮｃｈ８１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 In the third field-effect transistor Nch81, power supply 1 applies a voltage between the drain (D) and source (S) with source (S) positive polarity. Therefore, the body diode's action causes current to flow from source (S) to drain (D).
また、第２電界効果トランジスタＰｃｈ７１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ドレイン（Ｄ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン（Ｄ）からソース（Ｓ）に電流が流れる。 Furthermore, in the second field-effect transistor Pch71, power supply 1 applies a voltage between the drain (D) and source (S) with the drain (D) positive polarity. Therefore, the body diode's action causes current to flow from the drain (D) to the source (S).
なお、上述したように、電源１の極性を順接続した場合、第１電界効果トランジスタＮｃｈ６１のゲート（図１では「Ｇ」と示されている）は、第１電路３１上の第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されていることとなる。また、第４電界効果トランジスタＰｃｈ９１のゲートは、第３電路３３上の第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されていることとなる。また、電源１の極性を逆接続した場合、第３電界効果トランジスタＮｃｈ８１のゲートは、第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続されていることとなる。また、第２電界効果トランジスタＰｃｈ７１のゲートは、第１電路３１上の第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続されていることとなる。即ち、電源１が電圧を印加した場合、第１電界効果トランジスタＮｃｈ６１のゲート、あるいは第３電界効果トランジスタＮｃｈ８１のゲートは、対応するソースよりも、第１半導体発光素子４及び第２半導体発光素子５の電圧降下の分、電位が高くなる。一方、第２電界効果トランジスタＰｃｈ７１のゲート、あるいは第４電界効果トランジスタＰｃｈ９１のゲートは、対応するソースよりも、第１半導体発光素子４及び第２半導体発光素子５の電圧降下の分、電位が低くなる。そのため、電源１を順接続した場合、第１電界効果トランジスタＮｃｈ６１及び第４電界効果トランジスタＰｃｈ９１が「ＯＮ」となり、ドレイン（Ｄ）・ソース（Ｓ）間が導通する。また、電源１を逆接続した場合、第２電界効果トランジスタＰｃｈ７１及び第３電界効果トランジスタＮｃｈ８１が「ＯＮ」となり、ドレイン（Ｄ）・ソース（Ｓ）間が導通する。 As described above, when the polarity of power supply 1 is connected in the forward direction, the gate of the first field-effect transistor Nch61 (indicated as "G" in Figure 1) is connected to the first circuit 31 at a voltage higher than that of the first semiconductor light-emitting element 4 on the first circuit 31. Also, the gate of the fourth field-effect transistor Pch91 is connected to the third circuit 33 at a voltage lower than that of the first semiconductor light-emitting element 4 on the third circuit 33. Furthermore, when the polarity of power supply 1 is connected in the reverse direction, the gate of the third field-effect transistor Nch81 is connected to the third circuit 33 at a voltage higher than that of the first semiconductor light-emitting element 4. Also, the gate of the second field-effect transistor Pch71 is connected to the first circuit 31 at a voltage lower than that of the first semiconductor light-emitting element 4 on the first circuit 31. In other words, when power supply 1 applies voltage, the gate of the first field-effect transistor Nch61 or the gate of the third field-effect transistor Nch81 will have a higher potential than its corresponding source by the amount of the voltage drop across the first and second semiconductor light-emitting elements 4 and 5. On the other hand, the gate of the second field-effect transistor Pch71 or the gate of the fourth field-effect transistor Pch91 will have a lower potential than its corresponding source by the amount of the voltage drop across the first and second semiconductor light-emitting elements 4 and 5. Therefore, when power supply 1 is connected in the forward direction, the first field-effect transistor Nch61 and the fourth field-effect transistor Pch91 will turn "ON," and conduction will occur between the drain (D) and source (S). Conversely, when power supply 1 is connected in the reverse direction, the second field-effect transistor Pch71 and the third field-effect transistor Nch81 will turn "ON," and conduction will occur between the drain (D) and source (S).
このように本発明の実施の形態例１の無極性回路Ａを構成することによって、電源１を接続する際に、極性に留意する必要がなくなり、便宜である。 By configuring the non-polarized circuit A of Embodiment Example 1 of the present invention in this way, it becomes unnecessary to pay attention to polarity when connecting the power supply 1, which is convenient.
また、ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタを回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。 Furthermore, by using a field-effect transistor in the circuit instead of a diode bridge, voltage drop and power loss can be minimized.
更に、電界効果トランジスタを「ＯＮ」させ、ドレイン（Ｄ）・ソース（Ｓ）間を導通させるためには、ゲートの電位がソースの電位より高くならなければならない。本実施の形態例１に係る無極性回路Ａでは、第１半導体発光素子４及び第２半導体発光素子５の順方向電圧（ＶＦ）・電圧降下を利用して、ソースの電位を下げているため、無極性回路Ａに接続される負荷２が半導体発光素子の基板の場合、効率が良い。 Furthermore, in order to turn on a field-effect transistor and create conduction between the drain (D) and source (S), the gate potential must be higher than the source potential. In the non-polar circuit A according to this embodiment example 1, the source potential is lowered by utilizing the forward voltage (V F ) and voltage drop of the first semiconductor light-emitting element 4 and the second semiconductor light-emitting element 5. Therefore, when the load 2 connected to the non-polar circuit A is a semiconductor light-emitting element substrate, the efficiency is good.
（本実施の形態例２）
なお、上述した、本発明の実施の形態例１の無極性回路Ａでは、Ｎｃｈの電界効果トランジスタと、Ｐｃｈの電界効果トランジスタを用いる構成を示したが、この構成に限定されるものではない。以下の本発明の実施の形態例２では、Ｎｃｈの電界効果トランジスタのみを用いて構成された無極性回路Ｂについて説明する。
(Example 2 of this embodiment)
In the non-polarized circuit A of Embodiment Example 1 of the present invention described above, a configuration using an N-channel field-effect transistor and a P-channel field-effect transistor was shown, but the invention is not limited to this configuration. In Embodiment Example 2 of the present invention described below, a non-polarized circuit B configured using only an N-channel field-effect transistor will be explained.
＜無極性回路Ｂの構成＞
図７に示すように、無極性回路Ｂは、一端に電源１の正極が接続され、他端に負荷２の一端が接続される第１電路３１と、一端に電源１の負極が接続され、他端に負荷２の他端が接続される第３電路３３を備えている。なお、図７では、電源１の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
<Configuration of non-polarized circuit B>
As shown in Figure 7, the non-polarized circuit B includes a first circuit 31 to which the positive terminal of power supply 1 is connected at one end and one end of load 2 is connected at the other end, and a third circuit 33 to which the negative terminal of power supply 1 is connected at one end and the other end of load 2 is connected at the other end. Note that Figure 7 shows the case where the polarity of power supply 1 is connected in the forward direction, and the arrangement of each element will be explained based on that.
第１電路３１上には、電圧下位方向にカソード（図７では「Ｋ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。そして、第３電路３３上には、電圧下位方向にアノード（図７では「Ａ」と示されている）が向くように第１半導体発光素子４が直列に設けられている。また、第１電路３１及び第３電路電路３３上の第１半導体発光素子４と夫々並列に、第１半導体発光素子４の向きとは逆の向きになるように第２半導体発光素子５が設けられている。 A first semiconductor light-emitting element 4 is provided in series on the first circuit 31 with its cathode (indicated as "K" in Figure 7) facing downwards in voltage. A first semiconductor light-emitting element 4 is also provided in series on the third circuit 33 with its anode (indicated as "A" in Figure 7) facing downwards in voltage. A second semiconductor light-emitting element 5 is provided in parallel with the first semiconductor light-emitting elements 4 on the first circuit 31 and the third circuit 33, respectively, with its orientation opposite to that of the first semiconductor light-emitting elements 4.
第１電路３１上の第１半導体発光素子４より電圧が下位の位置に、第１電界効果トランジスタＮｃｈ６１が、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられている。 The first field-effect transistor Nch61 is connected in series with the drain connected in the lower voltage direction and the source connected in the higher voltage direction, at a voltage lower than that of the first semiconductor light-emitting element 4 on the first circuit 31.
第１電界効果トランジスタＮｃｈ６１のゲートは、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されている。 The gate of the first field-effect transistor Nch61 is connected to the first circuit 31 at a voltage higher than that of the first semiconductor light-emitting element 4.
第２電界効果トランジスタＮｃｈ１０１のドレインが第１半導体発光素子４より電圧が下位の位置で第１電路３１に接続され、第２電界効果トランジスタＮｃｈ１０１のソースは、第２電路３２を通じて、負荷２より電圧が下位の位置で第３電路３３に接続されている。 The drain of the second field-effect transistor Nch101 is connected to the first circuit 31 at a voltage lower than that of the first semiconductor light-emitting element 4, and the source of the second field-effect transistor Nch101 is connected to the third circuit 33 via the second circuit 32 at a voltage lower than that of the load 2.
第２電界効果トランジスタＮｃｈ１０１のゲートは、第５電路３５を通じて、第２電路３２に接続されている。 The gate of the second field-effect transistor Nch101 is connected to the second circuit 32 via the fifth circuit 35.
第５電路３５は、第１半導体発光素子４より電圧が上位の位置で、かつ後述する第３電界効果トランジスタＮｃｈ８１のドレインより電圧が下位の位置で、第３電路３３に接続されている。 The fifth circuit 35 is connected to the third circuit 33 at a voltage higher than that of the first semiconductor light-emitting element 4, and at a voltage lower than that of the drain of the third field-effect transistor Nch81, which will be described later.
第５電路３５上では、第３電路３３に近い順に、抵抗１３１と、定電圧素子１２１が直列に設けられている。なお、定電圧素子１２１は、第２電路３２方向にアノード（図７では「Ａ」と示されている）が向くように、設けられている。この第５電路３５上の抵抗１３１の抵抗値は、例えば、１（ＭΩ）である。そして、第５電路３５上に設けられた定電圧素子１２１は、第２電界効果トランジスタ１０１のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第２電界効果トランジスタ１０１を「ＯＮ」させる役割を果たす。定電圧素子１２１に定電圧を発生させるためには、定電圧素子１２１に微弱な電流を流す必要がある。そのため、抵抗１３１は、第５電路３５上に流れる電流を消費させる役割を果たす。 On the fifth circuit 35, a resistor 131 and a constant voltage element 121 are arranged in series, in order of proximity to the third circuit 33. The constant voltage element 121 is positioned so that its anode (indicated as "A" in Figure 7) faces towards the second circuit 32. The resistance value of the resistor 131 on the fifth circuit 35 is, for example, 1 (MΩ). The constant voltage element 121 on the fifth circuit 35 applies an appropriate voltage to the gate of the second field-effect transistor 101 without applying an excessive voltage, thereby turning the second field-effect transistor 101 "ON". In order to generate a constant voltage in the constant voltage element 121, a small current needs to flow through it. Therefore, the resistor 131 plays a role in consuming the current flowing on the fifth circuit 35.
第２電路３２上の、第２電界効果トランジスタ１０１のソースと第５電路３５の接続点の間の箇所と、第５電路３５上の、第２電界効果トランジスタ１０１のゲートの接続点と定電圧素子１２１の間の箇所を接続する第６電路３６上に、抵抗１４１が設けられている。この抵抗１４１の抵抗値は、例えば、１（ＭΩ）である。この抵抗１４１は、第２電界効果トランジスタ１０１に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第２電界効果トランジスタ１０１が誤って「ＯＮ」し、ドレイン・ソース間が導通してしまうことを防止できる。 A resistor 141 is provided on the sixth circuit 36, which connects the point between the source of the second field-effect transistor 101 and the connection point of the fifth circuit 35 on the second circuit 32, and the point between the gate connection point of the second field-effect transistor 101 and the constant voltage element 121 on the fifth circuit 35. The resistance value of this resistor 141 is, for example, 1 (MΩ). This resistor 141 serves to dissipate the charge accumulated in the second field-effect transistor 101. By dissipating the charge, it is possible to prevent the second field-effect transistor 101 from accidentally turning "ON" and causing conduction between the drain and source.
第３電路３３上の負荷２より電圧が下位の位置に、第３電界効果トランジスタＮｃｈ８１が、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられている。 A third field-effect transistor, Nch81, is connected in series to the third circuit 33 at a voltage lower than that of the load 2. Its source is connected in the direction of higher voltage, and its drain is connected in the direction of lower voltage.
第３電界効果トランジスタＮｃｈ８１のゲートは、第４電路３４を通じて、第３電路３３に接続されている。 The gate of the third field-effect transistor Nch81 is connected to the third circuit 33 via the fourth circuit 34.
第４電路３４は、第１半導体発光素子４より電圧が下位の位置で、かつ第１電界効果トランジスタＮｃｈ６１のソースより電圧が上位の位置で、第１電路３１に接続されている。 The fourth circuit 34 is connected to the first circuit 31 at a voltage lower than that of the first semiconductor light-emitting element 4, and at a voltage higher than that of the source of the first field-effect transistor Nch 61.
第４電路３４上では、第１電路３１に近い順に、抵抗１３１と、定電圧素子１２１が直列に設けられている。なお、定電圧素子１２１は、第３電路３３方向にアノード（図７では「Ａ」と示されている）が向くように、設けられている。この第４電路３４上の抵抗１３１の抵抗値は、例えば、１（ＭΩ）である。そして、第４電路３４上に設けられた定電圧素子１２１は、第３電界効果トランジスタ８１のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第３電界効果トランジスタ８１を「ＯＮ」させる役割を果たす。定電圧素子１２１に定電圧を発生させるためには、定電圧素子１２１に微弱な電流を流す必要がある。そのため、抵抗１３１は、第４電路３４上に流れる電流を消費させる役割を果たす。 On the fourth circuit 34, a resistor 131 and a constant voltage element 121 are arranged in series, in order of proximity to the first circuit 31. The constant voltage element 121 is positioned so that its anode (indicated as "A" in Figure 7) faces towards the third circuit 33. The resistance value of the resistor 131 on the fourth circuit 34 is, for example, 1 (MΩ). The constant voltage element 121 on the fourth circuit 34 applies an appropriate voltage to the gate of the third field-effect transistor 81 without applying an excessive voltage, thereby turning the third field-effect transistor 81 "ON". In order to generate a constant voltage in the constant voltage element 121, a small current needs to flow through it. Therefore, the resistor 131 plays a role in consuming the current flowing on the fourth circuit 34.
第３電路３３上の、第３電界効果トランジスタ８１のソースと第４電路３４の接続点の間の箇所と、第４電路３４上の、第３電界効果トランジスタ８１のゲートの接続点と定電圧素子１２１の間の箇所を接続する第７電路３７上に、抵抗１４１が設けられている。この抵抗１４１の抵抗値は、例えば、１（ＭΩ）である。この抵抗１４１は、第３電界効果トランジスタ８１に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第３電界効果トランジスタ８１が誤って「ＯＮ」し、ドレイン・ソース間が導通してしまうことを防止できる。 A resistor 141 is provided on the seventh circuit 37, which connects the point between the source of the third field-effect transistor 81 on the third circuit 33 and the connection point of the fourth circuit 34, and the point between the gate connection point of the third field-effect transistor 81 on the fourth circuit 34 and the constant voltage element 121. The resistance value of this resistor 141 is, for example, 1 (MΩ). This resistor 141 serves to dissipate the charge accumulated in the third field-effect transistor 81. By dissipating the charge, it is possible to prevent the third field-effect transistor 81 from accidentally turning "ON" and causing conduction between the drain and source.
第４電界効果トランジスタＮｃｈ１１１のソースが第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続され、第４電界効果トランジスタＮｃｈ１１１のドレインが負荷２より電圧が上位の位置で第１電路３１に接続されている。 The source of the fourth field-effect transistor Nch111 is connected to the third circuit 33 at a voltage higher than that of the first semiconductor light-emitting element 4, and the drain of the fourth field-effect transistor Nch111 is connected to the first circuit 31 at a voltage higher than that of the load 2.
第４電界効果トランジスタＮｃｈ１１１のゲートは、第１半導体発光素子４より電圧が下位の位置で第３電路３３に接続されている。 The gate of the fourth field-effect transistor Nch111 is connected to the third circuit 33 at a voltage lower than that of the first semiconductor light-emitting element 4.
＜無極性回路Ｂの動作（順接続の場合）＞
次に、本発明の実施の形態例２の無極性回路Ｂの動作について説明する。図８に示すように、電源１を無極性回路Ｂに順接続した場合、「電源１→第１電路３１上の第１半導体発光素子４→第１電界効果トランジスタＮｃｈ６１→負荷２→第３電界効果トランジスタＮｃｈ８１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
<Operation of non-polarized circuit B (when connected in a forward direction)>
Next, the operation of the non-polar circuit B in Embodiment Example 2 of the present invention will be described. As shown in Figure 8, when the power supply 1 is connected in the forward direction to the non-polar circuit B, current flows through the path "power supply 1 → first semiconductor light-emitting element 4 on the first circuit 31 → first field-effect transistor Nch61 → load 2 → third field-effect transistor Nch81 → second semiconductor light-emitting element 5 → power supply 1".
なお、第１電界効果トランジスタＮｃｈ６１及び第３電界効果トランジスタＮｃｈ８１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 Furthermore, in the first field-effect transistor Nch61 and the third field-effect transistor Nch81, a voltage is applied between the drain (D) and source (S) by power supply 1, with source (S) positive polarity. Therefore, current flows from source (S) to drain (D) due to the body diode's action.
また、第１電界効果トランジスタＮｃｈ６１のゲートは、第１半導体発光素子４より電圧が上位の位置で第１電路３１に接続されているため、ソースより電位が高くなり、第１電界効果トランジスタＮｃｈ６１は、「ＯＮ」する。 Furthermore, since the gate of the first field-effect transistor Nch61 is connected to the first circuit 31 at a voltage higher than that of the first semiconductor light-emitting element 4, its potential becomes higher than that of the source, causing the first field-effect transistor Nch61 to "ON".
また、第３電界効果トランジスタＮｃｈ８１は、第４電路３４上に電流が流れることで、定電圧ダイオード１２１が、第３電界効果トランジスタＮｃｈ８１のゲートに電圧を印加し、「ＯＮ」する。 Furthermore, when current flows through the fourth circuit 34, the constant voltage diode 121 applies a voltage to the gate of the third field-effect transistor Nch81, causing it to "ON".
＜無極性回路Ｂの動作（逆接続の場合）＞
次に、図９に示すように、電源１を無極性回路Ｂに逆接続した場合、「電源１→第３電路３３上の第１半導体発光素子４→第４電界効果トランジスタＮｃｈ１１１→負荷２→第２電界効果トランジスタＮｃｈ１０１→第２半導体発光素子５→電源１」の経路で、電流が流れる。
<Operation of non-polarized circuit B (in case of reverse connection)>
Next, as shown in Figure 9, when power supply 1 is reverse-connected to the non-polarized circuit B, current flows through the path "power supply 1 → first semiconductor light-emitting element 4 on the third circuit 33 → fourth field-effect transistor Nch111 → load 2 → second field-effect transistor Nch101 → second semiconductor light-emitting element 5 → power supply 1".
なお、第４電界効果トランジスタＮｃｈ１１１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 In the fourth field-effect transistor Nch111, power supply 1 applies a voltage between the drain (D) and source (S) with source (S) positive polarity. Therefore, the body diode's action causes current to flow from source (S) to drain (D).
また、第２電界効果トランジスタＮｃｈ１０１では、電源１によって、ドレイン（Ｄ）・ソース（Ｓ）間に、ソース（Ｓ）＋極性（プラス極性）で電圧が印加されるため、ボディダイオードのはたきによって、ソース（Ｓ）からドレイン（Ｄ）に電流が流れる。 Furthermore, in the second field-effect transistor Nch101, power supply 1 applies a voltage between the drain (D) and source (S) with source (S) positive polarity. Therefore, the body diode's action causes current to flow from source (S) to drain (D).
また、第４電界効果トランジスタＮｃｈ１１１のゲートは、電源１の極性を逆接続した場合、第１半導体発光素子４より電圧が上位の位置で第３電路３３に接続されていることになるため、ソースより電位が高くなり、第４電界効果トランジスタＮｃｈ１１１は、「ＯＮ」する。 Furthermore, when the polarity of power supply 1 is reversed, the gate of the fourth field-effect transistor Nch111 is connected to the third circuit 33 at a voltage higher than that of the first semiconductor light-emitting element 4. Therefore, the potential becomes higher than the source, and the fourth field-effect transistor Nch111 turns "ON".
また、第２電界効果トランジスタＮｃｈ１０１は、第５電路３５上に電流が流れることで、定電圧ダイオード１２１が、第２電界効果トランジスタＮｃｈ１０１のゲートに電圧を印加し、「ＯＮ」する。 Furthermore, when current flows through the fifth circuit 35, the constant voltage diode 121 applies a voltage to the gate of the second field-effect transistor Nch101, causing it to "ON".
以上、本発明の好ましい実施の形態例について述べたが、本発明に係る無極性回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。 While preferred embodiments of the present invention have been described above, it goes without saying that the non-polarized circuit according to the present invention is not limited to the embodiments described above, and various modifications can be made within the scope of the present invention.
１：電源、２：負荷、
３１：第１電路、３２：第２電路、３３：第３電路、３４：第４電路、３５：第５電路、３６：第６電路、３７：第７電路、
４：第１半導体発光素子、５：第２半導体発光素子、
６１：第１電界効果トランジスタＮｃｈ、６１１：p型半導体、６１２：n型半導体、６１３：酸化絶縁膜、６１４：反転層、
７１：第２電界効果トランジスタＰｃｈ、８１：第３電界効果トランジスタＮｃｈ、９１：第４電界効果トランジスタＰｃｈ
１０１：第２電界効果トランジスタＮｃｈ、１１１：第４電界効果トランジスタＮｃｈ、
１２１：定電圧半導体素子、
１３１：抵抗、
１４１：抵抗
1: power supply, 2: load,
31: first electric path, 32: second electric path, 33: third electric path, 34: fourth electric path, 35: fifth electric path, 36: sixth electric path, 37: seventh electric path,
4: First semiconductor light-emitting element, 5: Second semiconductor light-emitting element,
61: First field-effect transistor Nch, 611: p-type semiconductor, 612: n-type semiconductor, 613: oxide insulating film, 614: inversion layer,
71: Second field-effect transistor Pch, 81: Third field-effect transistor Nch, 91: Fourth field-effect transistor Pch
101: Second field-effect transistor Nch, 111: Fourth field-effect transistor Nch,
121: Constant voltage semiconductor device,
131: Resistance,
141: Resistor
Claims (2)
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアノードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第２電界効果トランジスタＰｃｈのソースが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＰｃｈのドレインが前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第１電界効果トランジスタＮｃｈ及び前記第２電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
前記第３電路上の前記負荷より電圧が下位の位置に、第４電界効果トランジスタＰｃｈが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第３電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第３電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第３電界効果トランジスタＮｃｈ及び前記第４電界効果トランジスタＰｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。 A non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse.
A first circuit in which the positive terminal of the power supply is connected to one end and one end of the load is connected to the other end,
The circuit comprises a third circuit to which the negative terminal of the power supply is connected at one end and the other end of the load is connected at the other end.
A first semiconductor light-emitting element is provided in series on the first circuit such that its cathode faces in the direction of the lower voltage.
The first semiconductor light-emitting element is arranged in series on the third circuit such that its anode faces in the direction of the lower voltage.
A second semiconductor light-emitting element is provided in parallel with the first semiconductor light-emitting element, in a orientation opposite to that of the first semiconductor light-emitting element.
A first field-effect transistor Nch is provided in series on the first circuit at a voltage lower than that of the first semiconductor light-emitting element, with its drain connected in the lower voltage direction and its source connected in the higher voltage direction.
The source of the second field-effect transistor Pch is connected to the first circuit at a voltage lower than that of the first semiconductor light-emitting element.
The drain of the second field-effect transistor Pch is connected to the third circuit at a position where the voltage is lower than that of the load.
The gates of the first field-effect transistor Nch and the second field-effect transistor Pch are connected to the first circuit at a voltage higher than that of the first semiconductor light-emitting element.
A fourth field-effect transistor Pch is provided in series on the third circuit at a position where the voltage is lower than that of the load, with its drain connected in the direction of higher voltage and its source connected in the direction of lower voltage.
The source of the third field-effect transistor Nch is connected to the third circuit at a position where its voltage is higher than that of the first semiconductor light-emitting element.
The drain of the third field-effect transistor Nch is connected to the first circuit at a position where the voltage is higher than that of the load.
A non-polarized circuit characterized in that the gates of the third field-effect transistor Nch and the fourth field-effect transistor Pch are connected to the third circuit at a voltage lower than that of the first semiconductor light-emitting element.
一端に電源の正極が接続され、他端に負荷の一端が接続される第１電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第３電路を備え、
前記第１電路上には、電圧下位方向にカソードが向くように第１半導体発光素子が直列に設けられ、
前記第３電路上には、電圧下位方向にアノードが向くように前記第１半導体発光素子が直列に設けられ、
前記第１半導体発光素子と並列に、前記第１半導体発光素子の向きとは逆の向きになるように第２半導体発光素子が設けられ、
前記第１電路上の前記第１半導体発光素子より電圧が下位の位置に、第１電界効果トランジスタＮｃｈが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第１電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が上位の位置で前記第１電路に接続され、
第２電界効果トランジスタＮｃｈのドレインが前記第１半導体発光素子より電圧が下位の位置で前記第１電路に接続され、
前記第２電界効果トランジスタＮｃｈのソースは、第２電路を通じて、前記負荷より電圧が下位の位置で前記第３電路に接続され、
前記第２電界効果トランジスタＮｃｈのゲートは、第５電路を通じて、前記第２電路に接続され、
前記第５電路は、前記第１半導体発光素子より電圧が上位の位置で、かつ第３電界効果トランジスタＮｃｈのドレインより電圧が下位の位置で、前記第３電路に接続され、
前記第５電路上には、前記第２電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第３電路上の前記負荷より電圧が下位の位置に、前記第３電界効果トランジスタＮｃｈが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第３電界効果トランジスタＮｃｈのゲートは、第４電路を通じて、前記第３電路に接続され、
前記第４電路は、前記第１半導体発光素子より電圧が下位の位置で、かつ前記第１電界効果トランジスタＮｃｈのソースより電圧が上位の位置で、前記第１電路に接続され、
前記第４電路上には、前記第３電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第４電界効果トランジスタＮｃｈのソースが前記第１半導体発光素子より電圧が上位の位置で前記第３電路に接続され、
前記第４電界効果トランジスタＮｃｈのドレインが前記負荷より電圧が上位の位置で前記第１電路に接続され、
前記第４電界効果トランジスタＮｃｈのゲートは、前記第１半導体発光素子より電圧が下位の位置で前記第３電路に接続されていることを特徴とする、無極性回路。 A non-polarized circuit that operates regardless of whether the power supply is connected in forward or reverse.
A first circuit in which the positive terminal of the power supply is connected to one end and one end of the load is connected to the other end,
The circuit comprises a third circuit to which the negative terminal of the power supply is connected at one end and the other end of the load is connected at the other end.
A first semiconductor light-emitting element is provided in series on the first circuit such that its cathode faces in the direction of the lower voltage.
The first semiconductor light-emitting element is arranged in series on the third circuit such that its anode faces in the direction of the lower voltage.
A second semiconductor light-emitting element is provided in parallel with the first semiconductor light-emitting element, in a orientation opposite to that of the first semiconductor light-emitting element.
A first field-effect transistor Nch is provided in series on the first circuit at a voltage lower than that of the first semiconductor light-emitting element, with its drain connected in the lower voltage direction and its source connected in the higher voltage direction.
The gate of the first field-effect transistor Nch is connected to the first circuit at a voltage higher than that of the first semiconductor light-emitting element.
The drain of the second field-effect transistor Nch is connected to the first circuit at a voltage lower than that of the first semiconductor light-emitting element.
The source of the second field-effect transistor Nch is connected to the third circuit via the second circuit at a voltage lower than that of the load.
The gate of the second field-effect transistor Nch is connected to the second circuit through the fifth circuit,
The fifth circuit is connected to the third circuit at a position where the voltage is higher than that of the first semiconductor light-emitting element and lower than that of the drain of the third field-effect transistor Nch.
On the fifth circuit, constant voltage semiconductor elements are provided in series such that their anodes face the direction of the second circuit.
The third field-effect transistor Nch is provided in series at a position on the third circuit where the voltage is lower than that of the load, with its source connected in the direction of higher voltage and its drain connected in the direction of lower voltage.
The gate of the third field-effect transistor Nch is connected to the third circuit through the fourth circuit.
The fourth circuit is connected to the first circuit at a position where the voltage is lower than that of the first semiconductor light-emitting element and higher than that of the source of the first field-effect transistor Nch.
On the fourth circuit, constant voltage semiconductor elements are provided in series such that their anodes face the direction of the third circuit.
The source of the fourth field-effect transistor Nch is connected to the third circuit at a position where its voltage is higher than that of the first semiconductor light-emitting element.
The drain of the fourth field-effect transistor Nch is connected to the first circuit at a position where the voltage is higher than that of the load.
A non-polarized circuit characterized in that the gate of the fourth field-effect transistor Nch is connected to the third circuit at a voltage lower than that of the first semiconductor light-emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022049175A JP7831766B2 (en) | 2022-03-24 | 2022-03-24 | Non-polarity circuits in DC power distribution systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022049175A JP7831766B2 (en) | 2022-03-24 | 2022-03-24 | Non-polarity circuits in DC power distribution systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023142322A JP2023142322A (en) | 2023-10-05 |
| JP7831766B2 true JP7831766B2 (en) | 2026-03-17 |
Family
ID=88205817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022049175A Active JP7831766B2 (en) | 2022-03-24 | 2022-03-24 | Non-polarity circuits in DC power distribution systems |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7831766B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298955A (en) | 2000-04-17 | 2001-10-26 | Torai Eng:Kk | Synchronous rectifier circuit and inverter provided therewith |
| JP2001314032A (en) | 2000-04-28 | 2001-11-09 | Denso Corp | Power supply reverse connection protection circuit |
| JP3099836U (en) | 2003-05-15 | 2004-04-22 | 須田 能充 | Light emitting diode sphere |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473757A (en) * | 1981-12-08 | 1984-09-25 | Intersil, Inc. | Circuit means for converting a bipolar input to a unipolar output |
| JPH0438175A (en) * | 1990-05-30 | 1992-02-07 | Noritz Corp | Bridge rectifier circuit |
| JPH11225227A (en) * | 1998-02-06 | 1999-08-17 | Sanken Electric Co Ltd | DC-DC converter |
-
2022
- 2022-03-24 JP JP2022049175A patent/JP7831766B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298955A (en) | 2000-04-17 | 2001-10-26 | Torai Eng:Kk | Synchronous rectifier circuit and inverter provided therewith |
| JP2001314032A (en) | 2000-04-28 | 2001-11-09 | Denso Corp | Power supply reverse connection protection circuit |
| JP3099836U (en) | 2003-05-15 | 2004-04-22 | 須田 能充 | Light emitting diode sphere |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023142322A (en) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101068077B (en) | Shunt protection circuit and method thereof | |
| CN104104384B (en) | The semiconductor devices of cascade | |
| CN102934348B (en) | Electronic circuit | |
| US8803161B2 (en) | Semiconductor device and solid state relay using same | |
| US6930870B2 (en) | Semiconductor device with protective functions | |
| JP7038531B2 (en) | Load drive circuit with reverse power supply protection function | |
| TWI543519B (en) | Bridge rectifier circuit | |
| US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
| US8174808B2 (en) | Load driving device | |
| US6778366B2 (en) | Current limiting protection circuit | |
| JP7678510B2 (en) | Reverse connection damage prevention circuit | |
| JP7831766B2 (en) | Non-polarity circuits in DC power distribution systems | |
| US20180175846A1 (en) | Electronic switching and reverse polarity protection circuit | |
| JP2000341848A (en) | Reverse-polarity input protective device | |
| JP5865422B2 (en) | Electronic circuit | |
| JP5818959B2 (en) | Semiconductor device | |
| JP5675566B2 (en) | Bootstrap circuit and inverter device including the same | |
| JP2016174457A (en) | Load protection circuit | |
| CN102738143B (en) | Semiconductor device, DC-DC converter, and protective element | |
| JP7794082B2 (en) | Semiconductor Devices | |
| JP2020077906A (en) | Output circuit and electronic device | |
| JPH11332094A (en) | Automatic switch circuit for applying power to the load with the correct polarity regardless of the connection polarity of the power supply | |
| KR950007153Y1 (en) | Semiconductor power supply protection circuit | |
| TW202404218A (en) | Semiconductor protector | |
| JP2014030359A (en) | Electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20260105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7831766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |