JP7845382B2 - 金属ペースト - Google Patents
金属ペーストInfo
- Publication number
- JP7845382B2 JP7845382B2 JP2024001876A JP2024001876A JP7845382B2 JP 7845382 B2 JP7845382 B2 JP 7845382B2 JP 2024001876 A JP2024001876 A JP 2024001876A JP 2024001876 A JP2024001876 A JP 2024001876A JP 7845382 B2 JP7845382 B2 JP 7845382B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- mass
- volume
- metal body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacture Of Metal Powder And Suspensions Thereof (AREA)
- Powder Metallurgy (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Conductive Materials (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
[1] ポーラス構造を有する銅焼結体と、該銅焼結体に点在的に存在するはんだと、を含み、空孔を有する金属体を備え、金属体が、空孔として、はんだの内部に存在する空隙及び/又ははんだと銅焼結体との間に存在する空隙を含む、導電体。
[2] 上記はんだが、スズ又はスズ合金を含む、[1]に記載の導電体。
[3] 上記はんだが、In-Sn、In-Sn-Ag、Sn-Bi、Sn-Bi-Ag、Sn-Ag-Cu、又はSn-Cu系の合金である、[1]に記載の導電体。
[4] 上記金属体の空孔内に存在する樹脂硬化物を更に備える、[1]~[3]のいずれか一項に記載の導電体。
[5] 上記金属体の空孔率が、金属体の体積を基準として、1~15体積%であり、導電体における樹脂硬化物の含有量が、金属体の空孔の内部空間の全体積を基準として、80体積%以上である、[4]に記載の導電体。
[6] 貫通孔が設けられている絶縁性基体を含み、両主面に貫通孔が通じている基体と、貫通孔を充填する導電体と、を備え、導電体が、上記[1]~[5]のいずれか一項に記載の導電体である、貫通電極を有する基体。
[7] 上記基体が、少なくとも貫通孔の壁面に設けられた金属被膜を備える、[6]に記載の貫通電極を有する基体。
[8] 貫通電極の孔径Dに対する長さLの比L/Dが10以上である、[6]又は[7]に記載の貫通電極を有する基体。
[9] 上記導電体が、上記基体の主面上の少なくとも一部を被覆する、[6]~[8]のいずれか一項に記載の貫通電極を有する基体。
[10] 上記絶縁性基体がシリコンウェハであり、上記貫通電極がシリコン貫通電極である、[6]~[9]のいずれか一項に記載の貫通電極を有する基体。
[11] 貫通孔が設けられている絶縁性基体を含み、両主面に貫通孔が通じている基体を準備する準備工程と、貫通孔に導電体を形成する導電体形成工程と、を備え、導電体形成工程が、少なくとも貫通孔を充填するように、ポーラス構造を有する銅焼結体とはんだとを含有し、空孔を有する金属体を形成する金属体形成工程を含む、貫通電極を有する基体の製造方法。
[12] 上記導電体形成工程が、上記金属体に硬化性樹脂組成物を含浸する樹脂含浸工程と、金属体に含浸させた硬化性樹脂組成物を硬化する樹脂硬化工程と、を更に含む、[11]に記載の方法。
[13] 非貫通孔が設けられている絶縁性基体を含み、一方の主面に非貫通孔が開口している基体を準備する準備工程と、非貫通孔に導電体を形成する導電体形成工程と、導電体が形成された基体の非貫通孔が開口している面とは反対側を研削することにより、貫通電極を設ける研削工程と、を備え、導電体形成工程が、少なくとも非貫通孔を充填するように、ポーラス構造を有する銅焼結体とはんだとを含有し、空孔を有する金属体を形成する金属体形成工程を含む、貫通電極を有する基体の製造方法。
[14] 上記導電体形成工程が、上記金属体に硬化性樹脂組成物を含浸する樹脂含浸工程と、金属体に含浸させた硬化性樹脂組成物を硬化する樹脂硬化工程と、を更に含む、[13]に記載の方法。
[15] 上記はんだが、スズ又はスズ合金を含む、[11]~[14]のいずれか一項に記載の方法。
[16] 上記はんだが、In-Sn、In-Sn-Ag、Sn-Bi、Sn-Bi-Ag、Sn-Ag-Cu、又はSn-Cu系の合金である、[11]~[14]のいずれか一項に記載の方法。
[17] 上記金属体の空孔率が、金属体の体積を基準として、1~15体積%である、[11]~[16]のいずれか一項に記載の方法。
[18] 上記導電体における樹脂硬化物の含有量が、金属体の空孔の内部空間の全体積を基準として、80体積%以上である、[12]又は[14]に記載の方法。
[19] 上記金属体形成工程において、金属体を、基体の主面上の少なくとも一部を被覆するように形成する、[11]~[18]のいずれか一項に記載の方法。
[20] 上記基体の主面上に形成された導電体の少なくとも一部を除去する導電体除去工程を更に備える、[19]に記載の方法。
[21] 貫通電極の孔径Dに対する長さLの比L/Dが10以上である、[11]~[20]のいずれか一項に記載の方法。
[22] 上記金属体形成工程が、基体の貫通孔に、銅粒子とはんだ粒子とを含む金属ペーストを充填するペースト充填工程と、金属ペーストを焼成して上記金属体を形成するペースト焼成工程と、を有する、[11]又は[12]に記載の方法。
[23] 上記金属体形成工程が、基体の非貫通孔に、銅粒子とはんだ粒子とを含む金属ペーストを充填するペースト充填工程と、金属ペーストを焼成して上記金属体を形成するペースト焼成工程と、を有する、[13]又は[14]に記載の方法。
[24] 上記金属ペーストが、上記銅粒子として、粒径が0.8μm以上である第1の銅粒子と、粒径が0.5μm以下である第2の銅粒子と、を含む、[22]又は[23]に記載の方法。
[25] 上記第1の銅粒子が扁平状である、[24]に記載の方法。
[26] 上記はんだ粒子が、スズ又はスズ合金を含む、[22]~[25]のいずれか一項に記載の方法。
[27] 上記はんだ粒子が、In-Sn、In-Sn-Ag、Sn-Bi、Sn-Bi-Ag、Sn-Ag-Cu、又はSn-Cu系の合金である、[22]~[25]のいずれか一項に記載の方法。
[28] 上記金属ペーストを0.1MPa以上の加圧下で焼成する、[22]~[27]のいずれか一項に記載の方法。
[29] 上記金属ペーストを、窒素、水素又はギ酸を含む雰囲気下で焼成する、[22]~[28]のいずれか一項に記載の方法。
[30] 上記絶縁性基体がシリコンウェハであり、上記貫通電極がシリコン貫通電極である、[11]~[29]のいずれか一項に記載の方法。
[31] 貫通電極を形成するために用いられる金属ペーストであって、銅粒子及びはんだ粒子を含み、銅粒子として、粒径が0.8μm以上である第1の銅粒子と、粒径が0.5μm以下である第2の銅粒子と、を含有する、金属ペースト。
[32] 上記第1の銅粒子が扁平状である、[31]に記載の金属ペースト。
[33] 上記はんだ粒子が、スズ又はスズ合金を含む、[31]又は[32]に記載の金属ペースト。
[34] 上記はんだ粒子が、In-Sn、In-Sn-Ag、Sn-Bi、Sn-Bi-Ag、Sn-Ag-Cu、又はSn-Cu系の合金である、[31]又は[32]に記載の金属ペースト。
図1~図5は、第1の実施形態に係る貫通電極を有する基体の製造方法を示す模式図である。
この工程では、図1(a)に示されるように、貫通孔30が設けられているシリコンウエハ1と、貫通孔の壁面及びシリコンウエハ1の表面に設けられた金属被膜2とを有するシリコン基板40を準備することができる。貫通孔30は、シリコン基板40の両主面に通じている。
この工程では、少なくとも貫通孔を充填するように、ポーラス構造を有する銅焼結体及びはんだを含有し、空孔を有する金属体を形成する。本実施形態においては、金属体を、シリコン基板40の主面上の少なくとも一部を被覆するように形成してもよい。この場合、シリコン基板40の貫通孔を充填する導電体を形成すると共に、シリコン基板40の主面上にも導電体を設けることができる。シリコン基板40の主面上に設けられた導電体は、配線及びシリコン貫通電極を形成することができる。
(i)集束イオンビームによって金属体充填シリコン基板の金属体の断面(基板の厚み方向の切断面)を露出させる。
(ii)露出させた断面を走査型電子顕微鏡により断面画像(基板の厚み方向に10μm及び基板の厚み方向と直交する方向に10μmの範囲)を撮影する。
(iii)金属部分とポーラス部分とが分かれるように、得られた断面画像を2値化処理する。
(iv)2値化処理された断面画像から、金属体断面の全面積に対するポーラス部分の面積の比率を金属体の空孔率とする。
貫通孔に充填された金属体の空孔率を算出する場合には、上記(i)において、貫通孔に充填された金属体の中央部の断面を露出させる。貫通孔に充填された金属体の中央部の空孔率を算出する場合には、貫通孔に充填された金属体の中央部から、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲を観察する。金属体充填シリコン基板の主面上に形成された金属体の空孔率を算出する場合には、上記(i)において、主面上の金属体の断面を露出させる。金属体充填シリコン基板の主面上に形成された金属体の空孔率を算出する場合には、主面上に形成された金属体の表面から5μmまでの領域を観察する。
後述する導電体における樹脂硬化物の充填率の算出のために用いられる金属体の空孔率の算出の際には、金属体の観察箇所は、導電体の観察箇所と同様の箇所となるように適宜設定することができる。
この工程では、例えば、金属体形成工程を経て得られる金属体充填シリコン基板50に硬化性樹脂組成物を塗布することで、金属体5に硬化性樹脂組成物を含浸することができる。本実施形態では、貫通孔30を充填する金属体5及びシリコン基板40の両主面上に形成された金属体5に硬化性樹脂組成物が含浸される。なお、含浸した硬化性樹脂組成物によって、金属体5の空孔4が充分に充填されることが好ましい。
硬化性樹脂組成物を構成する成分としては、熱硬化性化合物が挙げられる。熱硬化性化合物としては、オキセタン化合物、エポキシ化合物、エピスルフィド化合物、(メタ)アクリル化合物、フェノール化合物、アミノ化合物、不飽和ポリエステル化合物、ポリウレタン化合物、シリコーン化合物及びポリイミド化合物等が挙げられる。なかでも、硬化性樹脂組成物の硬化性及び粘度をより一層良好にし、高温放置における特性及び絶縁信頼性を向上させる点から、エポキシ化合物であってよい。
この工程では、図3(d1)に示されるように、金属体5に含浸させた硬化性樹脂組成物(空孔4に充填された硬化性樹脂組成物)を硬化させることで、空孔4に樹脂硬化物6が充填された金属体5を含んでなる導電体35が形成され、貫通孔30にシリコン貫通電極が設けられたシリコン貫通電極を有する基板51を得ることができる。本実施形態の場合、シリコン基板40の両主面上にもポーラス4に樹脂硬化物6が充填された金属体5を含んでなる導電体35が設けられている。図3(d2)は、導電体の構成を示す模式図である。導電体は、銅焼結体12と、はんだ14と、空孔に充填された樹脂硬化物6とを含む。はんだ14は、導電体35中に点在していてもよい。樹脂硬化物6は、銅焼結体12のポーラス、はんだ14の内部に存在する空隙、銅焼結体12とはんだ14との間に存在する空隙に存在していてもよい。
(a)貫通孔30の中央部C(孔長における中心且つそこでの孔径における中心)、を通り、基板の厚み方向に伸びる線L1と、導電体35の表面とが交わる点S1から深さ10μmまでの領域において(図3の(d1)を参照)、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S1から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S1から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(e)基板の主面に形成された導電体35の表面S2から深さ5μmまでの領域において(図3の(d1)を参照)、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S2から深さ10μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S2から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S2からの深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(i)集束イオンビームによって導電体充填シリコン基板の導電体の断面(基板の厚み方向の切断面)を露出させる。
(ii)露出させた断面を走査型電子顕微鏡により断面画像(基板の厚み方向に10μm及び基板の厚み方向と直交する方向に10μmの範囲)を撮影する。
(iii)金属部分及び樹脂硬化物部分と、樹脂硬化物により埋まっていないポーラス部分とが分かれるように、得られた断面画像を2値化処理する。
(iv)2値化処理された断面画像から、導電体断面の全面積に対する樹脂硬化物により埋まっていないポーラス部分の面積の比率を求め、これを導電体の空孔率とする。
(v)硬化性樹脂組成物を含浸する前の金属体の空孔率と、導電体の空孔率とを下記式(1)に代入することにより、導電体における樹脂硬化物の充填率を算出する。
導電体における樹脂硬化物の充填率(%)=[(B-A)/B]×100・・・式(1)
[式(1)中、Aは導電体の空孔率(%)を示し、Bは金属体の空孔率(%)を示す。]
貫通孔に充填された導電体の空孔率を算出する場合には、上記(i)において、貫通孔内の導電体の中央部の断面を露出させる。導電体充填シリコン基板の主面上に形成された導電体の空孔率を算出する場合には、上記(i)において、主面上の導電体の断面を露出させる。
この工程では、シリコン基板40の主面上に形成された導電体35の少なくとも一部を除去することができる。導電体を除去する手段としては、化学的研磨、機械的研磨、化学的機械的研磨、フライカット処理及びプラズマ処理等が挙げられる。フライカット処理とは、サーフェースプレーナによる切削平坦化を意味する。
(a)貫通孔30の中央部C(孔長における中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L1と、導電体35の表面とが交わる点S3から深さ10μmまでの領域において(図4の(e)を参照)、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S3から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S3から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(e)基板の主面に形成された導電体35の表面S4から深さ5μmまでの領域において(図4の(e)を参照)、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S4から深さ10μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S4から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S4からの深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
レジスト形成工程では、図4(f)に示すように、シリコン基板40の主面上に形成された導電体35上にエッチングレジスト8を形成する。
エッチング工程では、図5(g)に示すように、エッチングレジスト8により被覆されていない部分の導電体35をエッチングにより除去する。本実施形態においては、シリコンウエハ1の両主面上に設けられた金属被膜2の一部がエッチングにより除去されている。
レジスト除去工程では、導電体35上に形成されたエッチングレジスト8を除去する。
図5(h)は、上述の第1の実施形態に係る方法によって製造することができるシリコン貫通電極を有する基板の一実施形態を示す断面図である。図5(h)に示すシリコン貫通電極を有する基板52は、貫通孔30が設けられているシリコンウエハ1を含み、両主面に貫通孔30が通じているシリコン基板と、貫通孔30を充填する導電体とを備える。導電体35は、ポーラス構造を有する銅焼結体と、該銅焼結体に点在的に存在するはんだとを含み、空孔4を有する金属体5を備え、金属体5は、空孔4として、はんだの内部に存在する空隙及び/又ははんだと銅焼結体との間に存在する空隙を含んでいる。この導電体35は、空孔4に充填された樹脂硬化物6を更に備えている。
(a)貫通孔30の中央部C(孔長における中心且つそこでの孔径における中心)、を通り、基板の厚み方向に伸びる線L1と、導電体の表面とが交わる点S5から深さ10μmまでの領域において(図5(h)を参照)、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S5から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S5から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(e)基板の主面に形成された導電体の表面S6から深さ5μmまでの領域において(図5(h)を参照)、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S6から深さ10μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S6から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S6からの深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
第1の実施形態に係る貫通電極を有する基体(シリコン貫通電極を有する基板)を用いて製造される半導体装置について図6を用いて具体的に説明する。図6は、本発明の半導体装置の一実施形態を示す模式断面図である。図6(a)に示す半導体装置100は、インタポーザー基板25上の配線27と、シリコン貫通電極を有する基板52の導電体35とが直接接続されることにより、インタポーザー基板25とシリコン貫通電極を有する基板52とがフリップチップ接続されている。インタポーザー基板25とシリコン貫通電極を有する基板52との空隙には接着剤の硬化物20が隙間なく充填されており、封止されている。上記シリコン貫通電極を有する基板52におけるインタポーザー基板25と反対側の主面上には、シリコン貫通電極を有する基板52が繰り返し積層されている。シリコン貫通電極を有する基板52同士は、導電体35により接続されている。シリコン貫通電極を有する基板52同士の間の空隙には接着剤の硬化物20が隙間なく充填されており、封止されている。
図7及び図8は、第2の実施形態に係る貫通電極を有する基体の製造方法として、シリコン貫通電極を有する基板の製造方法を示す模式図である。
この工程では、図7(a)に示されるように、非貫通孔31が設けられているシリコンウエハ1と、非貫通孔31の壁面及び底面並びにシリコンウエハ1の表面に設けられた金属被膜2とを有するシリコン基板41を準備することができる。非貫通孔31は、シリコンウエハ1の一方の主面に開口している。
この工程では、少なくとも非貫通孔を充填するように、ポーラス構造を有する銅焼結体及びはんだを含有し、空孔を有する金属体を形成する。本実施形態においては、金属体を、シリコン基板41における非貫通孔31が開口している面の少なくとも一部を被覆するように形成してもよい。この場合、シリコン基板41の非貫通孔31を充填する導電体を形成すると共に、シリコン基板41における非貫通孔31が開口している面にも導電体を設けることができる。
この工程では、例えば、金属体形成工程を経て得られる金属体充填シリコン基板60に硬化性樹脂組成物を塗布することで、金属体5に硬化性樹脂組成物を含浸することができる。本実施形態では、非貫通孔31を充填する金属体5及びシリコン基板41における非貫通孔が開口している面上に形成された金属体5に硬化性樹脂組成物が含浸される。なお、含浸した硬化性樹脂組成物によって、金属体5の空孔4が充分に充填されることが好ましい。
この工程では、金属体5に含浸させた硬化性樹脂組成物(空孔4に充填された硬化性樹脂組成物)を硬化させることで、空孔4に樹脂硬化物6が充填された金属体5を含んでなる導電体35が形成される。本実施形態の場合、シリコン基板41における非貫通孔が開口している面上にも空孔4に樹脂硬化物6が充填された金属体5を含んでなる導電体35が設けられている。
(a)非貫通孔の中央部(孔長における中心且つそこでの孔径における中心)、を通り、基板の厚み方向に伸びる線と、導電体の表面とが交わる点から深さ10μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)非貫通孔の中央部を通り、基板の厚み方向に伸びる線と、導電体の表面とが交わる点から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)非貫通孔の中央部を通り、基板の厚み方向に伸びる線と、導電体の表面とが交わる点から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(e)基板の主面に形成された導電体の表面から深さ5μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体の表面から深さ10μmまでの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)基板の主面に形成された導電体の表面から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)基板の主面に形成された導電体の表面からの深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
本実施形態のシリコン貫通電極を有する基板の製造方法は、樹脂硬化工程後に導電体除去工程を更に有していてもよい。この工程では、シリコン基板41の一方の主面上に形成された導電体35の少なくとも一部を除去することができる。導電体を除去する手段は、第1の実施形態と同様であってよい。
この工程では、図8(d)に示されるように、導電体35が形成されたシリコン基板の非貫通孔31が開口している面とは反対側を研削することにより、シリコン電極が設けられたシリコン貫通電極を有する基板61を得ることができる。すなわち、この工程では、研削により、シリコン基板の非貫通孔31が開口している面とは反対側にも導電体35を露出させて、シリコン貫通電極を形成する。図8(d)においては、導電体除去工程により、シリコン基板の非貫通孔31が開口している面上に形成された導電体35が除去されている。
(b)上記点S21から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S21から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)シリコン貫通電極の中央部Eから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
図8(d)は、上述の第2の実施形態に係る方法によって製造することができるシリコン貫通電極を有する基板の一実施形態を示す断面図である。図8(d)に示すシリコン貫通電極を有する基板61は、貫通孔が設けられているシリコンウエハ1を含み、両主面に貫通孔が通じているシリコン基板と、貫通孔を充填する導電体35とを備える。導電体35は、ポーラス構造を有する銅焼結体と、該銅焼結体に点在的に存在するはんだとを含み、空孔4を有する金属体5を備え、金属体5は、空孔4として、はんだの内部に存在する空隙及び/又ははんだと銅焼結体との間に存在する空隙を含んでいる。この導電体35は、空孔4に充填された樹脂硬化物6を更に備えている。
第2の実施形態に係る貫通電極を有する基体(シリコン貫通電極を有する基板)を用いて製造される半導体装置について図9を用いて具体的に説明する。図9は、本発明の半導体装置の一実施形態を示す模式断面図である。図9に示す半導体装置300は、シリコン貫通電極を有する基板61が繰り返し積層されている。シリコン貫通電極を有する基板61同士は、電気的に接続されている。
(a)シリコン貫通電極の中央部E(長さLにおける中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L2と、導電体35の表面とが交わる点S22から深さ10μmまでの領域において(図9を参照)、樹脂硬化物の充填率が、金属体のポーラス(空孔)の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S22から深さ10~20μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S22から深さ20~30μmの領域において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)シリコン貫通電極の中央部Eから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、金属体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
第1の実施形態及び第2の実施形態に係る貫通電極を有する基体の製造方法で用いられる、銅粒子及びはんだ粒子を含む金属ペーストについて説明する。
・In-Sn(In52質量%、Bi48質量%、融点:118℃)
・In-Sn-Ag(In20質量%、Sn77.2質量%、Ag2.8質量%、融点:175℃)
・Sn-Bi(Sn43質量%、Bi57質量%、融点:138℃)
・Sn-Bi-Ag(Sn42質量%、Bi57質量%、Ag1質量%、融点:139℃)
・Sn-Ag-Cu(Sn96.5質量%、Ag3質量%、Cu0.5質量%、融点:217℃)
・Sn-Cu(Sn99.3質量%、Cu0.7質量%、融点:227℃)
[ノナン酸銅の合成]
水酸化銅(関東化学株式会社、特級)91.5g(0.94mol)に1-プロパノール(関東化学株式会社、特級)150mLを加えて撹拌し、これにノナン酸(関東化学株式会社、90%以上)370.9g(2.34mol)を加えた。得られた混合物を、セパラブルフラスコ中で90℃、30分間加熱撹拌した。得られた溶液を加熱したままろ過して未溶解物を除去した。その後放冷し、生成したノナン酸銅を吸引ろ過し、洗浄液が透明になるまでヘキサンで洗浄した。得られた粉体を50℃の防爆オーブンで3時間乾燥してノナン酸銅(II)を得た。収量は340g(収率96質量%)であった。
上記で得られたノナン酸銅(II)15.01g(0.040mol)と酢酸銅(II)無水物(関東化学株式会社、特級)7.21g(0.040mol)をセパラブルフラスコに入れ、1-プロパノール22mLとヘキシルアミン(東京化成工業株式会社、純度99%)32.1g(0.32mol)を添加し、オイルバス中で、80℃で加熱撹拌して溶解させた。氷浴に移し、内温が5℃になるまで冷却した後、ヒドラジン一水和物(関東化学株式会社、特級)7.72mL(0.16mol)を氷浴中で撹拌した。なお、銅:ヘキシルアミンのモル比は1:4である。次いで、オイルバス中で、90℃で加熱撹拌した。その際、発泡を伴う還元反応が進み、30分以内で反応が終了した。セパラブルフラスコの内壁が銅光沢を呈し、溶液が暗赤色に変化した。遠心分離を9000rpm(回転/分)で1分間実施して固体物を得た。固形物を更にヘキサン15mLで洗浄する工程を3回繰り返し、酸残渣を除去して、銅光沢を有する銅粒子の粉体(第2の銅粒子)を得た。
<実施例1~55>
下記に示す原料を表1~6に示す割合で混合して金属ペーストを調整した。
扁平1.4μm:1100YP(三井金属鉱業株式会社製、平均粒径1.4μm(D50)、商品名)
球状100nm:上記で合成した銅粒子
SnBi58:SnBi58はんだ STC-3(三井金属鉱業株式会社製、商品名、平均粒径4.1μm(D50)、球形)
SnAgCu:Sn96.5Ag3Cu0.5はんだ STC-3(三井金属鉱業株式会社製、商品名、平均粒径4.1μm(D50)、球形)
ジエチレングリコール:富士フィルム和光純薬株式会社製
第1の銅粒子として1100YP(三井金属鉱業株式会社製、平均粒径1.4μm(D50)、商品名)を70質量部、第2の銅粒子として上記で合成した銅粒子を30質量部、ジエチレングリコール(富士フィルム和光純薬株式会社製)を5質量部、樹脂成分を5質量部混合し、金属ペーストを調整した。樹脂成分としては、有機バインダーのアクリル樹脂と、有機溶剤のカルビトール及びテレピネオールの混合物(混合物におけるカルビトールとテレピネオールとの質量比が、カルビトール:テレピネオール=1:1)とを、1:2の質量比で混合したものを用いた。
<実施例1~55及び比較例1>
貫通孔を備え、両主面上及び貫通孔の壁面にチタン層、ニッケル層、銅層がこの順に形成されたシリコン基板を準備した。なお、シリコン基板の直径は6インチ、厚みは500μmである。シリコン基板の貫通孔の孔径を表1~6に示した。チタン層、ニッケル層、銅層は順次スパッタにより形成されている。
<実施例1~40、46~55>
調製した金属ペーストをシリコン基板の両主面上に金属ヘラにより塗布し、金属ペーストを貫通孔に充填した。塗布後、90℃にて10分間、大気中で金属ペーストを乾燥させた。乾燥後、シリコン基板には厚み30μmの金属ペースト層が形成されていた。
シリコン基板を下記の加圧方法により加圧したこと以外は、実施例1と同様にして金属体充填シリコン基板を得た。焼結後のシリコン基板の両主面上に形成された金属体の厚みは、30μmであった。
[加圧方法]
金属ペースト層が形成されたシリコン基板を両面から加圧治具により加圧した。加圧時の圧力は、シリコン基板に加わる圧力が表1~6に記載の圧力となるようにした。加圧治具は、平坦なアルミ板及びスプリングを備え、加圧時の圧力を調整できる。加圧治具により加圧されたシリコン基板をチューブ炉(株式会社エイブイシー製)内に配置し、アルゴンガスを1L/分で流してチューブ炉内の空気をアルゴンガスにより置換した
昇温時間を10分間、225℃で60分間の条件で焼結処理したこと以外は、実施例1と同様にして金属体充填シリコン基板を得た。焼結後のシリコン基板の両主面上に形成された金属体の厚みは、30μmであった。
昇温時間を10分間、300℃で60分間の条件で焼結処理したこと以外は、実施例1と同様にして金属体充填シリコン基板を得た。焼結後のシリコン基板の両主面上に形成された金属体の厚みは、30μmであった。
<実施例1~73及び比較例1>
集束イオンビーム加工観察装置(日立ハイテクノロジーズ社製、商品名:MI4050)を用い、集束イオンビームによってシリコン基板の貫通孔の中央部の断面及びシリコン基板の主面上に設けられた金属体の断面を露出させ、該断面を観察した。貫通孔の中央部の断面を観察する際には、貫通孔に充填された金属体の中央部から、シリコン基板の厚み方向に±5μm及びシリコン基板の厚み方向と直交する方向に±5μmの範囲を観察した。シリコン基板の主面上に設けられた金属体の断面を観察する際には、シリコン基板の主面上に形成された金属体の表面から5μmまでの領域において、シリコン基板の厚み方向に10μm及びシリコン基板の厚み方向と直交する方向に10μmの範囲を観察した。
観察には、走査型電子顕微鏡(日立ハイテクノロジーズ社製、商品名:S-3700N)を用い、倍率は1万倍とし、金属体の断面画像(約10μm角)を撮影した。観察箇所は5箇所とした。得られた断面画像を、画像解析ソフト(Adobe Photoshop(登録商標) Elements)を用いて、金属部分とポーラス部分とが分かれるように2値化処理した。5箇所の観察箇所それぞれについて、金属体断面の全面積に対するポーラス部分の面積の比率を空孔率とした。5箇所の観察の空孔率の平均値を金属体の空孔率とした。結果を表1~6に示す。
<実施例1~55>
下記に示す硬化性樹脂組成物をロールコーターにより金属体充填シリコン基板の片面に塗布した。次いで、金属体充填シリコン基板を容器内に配置し、該容器内をゲージ圧が100KPaとなるように吸引し、真空状態とした。真空状態で金属体充填シリコン基板を10分間保持し、その後、金属体充填シリコン基板を容器から取り出した。貫通孔の金属体に硬化性樹脂組成物が含浸し、硬化性樹脂組成物が、貫通孔の金属体の硬化性樹脂組成物を塗布した面とは反対の面にまで到達していることを確認した。金属体充填シリコン基板の硬化性樹脂組成物の塗布面に残った硬化性樹脂組成物をゴムヘラで除去した。次いで、硬化性樹脂組成物を塗布した面とは反対の面に、硬化性樹脂組成物をロールコーターにより塗布し、金属体充填シリコン基板の表面に残った硬化性樹脂組成物をゴムヘラにより極力除去した。
YDF-170(東都化成社製、ビスフェノールF型エポキシ樹脂の商品名、エポキシ当量=170):95質量部
2PZ-CN(四国化成社製、イミダゾール化合物の商品名):5質量部
樹脂含浸工程は行わなかった。
<実施例1~55>
金属体に硬化性樹脂組成物を含浸させたシリコン基板を、窒素雰囲気中、180℃で1時間保持することにより、シリコン貫通電極を有するシリコン基板を得た。
樹脂硬化工程は行わなかった。
<実施例1~55及び比較例1>
シリコン貫通電極を有する基板の両面に対して、シリコン貫通電極を有する基板の両面の金属体の厚みが20μmとなるまで機械的研磨処理を行った。シリコン貫通電極を有する基板を貼り付ける試料台としては、セラミック製冶具(ケメット・ジャパン株式会社製)を用い、シリコン貫通電極を有する基板を試料台に貼り付けるための材料としては、アルコワックス(日化精工株式会社製)を用いた。また、研磨剤としては、DP-懸濁液P-3μm・1μm・1/4μm(ストルアス製)を順に用いた。
<実施例1~55及び比較例1>
機械的研磨処理を行ったシリコン貫通電極を有する基板を厚さ方向に切断し、シリコン基板の貫通孔の中央部の断面及びシリコン基板の主面上に設けられた導電体の断面を集束イオンビームによって露出させ、これらの断面を観察した。シリコン基板の貫通孔の中央部の断面を観察する際には、貫通孔の中央部から、シリコン基板の厚み方向に±5μm及びシリコン基板の厚み方向と直交する方向に±5μmの範囲を観察した。シリコン基板の主面上に設けられた導電体の断面を観察する際には、シリコン基板の主面上に設けられた導電体の表面から5μmまでの領域において、シリコン基板の厚み方向に10μm及びシリコン基板の厚み方向と直交する方向に10μmの範囲を観察した。集束イオンビーム加工観察装置は、(日立ハイテクノロジーズ社製、商品名:MI4050)を用いた。観察には、走査型電子顕微鏡(日立ハイテクノロジーズ社製、商品名:S-3700N)を用い、倍率は1万倍とし、導電体の断面画像(約10μm角)を撮影した。観察箇所は5箇所とした。得られた断面画像を、画像解析ソフト(Adobe Photoshop(登録商標) Elements)を用いて、金属部分及び樹脂硬化物部分と、ポーラス部分における樹脂硬化物により埋まっていない空間とが分かれるように2値化処理した。5箇所の観察箇所それぞれについて、導電体断面の全面積に対するポーラス部分における樹脂硬化物により埋まっていない空間の面積の比率を求め、これを空孔率とした。5箇所の観察の空孔率の平均値を導電体の空孔率とした。金属体の空孔率と、導電体の空孔率とを下記式(1)に代入することにより、導電体における樹脂硬化物の充填率を算出した。
導電体における樹脂硬化物の充填率(%)=[(B-A)/B]×100・・・式(1)
[式(1)中、Aは導電体の空孔率(%)を示し、Bは銅焼結体の空孔率(%)を示す。]
<実施例1~55及び比較例1>
機械的研磨処理を行ったシリコン貫通電極を有する基板の両面の金属体の表面に紫外線硬化型エッチングレジスト用ドライフィルムH-W425(日立化成株式会社製、商品名)をラミネータにて圧着した。その後、フォトマスクを合わせて配線パターンを露光し、レジスト現像-銅焼結体のエッチング-レジスト除去を経て、配線を形成し、図10に示すシリコン貫通電極を有する基板(試験片55)を得た。得られたシリコン貫通電極を有する基板(試験片55)は、貫通孔に充填された導電体が、基板表面に設けられた導電体(配線)により電気的に接続されている。
<実施例1~55及び比較例1>
シリコン貫通電極を有する基板(試験片55)の初期抵抗値として連結接続抵抗値を測定した。シリコン基板の貫通孔の孔径が20μmである場合には、貫通孔20個が連結した抵抗値を、シリコン基板の貫通孔の孔径が30μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が50μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が100μmである場合には、貫通孔100個が連結した抵抗値を、シリコン基板の貫通孔の孔径が200μmである場合には、貫通孔200個が連結した抵抗値をそれぞれ測定した。測定した連結接続抵抗値は、下記の基準により評価した。評価がB以上のものを良好と判断した。結果を表1~6に示す。
A:抵抗値が10mΩ未満
B:抵抗値が10mΩ以上、30mΩ未満
C:抵抗値が30mΩ以上、100mΩ未満
D:抵抗値が100mΩ以上、500mΩ未満
E:抵抗値が500mΩ以上
<実施例1~55及び比較例1>
シリコン貫通電極を有する基板(試験片55)を温度サイクル試験機(TSA-72SE-W、エスペック株式会社製)にセットし、低温側:-40℃、15分、室温:2分、高温側:125℃、15分、除霜サイクル:自動、サイクル数:50、100、300、500サイクルの条件で温度サイクル接続信頼性試験を実施した。シリコン基板の貫通孔の孔径が20μmである場合には、貫通孔20個が連結した抵抗値を、シリコン基板の貫通孔の孔径が30μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が50μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が100μmである場合には、貫通孔100個が連結した抵抗値を、シリコン基板の貫通孔の孔径が200μmである場合には、貫通孔200個が連結した抵抗値をそれぞれ測定した。測定した連結接続抵抗値は、下記の基準により評価した。温度サイクル試験500回後の評価がB以上のものを良好と判断した。結果を表1~6に示す。
A:抵抗変化率が初期抵抗値に対して1%未満
B:抵抗変化率が初期抵抗値に対して1%以上3%未満
C:抵抗変化率が初期抵抗値に対して3%以上5%未満
D:抵抗変化率が初期抵抗値に対して5%以上10%未満
E:抵抗変化率が初期抵抗値に対して10%以上20%未満
F:抵抗変化率が初期抵抗値に対して20%以上
<実施例1~55及び比較例1>
シリコン貫通電極を有する基板(試験片55)を目視で確認し、シリコン基板の割れの有無を確認した。割れがない場合を○、部分的にでも割れがあった場合を×として評価した。結果を表1~6に示す。
<実施例1~55及び比較例1>
シリコン貫通電極を有する基板(試験片55)の気密性を評価した。評価は、ヘリウムリークディテクター(LEYBOLD社製「UL200」)を用いて行った。具体的には、シリコン貫通電極を有する基板を治具にセットし、測定機のインレット圧が5Paになるまで真空引きを行い、インレット圧が5Paに到達した時点でHe加圧(0.1MPa)を30秒間行った後、リーク量を測定して、以下の基準で評価した。結果を表1~6に示す。
A:リーク量が1×10-11Pa・m3/sec未満
B:リーク量が1×10-11以上1×10-10Pa・m3/sec未満
C:リーク量が1×10-10以上1×10-9Pa・m3/sec未満
D:リーク量が1×10-9以上1×10-8Pa・m3/sec未満
E:リーク量が1×10-8以上1×10-6Pa・m3/sec未満
F:リーク量が1×10-6Pa・m3/sec以上。
<実施例1~55及び比較例1>
配線形成工程において2mm×2mmの配線パターンを形成したこと以外は同様にして得たシリコン貫通電極を有する基板に対して、先端部面積1mm2のスタッドピンをハンダにより垂直に接合し、試験片とした。その試験片を固定し、引張試験機のチャック部でスタッドピンを掴み、上昇速度50mm/分で垂直上方へ引っ張り、シリコン基板の主面上の金属体がシリコン基板から剥離する時の破壊荷重を測定した。そして、得られた破壊荷重の測定値と、金属体の破壊面積から、下記式を用いて密着強度を算出した。なお、測定値は10点の平均とし、以下の基準で評価した。結果を表1~6に示す。
A:密着強度(MPa)が50MPa以上
B:密着強度(MPa)が40MPa以上50MPa未満
C:密着強度(MPa)が30MPa以上40MPa未満
D:密着強度(MPa)が20MPa以上30MPa未満
E:密着強度(MPa)が5MPa以上20MPa未満
F:密着強度(MPa)が5MPa未満
<実施例1~55及び比較例1>
配線形成工程において2mm×2mmの配線パターンを5本形成したこと以外は同様にして得たシリコン貫通電極を有する基板を、光学顕微鏡により監察し、配線パターンにおいてクラック(長さ0.5mm以上)の有無を監察した。倍率は500倍とし、以下の基準で評価した。結果を表1~6に示す。
A:クラックの発生無し
B:クラックが1本以上、2本未満
C:クラックが2本以上、5本未満
D:クラックが5本以上、10本未満
E:クラックが10本以上、20本未満
F:クラックが20本以上
<実施例1~55及び比較例1>
シリコン基板上に形成した導電体の体積抵抗率を測定した。体積抵抗率は、4端針面抵抗測定器(三菱アナリテック社製、商品名:ロレスタGP)で測定した面抵抗値と、非接触表面・層断面形状計測システム(VertScan、株式会社菱化システム)で求めた膜厚とから計算した。結果を表1~6に示す。
図11及び12は、実施例1で作製した金属体充填シリコン基板について、デジタルマイクロスコープ(キーエンス社製、商品名:VHX-6000)を用いて撮影された金属体の断面画像(約20μm角)を示す。図11及び12に示すように、金属体には、銅焼結体と、はんだ(SiBi58)と、空隙とが含まれており、空隙は、銅焼結体、はんだの内部、はんだの外周部(はんだと銅焼結体との間)に存在している。図11に示される空隙4aは、はんだ14aの内部に存在しており、図12に示される空隙4bは、はんだ14bの外周部に存在している。
図14は、比較例1で作製した金属体充填シリコン基板について、デジタルマイクロスコープ(キーエンス社製、商品名:VHX-6000)を用いて撮影された金属体の断面画像(約10μm×12μm角)を示す。図14に示すように、金属体を構成する銅焼結体12dの内部にはクラック18が見られた。
Claims (7)
- 貫通電極を形成するために用いられる金属ペースト(但し、ガラス粒子を含む金属ペーストを除く。)であって、
銅粒子及びはんだ粒子を含み、
前記銅粒子として、個数基準の平均粒径が0.8μm以上10μm以下である第1の銅粒子と、個数基準の平均粒径が0.5μm以下である第2の銅粒子と、を含有し、
前記第2の銅粒子の含有量は、前記第1の銅粒子の質量及び前記第2の銅粒子の質量の合計を基準として、30質量%以上80質量%以下であり、
前記はんだ粒子の含有量が、前記金属ペーストに含まれる銅粒子100質量部に対して、1質量部以上25質量部以下である、金属ペースト。 - 前記第1の銅粒子が扁平状である、請求項1に記載の金属ペースト。
- 前記はんだ粒子が、スズ又はスズ合金を含む、請求項1又は2に記載の金属ペースト。
- 前記はんだ粒子が、In-Sn、In-Sn-Ag、Sn-Bi、Sn-Bi-Ag、Sn-Ag-Cu、又はSn-Cu系の合金である、請求項1又は2に記載の金属ペースト。
- 前記第1の銅粒子の含有量及び前記第2の銅粒子の含有量の合計が、前記金属ペーストに含まれる金属粒子の全質量を基準として、70質量%以上である、請求項1~4のいずれか一項に記載の金属ペースト。
- 分散媒を含み、
前記分散媒の含有量が、前記金属ペーストに含まれる金属粒子の全質量を100質量部として、3質量部以上20質量部以下である、請求項1~5のいずれか一項に記載の金属ペースト。 - 前記はんだ粒子の含有量が、前記金属ペーストに含まれる銅粒子100質量部に対して、15質量部以上25質量部以下である、請求項1~6のいずれか一項に記載の金属ペースト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024001876A JP7845382B2 (ja) | 2019-12-13 | 2024-01-10 | 金属ペースト |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019225187A JP7487471B2 (ja) | 2019-12-13 | 2019-12-13 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
| JP2024001876A JP7845382B2 (ja) | 2019-12-13 | 2024-01-10 | 金属ペースト |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019225187A Division JP7487471B2 (ja) | 2019-12-13 | 2019-12-13 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024054108A JP2024054108A (ja) | 2024-04-16 |
| JP7845382B2 true JP7845382B2 (ja) | 2026-04-14 |
Family
ID=76431641
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019225187A Active JP7487471B2 (ja) | 2019-12-13 | 2019-12-13 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
| JP2024001876A Active JP7845382B2 (ja) | 2019-12-13 | 2024-01-10 | 金属ペースト |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019225187A Active JP7487471B2 (ja) | 2019-12-13 | 2019-12-13 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7487471B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024203649A1 (ja) * | 2023-03-31 | 2024-10-03 | 日亜化学工業株式会社 | 焼結体基板、発光装置及びそれらの製造方法 |
| WO2025204245A1 (ja) * | 2024-03-28 | 2025-10-02 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および電子機器 |
| CN119400702A (zh) * | 2024-10-29 | 2025-02-07 | 湖北星辰技术有限公司 | 半导体封装结构的制造方法以及半导体封装结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012172178A (ja) | 2011-02-18 | 2012-09-10 | Napra Co Ltd | 合金材料、回路基板、電子デバイス及びその製造方法 |
| JP2012227184A (ja) | 2011-04-14 | 2012-11-15 | Hitachi Chem Co Ltd | 電極用ペースト組成物及び太陽電池素子 |
| JP2013143216A (ja) | 2012-01-10 | 2013-07-22 | Napura:Kk | 機能性材料、電子デバイス、電磁波吸収/遮蔽デバイス及びそれらの製造方法 |
| JP2015153550A (ja) | 2014-02-13 | 2015-08-24 | 有限会社 ナプラ | 微細空間内に導体を形成する製造方法 |
| JP2015220422A (ja) | 2014-05-21 | 2015-12-07 | 株式会社豊田中央研究所 | 印刷積層回路及びその製造方法 |
| WO2017188123A1 (ja) | 2016-04-28 | 2017-11-02 | 日立化成株式会社 | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4192035B2 (ja) | 2003-05-27 | 2008-12-03 | 大日本印刷株式会社 | 配線基板の製造方法 |
| JP2012119611A (ja) | 2010-12-03 | 2012-06-21 | Asahi Glass Co Ltd | 貫通電極基板の製造方法 |
| JP5099272B1 (ja) | 2011-12-26 | 2012-12-19 | パナソニック株式会社 | 多層配線基板とその製造方法 |
| JP2015032807A (ja) | 2013-08-07 | 2015-02-16 | パナソニック株式会社 | 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法 |
| JP6651769B2 (ja) | 2015-09-29 | 2020-02-19 | 日立化成株式会社 | 配線パターン及びその製造方法 |
| WO2020217361A1 (ja) | 2019-04-24 | 2020-10-29 | 日立化成株式会社 | シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト |
-
2019
- 2019-12-13 JP JP2019225187A patent/JP7487471B2/ja active Active
-
2024
- 2024-01-10 JP JP2024001876A patent/JP7845382B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012172178A (ja) | 2011-02-18 | 2012-09-10 | Napra Co Ltd | 合金材料、回路基板、電子デバイス及びその製造方法 |
| JP2012227184A (ja) | 2011-04-14 | 2012-11-15 | Hitachi Chem Co Ltd | 電極用ペースト組成物及び太陽電池素子 |
| JP2013143216A (ja) | 2012-01-10 | 2013-07-22 | Napura:Kk | 機能性材料、電子デバイス、電磁波吸収/遮蔽デバイス及びそれらの製造方法 |
| JP2015153550A (ja) | 2014-02-13 | 2015-08-24 | 有限会社 ナプラ | 微細空間内に導体を形成する製造方法 |
| JP2015220422A (ja) | 2014-05-21 | 2015-12-07 | 株式会社豊田中央研究所 | 印刷積層回路及びその製造方法 |
| WO2017188123A1 (ja) | 2016-04-28 | 2017-11-02 | 日立化成株式会社 | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021097064A (ja) | 2021-06-24 |
| JP2024054108A (ja) | 2024-04-16 |
| JP7487471B2 (ja) | 2024-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7845382B2 (ja) | 金属ペースト | |
| JP7226531B2 (ja) | シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト | |
| JP7694615B2 (ja) | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 | |
| JP7643613B2 (ja) | 金属粒子フィルム、金属粒子フィルムの製造方法、及び、貫通電極を有する基体の製造方法 | |
| JP7708228B2 (ja) | 電子部品及び電子部品の製造方法 | |
| Zhao et al. | Effect of silver flakes in silver paste on the joining process and properties of sandwich power modules (IGBTs chip/silver paste/bare Cu) | |
| JP7581670B2 (ja) | 導電部材及びその製造方法、並びに、半導体装置 | |
| US20250387833A1 (en) | Method for manufacturing conductive via-containing substrate, conductive via-containing substrate, and metal paste | |
| JP7722619B1 (ja) | 導電ビア付基板の製造方法 | |
| JP7670251B1 (ja) | 導電ビア付ガラス基板の製造方法 | |
| US20260028721A1 (en) | Method for manufacturing substrate with conductive vias and method for manufacturing wiring board with conductive vias | |
| US20250256332A1 (en) | Coated metal foil of copper or a copper alloy and method for producing a coated metal foil of copper or a copper alloy | |
| WO2025163977A1 (ja) | 導電ビア付ガラス基板の製造方法、ガラス貫通電極形成用金属ペースト及び導電ビア付ガラス基板 | |
| JP7375295B2 (ja) | 電子部品及び電子部品の製造方法 | |
| WO2025154773A1 (ja) | 導電ビア付基板の製造方法及び導電ビア付基板、並びに、導電ビア付配線基板の製造方法及び導電ビア付配線基板 | |
| KR20230157377A (ko) | 소결 구리 필러 형성용 구리 페이스트 및 접합체의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20250620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7845382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |