JP7849320B2 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing methodInfo
- Publication number
- JP7849320B2 JP7849320B2 JP2023042231A JP2023042231A JP7849320B2 JP 7849320 B2 JP7849320 B2 JP 7849320B2 JP 2023042231 A JP2023042231 A JP 2023042231A JP 2023042231 A JP2023042231 A JP 2023042231A JP 7849320 B2 JP7849320 B2 JP 7849320B2
- Authority
- JP
- Japan
- Prior art keywords
- modified layer
- semiconductor substrate
- region
- laser
- formation step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dicing (AREA)
Description
本明細書に開示の技術は、半導体素子の製造方法に関する。 The technology disclosed herein relates to a method for manufacturing semiconductor devices.
特許文献1には、半導体基板を上下に分割して薄い基板を作成する技術が開示されている。この技術では、半導体基板にレーザを照射することによって、半導体基板の内部に横方向に沿って伸びる改質層を形成する。次に、半導体基板を改質層に沿って分割する。これによって、薄い基板を得ることができる。 Patent Document 1 discloses a technique for creating a thin substrate by dividing a semiconductor substrate vertically. In this technique, a modified layer extending laterally is formed within the semiconductor substrate by irradiating it with a laser. Next, the semiconductor substrate is divided along the modified layer. This allows for the creation of a thin substrate.
半導体基板にレーザを照射すると、レーザの照射箇所で結晶が分解され、改質層が形成される。改質層が形成されるときにガスが発生する。従来の技術では、改質層が形成されるときに発生するガスの圧力によって、半導体基板にクラックが生じる場合がある。本明細書では、半導体基板を分割するための改質層を形成するときに、クラックを抑制する技術を提案する。 When a laser is irradiated onto a semiconductor substrate, the crystal is decomposed at the laser irradiation site, forming a modified layer. Gas is generated during the formation of this modified layer. In conventional techniques, the pressure of the gas generated during the formation of the modified layer can cause cracks in the semiconductor substrate. This specification proposes a technique to suppress cracks when forming a modified layer for dividing a semiconductor substrate.
本明明細書が開示する半導体素子の製造方法は、半導体基板準備工程と、分解領域形成工程と、第1改質層形成工程と、第2改質層形成工程と、分割工程を有する。前記半導体基板準備工程では、上面側の表層部に複数の素子領域が設けられた半導体基板を準備する。ここでは、前記上面において複数の前記素子領域がマトリクス状に配列されている前記半導体基板を準備する。前記分解領域形成工程では、前記上面に、複数の前記素子領域の境界に沿って線状に伸びる分解領域を形成する。前記第1改質層形成工程では、前記半導体基板にレーザを照射することによって前記半導体基板の内部に第1改質層を形成する。ここでは、上側から見たときに前記第1改質層が前記分解領域に重複した状態で前記分解領域に沿って伸び、前記半導体基板の厚み方向において前記分解領域が存在する範囲内の一部に前記第1改質層が存在し、前記第1改質層が前記分解領域よりも広い幅を有するように前記第1改質層を形成する。前記第2改質層形成工程では、前記素子領域を走査するように前記素子領域にレーザを照射することによって前記素子領域の内部に第2改質層を形成する。ここでは、前記半導体基板の厚み方向において前記第2改質層が存在する範囲と前記第1改質層が存在する範囲が重複し、前記第2改質層が前記第1改質層と繋がるように前記第2改質層を形成する。分割工程では、前記第1改質層と前記第2改質層に沿って前記半導体基板を分割する。 The method for manufacturing a semiconductor device disclosed in this specification comprises a semiconductor substrate preparation step, a decomposition region formation step, a first modified layer formation step, a second modified layer formation step, and a division step. In the semiconductor substrate preparation step, a semiconductor substrate is prepared in which a plurality of device regions are provided on the upper surface layer. Here, a semiconductor substrate is prepared in which the plurality of device regions are arranged in a matrix on the upper surface. In the decomposition region formation step, a decomposition region is formed on the upper surface, extending linearly along the boundaries of the plurality of device regions. In the first modified layer formation step, a first modified layer is formed inside the semiconductor substrate by irradiating the semiconductor substrate with a laser. Here, the first modified layer is formed such that, when viewed from above, the first modified layer extends along the decomposition region while overlapping it, the first modified layer exists in a part of the range in which the decomposition region exists in the thickness direction of the semiconductor substrate, and the first modified layer has a wider width than the decomposition region. In the second modification layer formation step, a laser is irradiated onto the element region in a scanning manner to form a second modification layer within the element region. Here, the area where the second modification layer exists and the area where the first modification layer exists overlap in the thickness direction of the semiconductor substrate, and the second modification layer is formed so that it connects to the first modification layer. In the splitting step, the semiconductor substrate is split along the first and second modification layers.
なお、「改質層」は、元の半導体基板の結晶が分解されて生成された物質により構成された層を意味する。また、「分解領域」は、元の半導体基板の結晶性が分解されている領域を意味する。分解領域は、溝であってもよいし、改質層であってもよい。 Furthermore, the "modified layer" refers to a layer composed of materials generated by the decomposition of the crystal structure of the original semiconductor substrate. The "decomposition region" refers to a region where the crystallinity of the original semiconductor substrate has been decomposed. The decomposition region may be a groove or a modified layer.
第1改質層形成工程では、レーザの照射箇所(すなわち、第1改質層の形成箇所)でガスが発生する。第1改質層は分解領域と重複した箇所に形成されるので、第1改質層の形成箇所で発生するガスは分解領域を介して半導体基板の外部へ抜ける。したがって、第1改質層形成工程では、半導体基板の内部の圧力上昇が抑制され、クラックの発生が抑制される。第2改質層形成工程では、素子領域を走査するように素子領域にレーザを照射することによって素子領域の内部に第2改質層を形成する。第1改質層は分解領域よりも広い幅を有するので、第2改質層の形成箇所から第1改質層までの距離は、第2改質層が形成される箇所から分解領域までの距離よりも短い。したがって、第2改質層の形成箇所で発生するガスは、第1改質層まで到達し易い。このため、第2改質層の形成箇所で発生するガスは、第1改質層と分解領域を介して半導体基板の外部へ抜ける。したがって、第2改質層形成工程でも、半導体基板の内部の圧力上昇が抑制され、クラックの発生が抑制される。以上に説明したように、この製造方法によれば、半導体基板を分割するために改質層を形成するときに、クラックを抑制できる。 In the first modified layer formation process, gas is generated at the laser irradiation site (i.e., the site where the first modified layer is formed). Since the first modified layer is formed in an area that overlaps with the decomposition region, the gas generated at the site where the first modified layer is formed escapes to the outside of the semiconductor substrate through the decomposition region. Therefore, in the first modified layer formation process, the pressure rise inside the semiconductor substrate is suppressed, and the occurrence of cracks is suppressed. In the second modified layer formation process, the second modified layer is formed inside the device region by irradiating the device region with a laser in a scanning manner. Since the first modified layer has a wider width than the decomposition region, the distance from the site where the second modified layer is formed to the first modified layer is shorter than the distance from the site where the second modified layer is formed to the decomposition region. Therefore, the gas generated at the site where the second modified layer is formed can easily reach the first modified layer. For this reason, the gas generated at the site where the second modified layer is formed escapes to the outside of the semiconductor substrate through the first modified layer and the decomposition region. Therefore, even in the second modification layer formation step, the pressure rise inside the semiconductor substrate is suppressed, and the occurrence of cracks is suppressed. As explained above, this manufacturing method can suppress cracks when forming a modification layer to divide the semiconductor substrate.
本明細書が開示する一例の半導体素子の製造方法は、前記第1改質層形成工程の後であって前記第2改質層形成工程の前に、前記半導体基板にレーザを照射することによって前記半導体基板の内部に第3改質層を形成する工程を有していてもよい。この工程では、上側から見たときに前記第3改質層が前記第1改質層と交差し、前記半導体基板の厚み方向において前記第3改質層が存在する範囲と前記第1改質層が存在する範囲が重複するように前記第3改質層を形成してもよい。 An example of a semiconductor device manufacturing method disclosed herein may include a step of forming a third modified layer inside the semiconductor substrate by irradiating the semiconductor substrate with a laser, after the first modified layer formation step and before the second modified layer formation step. In this step, the third modified layer may be formed such that, when viewed from above, the third modified layer intersects with the first modified layer, and the area where the third modified layer exists and the area where the first modified layer exists overlap in the thickness direction of the semiconductor substrate.
この構成によれば、改質層を形成するときにクラックの発生をより効果的に抑制できる。 This configuration allows for more effective suppression of crack formation during the formation of the modified layer.
本明細書が開示する一例の半導体素子の製造方法においては、前記素子領域が長方形であってもよい。前記第2改質層形成工程では、前記長方形の短辺に平行にレーザの焦点を移動させる処理を前記長方形の長辺に平行な方向に位置をずらしながら繰り返し実施してもよい。 In one example of a semiconductor device manufacturing method disclosed herein, the device region may be rectangular. In the second modified layer formation step, the process of moving the laser focal point parallel to the short side of the rectangle may be repeatedly performed while shifting the position in a direction parallel to the long side of the rectangle.
この構成によれば、第2改質層の形成箇所で発生したガスが半導体基板の外部により抜けやすい。 With this configuration, the gas generated at the formation site of the second reformed layer can more easily escape to the outside of the semiconductor substrate.
本明細書が開示する一例の半導体素子の製造方法においては、前記第2改質層形成工程では、前記第1改質層によって区画された領域内において外周側から中心側に向かって渦巻き状にレーザの焦点を移動させてもよい。 In one example of a semiconductor device manufacturing method disclosed herein, the second modification layer formation step may involve moving the laser focal point in a spiral pattern from the outer periphery towards the center within the region demarcated by the first modification layer.
この構成によれば、第2改質層の形成箇所で発生したガスが半導体基板の外部により抜けやすい。 With this configuration, the gas generated at the formation site of the second reformed layer can more easily escape to the outside of the semiconductor substrate.
本明細書が開示する一例の半導体素子の製造方法においては、前記分解領域形成工程では、ダイシングブレードによって前記上面に溝を形成してもよい。前記溝が前記分解領域であってもよい。 In one example of a semiconductor device manufacturing method disclosed herein, the decomposition region formation step may involve forming grooves on the upper surface using a dicing blade. These grooves may also constitute the decomposition region.
実施例1の製造方法では、半導体基板準備工程、分解領域形成工程、第1改質層形成工程、第2改質層形成工程、及び、分割工程を順に実施する。 In the manufacturing method of Example 1, the semiconductor substrate preparation step, the decomposition region formation step, the first modified layer formation step, the second modified layer formation step, and the division step are carried out in order.
まず、半導体基板準備工程において、図1に示す半導体基板12を準備する。本実施例では、半導体基板12はGaNにより構成されている。ただし、半導体基板12が、Ga2O3などの他の半導体材料によって構成されていてもよい。半導体基板12の上面側の表層部には、複数の素子領域20が設けられている。図示していないが、各素子領域20には、p型半導体層、n型半導体層、電極等により構成された半導体素子構造が設けられている。各素子領域20は、半導体基板12の上面において縦横にマトリクス状に配列されている。 First, in the semiconductor substrate preparation process, the semiconductor substrate 12 shown in Figure 1 is prepared. In this embodiment, the semiconductor substrate 12 is made of GaN. However, the semiconductor substrate 12 may be made of other semiconductor materials such as Ga2O3 . Multiple element regions 20 are provided on the upper surface layer of the semiconductor substrate 12. Although not shown, each element region 20 is provided with a semiconductor element structure composed of a p-type semiconductor layer, an n-type semiconductor layer, electrodes, etc. Each element region 20 is arranged in a matrix shape vertically and horizontally on the upper surface of the semiconductor substrate 12.
次に、分解領域形成工程を実施する。実施例1では、分解領域として溝30を形成する。ここでは、図2、3に示すように、上面に各素子領域20の境界に沿って線状に伸びる溝30を形成する。すなわち、溝30は、半導体基板12の上面において格子状に伸びている。溝30は、ダイシングブレード等によって半導体基板12を切削することで形成できる。 Next, the decomposition region formation process is performed. In Example 1, grooves 30 are formed as decomposition regions. Here, as shown in Figures 2 and 3, grooves 30 are formed on the upper surface, extending linearly along the boundaries of each element region 20. That is, the grooves 30 extend in a grid pattern on the upper surface of the semiconductor substrate 12. The grooves 30 can be formed by cutting the semiconductor substrate 12 with a dicing blade or the like.
次に、第1改質層形成工程を実施する。ここでは、図4に示すように、半導体基板12の内部で焦点Xが形成されるように、半導体基板12に対してレーザLを照射する。本実施例では、レーザLをパルス照射する。しかし、他の実施例では、レーザを連続照射してもよい。半導体基板12にレーザLを照射すると、焦点XにおいてGaNが分解され、ガリウムが析出する。析出したガリウムによって改質層が形成される。以下では、第1改質層形成工程で形成される改質層を、第1改質層61という。ここでは、図4に示すように、半導体基板12の厚み方向において、溝30が存在する深さ範囲の最下部に第1改質層61を形成する。また、ここでは、図5に示すように、半導体基板12を上から見たときに溝30を横切るように焦点Xを往復させながら溝30に沿って焦点Xを移動させる。これにより、図4に示すように、第1改質層61が溝30と重複するように形成される。すなわち、図6に示すように、上側から見たときに第1改質層61が溝30に重複した状態で溝30に沿って伸びるように第1改質層61が形成される。また、第1改質層61は、溝30よりも広い幅を有するように形成される。改質層を形成するとき(すなわち、GaNが分解するとき)に、窒素ガスが発生する。第1改質層61の形成時に発生する窒素ガスは、溝30を介して半導体基板12の外部に排出される。第1改質層61が溝30に隣接しているので、第1改質層61で発生した窒素ガスが溝30を介して外部へ排出され易い。したがって、第1改質層形成工程では半導体基板12でのクラックの発生が抑制される。 Next, the first modified layer formation process is carried out. Here, as shown in Figure 4, the semiconductor substrate 12 is irradiated with a laser L so that a focal point X is formed inside the semiconductor substrate 12. In this embodiment, the laser L is pulsed. However, in other embodiments, the laser may be irradiated continuously. When the semiconductor substrate 12 is irradiated with the laser L, GaN is decomposed at the focal point X and gallium is deposited. A modified layer is formed by the deposited gallium. Hereinafter, the modified layer formed in the first modified layer formation process will be referred to as the first modified layer 61. Here, as shown in Figure 4, the first modified layer 61 is formed at the bottom of the depth range in which the groove 30 exists in the thickness direction of the semiconductor substrate 12. Also, here, as shown in Figure 5, the focal point X is moved along the groove 30 while reciprocating so that it crosses the groove 30 when the semiconductor substrate 12 is viewed from above. As a result, as shown in Figure 4, the first modified layer 61 is formed so as to overlap with the groove 30. Specifically, as shown in Figure 6, the first modified layer 61 is formed so that, when viewed from above, it overlaps with the groove 30 and extends along the groove 30. Furthermore, the first modified layer 61 is formed to have a width wider than the groove 30. Nitrogen gas is generated when the modified layer is formed (i.e., when GaN decomposes). The nitrogen gas generated during the formation of the first modified layer 61 is discharged to the outside of the semiconductor substrate 12 through the groove 30. Because the first modified layer 61 is adjacent to the groove 30, the nitrogen gas generated in the first modified layer 61 is easily discharged to the outside through the groove 30. Therefore, the occurrence of cracks in the semiconductor substrate 12 is suppressed during the first modified layer formation process.
なお、第1改質層形成工程では、図5とは別の移動経路で焦点Xを移動させてもよい。例えば、溝30と平行に焦点Xを移動させる処理を、第1改質層61を形成すべき範囲で繰り返し実施してもよい。また、例えば、半導体基板12全体を走査するように焦点Xを移動させ、溝30の周辺以外の部分ではレーザの出力をオフしてもよい。 Furthermore, in the first modified layer formation step, the focal point X may be moved along a different path than that shown in Figure 5. For example, the process of moving the focal point X parallel to the groove 30 may be repeatedly performed in the area where the first modified layer 61 is to be formed. Alternatively, for example, the focal point X may be moved to scan the entire semiconductor substrate 12, and the laser output may be turned off in areas other than the vicinity of the groove 30.
次に、第2改質層形成工程を実施する。第2改質層形成工程では、図7に示すように、半導体基板12の内部で焦点Xが形成されるように、半導体基板12に対してレーザLを照射する。これにより、半導体基板12の内部に改質層を形成する。ここでは、第2改質層形成工程で形成された改質層を、第2改質層62という。ここでは、半導体基板12の厚み方向において第1改質層61が存在する範囲と重複する範囲に第2改質層62を形成する。より詳細には、第1改質層61と同じ深さに第2改質層62を形成する。また、ここでは、上側から見たときに半導体基板12の全域を走査するように焦点Xを移動させる。これによって、図8に示すように、上側から見たときに各素子領域20の全域に第2改質層62を形成する。第2改質層62は、第1改質層61と繋がる。したがって、第2改質層62の形成時に発生する窒素ガスは、第1改質層61と溝30を介して半導体基板12の外部に排出される。上述したように、第1改質層形成工程において溝30の周囲に溝30よりも広い幅を有する第1改質層61が形成されている。このため、素子領域20内に第2改質層62を形成するときに、第2改質層62から第1改質層61までの距離が短い。したがって、第2改質層62で発生した窒素ガスが、第1改質層61と溝30を介して外部へ排出され易い。このため、第2改質層62の形成時に素子領域20内でガス溜まり(すなわち、窒素ガスが溜まっている空間)が形成されがたい。したがって、素子領域20内でのクラックの発生を抑制できる。 Next, the second modified layer formation process is carried out. In the second modified layer formation process, as shown in Figure 7, a laser L is irradiated onto the semiconductor substrate 12 so that a focal point X is formed inside the semiconductor substrate 12. This forms a modified layer inside the semiconductor substrate 12. Here, the modified layer formed in the second modified layer formation process is called the second modified layer 62. Here, the second modified layer 62 is formed in a region that overlaps with the region where the first modified layer 61 exists in the thickness direction of the semiconductor substrate 12. More specifically, the second modified layer 62 is formed at the same depth as the first modified layer 61. Also, here, the focal point X is moved so that it scans the entire area of the semiconductor substrate 12 when viewed from above. As a result, as shown in Figure 8, the second modified layer 62 is formed over the entire area of each element region 20 when viewed from above. The second modified layer 62 is connected to the first modified layer 61. Therefore, the nitrogen gas generated during the formation of the second modified layer 62 is discharged to the outside of the semiconductor substrate 12 via the first modified layer 61 and the groove 30. As described above, in the first modified layer formation process, the first modified layer 61, which has a wider width than the groove 30, is formed around the groove 30. Therefore, when forming the second modified layer 62 within the device region 20, the distance from the second modified layer 62 to the first modified layer 61 is short. Consequently, the nitrogen gas generated in the second modified layer 62 is easily discharged to the outside via the first modified layer 61 and the groove 30. Therefore, gas accumulation (i.e., a space where nitrogen gas accumulates) is less likely to form within the device region 20 during the formation of the second modified layer 62. Consequently, the occurrence of cracks within the device region 20 can be suppressed.
次に、分割工程を実施する。分割工程では、図9に示すように、半導体基板12の上面に支持部材40を貼り付け、半導体基板12の上部12aを半導体基板12の下部12bから引き離す方向に力を加える。改質層61、62の強度が元の半導体結晶の強度よりも低いので、改質層61、62を境界として半導体基板12の上部12aが半導体基板12の下部12bから剥離する。これによって、各素子領域20における半導体基板12の厚さが薄くなる。また、これによって、各素子領域20が複数の半導体チップ(すなわち、半導体素子)に分割される。また、半導体基板12の下部12bは、半導体素子の製造に再利用される。その後、各素子領域20の下面に電極を形成することで、半導体素子が完成する。 Next, the splitting process is performed. In the splitting process, as shown in Figure 9, a support member 40 is attached to the upper surface of the semiconductor substrate 12, and force is applied in a direction that separates the upper part 12a of the semiconductor substrate 12 from the lower part 12b of the semiconductor substrate 12. Because the strength of the modified layers 61 and 62 is lower than the strength of the original semiconductor crystal, the upper part 12a of the semiconductor substrate 12 peels off from the lower part 12b of the semiconductor substrate 12, using the modified layers 61 and 62 as the boundary. This reduces the thickness of the semiconductor substrate 12 in each element region 20. Furthermore, this divides each element region 20 into multiple semiconductor chips (i.e., semiconductor elements). The lower part 12b of the semiconductor substrate 12 is reused in the manufacture of semiconductor elements. Afterward, electrodes are formed on the lower surface of each element region 20 to complete the semiconductor element.
図10に示すように、実施例2では、素子領域20が長方形である。その他の点において、実施例2は実施例1と等しい。 As shown in Figure 10, in Example 2, the element region 20 is rectangular. In other respects, Example 2 is identical to Example 1.
実施例2でも、第2改質層形成工程において、半導体基板12の全域を走査するように焦点Xを移動させる。図10の破線矢印は、実施例2の第2改質層形成工程における焦点Xの移動経路を示している。実施例2では、長方形の短辺に平行な方向に焦点Xを移動させる処理を、長方形の長辺に平行な方向に位置をずらしながら繰り返し実施する。なお、図10では焦点Xを往復させるように破線矢印が記載されているが、焦点Xを短辺に沿って一方向に移動させてもよい。また、図11の破線矢印は、比較例の第2改質層形成工程における焦点Xの移動経路を示している。比較例では、長辺に平行な方向に焦点Xを移動させる処理を、短辺に平行な方向に位置をずらしながら繰り返し実施する。図10、11において、破線矢印が描かれている領域(すなわち、焦点Xが通過済みの領域)には、既に第2改質層62が形成されている。 In Example 2, during the second modified layer formation process, the focus X is moved to scan the entire area of the semiconductor substrate 12. The dashed arrows in Figure 10 indicate the movement path of the focus X during the second modified layer formation process in Example 2. In Example 2, the process of moving the focus X in a direction parallel to the shorter side of the rectangle is repeatedly performed, while shifting its position in a direction parallel to the longer side of the rectangle. Although the dashed arrows in Figure 10 indicate a back-and-forth movement of the focus X, the focus X may also be moved in one direction along the shorter side. Furthermore, the dashed arrows in Figure 11 indicate the movement path of the focus X during the second modified layer formation process in the comparative example. In the comparative example, the process of moving the focus X in a direction parallel to the longer side is repeatedly performed, while shifting its position in a direction parallel to the shorter side. In Figures 10 and 11, the area indicated by the dashed arrows (i.e., the area already traversed by the focus X) already has the second modified layer 62 formed.
図11では、図11中において下側に位置する第1改質層61と焦点Xの間に改質層62が形成されていない。したがって、焦点Xで発生した窒素ガスは、主に矢印100~102に示す経路で、図11中において上側、左側及び右側に位置する第1改質層61へ流れる。この場合、経路100の距離は短辺の長さとほぼ等しく、経路101、102の距離は長辺の長さの1/2とほぼ等しい。これに対し、図10では、図10中において右側に位置する第1改質層61と焦点Xの間に改質層62が形成されていない。したがって、焦点Xで発生した窒素ガスは、主に矢印200~202に示す経路で、図10中において左側、上側及び下側に位置する第1改質層61へ流れる。この場合、経路201、202の距離は短辺の長さの1/2とほぼ等しく、短い。このように、実施例2の方法によれば、比較例の方法に比べて、焦点Xで発生する窒素ガスの排出経路が短く、窒素ガスが半導体基板12の外部に排出され易い。したがって、実施例2の構成によれば、第2改質層形成工程において半導体基板12のクラックをより効果的に抑制できる。 In Figure 11, no reforming layer 62 is formed between the first reforming layer 61 located on the lower side of Figure 11 and the focus X. Therefore, the nitrogen gas generated at focus X flows mainly through the paths shown by arrows 100 to 102 to the first reforming layer 61 located on the upper, left, and right sides of Figure 11. In this case, the distance of path 100 is approximately equal to the length of the short side, and the distances of paths 101 and 102 are approximately equal to half the length of the long side. In contrast, in Figure 10, no reforming layer 62 is formed between the first reforming layer 61 located on the right side of Figure 10 and the focus X. Therefore, the nitrogen gas generated at focus X flows mainly through the paths shown by arrows 200 to 202 to the first reforming layer 61 located on the left, upper, and lower sides of Figure 10. In this case, the distances of paths 201 and 202 are approximately equal to half the length of the short side, and are short. Thus, according to the method of Example 2, the exhaust path for nitrogen gas generated at focus X is shorter compared to the method of the Comparative Example, and the nitrogen gas is more easily discharged to the outside of the semiconductor substrate 12. Therefore, according to the configuration of Example 2, cracks in the semiconductor substrate 12 can be suppressed more effectively during the second modified layer formation process.
実施例3では、第2改質層形成工程において、図12に示すように焦点Xを移動させる。すなわち、焦点Xを、各素子領域20の外周部から中心部に向かって渦巻き状に移動させる。この構成によれば、焦点Xがいずれの位置にある場合でも、焦点Xから最も近い溝30までの最短距離で窒素ガスの排出経路を確保できるので、窒素ガスが半導体基板12の外部に排出され易い。したがって、実施例3の構成によれば、第2改質層形成工程において半導体基板12のクラックをより効果的に抑制できる。 In Example 3, during the second modified layer formation process, the focal point X is moved as shown in Figure 12. Specifically, the focal point X is moved in a spiral pattern from the outer periphery of each element region 20 towards the center. With this configuration, regardless of the position of the focal point X, the shortest distance from the focal point X to the nearest groove 30 ensures a nitrogen gas discharge path, making it easier for nitrogen gas to be discharged to the outside of the semiconductor substrate 12. Therefore, according to the configuration of Example 3, cracks in the semiconductor substrate 12 can be more effectively suppressed during the second modified layer formation process.
実施例4では、第1改質層形成工程よりも後であって第2改質層形成工程よりも前に、第3改質層形成工程を実施する。第3改質層形成工程では、半導体基板12の内部で焦点が形成されるように、半導体基板12に対してレーザを照射する。これにより、半導体基板12の内部に改質層を形成する。ここでは、第3改質層形成工程で形成された改質層を、第3改質層63という。また、ここでは、半導体基板12の厚み方向において第1改質層61が存在する範囲と重複する範囲に第3改質層63を形成する。より詳細には、第1改質層61と同じ深さに第3改質層63を形成する。ここでは、図13に示すように、上側から見たときに第3改質層63が第1改質層61と交差するように線状(言い換えると、格子状)に第3改質層63を形成する。なお、第3改質層63の幅が狭いので、第3改質層63を形成するときに半導体基板12内にガス溜まりが形成され難い。したがって、第3改質層63を形成するときに半導体基板12にクラックは生じ難い。 In Example 4, the third modified layer formation step is performed after the first modified layer formation step and before the second modified layer formation step. In the third modified layer formation step, a laser is irradiated onto the semiconductor substrate 12 so that a focal point is formed inside the semiconductor substrate 12. This forms a modified layer inside the semiconductor substrate 12. Here, the modified layer formed in the third modified layer formation step is called the third modified layer 63. Here, the third modified layer 63 is formed in a region that overlaps with the region where the first modified layer 61 exists in the thickness direction of the semiconductor substrate 12. More specifically, the third modified layer 63 is formed at the same depth as the first modified layer 61. Here, as shown in Figure 13, the third modified layer 63 is formed linearly (in other words, in a grid pattern) so that when viewed from above, the third modified layer 63 intersects with the first modified layer 61. Note that because the width of the third modified layer 63 is narrow, gas reservoirs are less likely to form inside the semiconductor substrate 12 when forming the third modified layer 63. Therefore, cracks are less likely to occur in the semiconductor substrate 12 when forming the third modified layer 63.
第3改質層形成工程の後に、第2改質層形成工程が実施される。第2改質層形成工程においては、第2改質層62の形成位置(すなわち、焦点Xの位置)で発生した窒素ガスは第1改質層61または第3改質層63を介して溝30へ流れる。素子領域20が第1改質層61と第3改質層63によって細かく区画されているので、第2改質層62の形成位置から第1改質層61または第3改質層63までの距離は短い。すなわち、窒素ガスが流れる経路の距離が短い。このように、実施例4では、第2改質層62の形成時に発生する窒素ガスの排出経路を短くできるので、窒素ガスが半導体基板12の外部に排出され易い。したがって、実施例4の構成によれば、第2改質層形成工程において半導体基板12のクラックをより効果的に抑制できる。 Following the third modification layer formation process, the second modification layer formation process is performed. During the second modification layer formation process, nitrogen gas generated at the formation location of the second modification layer 62 (i.e., the location of focal point X) flows to the groove 30 via the first modification layer 61 or the third modification layer 63. Since the element region 20 is finely divided by the first modification layer 61 and the third modification layer 63, the distance from the formation location of the second modification layer 62 to the first modification layer 61 or the third modification layer 63 is short. In other words, the distance of the path through which the nitrogen gas flows is short. Thus, in Example 4, the discharge path for the nitrogen gas generated during the formation of the second modification layer 62 can be shortened, making it easier for the nitrogen gas to be discharged to the outside of the semiconductor substrate 12. Therefore, according to the configuration of Example 4, cracks in the semiconductor substrate 12 can be more effectively suppressed during the second modification layer formation process.
なお、上述した各実施例では、溝30の下端の深さに第1改質層61を形成した。しかしながら、図14に示すように、溝30の途中の深さに第1改質層61を形成してもよい。 In the embodiments described above, the first modified layer 61 was formed at the depth of the lower end of the groove 30. However, as shown in Figure 14, the first modified layer 61 may also be formed at an intermediate depth in the groove 30.
また、上述した各実施例では、分解領域として溝30を形成した。しかしながら、溝30に変えて、改質層(以下、第4改質層という)を形成してもよい。すなわち、各素子領域20の境界に沿って溝30に相当する深さ範囲(すなわち、上面から所定の深さまでの範囲)にレーザの焦点を移動させて、各素子領域20の境界に沿って伸びる第4改質層を形成してもよい。この構成では、半導体基板12の内部で発生した窒素ガスが第4改質層を介して外部へ排出される。なお、分解領域として第4改質層を形成した場合には、分割工程の後に、半導体基板12の上部12aをエキスパンド処理によって第4改質層に沿ってさらに分割することで、半導体素子を製造することができる。 Furthermore, in the embodiments described above, grooves 30 were formed as decomposition regions. However, instead of grooves 30, a modified layer (hereinafter referred to as the fourth modified layer) may be formed. That is, the laser focus may be moved to a depth range corresponding to the grooves 30 (i.e., the range from the top surface to a predetermined depth) along the boundary of each element region 20, thereby forming a fourth modified layer extending along the boundary of each element region 20. In this configuration, nitrogen gas generated inside the semiconductor substrate 12 is discharged to the outside through the fourth modified layer. Note that if a fourth modified layer is formed as a decomposition region, after the splitting process, the upper part 12a of the semiconductor substrate 12 can be further split along the fourth modified layer by an expansion process to manufacture the semiconductor element.
以下に、本明細書が開示する技術の構成を列挙する。
(構成1)
半導体素子の製造方法であって、
上面側の表層部に複数の素子領域(20)が設けられた半導体基板であって、前記上面において複数の前記素子領域がマトリクス状に配列されている前記半導体基板(12)を準備する半導体基板準備工程と、
前記上面に、複数の前記素子領域の境界に沿って線状に伸びる分解領域(30)を形成する分解領域形成工程と、
前記半導体基板にレーザを照射することによって前記半導体基板の内部に第1改質層(61)を形成する工程であって、上側から見たときに前記第1改質層が前記分解領域に重複した状態で前記分解領域に沿って伸び、前記半導体基板の厚み方向において前記分解領域が存在する範囲内の一部に前記第1改質層が存在し、前記第1改質層が前記分解領域よりも広い幅を有するように前記第1改質層を形成する第1改質層形成工程と、
前記素子領域を走査するように前記素子領域にレーザを照射することによって前記素子領域の内部に第2改質層(62)を形成する工程であって、前記半導体基板の厚み方向において前記第2改質層が存在する範囲と前記第1改質層が存在する範囲が重複し、前記第2改質層が前記第1改質層と繋がるように前記第2改質層を形成する第2改質層形成工程と、
前記第1改質層と前記第2改質層に沿って前記半導体基板を分割する分割工程、
を有する、製造方法。
(構成2)
前記第1改質層形成工程の後であって前記第2改質層形成工程の前に、前記半導体基板にレーザを照射することによって前記半導体基板の内部に第3改質層(63)を形成する工程であって、上側から見たときに前記第3改質層が前記第1改質層と交差し、前記半導体基板の厚み方向において前記第3改質層が存在する範囲と前記第1改質層が存在する範囲が重複するように前記第3改質層を形成する工程、
をさらに有する構成1に記載の製造方法。
(構成3)
前記素子領域が、長方形であり、
前記第2改質層形成工程では、前記長方形の短辺に平行にレーザの焦点を移動させる処理を前記長方形の長辺に平行な方向に位置をずらしながら繰り返し実施する、構成1または2に記載の製造方法。
(構成4)
前記第2改質層形成工程では、前記第1改質層によって区画された領域内において外周側から中心側に向かって渦巻き状にレーザの焦点を移動させる、構成1または2に記載の製造方法。
(構成5)
前記分解領域形成工程では、ダイシングブレードによって前記上面に溝を形成し、
前記溝が前記分解領域である、
構成1~4のいずれか1つに記載の製造方法。
The configurations of the technology disclosed herein are listed below.
(Composition 1)
A method for manufacturing semiconductor devices,
A semiconductor substrate preparation step is to prepare a semiconductor substrate (12) having a plurality of element regions (20) provided on the upper surface layer, wherein the plurality of element regions are arranged in a matrix on the upper surface,
The process of forming a decomposition region (30) on the upper surface, which extends linearly along the boundaries of the plurality of element regions,
A first modified layer formation step comprising: a step of forming a first modified layer (61) inside the semiconductor substrate by irradiating the semiconductor substrate with a laser, wherein when viewed from above, the first modified layer extends along the decomposition region in a state overlapping the decomposition region, the first modified layer exists in a part of the range where the decomposition region exists in the thickness direction of the semiconductor substrate, and the first modified layer is formed such that it has a wider width than the decomposition region;
A step of forming a second modified layer (62) inside the element region by irradiating the element region with a laser so as to scan the element region, wherein the range in which the second modified layer exists and the range in which the first modified layer exists overlap in the thickness direction of the semiconductor substrate, and the second modified layer is formed such that the second modified layer is connected to the first modified layer.
A splitting step of dividing the semiconductor substrate along the first modified layer and the second modified layer,
A manufacturing method having the following characteristics.
(Structure 2)
A step of forming a third modified layer (63) inside the semiconductor substrate by irradiating the semiconductor substrate with a laser after the first modified layer formation step and before the second modified layer formation step, wherein the third modified layer intersects with the first modified layer when viewed from above, and the third modified layer is formed such that the area where the third modified layer exists and the area where the first modified layer exists overlap in the thickness direction of the semiconductor substrate.
The manufacturing method according to configuration 1, further comprising the above.
(Composition 3)
The element region is rectangular,
The manufacturing method according to configuration 1 or 2, wherein in the second modified layer formation step, the process of moving the laser focal point parallel to the short side of the rectangle is repeatedly performed while shifting the position in a direction parallel to the long side of the rectangle.
(Composition 4)
The manufacturing method according to configuration 1 or 2, wherein in the second modified layer formation step, the focus of the laser is moved in a spiral shape from the outer periphery towards the center within the region demarcated by the first modified layer.
(Composition 5)
In the above decomposition region formation step, grooves are formed on the upper surface by a dicing blade.
The groove is the decomposition region.
A manufacturing method described in any one of the components 1 to 4.
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 The embodiments described above are merely illustrative and do not limit the scope of the claims. The technologies described in the claims include various modifications and changes to the specific examples illustrated above. The technical elements described in this specification or drawings exhibit technical utility individually or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Furthermore, the technologies illustrated in this specification or drawings achieve multiple objectives simultaneously, and achieving even one of these objectives constitutes technical utility.
12:半導体基板、20:素子領域、30:溝、61:第1改質層、62:第2改質層 12: Semiconductor substrate, 20: Device region, 30: Groove, 61: First modified layer, 62: Second modified layer
Claims (5)
上面側の表層部に複数の素子領域(20)が設けられた半導体基板であって、前記上面において複数の前記素子領域がマトリクス状に配列されている前記半導体基板(12)を準備する半導体基板準備工程と、
前記上面に、複数の前記素子領域の境界に沿って線状に伸びる分解領域(30)を形成する分解領域形成工程と、
前記半導体基板にレーザを照射することによって前記半導体基板の内部に第1改質層(61)を形成する工程であって、上側から見たときに前記第1改質層が前記分解領域に重複した状態で前記分解領域に沿って伸び、前記半導体基板の厚み方向において前記分解領域が存在する範囲内の一部に前記第1改質層が存在し、前記第1改質層が前記分解領域よりも広い幅を有するように前記第1改質層を形成する第1改質層形成工程と、
前記素子領域を走査するように前記素子領域にレーザを照射することによって前記素子領域の内部に第2改質層(62)を形成する工程であって、前記半導体基板の厚み方向において前記第2改質層が存在する範囲と前記第1改質層が存在する範囲が重複し、前記第2改質層が前記第1改質層と繋がるように前記第2改質層を形成する第2改質層形成工程と、
前記第1改質層と前記第2改質層に沿って前記半導体基板を分割する分割工程、
を有する、製造方法。 A method for manufacturing semiconductor devices,
A semiconductor substrate preparation step is to prepare a semiconductor substrate (12) having a plurality of element regions (20) provided on the upper surface layer, wherein the plurality of element regions are arranged in a matrix on the upper surface,
The process of forming a decomposition region (30) on the upper surface, which extends linearly along the boundaries of the plurality of element regions,
A first modified layer formation step comprising: a step of forming a first modified layer (61) inside the semiconductor substrate by irradiating the semiconductor substrate with a laser, wherein when viewed from above, the first modified layer extends along the decomposition region in a state overlapping the decomposition region, the first modified layer exists in a part of the range where the decomposition region exists in the thickness direction of the semiconductor substrate, and the first modified layer is formed such that it has a wider width than the decomposition region;
A step of forming a second modified layer (62) inside the element region by irradiating the element region with a laser so as to scan the element region, wherein the range in which the second modified layer exists and the range in which the first modified layer exists overlap in the thickness direction of the semiconductor substrate, and the second modified layer is formed such that the second modified layer is connected to the first modified layer.
A splitting step of dividing the semiconductor substrate along the first modified layer and the second modified layer,
A manufacturing method having the following characteristics.
をさらに有する請求項1に記載の製造方法。 A step of forming a third modified layer (63) inside the semiconductor substrate by irradiating the semiconductor substrate with a laser after the first modified layer formation step and before the second modified layer formation step, wherein the third modified layer intersects with the first modified layer when viewed from above, and the third modified layer is formed such that the area where the third modified layer exists and the area where the first modified layer exists overlap in the thickness direction of the semiconductor substrate.
The manufacturing method according to claim 1, further comprising:
前記第2改質層形成工程では、前記長方形の短辺に平行にレーザの焦点を移動させる処理を前記長方形の長辺に平行な方向に位置をずらしながら繰り返し実施する、請求項1または2に記載の製造方法。 The element region is rectangular,
The manufacturing method according to claim 1 or 2, wherein in the second modified layer formation step, the process of moving the laser focal point parallel to the short side of the rectangle is repeatedly performed while shifting the position in a direction parallel to the long side of the rectangle.
前記溝が前記分解領域である、
請求項1または2に記載の製造方法。
In the decomposition region formation step, grooves are formed on the upper surface by a dicing blade.
The groove is the decomposition region.
The manufacturing method according to claim 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023042231A JP7849320B2 (en) | 2023-03-16 | 2023-03-16 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023042231A JP7849320B2 (en) | 2023-03-16 | 2023-03-16 | Semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024131774A JP2024131774A (en) | 2024-09-30 |
| JP7849320B2 true JP7849320B2 (en) | 2026-04-21 |
Family
ID=92900952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023042231A Active JP7849320B2 (en) | 2023-03-16 | 2023-03-16 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7849320B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016215231A (en) | 2015-05-19 | 2016-12-22 | パナソニックIpマネジメント株式会社 | Slice device and method for brittle substrate |
| JP2020102520A (en) | 2018-12-21 | 2020-07-02 | 浜松ホトニクス株式会社 | Laser machining method and semiconductor member manufacturing method |
| JP2021170594A (en) | 2020-04-15 | 2021-10-28 | 株式会社デンソー | Semiconductor chips and their manufacturing methods |
| JP2022043853A (en) | 2020-09-04 | 2022-03-16 | 株式会社ディスコ | Wafer processing method |
| JP2022135625A (en) | 2021-03-05 | 2022-09-15 | 株式会社デンソー | Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip |
| JP2022171303A (en) | 2021-04-30 | 2022-11-11 | 株式会社デンソー | Method for manufacturing semiconductor device |
| JP2023034334A (en) | 2021-08-30 | 2023-03-13 | 株式会社デンソー | Method for manufacturing semiconductor device |
-
2023
- 2023-03-16 JP JP2023042231A patent/JP7849320B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016215231A (en) | 2015-05-19 | 2016-12-22 | パナソニックIpマネジメント株式会社 | Slice device and method for brittle substrate |
| JP2020102520A (en) | 2018-12-21 | 2020-07-02 | 浜松ホトニクス株式会社 | Laser machining method and semiconductor member manufacturing method |
| JP2021170594A (en) | 2020-04-15 | 2021-10-28 | 株式会社デンソー | Semiconductor chips and their manufacturing methods |
| JP2022043853A (en) | 2020-09-04 | 2022-03-16 | 株式会社ディスコ | Wafer processing method |
| JP2022135625A (en) | 2021-03-05 | 2022-09-15 | 株式会社デンソー | Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip |
| JP2022171303A (en) | 2021-04-30 | 2022-11-11 | 株式会社デンソー | Method for manufacturing semiconductor device |
| JP2023034334A (en) | 2021-08-30 | 2023-03-13 | 株式会社デンソー | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024131774A (en) | 2024-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10639747B2 (en) | Method of manufacturing light emitting element | |
| US10672660B2 (en) | Method of manufacturing semiconductor element | |
| US20170098733A1 (en) | Method for manufacturing semiconductor element | |
| JP2006203002A (en) | Semiconductor wafer, manufacturing method using the same, and semiconductor device | |
| KR20060105015A (en) | Assembly of semiconductor substrates and methods for preparation and dicing thereof | |
| KR20040000355A (en) | Semiconductor element and method for producing the same | |
| JP2008078440A (en) | Light emitting device and manufacturing method thereof | |
| JP2014183120A (en) | Semiconductor device, manufacturing method thereof, and semiconductor wafer | |
| JP7849320B2 (en) | Semiconductor device manufacturing method | |
| JP2014132606A (en) | Method of manufacturing nitride semiconductor element | |
| JP2015103674A (en) | Method for manufacturing group iii nitride semiconductor light-emitting element | |
| JP6384532B2 (en) | Method for manufacturing light emitting device | |
| JP2021100046A (en) | Method for manufacturing light-emitting element | |
| US11489086B2 (en) | Method of manufacturing light emitting element | |
| US20090045486A1 (en) | Method of manufacturing nitride semiconductor device | |
| TW201921601A (en) | Light-emitting element manufacturing method | |
| CN117423789A (en) | LED wafer, preparation method and LED chip to prevent laser cutting damage | |
| JP2013258286A (en) | Semiconductor wafer, semiconductor device manufacturing method and semiconductor device | |
| JP7650461B2 (en) | Semiconductor device manufacturing method | |
| JP2015144180A (en) | Wafer for led element manufacturing, manufacturing method thereof, and led element | |
| JP5025199B2 (en) | Group III nitride semiconductor light emitting device | |
| JP2021027127A (en) | Manufacturing method of light-emitting element | |
| JP6562014B2 (en) | Method for manufacturing light emitting device | |
| JP5929705B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP2022170766A (en) | Semiconductor chip and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20260226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7849320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |