JPS5812614B2 - マルチプロセツサの接続方式 - Google Patents

Description

【発明の詳細な説明】 本発明はマルチプロセッサの接続方式、さらに詳しく言
えば、マスクプロセッサと複数のサブプロセッサをもつ
マルチプロセッサの接続方式に関する。

マスクプロセッサとサブプロセッサとを設け、被制御回
路の比較的箪純な制御はサブプロセッサにて実行し、複
雑な制御はマスタプロセツサで行なう階層制御式のプロ
セッサは知られている。

通常はマスクプロセッサ１個に対して複数個のサブプロ
セッサが設けられる。

マスクプロセッサとサブプロセッサ間には、情報、命令
等のデータの受渡しが必要である。

従来は、例えば上記プロセッサの他に特別の制御回路を
設け、この制御回路の制御によりマスクプロセッサおよ
びサブプロセッサの動作を制御し、前記データの受渡し
を行なった。

これがため、この制御回路として比較的に規模の大きい
ものが必要となり、かつ前記データの受渡しが能率よく
かつ、確実に行なわれるとは言い難い状態であり、また
、各プロセッサは上記のデータ受渡しの処理に時間を裂
かれ、本来の処理に対する処理能力が低下する等の欠点
があった 本発明は、従来方式の上記の欠点を除き、１個のマスク
プロセッサト横数個のサブプロセッサとから構成される
マルチプロセッサシステムにおいて、マスタプロセツサ
と各サブプロセッサとの間のデータの受渡しを確実に行
うことを可能とするとともに、プロセッサ間のデータ受
渡しを順序よく能率よく行なうことにより、データ受渡
しの処理に要する時間を短縮し、各プロセッサの処理能
率を向上させることを目的とする。

次に本発明の実施例を図面について説明する。

第１図は本発明の一実施例の接続図である。

図において、ＭＰＵはマスクプロセッサ、ＭＭはマスタ
プロセツサＭＰＵと共同動作するメインメモリ、ＭＢは
メインバス、ＭＧ ＭＧ ＳＧ ，ＳＧ２はゲート回路
、ＲＡＭはランダムアクセス・メモリ、ＩＮＶはインバ
ータ、ＳＢはサブバス、Ｓ ＰＵ ＃ｏ，ＳＰＵ＃１・
・・ＳＰＵ＃ｎはそれぞれサブプロセッサ、Ｓｏ，８１
〜Ｓｌはそれぞれ１個のサブプロセッサＳＰＵ＃ｏによ
って監視および制御される被制御装置である。

なお、各サブプロセッサＳＰＵ＃１〜ＳＰＵ＃ｎは、そ
れぞれサブプロセッサＳＰＵ−＃ｏにおける被制御装置
Ｓ。

，８１〜８１に相当する図示しない装置の監視および制
御を行なう。

比較的少数の被制御装置Ｓ。

，Ｓ１〜Ｓｌとこれ等を監視制御するサブプロセッサＳ
ＰＵ＃ｏとは、被制御装置の情報例えば状態の情報をサ
ブプロセッサＳＰＵ＃ｏに送るための監視線およびサブ
プロセッサＳＰＵ−＃ｏよりの制御信号を送るための制
御線で接続されている。

ここにサブプロセッサＳＰＵ＃ｏは上記被制御装置Ｓ。

，８１〜Ｓｌを監視し、該装置の状態に変化を生ずれば
、上記監視線を経てその情報を受け、この情報を分析し
、処理し、この情報によりサブプロセッサＳＰＵ＃ｏに
おいて個別に所定の制御を行なうものと判定したときは
、マスクプロセッサＭＰＵにこの情報を送ることなく、
制御線に制御信号を送り該当被制御装置（Ｓｏ，８１〜
Ｓｌ）に対して上記の制御を行なう。

なお上記情報の分析および処理後、サブプロセッサＳ
ＰＵ ＃ｏでは制御せずマスクプロセッサＭＰＵで共通
情報として処理し、それにより制御を行なうものと判定
したときはこの情報データをマスタプロセツサＭＰＵに
渡す。

マスクプロセッサＭＰＵは、メインメモリＭＭを使用し
て処理を行ない、制御情報を作成する。

この制御情報は、マスクプロセッサＭＰＵより前記のサ
ブプロセッサＳＰＵ＃ｏへ送られ、前記情報を送り出し
た被制御装置に制御信号として送られ所定の制御を行な
う。

あるいは、上記情報により指定される他の被制御装置に
対する制御信号として、上記指定された被制御装置を収
容しているサブプロセッサＳＰＵ＃１〜ＳＰＵ＃ｎを介
して指定された被制御装置に送られる。

なお、この制御情報はサブプロセッサＳ ＰＵ ＃ｏ−
Ｓ ＰＵ＃ ｎを経由することなく、所定の装置に直接
送ることも可能である。

上記の情報データあるいは制御データのマスクプロセッ
サＭＰＵとサブプロセッサＳ ＰＵ ＃１〜ＳＰＵ＃ｎ
との間の受け渡しは、ランダムアクセスメモリＲＡＭを
介して下記のように行なわれる。

ランダムアクセスメモリＲＡＭには各サブプロセッサＳ
ＰＵ ＃ｏ−Ｓ ＰＵ＃ ｎに対して、それぞれ一定
の領域が割り当てられ、各サブプロセッサＳ ＰＵ ＃
ｏ ＝ Ｓ ＰＵ＃ ｎからマスクプロセッサＭＰＵに
渡されるデータ、およびマスクプロセッサＭＰＵから各
サブプロセッサに渡されるデータは、サブプロセッサ対
応の領域に書き込まれ、また読み出される。

第２図は、第１図の実施例の動作タイムチャートである
。

第１図のクロツク信号入力端子ＣＬには、第２図ＣＬで
示すクロツク信号が入力する。

このクロツク信号ＣＬは第２図に示すように、第１の期
間Ｔ１と第２の期間Ｔ２を有し、その出力は第１の期間
Ｔ１は“ｌ”、第２の期間Ｔ２は“０″となり、これが
繰返される。

期間Ｔ１の当初において、クロツク信号ＣＬが゜“１″
となれば、これはまづ、割り込み信号ＩＲＱとしてマス
クプロセッサＭＰＵに与えられ、また、ゲートＭＧ１，
ＭＧ２に与えられ、これが開いた状態となる。

しかしこのクロック信号ＣＬの“１″はインバータＩＮ
Ｖによって反転され“０”となるので、サブプロセッサ
ＳＰＵ＃ｏに対する割り込み（ＩＲＱ）は行なわれず、
またゲートＳＧ１，ＳＧ２は閉じられていて、サブプロ
セッサＳ ＰＵ ＃ｏ−Ｓ ＰＵ＃ ｎからサブバスＳ
Ｂを経てランダムメモリＲＡＭへのアクセスは禁止され
る。

クロツク信号ＣＬの期間Ｔ１の当初において上記のよう
にマスクプロセッサＭＰＵに割り込みが行なわれ、これ
により、マスクプロセッサＭＰＵはメインバスＭＢおよ
びゲートＭＧ１，ＭＧ２を経てランダムアクセスメモリ
ＲＡＭにアクセスし、ランダムメモリＲＡＭのサブプロ
セッサＳＰＵ＃ｏに割り当てられた領域に該サブプロセ
ッサＳ ＰＵ ＃＝ｏから書き込まれたデータを読み取
り、これにより該サブプロセッサＳ ＰＵ ＝＃＝ｏよ
りのデータを受領し、さらにマスクプロセッサＭＰＵか
ら該サブプロセッサＳＰＵ＃ｏに渡すべきデータを該領
域に書き込む。

上記の処理を各サブプロセッサＳＰＵ＃０〜ＳＰＵ＃ｎ
の総べてについて順次に行なう。

上記クロツク信号ＣＬの期間Ｔ１は、全サブプロセッサ
に対する上記処理に要する時間ｔｍを十分カバーするよ
うこれよりやや長く選定する。

このように、マスクプロセッサＭＰＵが上記の処理を終
了し、クロツク信号ＣＬが期間Ｔ２に入り、クロツク信
号ＣＬが“０“となると、これはゲートＭＧ１，ＭＧ２
に与えられ、これ等ゲートは閉じ、マスクプロセッサＭ
ＰＵからメインバスＭＢを経てランダムアクセスメモリ
ＲＡＭへのアクセスは禁止され、また、上記“０“はイ
ンバータＩＮＶによって反転されて“ｌ“となり、これ
がゲートＳＧ１，Ｓ０２に与えられてこれ等ゲートは開
き、さらにこの信号“１“はサブプロセッサＳＰＵ＃ｏ
に割り込み信号ＩＲＱとして与えられ、これによりサブ
プロセッサＳＰＵ＃ｏはサブバスＳＢおよびゲートＳＧ
１８Ｇ２を経てランダムアクセスメモリＲＡＭにアクセ
スし、ランダムメモリＲＡＭの該サブプロセッサに割り
当てられた領域から、該領域にマスクプロセッサＭＰＵ
から書き込まれたデータを読み取り、これによりマスク
プロセッサＭＰＵからのデータを受領し、さらに、該サ
ブプロセッサＳ ＰＵ ＃ｏからマスクプロセッサＭＰ
Ｕに渡すべきデータを該領域に書き込む。

上記サブプロセッサＳＰＵ＃ｏは、上記の処理を終了す
ると次位のサブプロセッサＳＰＵ＃１に対して割り込み
信号ＩＲＱを送出する。

割り込み信号ＩＲＱを受けた次位サブプロセッサＳＰＵ
＃１は、サブプロセッサＳＰＵ＃ｏについて上述したと
同様な処理を行ない、マスクプロセッサＭＰＵからサブ
プロセッサＳＰＵ＃１に渡すデータをランダムアクセス
メモリＲＡＭより読み取り、サブプロセッサＳＰＵ＃１
からマスクプロセッサＭＰＵに渡すデータをランダムア
クセスメモリＲＡＭに書き込む。

この処理が終了すると、さらに、次位のサブプロセッサ
ＳＰＵ＃２に割り込み信号を送る。

上記のように、サブプロセッサＳＰＵ＃ｏがまづランダ
ムアクセスメモリＲＡＭにアクセスし、アクセス終了後
、順次に次位サブプロセッサＳ ＰＵ＃１〜ＳＰＵ＃ｎ
がアクセスし、各サブプロセッサは、ランダムアクセス
メモリＲＡＭを仲介としてマスクプロセッサＭＰＵから
データを受領し、またマスクプロセッサＭＰＵにデータ
を渡す。

第２図の動作タイムチャートにおいて、ＳＰＵ＃ｏ，Ｓ
ＰＵ＃１〜ＳＰＵ＃ｎはそれぞれサブプロセッサＳＰＵ
＃ｏ，ＳＰＵ＃１〜ＳＰＵ＃ｎがランダムアクセスメモ
リＲＡＭにアクセスするタイミングを示すもので、図中
ｔ３でアクセス中の時間を示す。

ここに周期Ｔ２の時間は全サブプロセッサＳＰＵ♯０Ｓ
ＰＵ＃１〜ＳＰＵ＃ｎのランダムメモリＲＡＭに対する
アクセスが一巡して完了するに十分な長さとする。

第３図は本発明を適用して構成した電子交換機の一例の
接続図である。

第３図に示す電子交換機は、加入者回路およびトランク
の監視および制御を本発明により複数個のサブプロセッ
サと１個のマスクプロセッサで行ない、例えば発呼検出
等の簡単な処理はサブプロセッサで行ない、呼処理のよ
うな複雑な共通情報の処理はマスクプロセッサで行なう
ようにしたものである。

図において、ＬＣ１、〜ＬＣ１ｍ；ＬＣ２１〜ＬＣ２ｍ
；ＬＣｌ１〜ＬＣｌｍは加入者回路、ＮＷは通話路網、
Ｔ Ｒ Ｋ −ＴＲＩ（ ｒｎ ： Ｔ Ｒ Ｋ
−ＴＲＫ２ ｒｎ ： 〜：ＴＲＫｐ１〜ＴＲＫｐｍは
トランク、ＳＰＵ＃１，ＳＰＵ＃２〜ＳＰＵ＃ｌ，ＳＰ
Ｕ＃１′，ＳＰＵ２′〜ＳＰＵ＃ｐはサブプロセッサ、
ＳＰＣは通話路制御装置であり、その他は第１図と同じ
ものを示す。

なお、サブプロセッサＳＰＵ＃，等は、第１図の被制御
回路Ｓ。

−Ｓｌに相当するものとして、それぞれ、比較的少数の
ｍ個の例えば８個の加入者回路（ＬＣ１１〜ＬＣ１ｍ等
）あるいはトランク（ＴＲＫ１、〜ＴＲＫ１ｒｎ等）を
監視および制御する。

加入者回路を監視制御する場合を例として第４図につい
て説明する。

加入者回路としては、交換機により、その備える機能は
異りまた構成も異るがラインリレーおよびカットオフリ
レーを含む場合について説明する。

第４図は上記の場合における加入者回路ＬＣ１１とサブ
プロセッサＳＰＵ＃１との関係を示す接続図である。

静止状態（電話機Ｔｅａがオンフックの状態）で？れば
、加入者回路ＬＣ１１の中のラインリレーＬおよびカッ
トオフリレーＣＯは復旧状態にある。

いま、電話機Ｔｅｌにおいて発呼し、オフフック状態と
なれば、地気、ラインリレーＬの巻線■、接点ＣＯ１、
電話機Ｔｅｌ，接点ＣＯ２、ラインリレーＬの巻線Ｉ１
、Ｈを経る回路が構成されラインリレーＬが動作し、そ
の接点ｌが閉じる。

接点ｌを経て、地気が加入者回路ＬＣ１１の監視線Ｓ１
を経てサブプロセッサＳＰＵ＃１に与えられる。

サブプロセッサＳＰＵ＃１はこの地気信号を自身で処理
し、制御線Ｃ１１に駆動信号（地気）を送り、カットオ
フリレーＣＯを動作させる。

これにより接点Ｃ０１，Ｃ０２は転換し、電話線Ｔｅｌ
よりの通話線は交換機の通話路網ＮＷに延びる。

ラインリレーＬは接点ＣＯ１，ＣＯ２でその動作回路が
断たれて復旧する。

なお、サブプロセッサＳＰＵ＃１は地気信号を受けた監
視線Ｓ１、の位置から発呼電話機の交換機に対する収容
位置情報を検出し、これに発呼情報を付加して、第１図
において説明したように、ランダムアクセスメモリＲＡ
Ｍを介してマスクプロセッサＭＰＵに送る。

マスクプロセッサＭＰＵは、これを受けて、上記電話機
Ｔｅａから発呼のあったことを知り以後の呼処理を行な
う。

第３図に示すようにマスクプロセッサＭＰＵから通話路
制御回路ＳＰＣに制御信号を送り、通話路制御装置ＳＰ
Ｃはこの制御信号により、通話路網ＮＷを制御して所望
の通話路を設定する。

トランクＴＲＫ１１〜等についても同様に、監視および
制御を行なう。

交換機に対する詳細な制御は本発明とは関係がうすいの
で上記第４図の例に止め、その他の説明は省略する。

第３図においてサブプロセッサＳＰＵ＃１〜等とマスク
プロセッサＭＰＵ間のデータの受渡しは第１図および第
２図について説明したのと全く同様に行なわれる。

以上、本発明の実施例および適用例について述べたが本
発明は、上記に説明した実施例および適用例に限定され
るものではなく、その技術的範囲で種々の変形あるいは
適用が可能である。

本発明は上記のように構成されているので、１個のマス
クプロセッサと複数のサブプロセッサ間のデータの受渡
しを確実にしかも能率よく行なうことが可能な効果があ
る。

そして、各プロセッサをデータ受等しのために制御する
ような外部の制御装置は不要である。

電子交換機を複数のサブプロセッサと１個のマスクプロ
セッサによる２階層制御とするような場合に本発明を適
用することにより上記の優れた効果を上げることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の接続図、第２図は第１図の
動作タイムチャート、第３図は本発明を電子交換機の制
御に適用した場合の接続図、第４図は第３図の加入者回
路とサブプロセッサとの関係を示す接続図である。 ＭＰＵ・・・・・・マスクプロセッサ、ＭＭ・・・・・
・メインメモリ、ＭＢ・・・・・・メインバス、ＭＧ，
ＭＧ ，ＭＧ２ＳＧ，ＳＧ１，ＳＧ２・・・・・・ゲー
ト回路、ＲＡＭ・・・・・・ランダムアクセスメモリ、
■Ｎ■・・・・・・インバータ、ＳＢ・・・・・・サブ
バス、ＳＰＵ＃ｏ，ＳＰＵ＃１〜ＳＰＵ＃ｎ・・・・・
・サブプロセッサ、Ｓｏ−Ｓｌ・・・・・・被制？装置
、ＣＬ・・・・・・クロツク信号入力端子、ＬＣ１、〜
ＬＣｌｍ・・・・・・加入者回路、ＴＲＫ１〜ＴＲＫｐ
ｍ・・・トランク、ＮＷ・・・・・・通話路網。

Claims (1)

【特許請求の範囲】
1. １ それぞれが複数の装置の制御を行なう複数のサブプ
   ロセッサと、上記複数のサブプロセッサの共通の情報の
   処理を行なつテ上記サブプロセッサのそれぞれを制御す
   るマスタゾロセツサと、上記複数のサブプロセッサおよ
   び上記マスタプロセッサの倒れからもアクセスし得乞ラ
   ンダムアクセスメモリとを備え、なお第１の期間Ｔ１と
   第２の期間Ｔ２を指示するくり返し信号を有し、上記信
   号の第１の期間において上記マスクプロセッサより上記
   ランダムアクセスメモリにア“クセスを可能として、マ
   スタプロセツサより各介ブプロセッサに渡す情報および
   各サブプロセッサより受ける情報をそれぞれ該ランダム
   アクセスメモリに書き込みおよびこれから読取り、上記
   信号の第２の期間において上記複数のサブプロセッサよ
   り上記ランダムアクセスメモリにアクセスを可能とし、
   なお上記第２の期間中に、該期間の当初において、１個
   のサブプロセッサが上記信号により割り込み信号を受け
   、上記ランダムアクセスメモリにアクセスを開始しマス
   クプロセッサより該サブプロセッサに渡す情報および該
   サブプロセッサよりマスクプロセッサに渡す情報をそれ
   ぞれ該ランダムアクセスメモリに書き込みおよびこれか
   ら読取り、該サブプロセッサのアクセス終了時に次のサ
   ブプロセッサに割込み信号を送り、これより次のサブプ
   ロセッサは該ランダムアクセスメモリにアクセスし、こ
   の過程を繰り返えして全サブプロセッサが順次に連続し
   て該ランダムアクセスメモリにアクセスすることを特徴
   とするマルチプロセッサの接続方式。