JPS58188B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58188B2 JPS58188B2 JP11805778A JP11805778A JPS58188B2 JP S58188 B2 JPS58188 B2 JP S58188B2 JP 11805778 A JP11805778 A JP 11805778A JP 11805778 A JP11805778 A JP 11805778A JP S58188 B2 JPS58188 B2 JP S58188B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- field plate
- silicon semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置、特に高耐圧が要求されるダイオ
ード、トランジスタなどの構成に欠くことのできない表
面不活性層を有する半導体装置に関するものである。
ード、トランジスタなどの構成に欠くことのできない表
面不活性層を有する半導体装置に関するものである。
従来、表面不活性層として一番多く使われている材料は
ＳｉＯ２であって、シリコン半導体基体表面に露出した
ＰＮ接合を含むシリコン半導体基体表面に被着される。
ＳｉＯ２であって、シリコン半導体基体表面に露出した
ＰＮ接合を含むシリコン半導体基体表面に被着される。
このＳｉＯ２層の被着法は、高温の酸素雰囲気および水
蒸気雰囲気中での熱酸化。
蒸気雰囲気中での熱酸化。
あるいは化学反応を利用したＣＶＤ法、または物理的に
被着させるスパッタリングなど種々あるが、いずれの方
法の場合にも、このＳｉＯ２層が誘電体（絶縁体）であ
るがために好ましくない現象が現われる。
被着させるスパッタリングなど種々あるが、いずれの方
法の場合にも、このＳｉＯ２層が誘電体（絶縁体）であ
るがために好ましくない現象が現われる。
つまり、素子のＰＮ接合の耐圧が高耐圧になればなるほ
ど、湿気、パッケージ・シールの汚染あるいはモールド
樹脂中のイオンの分極によって高耐圧素子が得られにく
い。
ど、湿気、パッケージ・シールの汚染あるいはモールド
樹脂中のイオンの分極によって高耐圧素子が得られにく
い。
この特性の劣化は、ＳｉＯ２層上に電荷がたまり、シリ
コン半導体基体表面上とで一種のコンデンサを形成して
シリコン半導体基体の表面に逆極性の電荷が誘起されて
しまうためと考えられる。
コン半導体基体表面上とで一種のコンデンサを形成して
シリコン半導体基体の表面に逆極性の電荷が誘起されて
しまうためと考えられる。
たとえば、Ｓ ｉＯ２層上に何らかの原因（湿気など）
で負の電荷が蓄積した場合、Ｎ形シリコン半導体基体で
は、上記負電荷により誘起される正電荷が原因して基体
表面にチャンネルが形成されてしまう。
で負の電荷が蓄積した場合、Ｎ形シリコン半導体基体で
は、上記負電荷により誘起される正電荷が原因して基体
表面にチャンネルが形成されてしまう。
その結果、ラテラルＰＮＰトランジスタの場合にはパン
チスルーによる耐圧の劣化、Ｐ＋Ｎ接合のダイオードで
はスクライビングによる破断面に到るまでＮ形シリコン
半導体基体表面にチャンネルが形成され。
チスルーによる耐圧の劣化、Ｐ＋Ｎ接合のダイオードで
はスクライビングによる破断面に到るまでＮ形シリコン
半導体基体表面にチャンネルが形成され。
逆方向リーク電流の増加あるいは耐圧の劣化がみられる
。
。
このようにＳｉＯ２層は、素子の耐圧が高いものになれ
ばなるほどこのような劣化現象がみられ、かつ外部から
の電界の影響によって信頼性が低下するのであまり好ま
しいものではない。
ばなるほどこのような劣化現象がみられ、かつ外部から
の電界の影響によって信頼性が低下するのであまり好ま
しいものではない。
この問題を解決するために、ＳｉＯ２層の代りに。
不純物を多結晶シリコン中にドープさせた半絶縁層を被
着させ、さらにその上にＳｉＯ２層を形成して積層構造
にすることが考えられている。
着させ、さらにその上にＳｉＯ２層を形成して積層構造
にすることが考えられている。
この不純物を含んだ半絶縁性のシリコン多結晶層は、Ｓ
ｉＯ２と比べて比抵抗が小さいため、ＳｉＯ２層にお
いてみられたコンデンサ作用、すなわちシリコン半導体
基体表面に電荷の誘起現象がみられず。
ｉＯ２と比べて比抵抗が小さいため、ＳｉＯ２層にお
いてみられたコンデンサ作用、すなわちシリコン半導体
基体表面に電荷の誘起現象がみられず。
素子の高耐圧、高信頼性が図れ、シリコン半導体基体表
面における外部電界の影響（湿気、シール時における汚
染、電極配線）をなくすことができる。
面における外部電界の影響（湿気、シール時における汚
染、電極配線）をなくすことができる。
ところが、この不純物を含んだ半絶縁性のシリコン多結
晶層は、外部電界の影響をシリコン半導体基体表面に及
ぼすようにして比較的浅い接合でも高耐圧化を可能にす
るフィールド・プレート構造の高耐圧素子には表面不活
性層として使えない欠点を持っており、拡散の深さを深
くするか、あるいは主接合を囲むガード・リンク構造の
場合しか適用できない。
晶層は、外部電界の影響をシリコン半導体基体表面に及
ぼすようにして比較的浅い接合でも高耐圧化を可能にす
るフィールド・プレート構造の高耐圧素子には表面不活
性層として使えない欠点を持っており、拡散の深さを深
くするか、あるいは主接合を囲むガード・リンク構造の
場合しか適用できない。
なお、ガード・リンク構造は。リングの数を多くしなけ
れば高耐圧化が図れず、素子サイズの縮小はフィールド
・プレート構造と比較して小さくはならない。
れば高耐圧化が図れず、素子サイズの縮小はフィールド
・プレート構造と比較して小さくはならない。
この発明は上記の点に鑑みなされたもので、フィールド
・プレート構造を使って高耐圧化が図れ。
・プレート構造を使って高耐圧化が図れ。
かつ高信頼性を得ることが可能な表面不活性層を有する
半導体装置を提供することを目的とする。
半導体装置を提供することを目的とする。
以下この発明の実施例を図面を参照して説明するが、そ
こに先立ち、第１図に従来のＳｉＯ２層を表面活性層と
したフィールド・プレート構造を持つダイオードを示す
。
こに先立ち、第１図に従来のＳｉＯ２層を表面活性層と
したフィールド・プレート構造を持つダイオードを示す
。
この図において、１はＮ形シリコン半導体基体、２は拡
散領域、３はシリコン半導体界面、４はＳｉＯ２層、５
は空間電荷層。
散領域、３はシリコン半導体界面、４はＳｉＯ２層、５
は空間電荷層。
６はフィールド・プレート電極である。
すなわち。フィールド・プレート構造では、ＰＮ接合を
逆バイアスした時にはフィールド・プレート電極６領域
下のシリコン半導体界面３も空乏状態になるために、逆
バイアスされたＰＮ接合の空間電荷層５の形状が、フィ
ールド・プレート電極６のない通常のダイオードと比較
してシリコン半導体界面３で電界集中が起きないように
緩和されるので高耐圧化が図れる。
逆バイアスした時にはフィールド・プレート電極６領域
下のシリコン半導体界面３も空乏状態になるために、逆
バイアスされたＰＮ接合の空間電荷層５の形状が、フィ
ールド・プレート電極６のない通常のダイオードと比較
してシリコン半導体界面３で電界集中が起きないように
緩和されるので高耐圧化が図れる。
ところが、ＳｉＯ２層４上層温上層温上原因で負の電荷
が蓄積した場合、Ｎ形シリコン半導体基体１のシリコン
半導体界面３には逆極性の電荷つまり正の電荷が誘起さ
れ、スクライブ・ラインの破断面に到るまでこの正の電
荷が誘起されてしまってＰＮ接合の逆方向のリーク電流
の増加、または耐圧の劣化が起きてしまう。
が蓄積した場合、Ｎ形シリコン半導体基体１のシリコン
半導体界面３には逆極性の電荷つまり正の電荷が誘起さ
れ、スクライブ・ラインの破断面に到るまでこの正の電
荷が誘起されてしまってＰＮ接合の逆方向のリーク電流
の増加、または耐圧の劣化が起きてしまう。
すなわち。従来のＳ １Ｏ２Ｏ２層は、フィールド・プ
レート構造によって比較的浅い拡散深さでも高耐圧化が
可能ではあるが、信頼性に欠ける。
レート構造によって比較的浅い拡散深さでも高耐圧化が
可能ではあるが、信頼性に欠ける。
次に、不純物を含んだ半絶縁性のシリコン多結晶層をシ
リコン半導体基体上に直接被着させて。
リコン半導体基体上に直接被着させて。
さらにこの上にＳｉＯ２層を被着させた構造でのフィー
ルド・プレートのダイオードを第２図に示し。
ルド・プレートのダイオードを第２図に示し。
図中１〜６は第１図と同一、７は不純物を含んだ半絶縁
性のシリコン多結晶層である。
性のシリコン多結晶層である。
この場合には、ＰＮ接合を逆バイアスした時には、フィ
ールド・プレート電極６領域下のシリコン半導体界面３
が外部電界の影響を受けず空乏状態にはならない。
ールド・プレート電極６領域下のシリコン半導体界面３
が外部電界の影響を受けず空乏状態にはならない。
したがって、逆バイアスされたＰＮ接合の空間電荷層５
の形状は、フィールド・プレート電極６を持たない通常
のダイオードの場合と同じで高耐圧化は図れない。
の形状は、フィールド・プレート電極６を持たない通常
のダイオードの場合と同じで高耐圧化は図れない。
そして、得られるＰＮ接合の耐圧は、シリコン半導体基
体１の比抵抗と拡散領域２の拡散の深さで決まってしま
う。
体１の比抵抗と拡散領域２の拡散の深さで決まってしま
う。
一方、 ＳｉＯ２層４上層温上層温上した場合でもシリ
コン半導体界面３には逆電荷が誘起されないので、湿気
、汚染、樹脂の分極などの原因による信頼性の低下はみ
られない。
コン半導体界面３には逆電荷が誘起されないので、湿気
、汚染、樹脂の分極などの原因による信頼性の低下はみ
られない。
この発明の半導体装置は、第１図および第２図のそれぞ
れの欠点をなくしたもので、実施例としてフィールド・
プレート構造のダイオードを第３図に示す。
れの欠点をなくしたもので、実施例としてフィールド・
プレート構造のダイオードを第３図に示す。
この図のダイオードの各部を１便宜上第１図、第２図と
同一部分に同一番号を付して説明すると、１はＮ形シリ
コン半導体基体、２は拡散領域、３はシリコン半導体界
面、４はＳ ｉ Ｏ２層、５は空間電荷層、６はフィー
ルド・プレート電極、７は不純物を含んだ半絶縁性のシ
リコン多結晶層である。
同一部分に同一番号を付して説明すると、１はＮ形シリ
コン半導体基体、２は拡散領域、３はシリコン半導体界
面、４はＳ ｉ Ｏ２層、５は空間電荷層、６はフィー
ルド・プレート電極、７は不純物を含んだ半絶縁性のシ
リコン多結晶層である。
すなわち、このフィールド・プレート構造のダイオード
においては、フィールド・プレート電極６領域下の表面
不活性層として従来のＳｉＯ２層４を被着させ、またフ
ィールド・プレート電極６領域下以外の表面不活性層と
して、不純物を含んだ半絶縁性のシリコン多結晶層７を
シリコン半導体基体１に直接被着させ、さらにその上に
ＳｉＯ２層４を被着させた構造であり、フィールド・プ
レート電極６領域下のシリコン半導体界面３にシリコン
半導体基体１外から電界の影響が及ぶようにする反面、
フィールド・プレート電極６領域以下のシリコン半導体
界面３にはシリコン半導体基体１外からの電界の影響が
及ばないようにしたものである。
においては、フィールド・プレート電極６領域下の表面
不活性層として従来のＳｉＯ２層４を被着させ、またフ
ィールド・プレート電極６領域下以外の表面不活性層と
して、不純物を含んだ半絶縁性のシリコン多結晶層７を
シリコン半導体基体１に直接被着させ、さらにその上に
ＳｉＯ２層４を被着させた構造であり、フィールド・プ
レート電極６領域下のシリコン半導体界面３にシリコン
半導体基体１外から電界の影響が及ぶようにする反面、
フィールド・プレート電極６領域以下のシリコン半導体
界面３にはシリコン半導体基体１外からの電界の影響が
及ばないようにしたものである。
したがって、このダイオードによれば、フィールド・プ
レート構造を使って高耐圧化が図れ、かつ湿気、汚染、
樹脂の分極などによる信頼性の低下を防止し得る。
レート構造を使って高耐圧化が図れ、かつ湿気、汚染、
樹脂の分極などによる信頼性の低下を防止し得る。
なお、不純物を含んだ半絶縁性のシリコン多結晶層７の
比抵抗は、不純物を含まない多結晶シリコンの比抵抗（
≒１０６Ωｃｍ）より大きいのが望ましく、半導体工業
上よく使われる不純物としては酸素、窒素、炭素などが
挙げられる。
比抵抗は、不純物を含まない多結晶シリコンの比抵抗（
≒１０６Ωｃｍ）より大きいのが望ましく、半導体工業
上よく使われる不純物としては酸素、窒素、炭素などが
挙げられる。
さらに、被着法としては、不純物をドープさせながら行
う多結晶シリコンのＣＶＤ法、あるいは多結晶シリコン
中に上記の不純物原子を物理的に打込む方法などが挙げ
られる。
う多結晶シリコンのＣＶＤ法、あるいは多結晶シリコン
中に上記の不純物原子を物理的に打込む方法などが挙げ
られる。
また、上記実施例では、フィールド・プレート電極６領
域下の表面不活性層をＳ １Ｏ２Ｏ２Ｏ３としたが、従
来半導体工業において使われている５ｉＯ２−８ｉ３Ｎ
４構造でもよい。
域下の表面不活性層をＳ １Ｏ２Ｏ２Ｏ３としたが、従
来半導体工業において使われている５ｉＯ２−８ｉ３Ｎ
４構造でもよい。
さらに、フィールド・プレート電極６領域下以外の表面
不活性層として、不純物を含んだ半絶縁性の多結晶シリ
コン層７上のＳ ｉＯ２層４は、フィールド・プレート
電極６とシリコン半導体基体１との間の絶縁耐圧を向上
させるためのものであるから他の絶縁性のある材料でも
よい。
不活性層として、不純物を含んだ半絶縁性の多結晶シリ
コン層７上のＳ ｉＯ２層４は、フィールド・プレート
電極６とシリコン半導体基体１との間の絶縁耐圧を向上
させるためのものであるから他の絶縁性のある材料でも
よい。
以上詳述したように、この発明による半導体装置は、フ
ィールド・プレート構造を使って高耐圧化が図れ、かつ
高信頼性に富むもので、ゆえに接合深さを浅くし得るか
ら素子サイズの縮小化および半導体基体の拡散時間の短
縮化も可能となる。
ィールド・プレート構造を使って高耐圧化が図れ、かつ
高信頼性に富むもので、ゆえに接合深さを浅くし得るか
ら素子サイズの縮小化および半導体基体の拡散時間の短
縮化も可能となる。
さらに、素子サイズの縮小化ができるから、高密度の集
積化も可能になる。
積化も可能になる。
また、信頼性に富む表面不活性層を使用するために、従
来のような水分が入らないように工夫したハーメチック
シールをしなくてよく、安価なモールドタイプ樹脂シー
ルルで充分間に合うようになる。
来のような水分が入らないように工夫したハーメチック
シールをしなくてよく、安価なモールドタイプ樹脂シー
ルルで充分間に合うようになる。
第１図は従来のＳ ｉ Ｏ２層を表面不活性層としたフ
ィールド・プレート構造のダイオードを示す断面図、第
２図は不純物を含んだ半絶縁性のシリコン多結晶層とＳ
ｉＯ２層を積層構造にして表面不活性層としたフィール
ド・プレート構造のダイオードを示す断面図、第３図は
この発明による半導体装置の実施例を示す断面図である
。 １・・・・・・Ｎ形シリコン半導体基体、３・・・・・
・シリコン半導体界面、４・・・・・・Ｓ ｉＯ２層、
６・・・・・・フィールド・プレート電極、７・・・・
・・不純物を含んだ半絶縁性のシリコン多結晶層。
ィールド・プレート構造のダイオードを示す断面図、第
２図は不純物を含んだ半絶縁性のシリコン多結晶層とＳ
ｉＯ２層を積層構造にして表面不活性層としたフィール
ド・プレート構造のダイオードを示す断面図、第３図は
この発明による半導体装置の実施例を示す断面図である
。 １・・・・・・Ｎ形シリコン半導体基体、３・・・・・
・シリコン半導体界面、４・・・・・・Ｓ ｉＯ２層、
６・・・・・・フィールド・プレート電極、７・・・・
・・不純物を含んだ半絶縁性のシリコン多結晶層。
Claims (1)
- １ フィールド・プレート構造であって、フィールド・
プレート電極領域下の半導体基体上に、この半導体基体
上に実質的に接してＳｉＯ２層を有する一方、フィール
ド・プレート電極領域下以外の半導体基体上には、この
半導体基体上に実質的に接して不純物を含む半絶縁性の
シリコン多結晶層を有し、フィールド・プレート電極領
域下の半導体基体界面に対しては半導体基体外から電界
の影響が及ぶようにする反面、フィールド・プレート電
極領域以外の半導体基体界面には半導体基体外からの電
界の影響が及ばないようにしたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11805778A JPS58188B2 (ja) | 1978-09-27 | 1978-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11805778A JPS58188B2 (ja) | 1978-09-27 | 1978-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5544734A JPS5544734A (en) | 1980-03-29 |
| JPS58188B2 true JPS58188B2 (ja) | 1983-01-05 |
Family
ID=14726941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11805778A Expired JPS58188B2 (ja) | 1978-09-27 | 1978-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554960U (ja) * | 1991-12-26 | 1993-07-23 | 日本ユプロ株式会社 | 給湯機用熱交換器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106992B2 (ja) * | 1988-06-13 | 1995-11-15 | 三菱石油株式会社 | ２，６―ジメチルナフタレンの分離方法 |
-
1978
- 1978-09-27 JP JP11805778A patent/JPS58188B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554960U (ja) * | 1991-12-26 | 1993-07-23 | 日本ユプロ株式会社 | 給湯機用熱交換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5544734A (en) | 1980-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| US3971061A (en) | Semiconductor device with a high breakdown voltage characteristic | |
| US4242697A (en) | Dielectrically isolated high voltage semiconductor devices | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| KR840008537A (ko) | 반도체장치 | |
| US3997908A (en) | Schottky gate field effect transistor | |
| EP0181002B1 (en) | Semiconductor device having high breakdown voltage | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| CA1044377A (en) | Metal insulator semiconductor field effect device | |
| EP0217326B1 (en) | Semiconductor device with a high breakdown voltage | |
| KR940002768B1 (ko) | 고전압 반도체 장치 및 그의 제조 공정 | |
| US3363152A (en) | Semiconductor devices with low leakage current across junction | |
| US3564355A (en) | Semiconductor device employing a p-n junction between induced p- and n- regions | |
| KR101252625B1 (ko) | 패시베이션층을 갖는 반도체 파워 디바이스 | |
| JPS58188B2 (ja) | 半導体装置 | |
| US5602403A (en) | Ion Implantation buried gate insulator field effect transistor | |
| JPS58147060A (ja) | 表面電界強度を減少させた半導体装置 | |
| JP2005294772A (ja) | 半導体装置 | |
| KR810000963B1 (ko) | 반도체 장치 | |
| JPH0213829B2 (ja) | ||
| KR800000889B1 (ko) | 반도체 장치 | |
| GB2047461A (en) | Semiconductor device | |
| KR940003293Y1 (ko) | 아이솔테이션 제너 다이오드 | |
| JPS62160761A (ja) | 半導体装置 | |
| JPS6351374B2 (ja) |