JPS5821401B2 - collective resistance module - Google Patents
collective resistance moduleInfo
- Publication number
- JPS5821401B2 JPS5821401B2 JP53158346A JP15834678A JPS5821401B2 JP S5821401 B2 JPS5821401 B2 JP S5821401B2 JP 53158346 A JP53158346 A JP 53158346A JP 15834678 A JP15834678 A JP 15834678A JP S5821401 B2 JPS5821401 B2 JP S5821401B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- collective
- pattern
- probing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明はセラミック回路印刷配線板における、特に、集
合抵抗モジュールの改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in ceramic circuit printed wiring boards, particularly collective resistor modules.
従来より電子機器に用いられているこの種のセ。This type of cell has traditionally been used in electronic equipment.
ラミック回路印刷配線板は、ＬＳＩの他に、同一基板に
各種の多数の回路素子を実装しなければならないために
実装密度が低下し、従って、それら回路素子の高密度実
装が電子機器における装置の小型化を大きく左右するよ
うになってきた。In addition to LSI, the lamic circuit printed wiring board has a lower packaging density because it requires mounting a large number of various circuit elements on the same board. It has come to have a major influence on miniaturization.
従来第１図に示す如く、回路印刷配線板６の電子回路に
おける各種の多数の回路素子としては、ＬＳｌｌ（１−
１・・・１−ｎ）の論理回路上のインピーダンスのマツ
チングとして、信号嵌送路の各終端に抵抗が接続され、
その抵抗の集合モジュール２，４（２−１・・・２−ｎ
、４−１・・・４−ｎ、）を多数実装し、また、回路の
スイッチング動作による誘導及び電源よりの誘導等の雑
音の防止として、多数のバイパス・コンデンサ３，５が
１ケ又は複数個実装されている。Conventionally, as shown in FIG.
1...1-n), a resistor is connected to each end of the signal feeding path to match the impedance on the logic circuit.
The resistance collection module 2, 4 (2-1...2-n
, 4-1...4-n,), and one or more bypass capacitors 3, 5 are installed to prevent noise such as induction due to switching operation of the circuit and induction from the power supply. Individually implemented.
そして、各論理回路における回路動作の検測として、波
形検測（以下、プロービングと云う）を行っている。Waveform inspection (hereinafter referred to as probing) is performed to inspect the circuit operation of each logic circuit.
しかし、従来このプロービングの手段としてＬＳｌｌ（
１−１・・・１−ｎ）の外部接続用の各々の端子Ｔと、
各集合モジュール２（２−１・・・２−Ｂ）、４（４−
１・・・４−ｎ）の接地側の端子間（第２図ａに示すａ
−ｇ間）と接触しながらプロービングするために、ＬＳ
Ｉの端子７と集合モジュール２（２−１・・・２−ｎ
） 、 ４ （４−１・・・４−ｎ）の接地端子間とが
測定距離的に離れているので電気回路上の適正なプロー
ビングが困難であった。However, conventionally, as a means of this probing, LSll (
1-1...1-n) each terminal T for external connection,
Each set module 2 (2-1...2-B), 4 (4-
1...4-n) between the ground side terminals (a shown in Figure 2 a)
- g) in order to probe while contacting the LS
I terminal 7 and collective module 2 (2-1...2-n
), 4 (4-1...4-n) are far apart in terms of measurement distance, making it difficult to properly probe the electric circuit.
また、回路印刷配線板に抵抗モジュール２゜４及びコン
デンサ３．５を別々に取り付けているために設置場所を
とり、回路印刷配線板の高密度実装を阻害しているよう
な欠点があった。Furthermore, since the resistor module 2.4 and the capacitor 3.5 are separately mounted on the circuit printed wiring board, a large installation space is required, which has the disadvantage of hindering high-density mounting of the circuit printed wiring board.
本発明はか〜る上記論理回路のプロービングの測定個所
による不適確と、回路印刷配線板の実装密度の阻害をす
る欠点を解消せしめることを目的とし、絶縁物である基
材の±に印刷等により複数個の抵抗体及び或はコンデン
サを形成し、外部接続用のリード部を有する集合抵抗モ
ジュールにおいて、同一面に形成される抵抗パターンと
接地パターンは、抵抗パターンが中央の接地パターンの
両側に設けられ、且つ、両パターンの絶縁コーテインク
の１部が取り除かれてなる集合抵抗モジュールを特徴と
する。The present invention aims to solve the above-mentioned inaccuracies in the probing of logic circuits due to measurement points and drawbacks that impede the mounting density of circuit printed wiring boards. In a collective resistance module that forms multiple resistors and/or capacitors and has leads for external connection, the resistance pattern and the ground pattern are formed on the same surface, and the resistance pattern is on both sides of the central ground pattern. The present invention is characterized by a collective resistance module in which a portion of the insulating coat ink of both patterns is removed.
以下本発明を第２図により詳細に説明する。The present invention will be explained in detail below with reference to FIG.
図は本発明の一実施例の論理回路図ａ集合抵抗モジュー
ルの回路図ｂ、斜視図Ｃを示す。The figure shows a logic circuit diagram (a), a circuit diagram (b), and a perspective view (C) of a collective resistor module according to an embodiment of the present invention.
電子機器における情報処理量の増大に伴い装置としての
大型化される傾向にあるが、これを如何に対処して装置
の小型化をするかが今後の必須条件となって来ている。As the amount of information processed in electronic devices increases, there is a tendency for the devices to become larger, and how to deal with this and downsize the devices will become an essential condition in the future.
ところで、本発明東金抵抗モジュールはその小型化の一
環として、セラミック印刷基板に印刷等により複数の抵
抗体と多数のコンデンサとを集合のモジュールの形成を
行い、また、論理回路のプロービングの接触の手段が簡
易に行える集合抵抗モジュールを提供することにより、
電子機器における回路印刷配線板の高密度実装並びに装
置への立体化実装ができることにより、装置の小型化を
可能とするものである。By the way, as part of the miniaturization of the Togane resistance module of the present invention, a module is formed by assembling a plurality of resistors and a large number of capacitors by printing on a ceramic printed board, and a contact means for probing the logic circuit is also used. By providing a collective resistance module that can easily perform
By enabling high-density mounting of circuit printed wiring boards in electronic devices and three-dimensional mounting on devices, it is possible to miniaturize the devices.
第２図における、第２図ａ、ｂはＬＳＩの論理回路素子
における回路上の電源の供給及び信号伝送路の終端イン
ピーダンスのマツチング用の各抵抗とバイパス・コンデ
ンサとの回路図の例を示す１第２図Ｃは第２図すの抵抗
体とコンデンサとをモジュール化に形成した集合抵抗モ
ジュールの回路印刷板である。In FIG. 2, FIGS. 2a and 2b show an example of a circuit diagram of each resistor and bypass capacitor for supplying power on the circuit and matching the terminal impedance of the signal transmission path in the logic circuit element of an LSI. FIG. 2C is a printed circuit board of a collective resistance module in which the resistor and capacitor shown in FIG. 2 are modularized.
また、第２図ｄは本発明集合抵抗モジュールを用いて電
子回路素子を実装した回路印刷配線板の実施例を示す。Further, FIG. 2d shows an embodiment of a circuit printed wiring board in which electronic circuit elements are mounted using the collective resistor module of the present invention.
第２図Ｃに示すように例えば、第２図すの回路では、絶
縁物である基材の上に印刷等により抵抗体を形成し、外
部接続用リード部を有する集合抵抗モジュールにおいて
、印刷基板２０は、絶縁物である基材上に抵抗体Ｒ１ｏ
（ＲＩＯ１・・’Ｒｔｏ ｎ）と電源用パターンＶ
及び信号用パターンＳと接地パターンＧとを形成され、
その上に絶縁コーテング（ポリイミド）２３を有して形
成される。As shown in FIG. 2C, for example, in the circuit shown in FIG. 20 is a resistor R1o on a base material which is an insulator.
(RIO1...'Rton) and power supply pattern V
and a signal pattern S and a ground pattern G are formed,
It is formed with an insulating coating (polyimide) 23 thereon.
プロービング用信号の窓部２１ば、印刷基板２０上の抵
抗体Ｒ１６（Ｒ１０１”’Ｒ１０ｎ ）表面を絶縁材で
あるフィルム或は塗料で覆う時に抵抗体Ｒｔｏ（Ｒ□。When the probing signal window 21 covers the surface of the resistor R16 (R101'''R10n) on the printed circuit board 20 with an insulating film or paint, the resistor Rto (R□).
−１・・・Ｒ１０−ｎ）から外部接続用リード部２４へ
の接続パターンの部分に窓部を設け、プロービングがリ
ード部２４とは別に可能なものとして形成される。-1 . . . R10-n) to the external connection lead portion 24, a window portion is provided in a portion of the connection pattern to allow probing to be performed separately from the lead portion 24.
かつ、プロービング用接地の窓部２２は印刷基板２０上
でのプロービングの接触の際に前記信号とを対応して接
地端子が接続可能とするために接地に接続するパターン
２５を設け、その接地上部にも窓を明けて形成する。In addition, the probing grounding window 22 is provided with a pattern 25 connected to the ground so that the grounding terminal can be connected in correspondence with the signal when contacting the printed circuit board 20 with probing. Also, open the window and form it.
そして、電源Ｖ及び接地Ｇと各信号Ｓは接続端子により
リード部２４へ１接続され、更に、バイパスコンデンサ
１４は印刷楠板２０の裏面に配設されたもので構成され
ている。The power source V, the ground G, and each signal S are connected to the lead portion 24 by a connecting terminal, and the bypass capacitor 14 is disposed on the back surface of the printing paper board 20.
そして、例えば、第２図ａに示す、ＬＳＩ＃１とＬＳＩ
０２間（ｂ−ｇ間）の回路上の論理回路ン素子のプロー
ビングを行うには、オシロスコープの測定器を用い、そ
の測定用端子にて第２図Ｃに示す。For example, LSI #1 and LSI shown in FIG.
To probe the logic circuit elements on the circuit between 02 (b and g), an oscilloscope measuring instrument is used, and its measurement terminal is shown in FIG. 2C.
各抵抗体ＲＩＯ（ＲＩＯ１”’Ｒｔｏ ｎ ）のプロ
ービング用信号の窓部２１とプロービング用接地の窓部
２２とをそれぞれ接触してグローピング・することであ
るから、検測する個所が短い距離であるので電気回路的
に適正なプロービングができる。Since the probing signal window 21 and the probing ground window 22 of each resistor RIO (RIO1'''Rton) are contacted and groped, the inspection points can be measured at short distances. This allows for proper probing in terms of electrical circuits.
また、第２図ｄに示す如（、この集合抵抗モジュールを
用いることにより回路印刷配線板におけ・る回路素子の
実装は高密度が可能なるとともに、装置への回路印刷配
線板の実装の立体化も可能になる。In addition, as shown in Fig. 2d (d), by using this collective resistor module, high-density mounting of circuit elements on a circuit printed wiring board is possible, as well as three-dimensional mounting of a circuit printed wiring board on a device. It also becomes possible to
前記実施例は印刷基板２０上に抵抗体ＲＩＯ（ＲＩＯ−
１・・・ＲＩＯｎ）を印刷等により形成した面とは逆の
面、即ち、裏面にバイパス・コンデンサ１４（１４−１
・・・ｌ４−ｎ）を配設して集合抵抗モジュールを形成
したことで説明したが、印刷基板２０の同一面の空間に
バイパス・コンデンサ１４を塔載して形成することもで
きる。In the above embodiment, a resistor RIO (RIO-
Bypass capacitor 14 (14-1
.
以上説明したように本発明による集合モジュールにおい
ては、印刷基板上に抵抗体を印刷等により形成した面と
逆な面、即ち、裏面、または同一面の空間にバイパス・
コンデンサを塔載し、かつ、プロービング用の窓部を抵
抗体とその抵抗体に対応した接地側に設けることである
から、プロービングが確実に検測され、また、抵抗体と
バイパス・コンデンサとを集合モジュール化することに
より回路印判、配線板の回路素子の高密度実装が可能と
なり、それによって、電子機器における装置への回路印
刷配線板の実装を立体化させることにより装置の小型化
ができることが可能となり、その、実用的効果は大きい
利点がある。As explained above, in the aggregate module according to the present invention, the bypass is installed on the opposite side, that is, the back side, or in the space on the same side as the side on which the resistor is formed by printing etc. on the printed circuit board.
Since the capacitor is mounted on the tower and the probing window is provided on the resistor and the ground side corresponding to the resistor, probing can be reliably detected and the resistor and bypass capacitor can be connected. By modularizing the circuit, high-density mounting of circuit stamps and circuit elements on wiring boards becomes possible, and as a result, by making the mounting of circuit printed wiring boards on equipment in electronic equipment three-dimensional, it is possible to miniaturize the equipment. It is possible, and its practical effects are great.
第１図は従来のセラミック回路印刷配線板の実装正面図
、第２図ａ、ｂは集合抵抗モジュールの回路図、第２図
Ｃは本発明の集合抵抗モジュールの一実施例の斜視図、
第２図ｄは本発明集合抵抗モジュールを用いたセラミッ
ク回路印刷配線板の実装正面図を示している。
図において、１，１１・・・・・・ＬＳＩ、２，４・・
・・・・集合抵抗モジュール（抵抗体）、３．５．１４
・・・・・・バイパス・コンデンサ、６．１０・・・・
・・セラミック回路印刷配線板、１２．１３・・・・・
−集合抵抗モジュール（抵抗体、バイパス・コンデンサ
）、２０・・・・・・印刷基板、２１・・・・・・プロ
ービング用信号の窓部、２２・・・・・・プロービング
用接地の窓部、２３・・・・・・コーティング（ポリイ
ミド）、２４・・・・・・接続リード部、２５・・・・
・・接地に接続するパターン、Ｒ２０（Ｒｌｏ−１・・
・Ｒ１０−ｎ）・・・・・・抵抗体、Ｓ・・・・・・信
号、■・・・・・・電源、Ｇ・・・・・・接地を示して
いる。FIG. 1 is a front view of a conventional ceramic circuit printed wiring board; FIGS. 2a and 2b are circuit diagrams of a collective resistance module; and FIG.
FIG. 2d shows a front view of mounting a ceramic circuit printed wiring board using the collective resistance module of the present invention. In the figure, 1, 11... LSI, 2, 4...
...collective resistance module (resistance element), 3.5.14
...Bypass capacitor, 6.10...
・・Ceramic circuit printed wiring board, 12.13・・・・
- Collective resistance module (resistor, bypass capacitor), 20...Printed circuit board, 21...Probing signal window, 22...Probing ground window , 23... Coating (polyimide), 24... Connection lead part, 25...
・・Pattern connected to ground, R20 (Rlo-1・・
・R10-n)...Resistor, S...Signal, ■...Power supply, G...Grounding.
Claims (1)
抗体及び或はコンデンサーを形成し、外部接続用のリー
ド部を有する集合抵抗モジュールにおいて、同一面に形
成される抵抗パターンと接地パターンは、抵抗パターン
が中央の接地パターンの両側に設けられ、且つ両パター
ンの絶縁コーティングの１部が取り除かれてなることを
特徴とする集合抵抗モジュール。1. In a collective resistance module in which a plurality of resistors and/or capacitors are formed by printing etc. on an insulating base material and has a lead part for external connection, the resistance pattern formed on the same surface and the grounding A collective resistance module characterized in that the pattern is such that the resistance pattern is provided on both sides of a central ground pattern, and a portion of the insulating coating of both patterns is removed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53158346A JPS5821401B2 (en) | 1978-12-19 | 1978-12-19 | collective resistance module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53158346A JPS5821401B2 (en) | 1978-12-19 | 1978-12-19 | collective resistance module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5583201A JPS5583201A (en) | 1980-06-23 |
| JPS5821401B2 true JPS5821401B2 (en) | 1983-04-30 |
Family
ID=15669628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53158346A Expired JPS5821401B2 (en) | 1978-12-19 | 1978-12-19 | collective resistance module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821401B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035568U (en) * | 1983-08-18 | 1985-03-11 | ティーディーケイ株式会社 | hybrid integrated circuit |
-
1978
- 1978-12-19 JP JP53158346A patent/JPS5821401B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5583201A (en) | 1980-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780670A (en) | Active probe card for high resolution/low noise wafer level testing | |
| WO1999041812A1 (en) | Ic socket | |
| US5923529A (en) | Card slot unit for a personal computer | |
| US20040257103A1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
| US6380752B1 (en) | IC socket | |
| JPH06213963A (en) | Connector assembly | |
| JPS592364B2 (en) | collective resistance module | |
| JPS5821401B2 (en) | collective resistance module | |
| JP3093308U (en) | Card connector structure | |
| US6091608A (en) | Method and apparatus for simplified and compact component addition to a printed circuit board | |
| CN206497183U (en) | A kind of integrated circuit testing interface arrangement | |
| US20020075029A1 (en) | Devices for testing contacts | |
| US6987397B2 (en) | Method and probe structure for implementing a single probe location for multiple signals | |
| CN217116490U (en) | PCB and probe card | |
| KR200319244Y1 (en) | Impedance test coupon for pce | |
| JPH0315765A (en) | Test board | |
| JP3287184B2 (en) | Inspection circuit structure of semiconductor device | |
| JP3436183B2 (en) | Semiconductor inspection apparatus and inspection method using the same | |
| JPS62173733A (en) | Device for measuring signal at high speed | |
| JPS5830233Y2 (en) | Printed wiring board inspection equipment | |
| KR100337524B1 (en) | Non-contact sensor for measuring a short in a micro circuit board | |
| JPH0921830A (en) | Measuring device for small-sized electronic part | |
| JPH04369253A (en) | Semiconductor integrated circuit package | |
| JPS59108324A (en) | Probe card for testing semiconductor device | |
| JPH08293370A (en) | Ic socket and testing device using it |