Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5823950B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JPS5823950B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS5823950B2
JPS5823950B2 JP51155037A JP15503776A JPS5823950B2 JP S5823950 B2 JPS5823950 B2 JP S5823950B2 JP 51155037 A JP51155037 A JP 51155037A JP 15503776 A JP15503776 A JP 15503776A JP S5823950 B2 JPS5823950 B2 JP S5823950B2
Authority
JP
Japan
Prior art keywords
gold
metal layer
layer
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51155037A
Other languages
English (en)
Other versions
JPS5379461A (en
Inventor
小田雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51155037A priority Critical patent/JPS5823950B2/ja
Publication of JPS5379461A publication Critical patent/JPS5379461A/ja
Publication of JPS5823950B2 publication Critical patent/JPS5823950B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は電極構造を改良した高周波トランジスタやダイ
オードなどの半導体装置及びその製造方法に関する。
従来、プレーナ形マイクロ波トランジスタの電極構造は
第1図のように構成されている。
この第1図を参照してその構造を具体的に説明する。
例えばシリコンのような半導体基体1の片側主面より基
体内部にベース領域2が形成され、更に該ベース領域内
に上記主面よりエミッタ領域3が形成されていて、基体
1の残部はコレクタ領域4になっている。
又、エミッタ領域3及びベース領域2の一部表面を露出
せしめる開孔をもった酸化膜5が被着形成されており、
このエミッタ領域3及びベース領域2の露出面に、例え
ばチタン・アルミニウムからなる金属層のエミッタ引出
し電極6及びベース引出し電極7がオーミック接触して
被着形成されている。
又これらの引出し電極上には、エミッタ引出し電極6及
びベース引出し電極7の一部を露出せしめる開孔を持っ
た酸化シリコン膜8が被着形成されており、この酸化シ
リコン膜8上には、前記開孔を通してエミッタ引出し電
極6及びベース引出し電極7と接触するアルミニウム金
属層から成るエミッタ・ポンディングパッド9及びベー
ス・ポンディングパッド10が被着形成されている。
このような引出し電極とポンディングパッドが別個に形
成されている電極構造(以下二重電極と呼ぶ)は以下に
述べる2つの理由により用いられる。
(a)ポンディングパッドとこの下に存在するコレクタ
領域との距離が大きくとれる為、いわゆるモス(MOS
)構造の寄生容量が小さくなる。
従ってベース・コレクタ間の容量及びエミッタ・コレク
タ間の容量が減少し周波数特性が向上する。
(b) 周波数特性向上の為には細いエミツタ幅及び
挟いベース領域が必要であり、この為3〜4μm以下の
電極幅が必要となる。
このような細い電極を形成するには、薄い金属層が好ま
しいが、一方ボンデイングのためには厚い方が好ましい
為、二重構造にしボンディングしやすくしている。
このような二重電極形成は、前記のようなアルミニウム
系電極の場合には何ら問題なく、゛従来容易に行なわれ
た。
一方アルミニウム層に比べ、金層はエレクトロマイグレ
ーション(elec t r omi−gration
)が起り難いため、大電流密度まで使用できること、又
耐腐食性・延展性を持つため、金層に金線を熱圧着すれ
ば金属学的に安定な組立てができるなどの利点を持つ。
従って信頼性を要求される半導体装置の電極として、金
糸電極が多々応用されるよう、になった。
もちろん全単独では低温でシリコンと共融合金を作り易
い為、装置の特性を劣化させ、又シリコン酸化膜に対し
ての密着性が悪いため、一般には金−モリブデン二層電
極。
金−白金−チタン二層電極などの多層構造で用いられる
ところで、金糸電極に於ける二重電極構造には、ポンデ
ィングパッドを形成する金属層に関して以下の2つの条
件が必要である。
(a)′スパッタ法或はCV D (chemi ca
lvapordepos i t i on)法によっ
て得られるシリコン酸化膜に対して良好な密着性を有せ
ねばならない。
(b)′引き出し電極の最上金属層である金との密着が
良く、電気的に抵抗接触であり、化学的に金と反応しな
い金属層でなければならない。
しかし、例えは、金−モリブデン二層構造はモリブデン
とシリコン酸化膜(スパッター膜CVD膜)の密着性が
余り良くないためボンディング時にしばしばはがれなど
を起し、又金−白金−チタン三層構造はチタンと引出し
電極の金が比較的低温(400°C以下)で反応し高抵
抗層を形成するなど、上の2つの必要条件を満足する二
重電極構造はこれまでな力、)つた。
本発明は上述した点に鑑みなされたもので、ボンデング
時にはがれなどが生ずることなく且つ引き出し電極部で
高抵抗を形成することのない半導体装置及びその製造方
法を提供するものである。
以下本発明の一実施例を第2図g = hを参照して説
明する。
なお図はすべてストライプ状エミッタの断面図である。
第2図gは電極形成前までの工程を終えた時点でのシリ
コントランジスタの図で、半導体基体21の一生面より
基体内部にベース領域22が形成され、更に該ベース領
域22内に上記主面よりエミッタ領域23が形成されて
いて、基体21の残部はコレクク領域24になっている
又エミッタ領域23及びベース領域22の一部表面を露
出せしめるシリコン酸化膜25が被着形成されている。
上記主面にエレクトロンビーム蒸着装置を用いてチタン
500人、モリブデン2000人、金10000人程度
の厚みの導電層26を連続的に被着する(第2図b)。
引続き通常のPEP(光蝕刻法)技術を用いフォトレジ
ストのパクーニングを行い、これをマスクとし上記導電
層26を選択エツチングする(第2図C)。
このようにして引出し電極となる導電層の形成を終えた
後、上記主面上にスパッタ装置或はCVD装置を用いて
シリコン酸化膜27を約1μm被着する(第2図d)。
引続きスパッタ装置或はエレクトロンビーム蒸着装置を
用いて前記シリコン酸化膜27上にチタン300A1モ
リブデン700A。
金1000A程度の厚み第1の金属層28を被着する(
第2図e)通常のPEP技術を用い、前記金−モリブデ
ンーチタンからなる導電層28及びシリコン酸化膜27
を連続的にエツチングし開孔を設ける(第2図f)。
このようにして得られた開孔を有する」−記事面に抵抗
加熱蒸着などを用いて、金層(第2の金属層)29を1
〜2μm被着する(第2図g)。
引続き通常のPEP技術により金層29及び金−モリブ
デン−チタンからなる第1の金属層28を選択エツチン
グし、所望のポンディングパッドを形成する(第2図h
)。
このような工程を経て形成された二重電極構造トランジ
スタでは、ポンディングパッドと引出し電極との間にチ
タン或いはモリブデンなどの全以外の金属がなく金−金
の接触であるので余分な接触抵抗が入らず、化学的、電
気的に非常に安定した二重電極となる。
又ポンディングパッドと下地のシリコン酸化膜との接触
面はチクンーシリコン酸化膜構造であるため、非常に密
着力が良くボンディング時に電極がはがれるといった問
題がなくなる。
又上記実施例ではシリコン酸化膜27上に被着する金属
層28として金−モリブデン−チタンからなる金属層を
用いたが、チタン同様にシリコン酸化膜に対し良い密着
性を示すアルミニウムをチタンの替りに用いた金−モリ
ブデン−アルミニウムからなる金属層を用いても良い。
以上マイクロ波トランジスタについて述べたが、本発明
はショットキー接合形ダイオードや集積回路における相
互線を始めとしてその他の半導体装置に応用できるのは
勿論である。
【図面の簡単な説明】
第1図は従来の二重電極構造をもつマイクロ波トランジ
スタの断面図、第2図a = hは本発明の一実施例を
説明するための工程断面図である。 21・・・・・・半導体基体、22・・・・・・ベース
領域、23・・・・・・エミッタ領域、24・・・・・
・コレクタ領域、25゜27・・・・・・シリコン酸化
膜、26・・・・・・金−モリブデン−チタンからなる
導電層、28・・・・・・金−モリブデンからなる第1
の金属層、29・・・・・・金層(第2の金属層)であ
る。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基体上に設けられた少なくとも最上層が金で
    ある導電層と、該導電層上に設けられた開孔部を持つ絶
    縁膜と、該絶縁膜の開孔部周辺に設けられた前記絶縁膜
    との密着力が良い第1の金属層と、前記絶縁膜上の前記
    第1の金属層と接触し、旦つ前記開孔部で露出している
    前記導電層上に設けられた金からなる第2の金属層とを
    備えたことを特徴とする半導体装置。 2 半導体基体上に少なくとも最上層が金である導電層
    を形成する工程と、該導電層上に絶縁膜を形成する工程
    と、該絶縁膜上に該絶縁膜との密着力の良い第1の金属
    層を形成する工程と、該第1の金属層を選択的にエツチ
    ングする工程と、該工程で残された第1の金属層をマス
    クとして前記絶縁膜をエツチングして前記導電層を露出
    する工程と、該工程で露出した導電層及び前記第1の金
    属層上に金からなる第2の金属層を形成する工程とから
    なることを特徴とする半導体装置の製造方法。
JP51155037A 1976-12-24 1976-12-24 半導体装置及びその製造方法 Expired JPS5823950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51155037A JPS5823950B2 (ja) 1976-12-24 1976-12-24 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51155037A JPS5823950B2 (ja) 1976-12-24 1976-12-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS5379461A JPS5379461A (en) 1978-07-13
JPS5823950B2 true JPS5823950B2 (ja) 1983-05-18

Family

ID=15597282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51155037A Expired JPS5823950B2 (ja) 1976-12-24 1976-12-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5823950B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731394U (ja) * 1980-07-23 1982-02-18

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826670A (ja) * 1971-08-12 1973-04-07
JPS4873075A (ja) * 1971-12-29 1973-10-02

Also Published As

Publication number Publication date
JPS5379461A (en) 1978-07-13

Similar Documents

Publication Publication Date Title
US3942187A (en) Semiconductor device with multi-layered metal interconnections
JPS6149819B2 (ja)
JPS6125227B2 (ja)
JPS62160763A (ja) 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法
JPH11330231A (ja) 金属被覆構造
JP3210657B2 (ja) ヘテロ接合バイポーラトランジスタ
JPS5823950B2 (ja) 半導体装置及びその製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JPH0730095A (ja) 半導体装置及びその製造方法
JP3067135B2 (ja) 半導体装置の製造方法
JP3263859B2 (ja) 半導体装置
JP3249071B2 (ja) 半導体装置の製造方法
JPS5863150A (ja) 半導体装置の製造方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JP2959186B2 (ja) 半導体装置の製造方法
JP3441677B2 (ja) 半導体装置の製造方法
JPS5984468A (ja) 半導体装置
JP3533796B2 (ja) 半導体装置の製造方法
JPS58134428A (ja) 半導体装置の製造方法
JPS63276247A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPS63204742A (ja) 半導体装置の製造方法
JPH01211948A (ja) 半導体装置の製造方法
JPS60210871A (ja) 半導体装置およびその製造方法
JPS6240770A (ja) 半導体装置の製造方法