Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5824964B2 - ノイズリダクシヨンカイロ - Google Patents
[go: Go Back, main page]

JPS5824964B2 - ノイズリダクシヨンカイロ - Google Patents

ノイズリダクシヨンカイロ

Info

Publication number
JPS5824964B2
JPS5824964B2 JP50055737A JP5573775A JPS5824964B2 JP S5824964 B2 JPS5824964 B2 JP S5824964B2 JP 50055737 A JP50055737 A JP 50055737A JP 5573775 A JP5573775 A JP 5573775A JP S5824964 B2 JPS5824964 B2 JP S5824964B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
circuit
noise reduction
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50055737A
Other languages
English (en)
Other versions
JPS51131247A (en
Inventor
赤桐健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP50055737A priority Critical patent/JPS5824964B2/ja
Publication of JPS51131247A publication Critical patent/JPS51131247A/ja
Publication of JPS5824964B2 publication Critical patent/JPS5824964B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】 本発明は入力信号をその入力レベル(dB)に応じて対
数特性的に圧縮してテープに記録し、この信号を再生し
てその再生レベル(dB)を対数特性的に伸張すること
により、記録信号のレンジを大きくとり得る様になすと
共に、記録、再生に伴う雑音の逓減を計る様にした場合
に使用するノイズリダクション回路に関し、特にこれを
簡単なスイッチング手段を利用してノイズリダクション
としての動作をなさしめ得ない様にしたものである。
本発明によるノイズリダクション回路を説明するに、第
1図に示す実施例は、スイッチS1及びS2の切換えに
よって、エンコーダ回路及びデコーダ回路を構成し、こ
れにより全体としてノイズリダクション回路を構成する
様にした場合である。
1は信号入力端子であり、これよりの入力信号は増巾器
2(その入力端子を2aとする)を通じて対数圧縮回路
3に供給され、その出力(出力端子をD2とする)がス
イッチS2のエンコーダ接点e2に供給されると共にス
イッチS1のデコーダ接点d1に供給される。
又増巾器2の出力はスイッチS1のエンコーダ接点e1
に供給されると共に、スイッチS2のデコーダ接点d2
に供給される。
接点d1及びelに得られる信号はスイッチS1の切換
接点Saを通じて増巾器2の負帰還となる端子2c(入
力端子1の極性とは逆の極性となる端子)に供給される
接点d2及びe2に得られる信号はスイッチS2の切換
接点sbを通じて出力端子4に供給される。
増巾器2の初段トランジスタのベースを入力端子2aと
するとき、そのエミッタを端子2cとすることができる
7は抵抗器である。対数圧縮回路3は可変インピーダン
ス手段5と一定のレベル範囲内ではゾ直線的増巾動作を
する増巾器6とを有し、可変インピータンス手段5の出
力が増巾器6を通じて可変インピーダンス手段5の制御
端子Gに供給される様になされている。
更にこの可変インピーダンス手段5の制御端子Gがスイ
ッチ8及び直流電源9を通じて接地される。
この場合の電源9の極性及び電圧は手段5の構成に応じ
て選ばれ、又は制御端子Gはスイッチ8を通じて接地さ
れることもある。
本発明に使用できる可変インピーダンス手段5を第2図
以下について説明する。
第2図はこの手段5に使用できるトランジスタの基本的
構成図、第3図は第2図の1−1線上断面図であって、
本例ではMOS型のFETに基本思想を導入した場合で
ある。
説明の都合上、第3図゛から説明を付記すると、この断
面図は通常のMOS−FETその構成が大略同じである
から、詳細な説明は省略する。
12はN型(またはP型)の半導体基体である。
基体12の夫々所定とする位置及び所定距離りを隔てて
その上面12aより、P型(またはN型)の不純物が拡
散されてソース拡散領域13及びドレイン拡散領域14
(以下の説明では夫々ソース領域、ドレイン領域とする
)が形成される。
但し本例の拡散による領域形成は図のように夫々拡散面
積が異なり、ドレイン領域14の方が小さくなされてい
るが、これは第2図で示すように電極の取出し位置がチ
ャンネルより夫々外方に存する如く選定されているため
である。
またチャンネルと対向するドレイン領域14の不純物濃
度は電極D1 p D2の取出し部分のドレイン領域の
それの同程度か、又はそれより低くなされている。
尚15はSiO2等の絶縁層、16は周知のように所定
の厚みに選定されたゲート酸化膜となるSiO2等の絶
縁層であって、この絶縁層16の上面にはゲート電極G
となるA1等の導電層17が被着形成され、同様にソー
ス領域13の上面にはその全面に亘って導電層18が被
着形成され、ソース電極Sとなされる。
そしてチャンネルの巾方向即ち第2図で示すy方向にお
けるドレイン領域14の両端から夫々電極D1.D2が
取出される。
この場合、電極D1゜D2の取出しを容易にするため、
本例ではソースドレイン間に形成されるチャンネルより
夫々外側の位置から取出している。
この図で、左側のドレイン電極を第1のドレイン電極D
1、右側のそれを第2のドレイン電極D2とする。
なお、第2図の理解を容易となすため、ソース及びドレ
イン領域13.14は点線で、導電層17.18は実線
で、そして電極り1M D2を取出すために形成される
窓孔i9a、19bは1点鎖線で夫々示しである。
第2図のように構成されたFETの記号は第4図のよう
に定める。
このFETを可変インピーダンス素子として使用する場
合はソース電極Sは接地される。
なお10はバックゲート端子である。
このように接続した場合、制御電極Gの制御電圧VQを
可変すれば出力信号の利得gは直線的に変化すると共に
減衰量が大きくとれしかも歪率が改善される。
次にその所似を説明する。それがため、まず第5図のよ
うなFETの等価回路を考える。
横方向の抵抗群2N21a、21b・・・・・・)はド
レイン領域14のチャンネル巾y方向に8ける抵抗で一
種の拡散抵抗のようなものを構成している。
そして縦方向の抵抗群22(22a、22b・・・・・
・)は各部のチャンネルコンダクタンスである。
抵抗群21の抵抗値を夫々dR1抵抗群22のコンダク
タンス値を夫々dGとし、今、抵抗21cを流れる電流
をID(y)、その両端電圧をVD(y)、抵抗22b
を流れる電流をdI D (y)とすればこれらは夫々
次式のようになる。
I D (y)−d VD (y)
=”(1)dID (y)= VD (y) ・d
G ・・’ ”’(2)ここで、 である。
但し、Rはチャンネル抵抗、βはFETの比例定数であ
る。
次に、(1)式をdyで割ると、 (5)式に(3)式を代入すれば、 となるので、(6)式をさらにyで微分すると、が得ら
れる。
一方、(2)式をdyで割ると、になるから、この(8
)式を(7)式に代入して移項すれば、 なる微分方程式が得られる。
依ってこの(9)式で示される微分方程式の一般解を求
めれば次式のようになる。
今、VD(0)= V、 、 VDtW)= V2ソし
て写像を考えた場合、VD(2W)=V1なる境界条件
を入れて、C1,C2なる定数を消去すれば、(10)
式は次のようになる。
この式(11)式から電圧利得g(g−v2/v )は
cos hの逆数即ち減衰量(bB)を表わすことが判
おける曲線20のようになる。
この結果、制御電圧VCで変化するcos hの曲線2
3は (1)直線性が比較的すぐれているから減衰特性が良好
となり、 (2)減衰量もvGが15Vで約−30dBと極めて多
くなり、なおかつ (3) VGがvth付近となるような比較的低い制
御電圧においても急激な減衰変化を伴なわないので歪率
も改善される。
ことを示している。
以上説明したようにこのFETでは、通常のMO8型構
成に加え、ドレイン電極を2個にし、つまりチャンネル
巾y方向におけるドレイン領域14の両端から第1及び
第2のドレイン電極D1゜D2を取出して構成したもの
である。
従って、信号利得gが(11)式で示すようにcos
hの逆数に比例するような特性となるため、直線性の良
好な減衰特性を賦与でき、しかもその減衰量は従来のM
OS−FETよりも多くなり、そして歪率も改善できる
大なる特徴を有する。
勿論、PETの構成も簡単であるから廉価に提供できる
実益がある。
この様なFET5の第1のドレインD1が増巾器2の出
力端子2bに接続され、第2のドレインD2が上述した
スたスイッチS2の接点e2、スイッチS、の接点d1
及び増巾器6の入力側に接続され制御電極Gが増巾器6
の出力側に接続されるものである。
この様な回路に3いて、今スイッチ8がオフであり、S
l及びS2が夫々実線図示の切換状態にあるとき即ちエ
ンコーダ回路としたときの動作を説明する。
端子1に供給された信号は、増巾器2により増巾されて
端子2bに得られ、この信号が更に対数特性圧縮回路3
に供給されることになるので、出力端子4には、入力信
号が第6図に示す特性曲線23によって圧縮された信号
換言すれば入力信号レベル(dB)が犬となる程大きく
抑圧された信号が得られることになる。
即ち入力信号は信号レベル(dB)に対して対数特性的
に圧縮されることとなる。
しかして出力端子4が磁気記録再生装置の入力側に接続
されるときは、上述の如くして圧縮された信号がテープ
上に記録される。
尚この状態では増巾器2の入力側には抵抗器7を通じて
負帰還信号が供給される様になされている。
次にスイッチ8が上述と同様にオフの状態でスイッチS
1及びS2が点線図示の切換状態にあるとき即ちデコー
ダ回路としたときの動作を説明する。
この場合は上述の如き磁気記録再生装置のwカ端が入力
端子1に接続され、出力端子4には必要に応じて増巾器
を介してスピーカが接続される。
このスイッチS1及びS2の点線図示の切換状態では、
対数特性圧縮回路3よりの出力が増巾器2の負帰還端子
2cに供給されることになり、出力端子4には、増巾器
2の出力が得られることになる。
この状態では増巾器2には対数圧縮回路3が負帰還系と
して挿入されることになり、従って入力端子1に供給さ
れる信号レベルが低い場合には、この回路3を通ずる信
号のレベルが入力信号に対して比較的大きい為に、増巾
器2に対して大きな負帰還がか\ることとなり、従って
それ丈は出力信号は低く抑えられる。
次に入力信号のレベルが高い場合には、この回路3を通
ずる信号のレベルが入力信号に対して比較的小となる為
に増巾器2に対する負帰還量が上述した入力信号の大き
さの割には小となり、従って増巾器2の増巾器は大きく
なる。
即ちこの回路3を通ずる帰還量が対数特性的であること
から、増巾器2の出力が対数特性的に伸張され、この信
号が出力端子4に得られることになる。
次にスイッチS1及びS2の実線図示状態で、即ちエン
コーダ状態でスイッチ8をオンすると、可変インピーダ
ンス手段5の制御電極Gに一定の直流電圧が印加される
又は制御電極Gが接地される。
しかるときは、可変インピーダンス手段5の利得gが一
定値に固定されるので、上述したエンコーダ動作はなく
なり、即ち利得Gが一定の増巾器となる。
尚可変インピータンス手段5の入力端子及び出力端子(
本例では第1及び第2のドレイン端子D1及びD2)間
を短絡しても同様の状態を得ることができるが、この端
子D1及びD2間で正の利得がある場合には、この様な
手段であると損失を生ずることになり、好ましくない。
しかし乍ら上述した本発明による構成によれば、可変イ
ンピーダンス手段5の利得gを一定に保持するのみであ
るから損失はない。
尚上述した各スイッチS1.S2及び8はいずれも機械
的に表示しであるが、これらはいずれも電子スイッチン
グで構成することが可能である。
第1図の例ではスイッチS1及びS2を切換えることに
よってエンコーダ回路及びデコーダ回路を構成する様に
した場合であるが、第7図に示す様にエンコーダ回路の
みで構成することもできる。
よってこの回路の第1図と対応する部分に同一符号を附
してその説明を省略する。
【図面の簡単な説明】
第1図は本発明によるノイズリダクション回路の一例の
接続図、第2図は本発明の回路は使用できる電界効果ト
ランジスタの一例を示す一部の平面図、第3図はそのI
−1線上の断面図、第4図はそのシンボル図、第5図は
その等何回路、第6図はその特性曲線図、第7図は他の
実施例を示す接続図である。 1は信号入力端子、2は増巾器、3は対数圧縮回路、5
はこの回路を構成する可変インピーダンス手段、4は出
力端子、8はスイッチである。

Claims (1)

    【特許請求の範囲】
  1. 1 可変インピーダンス手段を有し、その出力が制御端
    子に制御信号として帰還されることによって上記可変イ
    ンピーダンス手段を通ずる信号の利得が上記制御信号の
    変化に対して対数曲線的に変化される対数圧縮回路が構
    成され、上記制御端子と直流電圧の零をも含む一定の直
    流電源との間にノイズリダクション動作のオン・オフス
    イッチが接続されてなることを特徴とするノイズリダク
    ション回路。
JP50055737A 1975-05-08 1975-05-08 ノイズリダクシヨンカイロ Expired JPS5824964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50055737A JPS5824964B2 (ja) 1975-05-08 1975-05-08 ノイズリダクシヨンカイロ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50055737A JPS5824964B2 (ja) 1975-05-08 1975-05-08 ノイズリダクシヨンカイロ

Publications (2)

Publication Number Publication Date
JPS51131247A JPS51131247A (en) 1976-11-15
JPS5824964B2 true JPS5824964B2 (ja) 1983-05-24

Family

ID=13007156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50055737A Expired JPS5824964B2 (ja) 1975-05-08 1975-05-08 ノイズリダクシヨンカイロ

Country Status (1)

Country Link
JP (1) JPS5824964B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB836037A (en) * 1956-11-27 1960-06-01 Gen Electric Co Ltd Improvements in or relating to electric communication systems

Also Published As

Publication number Publication date
JPS51131247A (en) 1976-11-15

Similar Documents

Publication Publication Date Title
US3862367A (en) Amplifying circuit for use with a transducer
US3246173A (en) Signal translating circuit employing insulated-gate field effect transistors coupledthrough a common semiconductor substrate
JP3343255B2 (ja) 線形電圧制御抵抗素子
US3999210A (en) FET having a linear impedance characteristic over a wide range of frequency
US3448397A (en) Mos field effect transistor amplifier apparatus
US3723892A (en) Circuit using dynamic high impedance load
GB1030124A (en) Electrical circuits including a field-effect transistor
JPS5824964B2 (ja) ノイズリダクシヨンカイロ
US3443240A (en) Gain control biasing circuits for field-effect transistors
US3675143A (en) All-fet linear voltage amplifier
JPH04213211A (ja) 電圧に制御される抵抗をもった回路
JP2540782B2 (ja) Mos2象限マルチプライヤ
KR810000991Y1 (ko) 전력증폭회로
KR790001093Y1 (ko) 신호 전송량 제어회로
JPH07122950A (ja) 可変利得増幅器
KR790001060B1 (ko) 출력 변환장치
KR820001797B1 (ko) 차동증폭기
JPS602672Y2 (ja) 半導体集積回路装置
JPS5839064A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPH0595233A (ja) Mos集積回路のカレントミラー回路装置
JPH0374534B2 (ja)
JPH0516208B2 (ja)
JPS623988B2 (ja)
KR810001084B1 (ko) 2단자 임피던스회로
JPS6062149A (ja) 半導体装置