JPS5826836B2 - 電子回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は電子回路の薄形、高密度実装技術に関するもの
であり、特に簡単に２層配線を形成する方法に関するも
のである。

従来、絶縁フィルムの一方の主面に半導体素子等のチッ
プ部品を接着しフィルムの他方の主面からチップ部品の
電極部に相当する部分にテーパー状の貫通孔を設け、フ
ィルムの他方の主面に導体配線を施す構造の実装体が提
案されている。

従来この構造を有する電子回路装置において２層配線を
形成する際には、さらに前述のフィルムの他方の主面に
別の絶縁フィルムを塗布形威し、この別の絶縁樹脂フィ
ルムに貫通孔を形成して前記導体配線と別の絶縁樹脂フ
ィルム上の新たな配線とを接続する方法が用いられてい
る。

すなわち、従来この種の電子回路実装体において２層配
線構造を形成し、チップ部品の電極と上層の配線パター
ンをコンタクトさせる方法は、次にのべる方法が用いら
れていた。

まず、所定の第１の貫通孔を有する１層目のフィルムの
一方の主面にチップ部品が固着され、１層目のフィルム
の他方の主面に前述した様に第１の導体配線パターンが
施され、第一の貫通孔を介して第一の導体配線パターン
とチップ部品の電極とを接続する。

ここで、チップ部分の装着された一つの実装体が完成す
る。

こうしたのち、１層目のフィルムの他方の主面に薄い樹
脂を全面に塗布して２層目の絶縁フィルムを形威し、こ
の２層目のフィルム上から第１の導体配線パターンに達
する第２の貫通孔を形成し、２層目のフィルム上に選択
的に第２の貫通孔を介して第１の導体配線パターンと接
続される第２の導体配線パターンを形成する。

こうした構造では別の第１１第２の配線パターンを第１
のフィルムおよび第２のフィルム上に形成できるため、
多くの配線が形成可能となり、より一層の高密度実装が
可能となる。

しかるに、上述した方法の問題点は、 ■ チップ部品等の装置したあとにも比較的多くの工程
があるため、付加価値の大きい半製品を不良にする可能
性が太きかった。

すなわち、１層目のフィルムに多くの電子部品を装着し
た半完成品にさらに樹脂フィルムの塗布、貫通孔形成、
第２の配線パターンの形成を行うため、はぼ完成してい
る半製品を不良とすることが多い。

■ 第１の絶縁フィルム上に薄く均一に絶縁樹脂フィル
ムを塗布することが困難であった。

■ 微細なコンタクト用貫通孔を２度形成する必要があ
り、歩留りを低下する可能性が大きかった。

本発明はこのような問題の検討に鑑み、高密度な電子回
路実装体における合理的な多層配線構造を実現する方法
を提供するものである。

第１〜５図は本発明の一実施例にかかる電子回路実装体
の製造方法を示す。

まず第１図に示すごとく、第１の絶縁樹脂フィルム１，
２上に第１層目の配線パターン３を形成する。

フィルム１はポリイミド、ポリエステル等よりなるフィ
ルム基板、２はＥＥＰあるいはエポキシ樹脂等の塗布さ
れた接着層である。

夫々の厚みは１は１０μｍから５０μｍ 、 ２は数μ
ｍから１０μｍ程度のものである。

配線パターン３はその細かさによって印刷法、メタルマ
スクを用いての蒸着、写真蝕刻法を用いる方法が適用さ
れる。

次に第２図のごとく第２の樹脂フィルム４０）所定部に
貫通した窓部５を形成したフィルム体を前記の第１の樹
脂フィルム１の配線パターン３の形成面に接着する。

第２の樹脂フィルム４も第１の樹脂フィルム１と同じも
のでよくフィルム４の一方の主面にも１と同じく接着層
６が形成されており、この層６は２と同じものでよく、
６を介してフィルム１，４が接着される。

窓部５の大きさは後述の電子部品チップより若干大きめ
のものであり、２つのフィルム１．４を接着する際の位
置精度を考慮して決められる。

この窓部５を形成する方法は機械的方法、プラズマによ
る方法あるいは化学的にエツチングする方法などがある
。

窓５は図に示す様に若干のテーパを有することが望まし
い。

次に、第３図に示すごとく、フィルム１，４の所定部に
コンタクト用の貫通孔７，８を同時に形成する。

すなわち、この工程でチップ部品の装着前にフィルム１
，４に貫通孔７，８が同時に形成される。

第２のフィルム４に設けた貫通孔８は仮に形成する第２
のフィルム表面に形成する配線パターンと第１のフィル
ム１の表面に設けた配線パターン３とを電気的に接続す
るためのものである。

第１のフィルム１に設けた貫通孔７は、電子部品チップ
の電極と第２のフィルム４上の配線パターンとを電気的
に接続するためのものである。

これらの貫通孔７，８の形成は写真蝕刻法と化学エツチ
ング、あるいはメタルマスクとプラズマエツチング、あ
るいはそれらの併用により実現される。

こうしたのち、半導体集積回路等の半導体素子９および
他の電子部チップ（図示せず）をフィルム１に接着層２
を介して接着する。

このとき貫通孔８と素子９の電極とが位置合せされる（
第４図）。

そして、第５図のごとくフィルム１，４の他方の主面に
Ｃｕ／Ｃｒ等の第２の導体配線パターン１８を選択的に
形成する。

この工程により素子９の電極と一層臼の配線パターンの
一部が２層目の配線パターン１８を介して接続される。

なお、フィルム１上には図示していない１層目の配線パ
ターンが多く形成されており、フィルム４上にも素子９
の電極に接続されるパターン１０と同時にこのパターン
以外の多くの配線を形成できることは当然である。

以上のように、本発明はチップ部品を装着する前にコン
タクト用の貫通孔がすべて形成できるため、貫通孔形成
に不良となったフィルムに高価なチップ部品を装着する
必要がなく、損失を少くできる。

すなわち、貫通孔が形成された良品フィルム体に良品の
素子１０を接着すればよく、従来のごとく貫通孔形成時
の不良が全体の不良に及ぶことがない。

したがって、本発明は高密度に電子部品を実装し、かつ
多層配線構造の実装体の製造における歩留、信頼性の向
−ヒに大きく寄与するものである。

【図面の簡単な説明】

第１〜５図は本発明の一実施例にかかる電子回路実装体
の製造工程断面図である。 １．４・・・・・・ポリイミドフィルム、２，６・・・
・・・ＦＥＰ層、３・・・・・・第１層目配線パターン
、５・・・・・・窓部、７，８・・・・・・貫通孔、９
・・・・・・半導体素子、１０・・・・・・第２層目配
線パターン。

Claims (1)

【特許請求の範囲】
1. １ 第１の樹脂フィルムの表面に配線パターンを形成す
   る工程と、貫通窓部を有する第２の樹脂フィルムを前記
   第１のフィルムの表面に接着する工程と、前記第１の樹
   脂フィルムのチップ部品の電極となる電極部分、前記第
   ２の樹脂フィルムの前記配線パターン上の所定の部分に
   コンタクト孔を形成する工程と、チップ部品の電極を前
   記コンタクト孔に位置合せののち前記第１の樹脂フィル
   ムにチップ部品を接着固定する工程と、前記第１、第２
   の樹脂フィルム表面の配線を形状すると同時に前記コン
   タクト孔を介して前記第２のフィルム表面の配線と前記
   チップ部品電極あるいは前記第１のフィルム表面の配線
   パターンを相互に電気的に接続する工程とを備えたこと
   を特徴とする電子回路装置の製造方法。