JPS5827532B2 - デ−タ伝送システムのシステム動作制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、端末が共通バスを介して複数個接続されてな
るポートを、線状、環状または網状等に伝送回線で複数
個接続し、任意の端末間でデータの伝送が行なえるよう
にしたデータ伝送システムに於いて、システムの増設及
び保守等を容易とするシステムの動作制御装置に関する
ものである。

近年、伝送ケーブルの価格・敷設費の軽減を目的として
、時分割多重伝送を利用したデータハイウェイシステム
が出現し、プラント制御等で一部採用されている。

このようなデータハイウェイシステムの概要は、例えば
第１図に示すように、電子計算機等の中央制御局ＣＰＵ
１．ＣＰＵ２と、複数の端末を収容したポート中継処理
装置Ｐ１〜Ｐ５をループ状に接続へ中央制御局と端末或
は端末相互間でデータの伝送を行なえるようにしたもの
であり、一組の伝送回線を核にして伝送が行なわれるた
め、従来の他の伝送システムに較べ、システム増設及び
保守の容易性が強く要求されている。

その為、例えばシステムの増設時にはオンラインでこれ
が行なえるよう、増設地点にポートを設置し、このポー
トに増設する端末を接続してここで電源等の接続を完了
したのち動作が正常であるかどうか確認し、そしてこの
ポートを既設のデータ回線に接続する方法が採用されて
いる。

又システムの保守時には、遠隔地に設置されたポートに
わざわざ出向かなくとも、いずれかのポートに於いて全
ての端末の動作をオンラインで試験することが可能であ
る。

従って、従来に於いては、ハードウェア的には比較的容
易にシステムの増設や保守を実施することが可能である
が、通常、システムの増設や保守に際しては、ソフトウ
ェア的操作によるシステム診断が実施され、その場合プ
ログラムミス等により正常運転中の端末へ誤まった指令
が出され、システムダウン等システムに重大な影響を及
ぼす可能性があった。

この原因は、従来のデータ伝送システムに於いては、シ
ステム診断時に端末を誤まってアクセスしたとき、シス
テムのどこにもそのアクセス動作を禁止する機構がなか
ったためである。

既ち、第１図のデータ伝送システムに於ける従来のポー
トＰ１は、第２図に示すように、中央制御局ＣＰＵＩと
のインターフェース制御機能を有するプロセッサ結合部
１、端末とのインターフェース制御機能を有するデバイ
ス結合部２、伝送回線１ｉｎｅを介して他のポートとデ
ータの転送を行なう通信制御装置３、これら３者間の情
報の転送のために使用されるデータバス４ａと制御バス
４ｂ。

及びバス制御を行なうバス制御部５から構成されている
。

なお同図に於いて、１１はプロセッサ結合部制御回路、
１２はＣＰＵ１からの情報を一時セットする送出フレー
ムレジスタ、１３はＣＰＵＩへ送出する情報を一時セッ
トする受入フレームレジスタ、Ｇ １２ ａ 、Ｇ １
２ ｂ ｓ Ｇ １３ ａ 、Ｇ １３ ｂはそれぞれ
送出フレームレジスタ１２又は受入フレームレジスタ１
３の入出力用ゲート回路、１４は転送要求フリップフロ
ップ、１５はデコーダ、１６は中央制御局とのインタフ
ェイス制御回路、５１はバス制御回路、５２は伝送フレ
ーム中の命令語を一時セットする命令語レジスタ、５３
は伝送フレーム中のデータ語を一時セットするデータ語
レジスタ、５４は命令語の判読回路、５２ａ。

５２ｂ、５３ａ、５３ｂはそれぞれ命令語レジスタ５２
又はデータ語レジスタ５３の入出力用ゲ゛−ト回路であ
る。

今、例えば中央制御局ＣＰＵ１からのデータが端末Ｔ１
１に書込まれる場合について各部の動作を説明すると、
まず中央制御局ＣＰＵ１から送出されたデータ及びその
宛先等の情報からなる命令語は、入力用ゲ゛−ト回路Ｇ
１２ａを介してインタフェイス制御回路のＳＥＴ信号に
より送出フレームレジスタ１２にセットされる。

この送出フレームレジスタ１２及び受入フレームレジス
フ１３は、それぞれ１２ａ、１２ｂ及び１３ａ、１３ｂ
に分割されているが、これはデータバス４ａのバス幅が
狭いため１伝送フレームを２度に分けて伝送するために
設けたものであり、バス幅が広ければ伝送フレームは一
度で送出できるため受入、送出フレームレジスフは一段
でよい。

プロセッサ結合部制御回路１１は、データが送出フレー
ムレジスフにセットされたことを信号ＳＥＴにより検知
するとすぐに転送要求フリップフロップ１４をセットし
、その出力をパ１′としてバス制御部５の指令を待つっ
バス制御部５のバス制御回路５１は、データバス４ａに
接続された各処理装置のアドレスを走査することにより
、バスの利用を制御しており、このアドレス走査がプロ
セッサ結合部１を指示していることをプロセッサ結合部
１のデコーダ１５が判別すると、出力＋１１１１をツー
セッサ結合部制御回路１１とゲート回路Ｇ１６に加える
。

従って、このタイミングにゲ゛−ト回路Ｇ１６の出力は
１″となり、この出力が転送要求信号ＲＱとなって制御
バス４ｂを介してバス制御回路５１に加えられる。

バス制御回路５１はプロセッサ結合部１から転送要求信
号ＲＱを受けると、アドレス走査を中止し、データバス
４ａ１制御バス４ｂをプロセッサ結合部１に専有させる
と同時に、命令語読取信号Ｒ１を制御バス４ｂを介して
プロセッサ結合部１に送出する。

プロセッサ結合部制御回路１１は、命令語読取信号Ｒ１
を受信すると、出力用ゲ゛−ト回路Ｇ１２ｂにゲート信
号ＧＲＩを送出し、送出フレームレジスタにセットされ
ている伝送フレームのうチ、マず命令語をデータバス４
ａを介してバス制御部５に送出する。

バス制御回路５１は、命令語読取信号Ｒ１を命令語レジ
スタ５２の入力用ゲート回路５２ａにも加えているので
、プロセッサ結合部１から送出された命令語は命令語レ
ジスタ５２にセットされる。

同様にして次のタイミングで、バス制御回路５１はデー
タ語読取信号Ｒ２を発生し、これにより送出フレームレ
ジスタ１２にセットされていたデータが、バス制御部５
のデータ語レジスタ５３にセットされる。

次にバス制御回路５１は、命令語レジスタ５２の命令語
を判読回路５４で解読して、その内容が端末Ｔ１１への
データ書込み命令であることを判読すると、次のタイミ
ングにデバイス結合部２を介して端末Ｔ１１に命令語書
込み信号Ｗ１を送出するとともに、出力用ゲ゛−ト回路
５２ｂにも命令語書込み信号Ｗ１を加えてこれを開くの
で、命令語レジスタ５２にセットされている命令語は、
データバス４ａ、デバイス結合部２を介して端末Ｔ１１
に書込まれることになる。

同様にしてバス制の回路５１はデータ語書込み信号Ｗ２
を発生し、データ語レジスタ５３にセットされたデータ
語を端末Ｔ１１に書込む。

以上は、中央制御局ＣＰＵ１からのデータが端末Ｔ１１
へ書込まれる場合について各部の動作を説明したが、端
末Ｔ１１から中央制御局ＣＰＵ１、及び中央制御局ＣＰ
ＵＩから通信制御装置３を介して他の中継処理装置の端
末へのデータ伝送も同様に行なわれる。

以上の如〈従来の中継処理装置に於いては、例えば端末
Ｔｌｌを試験するために中央制御局ＣＰＵ１から端末Ｔ
１１に送出する伝送フレームの着信局アドレスを誤まっ
て端末ＴＩＮのアドレスとした場合、システムのどこに
もその伝送フレームのアクセスを禁止する機構がないた
め、端末ＴＩＮに誤まったデータが書込まれることにな
る。

本発明は前述の如き従来の欠点を改善したものであり、
その目的は、システム診断時にプログラム・ミス又は人
手による操作ミスがあっても、正常運転中の端末には何
ら影響を与えないようにして、システムの増設や保守を
容易にし信頼性の高いシステムを実現するものである。

以下実施例について詳細に説明する。

第３図は本発明に使用する伝送フレームのフォーマット
例であり、Ｆはフレーム同期をとるフラップ、ＡＤＲは
アクセスする相手端末のアドレス情報等を含むアドレス
部、Ｃ０ＮＴは読取り又は書込み等の制御情報を含む制
御部、ＤＡＴはデータ情報からなるデータ語、Ｆｅ２は
フレーム・チェック・シーフェンスであって、例えばア
ドレス部ＡＤＲと制御部Ｃ０ＮＴが１６ビツトで構成さ
れる場合には、該伝送フレームが正常モードか診断モー
ドか指定するモード指定ビット（１ビツト）、相手端末
が収容されているボートのアドレスビット（４ビツト）
、該ボート内に於ける相手端末のアドレスビット（４ビ
ツト）、及び命令ビット等（７ビツト）から構成される
もので、従ってこの場合、データ伝送システムには最大
１６個のボートが、又１個のボートには最大１６個の端
末が接続可能となる。

第４図は本発明の一実施例のバス制御部のブロック線図
であり、６はバス制御部、６１はモード登録レジスタ、
６２はセレクタ、０６１〜Ｇ６２はアンドゲート、ＥＯ
Ｒは排他的論理和回路であって、第２図と同一符号は同
一部分を示す。

モード登録レジスタ６１は、自ポートに収容された各端
末が正常モードか、診断モードか前もって登録しておく
ものであり、例えは、ある端末が正常モードのときｌ″
を、診断モードのときＯ″を、モード登録レジスタ６内
のその端末のアドレス番号に対応したビットに書込んで
おくものである。

又モード登録レジスタ６１へのモード設定情報の書込み
は、中央制御局からデータバス４ａを介して次のように
行なわれる。

既ち、命令語レジスタ５２にセラ１へされた情報がモー
ド登録レジスタ６１への書込み命令であることを判読回
路５４で解読すると制御回路５１より書込みゲート信号
ＷＴＧが′１′となり、データ語レジスタ５３から出力
されたモード登録情報がデータバス４ａ。

アンドゲートＧ６１を介してモード登録レジスタにセッ
トされる。

又、モード登録レジスタ６１の内容を確認したい場合は
、アントゲ−１−０６２、に読出しゲート信号ＲＤＧを
加えることで、モード登録レジスタ６１の内容を読出す
ことができる。

今、従来例の説明と同様、第１図に於いて中央制御局Ｃ
ＰＵ１から端末Ｔ１１ヘデータが書込まれる場合につい
て、第４図のバス制御部の動作を以下に説明する。

まず、バス制御回路５１からの命令語読取信号Ｒ１によ
り、プロセッサ結合部から第３図に示したようなモード
指定情報、相手端末アドレス等を含むアドレス部及び制
御部から成る命令語が、命令レジスタ５２にセットされ
る。

同様にして次のタイミングでデータ語が、データ語読取
信号Ｒ２によりデータ語レジスタ５３にセットされる。

モード登録レジスタ６１には、当該ボー１−に収容され
ている全端末のモード情報が含まれている。

そこでこの中から現在アクセスされている端末のモード
設定情報のみを選択するため、命令語レジスタ５２から
相手端末のアドレス情報のみをセレクタ６２に加え、こ
れによりモード登録レジスタ６１の並列出力から目的の
端末のみのモード設定情報を選択している。

セレクタ６２の出力は排他的論理和回路ＥＯＲの一方の
入力端子に加えられ、他方の入力端子には、命令語がセ
ットされている命令語レジスタ５２からモード指定情報
が加えられているので、排他的論理和回路ＥＯＲでその
両者の排他的論理和かとられる。

従って、両信号が一致しない場合には排他的論理和回路
ＦＯＲの出力は１″となり、そうでない場合は′Ｏ″と
なる。

排他的論理和回路ＥＯＲの出力はバス制御回路５１に加
えられており、バス制御回路５１は排他的論理和ＥＯＲ
からの出力＋！ １ ＋＋のときには次のステートへは
進まず、端末Ｔ１１へ送出する命令語及びデータ語書込
み信号Ｗｌ 、Ｗ２は送出しない。

従って、伝送フレーム中のモード指定情報とモード登録
レジスタ６１にあらかじめ設定しておいた端末Ｔ１１の
モード設定情報とが異なるときには、データは端末Ｔ１
１には書込まれないことになる。

また排他的論理和回路ＥＯＲの出力が″０″のときには
、バス制御回路５１は従来と同じようにデータ書込み信
号Ｗ１ 、Ｗ２を送出するので、命令語レジスタ５２及
びデータ語レジスタ５３の内容は端末Ｔ１１に送出され
、データが書込まれることになる。

このようにバス制御部６に於いて、あらかじめ設定され
た各端末のモード設定情報と、伝送フレーム中のモード
指定情報との一致を、１伝送フレーム毎に検出し、一致
しない場合はその伝送フレームを無効とする構成とした
ため、正常モードの端末へは正常モードのデータのみが
書込まれ、診断モードのデータが書込まれるということ
はない。

第５図は本発明の他の実施例のバス制御回路のブロック
線図であり、７はバス制御部、７１はモード情報抽出回
路であって、第２図と同一符号は同一部分を示す。

第６図はバス制御部が第５図の如く構成されたときの各
端末のインターフェース部の構成例であり、８１はバス
制御部５１からのモード指定信号ｍｂと端末毎のモード
設定信号ｍｉｏとの一致を検出するモード−数構出回路
、８２は書込み情報をセットする出力レジスタ、８３は
読出し情報がセットされている入力レジスタ、８４はモ
ード設定回路、０８１〜Ｇ８３はアンドケートである。

バス制御回路５１は、従来通り、命令語及びデータ語読
取信号Ｒ１，Ｒ２を発生し、命令語及びデータ語をデー
タバス４ａを介して命令語レジスタ５２及びデータ語レ
ジスタ５３に読込む。

このときモード情報抽出回路７１は命令語レジスタ５２
にセットされている命令語の中からモード指定情報のみ
を抽出し、このモード指定情報をバス制御回路５１に送
出する。

バス制御回路５１は、判読回路５４で解読した宛先の端
末に、命令語及びデータ語書込み信号Ｗ１ 、Ｗ２を送
出するが、この信号の送出に同期して、モード情報抽出
回路７１からのモード指定情報を制御バス４ｂを介して
目的の端末へ送出する。

端末のインターフェース部に於いては、バス制御回路５
１から送出されたモード指定情報と、あらかじめ外部ス
イッチ等によりモード設定回路８４で設定しておいたモ
ード設定情報ｍｉｏとを、モード−数構出回路８１で比
較し、モード−数構出回路８１は両信号が一致したとき
は、アンドゲートＧ８１．Ｇ８２にゲート信号を送出し
、そうでないときはゲート信号は送出しない構成として
いる。

従ってモード設定情報ｍｉｏとモード指定情報ｍｂとが
一致したときは、バス制御回路５１から命令語及びデー
タ語書込み信号Ｗ１ 、Ｗ２とアドレス情報がアンドゲ
ートＧ８１に加えられると、アントゲ゛−トＧ８１の出
力は°１″となり、データが出力レジスタ８２にセット
されて端末に書込まれることになる。

一方両信号が一致しないときは、アントゲ゛−トＧ８１
の出力は０”′となり、出力レジスタ８２はセットされ
ずデータの書込みは行なわれない。

このように本実施例に於いては、各端末毎の動作モード
の設定をモード設定回路８４で行ない、このモード設定
信号と、バス制御回路５１から送出されたモード指定信
号とを１伝送フレーム毎に比較し、その一致条件により
データの書込みを行なっているので、システム診断時に
於いて、正常運転中の端末のモード設定信号を正常モー
ドにしておけば、診断モードの伝送フレームが誤まって
その端末に書込まれるということはない。

以上説明した如く本発明は、共通バスにより複数の端末
が接続されたボートを線状、環状または網状等に複数個
接続したデータ伝送システムのシステム動作制御装置、
伝送フレーム中に該伝送フレームが正常モードか診断モ
ードか指定するモード指定情報を受け、且つ前記端末毎
式いは前記共通バスを制御するバス制御部に前記端末の
動作モードを設定する設定回路と、前記伝送フレーム送
出毎に、該設定回路のモード設定情報と前記モード指定
情報との一致検出を行ない、一致したときのみ前記伝送
フレームを有効とする手段とを設けたものであり、シス
テム診断時に正常運転中の端末を正常モードに設定して
おけば、診断モードの伝送フレームが誤まって書込まれ
るということはなくなる。

従ってシステムの増設や保守が容易となり信頼性の高い
システムを実現できるものである。

なお、本発明に於いて、伝送フレーム中のモード指定情
報及びハードウェア側のモード設定情報を２ビット以上
の複数モードにし、中央処理装置毎にモードを割当てれ
ば、端末と中央処理装置との対応づけを行なうことが可
能となり、データハイウェイに複数個の中央処理装置を
設置したときに、全く他の中央処理装置からの干渉のな
いデータ伝送システムを構成することもできる。

【図面の簡単な説明】

第１図はデータ伝送システムの概略図、第２図は従来の
中継処理装置のブロック線図、第３図は本発明に使用す
る伝送フレームの構成例、第４図及び第５図は本発明の
バネ制御部のそれぞれ異なる実施例のブロック線図、第
６図はバス制御部が第５図の如く構成としたときの各端
末のインターフェースのブロック線図である。 ＣＰＵＩ、ＣＰＵ２は中央処理装置、Ｐ１〜Ｐ５は中継
処理装置、Ｔ１１〜Ｔ５Ｎは端末、１はプロセッサ結合
部、２はデバイス結合部、３は通信制御装置、４ａはデ
ータバス、４ｂは制御バス、５６．７はバス制御部、５
１はバス制御回路、５２に命令語レジスタ、５３はデー
タ語レジスタ、５４は判読回路、６１はモード登録レジ
スタ、６２はセレクタ、６３はアドレスレジスタ、７１
はモード抽出回路、８１はモード−数枚出回路、８４は
モード設定回路である。

Claims (1)

【特許請求の範囲】
1. １ 共通バスにより複数の端末が接続された中継処理装
   置を線状、環状又は網状等に複数個接続したデータ伝送
   システムのシステム動作制御装置に於いて、伝送フレー
   ム中に該伝送フレームが正常モードか診断モードかを指
   定するモード指定情報を設け、且つ前記端末毎或は前記
   共通バスを制御するバス制御部に前記端末の動作モード
   を設定する設定回路と、前記伝送フレーム送出毎に、該
   設定回路のモード設定情報と前記モード指定情報との一
   致検出を行ない、一致したときのみ前記伝送フレームを
   有効とする手段とを設けたことを特徴とするデータ伝送
   システムのシステム動作制御装置。