JPS5827714B2 - ジカンジクゴサホセイソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は磁気記録再生装置の再生信号の如く、時間軸誤
差を有する情報信号（合成情報信号）のその時間軸誤差
を有効に補正することのできる時間軸誤差補正装置に関
する。

従来情報信号及び同期信号より成り、時間軸誤差を有す
る合成情報信号（例えば合成映像信号）をサンプリング
回路に供給してこの合成情報信号の時間軸誤差に応じた
書込みクロックパルスを用いて標本化し、この標本化さ
れた合成情報信号を複数の記憶ユニットより成る記憶装
置（主記憶装置）の各記憶ユニットに順次切換供給して
書込みクロックパルスを用いて書込をで記憶せしめ、こ
の記憶装置の記憶ユニットに記憶されている記憶内容を
読出しクロックパルスを用いて順次読出して時間軸誤差
の補正された合成情報信号を得るようにした時間軸誤差
補正装置が提案されている。

本発明はこのような時間軸誤差補正装置において、主記
憶装置の記憶容量に四軸した特別の記憶装置を設けるこ
となくして、時間軸誤差を有する合成情報信号にドロッ
プアウトがある場合、その部分を単位長信号分毎にそれ
に近似せるドロップアウトの無い信号と入替えて、ドロ
ップアウトの発生にも拘わらず高品質の時間軸補正され
た合成情報信号を得ることのできるものを提案せんとす
るものである。

本発明に於ては、時間軸誤差を有する合成情報信号をサ
ンプリング回路に供給してその時間軸誤差に応じた書込
みクロックパルスを用いて標本化し、標本化された合成
情報信号を主記憶装置に書込みクロックパルスを用いて
書込んで記憶せしめ、主記憶装置に記載されている記憶
内容を読出しクロックパルスを用いて順次読出して時間
軸誤差の補正された合成情報信号を得るようにした時間
軸誤差補正装置に於て、時間軸誤差を有する合戒情和信
号の単位長信号外缶のドロップアウトの有無全記憶する
ドロップアウト記憶装置を設け、ドロップアウト記憶装
置の記憶内容に基づいて主記憶装置に複数単位記憶され
ている記憶内容のうちドロップアウトのある単位長信号
分を、今出力として読出し中の主記憶装置に記憶されて
いるドロップアウトのない単位長信号分とで置換えるこ
とが出来る様に、主記憶装置の入出力側間に、制御ゲー
ト回路を含んだ循環ループを形成するものである。

以下に第１図を参照して、本発明時間軸誤差補正装置の
一例の全体の構成を説明する。

本例は回転磁気ヘッド装置を有する磁気録画再生装置の
回転磁気ヘッド装置より再生された再生信号、即ち被変
調合成カラー映像信号を復調して、元の合成カラー映像
信号を得、この合成カラー映像信号の時間軸誤差の補正
を行なうようにした場合である。

Ｔは磁気テープで、回転磁気ヘッド装置のテープ案内ド
ラムに斜めに例えば略１８００の巻付は角を以って巻付
く如く案内走行ぜしめられる。

１は１８０°の角度割を以って配された一対の回転磁気
ヘッド（図に釦いては１個の磁気ヘッドにて示す）で、
この場合再生磁気ヘッドとして動作している。

この磁気−＼ラドＨよりの再生信号は高周波増巾器２に
供給されて増巾された後、復調器３に供給されて復調さ
れ、その出力側に合成カラー映像信号が得られる。

尚、磁気ヘッドより再生された再生信号は、本例では輝
度信号の周波数変調されたものと、搬送色信号の低域変
換されたものとの混合出力であるので、この復調器３で
は、被周波数変調輝度信号を周波数復調するとともに低
域変換された搬送色信号を元の搬送色信号に再変換し、
２等両信号を混合して周波数インターリーブ関係を有す
る元の合成カラー映像信号を得るようにしている。

この得られた合成カラー映像信号は、バッファ増巾器４
を通じてサンプルホールド回路５に供給されて標本化さ
れてホールドされ、その出力がバッファ増「１］器６に
供給される。

増ｒｉｊ器６より増「１コ器４へ直流帰還が掛けられて
いて、増「↑」器６より直流再生された標本化合成カラ
ー映像信号が得られるようになされている。

そしてこの増巾器６の出力をＡ−Ｄ変換器７を通じて主
記憶装置８に供給して書込むようにしている。

サンプルホールド回路５には、記憶装置８に供給するた
めの、復調器３より得られた合成カラー映像信号の時間
軸変動に応じて変動する書込みクロックパルスがザンブ
リングパルスとして供給される。

１５ばこの書込みクロックパルスを発生する回路で、こ
のクロックパルスの周波数は７に平置波数１５、７５
ＫＨｚ と周波数インターリーブ関係を有するように
、略本半周波数の−の奇数倍に選ばれる。

更に、合成カラー映像信号の時間軸誤差をそのバースト
信号の時間軸誤差として検出し−Ｃいるので、このクロ
ックパルスの周波数は色副搬送波周波数３．５８ ＭＥ
（ｚ の整数倍に選ばれる。

そこで、２等条件を満足するように、この書込みクロッ
クパルスの周波数を本例では１０．７４ＭＨｚ （に
選定する。

増巾器４よりの合成カラー映像信号が、バースト分離回
路１３及び同期分離回路１４に供給されて夫々バースト
信号及び水平・垂直同期信号が分離され、これら信号が
書込みクロックパルス発生回路１５に供給され、ここで
これら信号に基づいて上述の如き書込みクロックパルス
が形成されるようになされている。

この書込みクロックパルスは、その−の周波数のパルス
が１水平周期毎に得られるバースト信号毎にその始めの
部分と位相が一致するように位相補正せしめられ、且つ
次のバースト信号が到来する１での間は上述の周波数１
０．７４ ＭＨｚ に保たれる如きパルスである。

そして、この書込みクロックパルスがサンプルホールド
回路５．Ａ−Ｄ変換器７及び主記憶装置８に供給される
。

上述のＡ−Ｄ変換器７ば、増巾器６の出力たる標本化さ
れた合成カラー映像信号を例えば８ビットの２准将号化
信号に変換する回路である。

主記憶装置８は複数組（３組以上が望玄しい）、本例で
は４組の記憶ユニット２６〜２９から成り、Ａ−Ｄ変換
器７よりの出力が２等記憶ユニット２６〜２９に切換供
給されて上述の書込みクロックパルスを用いて書込捷れ
て記憶されると共に、書込みクロックパルスと同じ周波
数で、その時間軸変動を考慮して作られた読出しクロッ
クパルスを用いてその記憶内容が読出されるようになさ
れている。

各記憶ユニット２６〜２９は８ビツトの２進符号化され
た標本化合成カラー映像信号を、水平ブランキング区間
の一部（全部も可）を除いて、ラインを単位として記憶
する。

即ち、例えば第２図に示す如く、合成カラー映像信号の
水平ブランキング区間ＢＰｈ の内、水平同期信号ｓｈ
の一時点ｔ、 （ｔ ｉ ／ 、 ｔ ２／／ ）か
らバックポーチの一時点ｔ２（ｔ２′、ｔイ′ ）間の
α時間（例えば４μｓ）を除いた区間の（ＩＨ−α）時
間分がラインを単位として各記憶ユニット２６〜２９に
記憶される。

同、第２図においてＳｅは映像信号、ｓｂはバースト信
号である。

各記憶ユニット２６〜２９は、シフトレジスタ、ランダ
ムアクセスメモリ、等のデジタルメモリあるいはコンデ
ンサメモリ、ＣＣＤ 、ＢＢＤ 等のアナログメモリ（
この場合はＡ−Ｄ変換器７は不要）が可能である。

第３図に之等各記憶ユニット２６〜２９に対する書込み
及び読出し状態を示し、各時間区間■。

■・・・・・・■に於て図示の如く順次書込みＷＲ及び
読出しＲＤが行なわれ、各記憶ユニット２６〜２９の一
組に対し、標本化された合成カラー映像信号の１ライン
のうちの１Ｈ−４分が書込み、記憶せしめられる。

例えば記憶ユニット２６に書込みが行なわれている場合
、同時に記憶ユニット２８より読出しが行なわれる如く
、各記憶ユニット２６〜２９に督いて循環的に１つ置き
の各記憶ユニットが同時に一方は書込み状態に、他方は
読出し状態となるようになされている。

この主記憶装置８では、ライン毎に於ける回転磁気ヘッ
ド１よりの再生信号にドロップアウトがある場合は、一
旦ある記憶ユニットに書込み記憶されたそのラインの標
本化合成カラー映像信号を他のラインの標本化合成カラ
ー映像信号と入替えるようにしているが、これは後に述
べる。

標本化合成カラー映像信号の１ラインのＩＨ分を各記憶
ユニット２６〜２９に書込み記憶する場合は、上述の書
込みクロックパルスの周波数１０、７４ ＭＨｚ では
、６８２．５番地分（実際にはあるラインで６８２番地
分、次のラインで６８３番地分）記憶しなければならな
いが、本例でば１ラインのうちＩＨ−α（α−４μｓ）
分を書込み記憶するので、各記憶コーニット２６〜２９
に６４０番地分書込み記憶すれば良く、時間αの間は書
込みを停止する。

１８は主記憶装置８に対する書込みクロックパルス及び
読出しクロックパルスの供給、各記憶ユニット２６〜２
９の書込み及び読出しのための選択性ヒにドロップアウ
トがある場合に書込１れた内容の入替の制御等を行なう
ための制御回路である。

そしてこの制御回路１８の出力が駆動回路１７に供給さ
れることにより、主記憶装置８が上述の如く制御される
。

１６は書込みクロックパルス発生回路１５及び同期分離
回路１４の各出力を供給して、合成カラー映像信号ど特
定の位相関係を持つ書込みクロックパルスの一つのパル
スを抽出して、これを書込みスタートパルスとして制御
回路１８に供給するパルス抽出回路である。

２０は読出しクロックパルス発生回路で、同期信号発生
回路（他の基準となる同期信号発生回路により制御され
、水平及び垂直同期信号、局部副搬送波信号、主記憶装
置８に於ける読出し開始時点を決める読出しスタートパ
ルス等を発生する回路）２１よりの局部副搬送波信号が
供給されると共に、合成カラー映像信号のバースト信号
によって検知されたその時間軸誤差に基づくベロシティ
−エラー信号（後述するベロシティ−エラー記憶装置２
４よりの出力）が供給されて、１０．７４ＭＨｚ の読
出しクロックパルスを発生する回路である。

２３は書込みクロックパルス発生回路１５よりＩＨ毎に
検出されたベロシティ−エラー信号を１ラインのうちの
ＩＨ−α時間ホールドするベロシティ−エラーホールド
回路で、この回路２３の出力及び制御回路１８よりの出
力がベロシティ−エラーホールド回路２４に供給される
。

ベロシティ−エラー記憶装置２４は、主記憶装置８の記
憶ユニットの組数に応じて、夫々対応する４組のアナロ
グ記憶ユニット（例え、ばコンデンサメモリ）を有し、
夫々対応する記憶ユニット２６〜２９の記憶内容に於け
るベロシティ−エラーを記憶し、その記憶出力が上述し
たように読出しクロックパルス発生回路２０に供給され
る。

そして主記憶装置８のある記憶ユニットが読出されてい
るとき、その記憶ユニットに対応するこの記憶装置２４
の記憶ユニットを同時に読出し、そのベロシティ−エラ
ー信号を読出しクロックパルス発生回路２０に供給して
回路２０に於てそのエラー信号に応じて１０．７４ Ｍ
Ｈｚ のクロック信号を位相変調して読出しクロックパ
ルスを作り、それを制御回路１８に供給するようにして
いる。

この場合１ラインに於けるウィンドウ（時間軸変動補正
範囲）は第３図より解るようにＩ■＋αとなる。

１２ｒＩｉ回転磁気ヘッド１よりの再生信号中にドロッ
プアウトがあるか否かを合成カラー映像信号の１ライン
毎に検出してデジタル信号として出力するドロップアウ
ト検出装置である。

１９′はドロップアウト記憶装置で、これは主記憶装置
８の記憶ユニットの組数に応じて、夫々対応する４組の
記憶ユニットを有し、２等記憶ユニットに於てその主記
憶装置８の各記憶ユニットの記憶内容にドロップアウト
があるか否かを記憶するもので、これに上述のドロップ
アウト検出回路１２の検出出力及び制御回路１８の制御
出力が供給され、この記憶装置１９の出力が制御回路１
８に供給されるようになされている。

そして、制御回路１８では、主記憶装置８の記憶ユニッ
トに書込１れたあるラインの標本化合成カラー映像信号
にドロップアウトがある場合には、読出しに先立って他
の記憶ユニットに於けるドロップアウトが無く信号内容
の近似した他のラインの標本化合成カラー映像信号に入
替書込みを行なって釦き、読出し時に釦いては、ドロッ
プアウトの無い信号を主記憶装置８の各記憶ユニットよ
り読出し得るようにしている。

さて、主記憶装置８の読出し出力はバッファ記憶装置９
に供給される。

このバッファ記憶装置９ば、Ｄ−Ａ変換器１０に供給す
るタイミングを制御するためのもので、８ビツトの１番
地メモリから戒っている。

このバッファ記憶装置９よりの出力はＤ−Ａ変換器１０
に供給されて標本化されたアナログ信号に変換される。

同、バッファ記憶装置９及びＤ−Ａ変換器１０は共に読
出しクロックパルス発生回路２０よりの読出シクロツク
パルスによって制御される。

そして、Ｄ−Ａ変換器１０の出力がプロセッサ１１に供
給されることにより、合成カラー映像信号の１ライン毎
の、主記憶装置８に書込み記憶されなかった信号欠落部
分が、同期信号発生回路２１よりの水平及び垂直同期並
びにバースト信号によって補填される。

かくして、出力端子２２には、時間軸誤差の補正された
合成カラー映像信号が得られる。

次に第４図以下を参照して、上述の第１図の時間軸誤差
補正装置の一部の具体的構成についてその動作と共に説
明するが、先ず、以下に制御回路１８について第４図を
参照して説明する。

Ｃ１は書込みクロックパルス発生回路１５よりの書込み
クロックパルスとこのクロックパルスに同期したパルス
抽出回路１６よりの書込みスタートパルスとが供給され
、このスタートパルスカ来た後、計数値Ｏからクロック
パルスを計数し始め、計数値が６４０に達すると計数を
停止するカウンタである。

又、このカウンタｃ１ は計数中ば高電圧＋ｌ Ｈｌ＋
を、停止時は低電圧Ｑ Ｌ Ｉ＋を出力する。

このカウンタＣ１の出力を書込み指令信号として駆動回
路１７に供給している。

即ち、カウンタＣ１の出力が高電圧゛Ｈ′のときには主
記憶装置８に書き込みが行なわれている。

Ｍｌ はモノステーブルマルチバイブレータ（以下単に
モノマルチと略称する）で、カウンタＣ１の出力が高電
圧゛Ｈ′”から低電圧＋４ Ｌ Ｉ＋に変化した時、即
ち、書込みが完了した時にパルスを発生し、その出力を
カウンタＣ２に供給している。

Ｃ２はモノマルチＭ、の発生するパルスを計数する２ビ
ツトのカウンタで、その計数結果を２ビツトのバイナリ
−コードＷで出力する。

このカウンタＣ２の出力は書込むべき記憶ユニットの番
号ＡＤＤ−Ｗを指定する信号として１駆動回路１７に供
給され、こりにより書込むべき記憶ユニットが干旨定さ
れる。

Ｆｌ はフリップフロップ回路で、ドロップアウトがあ
る。

とき、ドロップアウト検出装置１２の出力でセットされ
、モノマルチＭ１ の出力パルスノ立ち下りでトリガさ
れるモノマルチＭ２ の出力でリセットされる。

このフリップフロップ回路Ｆ１の内容は、主記憶装置８
への書込みの直後、モノマルチＭ３の出力によりスイッ
チ５ｔ−１５゜５Ｗ−１８，５Ｗ−１９が所定の期間（
約１μｓ）端子ａ側に切換え、られることにより、主記
憶装置８の令書込みを完了した記憶ユニットと同じ番号
を持つドロップアウト記憶装置１９の記憶ユニットにモ
ノマルチＭ１ の出力パルスで書込昔れる。

Ｃ３は読出しクロックパルス発生回路２０よりの読出し
クロックパルスとこのクロックパルスに同期した同期信
号発生回路２１′よりの読出しスタートパルスが供給さ
れ、こめスタートパルスカ来た後、計数を開始し、計数
値が６４０に達すると計数を停止するカウンタであり、
計数中は高電圧＋＋Ｈ”、停止時は低電圧ｔｊ Ｌ １
１を出力する。

この出力を読出し指令信号として駆動回路１７に供給し
ている。

即ち、カウンタＣ３の出力が高電圧！１ ＨＩ＋のとき
には、主記憶装置８からの読出しが行なわれている。

Ｍ５はモノマルチルで、カウンタＣ３の出力が高電圧ｔ
ｌ ＨＩ＋から低電圧４１ Ｌ １１に変化した時、即
ち、読出しが完了した時パルスを発生し、カウンタＣ４
に供給している。

Ｃ４ハモノマルチＭ、の発生するパルスを計数する２ビ
ツトのカウンタで、その計数結果を２ビツトのバイナリ
−コードＲで出力する。

ＣＭＰ−２はデジタル比較器で、これに上述のカウンタ
Ｃ２及びＣ４の出力Ｗ、Ｒが供給され、書込みが完了し
た時点に釦いてその両出力Ｗ、 Ｒが比較され、決して
Ｒ＝Ｗ（書込みと読出しを主記憶装置８の同じ記憶ユニ
ットで行なっている）、Ｒ＋にＷ（次に読み出したい記
憶ユニットは昔だ書き込み中である）の２つの状態が生
じない様に、その比較出力によってカウンタｃ４が制御
されている。

Ａ、とＡ２ は夫々２ビツトの加算器で、これにカウン
タＣ４の出力Ｒが与えられたとき、夫々に＋１及び−１
が加算されて、夫々加算出力Ｒ＋１゜Ｒ−１を得るよう
にしている。

ＣＭＰ−１はデジタル比較器で、カウンタＣ２の出力Ｗ
と加算器Ａ２の出力Ｒ１が供給されて比較され、両者が
一致してしると高電圧ｔｌ Ｈ′′を、不一致のときは
低電圧＋１ Ｌ Ｉ＋を出力する。

Ｆ２はモノマルチＭ５の出力パルスによって、主記憶装
置８の記憶ユニットよりの読出し完了直後の比較器ＣＭ
Ｐ −１の比較出力の状態を記憶するフリップフロップ
回路である。

フリップフロップ回路Ｆ２の出力が高電ｆｆ ” Ｈ’
“のときは、主記憶装置８の次の記憶ユニットを読み出
している期間中に、今読み出したばかりの記憶ユニット
に新しいデータが書込１れる可能性を示している。

そしてフリップフロップ回路Ｆ２に書込みがなされた時
、Ｃ４もＪパルス計数している為、書込みを完了した主
記憶装置８の記憶ユニットの番号ばＲ１になる。

即ち１つの記憶ユニットから同時に書込みと読出しをし
てはならないので、スイッチ５Ｗ１７を固定接点ａ側に
切換える。

フリップフロップ回路Ｆ２が低電圧＋４ Ｌ Ｉ＋のと
きは、このスイッチ５Ｗ−１７は固定接点す側に切換え
られる。

この様にスイッチ５Ｗ−１７で、加算器Ａ、。Ａ２の各
出力Ｒ＋１．Ｒ−１のいずれかが選択される。

このスイッチ５Ｗ１７の出力をＫとする。モノマルチＭ
５の出力パルスをモノマルチＭ６に供給して所定時間遅
延させ、これにてモノマルチＭ７ をトリガする。

この間、モノマルチＭ８ の出力は低電圧＋１ Ｌ Ｉ
＋で、これによりスイッチ５Ｗ２２は固定接点ａ側に切
換えられ、カウンタＣ４の出力Ｒが読み出される（この
時のＲは本来法に読出されるべき主記憶装置８の記憶ユ
ニットの番号）。

このカウンタＣ４の出力Ｒをドロップアウト記憶装置１
９に供給して主記憶装置８の番号がＲの記憶ユニットに
ドロップアウトが含昔れているかどうかを読み出し、そ
の結果をフリップフロップ回路Ｆ３に供給して、モノマ
ルチＭ７の出力パルスで記憶する。

フリップフロップ回路Ｆ３への記憶が完了すると、モノ
マルチＭ７ の出力パルスはモノマルチＭ８ を１．
ＩＪガし、これによりスイッチ５Ｗ−２２を固定接点す
側、に切換える。

スイッチ５Ｗ−２２の出力はやはりドロップアウト記憶
装置１９に供給され、主記憶装置８の番号がＫの記憶ユ
ニットにドロップアウトが含１れているかどうかを読み
出し、その結果をモノマルチＭ１ｏのパルスでフリップ
フロップ回路Ｆ４に記憶する。

フリップフロップ回路Ｆ３の出力が低電圧？ｌ Ｌ Ｉ
＋のとき、即ち、番号がＲの記憶ユニットにドロップア
ウトがないとき、スイッチ５Ｗ−２０、スイッチ５Ｗ−
２１は固定接点ａ側に切換えられ、読み出すべき記憶ユ
ニットの番号ＡＤＩ）−ＲとしてＲが選ばれ、書換える
べき記憶ユニットの候補の番号ＡＤＤ−ＯＷとしてＫが
選ばれる。

一方フリップフロップ回路Ｆ２．Ｆ３．Ｆ４ の出力が
ロジック回路ＬＧに供給され、フリップフロップ回路Ｆ
２の出力が高電圧ＩＴ ＨＩ＋で、同時にフリップフロ
ップ回路Ｆ４ の出力が高電圧だと、ロジック回路ＬＧ
は高電圧＋Ｔ ＨＩ＋を出力し、番号のＫの記憶ユニッ
トを番号Ｒの記憶ユニットの出力で書換える様に駆動回
路１７に指令信号を供給するが、フリップフロップ回路
Ｆ２． Ｆ４の出力のうち１つでも低電圧＋１ Ｌ Ｉ
＋のときは書換えを禁示する。

フリップフロップ回路Ｆ３の出力が高電圧ｕｎ＋＋のと
き、即ち番号がＲの記憶ユニットにドロップアウトがあ
るときは、スイッチ５Ｗ−２０，５Ｗ２１は固定接点す
側に切換えられ、読み出すべき記憶ユニットとして番号
がＫのものを選び、書換えるべき記憶ユニットの候補の
番号ＡＤＤ−〇Ｗとして番号がＲの記憶ユニットを選ぶ
。

そしてロジック回路ＬＧはフリップフロップ回路Ｆ２゜
Ｆ４の出力が同時に低電圧ＩＴ Ｌ Ｉ＋のときのみ番
号がＲの記憶ユニットの内容を番号がＫの記憶ユニット
の内容で書換えることを駆動回路１γに指令する。

そしてフリップフロップ回路Ｆ２ 、Ｆ４の出力のいづ
れか１つでも高電圧＋＋ＨＩＩのときは書換える事を禁
正するように駆動回路１７に指令する。

この様にして、主記憶装置８の各記憶ユニットの読出し
を完了した時、書込み中の記憶ユニットの番号と読出し
を完了したばかりの記憶ユニットの番号の相対位置関係
から次に読出す予定の番号がＲの記憶ユニットの他に、
前又は後の記憶ユニット（番号がＲ−１又はＲ＋］の記
憶ユニット）を選び出し、これに対応するドロップアウ
ト記憶装置１９の内容を照合して選ばれた２つの記憶ユ
ニットから次に読み出す記憶ユニット番号ＡＤＤＲを決
定し、又、選ばれた他の記憶ユニットを必要に応じて、
番号がＡＤＤ−Ｒの記憶ユニットの内容で書きな釦すこ
とにより、ドロップアウトを補償する。

又、ロジック回路ＬＧの出力が高電圧＋＋Ｈ”のとき、
スイッチ５Ｗ−１６がメークされ、この間スイッチ５Ｗ
−１５，ＳＷ−，１８，５Ｗ−１９は固定接点す側に切
換えられていることから、スイッチ５Ｗ−２０で得られ
た番号ＡＤＤ−ＯＷに対応したｌ−” ｏツブアウト記
憶装置１９の記憶ユニットの内容をモノマルチＭ４の出
力で書きなあ・シている。

尚、モノマルチＭ４ は読出しスタートパルスでトリガ
されるから、ドロップアウト記憶装置１９の書きなあ・
シは、番号がＡＤＤ−ＯＷの記憶ユニットの書きかえを
はじめた直後に行なっている。

第５図に上述の制御回路１８の各部の波形を示し、これ
について第４図の制御回路１８の動作を更に説明する。

第５図Ａに合成カラー映像信号の波形を示し、同図に書
込みスタートパルスの波形を示す。

このスタートパルスによってカウンタＣ１が起動され、
カウンタＣ１より同図Ｃに示す如き波形の出力が得られ
る。

この出力が書込み指令信号である。

同図りはモノマルチＭ１ の出力パルスを示し、この出
力パルスがカウンタＣ２で計数され、その出力Ｗの波形
が同図Ｅに示される。

同図Ｆにドロップアウト検出装置」２の出力の一例の波
形を示しである。

このドロップアウト検出出力はフリップフロップ回路Ｆ
１ に供給されて一時蓄えられ、モノマルチＭ１ の出
力パルス（第５図Ｄ）でドロップアウト検出装置１９に
書込１れた後、このフリップフロップ回路Ｆ１はモノマ
ルチＭ２の出力によりセットされる。

このフリップフロップ回路Ｆ１ の出力の波形を同図Ｇ
に示す。

同図Ｒにフリップフロップ回路Ｆ１ の出力が書込筐れ
たドロップアウト記憶装置１９の記憶ユニットの内容の
波形を示す。

更に同図Ｈに読出しスターパルスの波形を、同図１にカ
ウンタＣ３の出力たる読出し指令信号の波形を、同図Ｊ
にモノマルチＭ５の出力の波形を同図ＫにカウンタＣ４
の出力、即ち番号Ｒの波形を夫々示している。

同図りにモノマルチＭ７の出力の波形を示し、この出力
で番号Ｒに対応するドロップアウト記憶装置１９の出力
を読出し、フリップフロップ回路Ｆ３に蓄える。

同図Ｐにフリップフロップ回路Ｆ３の出力の波形を示す
。

同図ＭにモノマルチＭ８の出力の波形を示し、この出力
でスイッチ５Ｗ−２を切り換え、ドロップアウト記憶装
置１９の読出し記憶ユニットを番号にのものに切り換え
、そのときのドロップアウト記′Ｉ意装置１９の出力を
モノマルチＭ１ｏの出力パルスでフリップフロップ回路
Ｆ４ に読込寸せる。

同図ＮにそのモノマルチＭ１ｏの出力の波形を、同図Ｑ
にフリップフロップ回路Ｆ４ の出力波形を夫夫示す。

次に第６図を参照して、ドロップアウト記憶装置１９に
ついて説明する。

５７，５８，５９及び６０ば、主記憶装置８の各記憶ユ
ニット２６〜２９に対応してドロップアウト検出装置１
２よりの出力に基づきその各ドロップアウトを記憶する
記憶ユニット（フリップフロップ回路にて構成されてい
る）である。

そして２等記憶ユニット２６〜２９に番号Ｏ〜３を付し
、これに対応して記憶ユニット５７〜６０に番号Ｏ〜３
を付す。

制御回路１８よりの書込みパルスをゲート回路６３〜６
６を通じて各記憶ユニット５７〜６０に供給するように
すると共に、制御回路１８よりの書込み番号を指定する
信号をデコーダ６１に供給してデコードし、そのデコー
ド出力にて各ゲート回路６３〜６６を制御するようにし
ている。

各記憶ユニット５７〜６０の出力は夫々スイッチＳｗ′
ｏ、ｓｗ’−１，ｓｗ−−２，８Ｗ’−３を通じて出力
するようになされ、その出力が制御回路１８に供給され
るようになされている。

制御回路１８よりの、読出すべき記憶ユニットを指定す
る信号がデコーダ６２に供給されてデコードされ、その
デコード出力にてスイッチｓｗ’−ｏ〜ｓｗ′３が制御
される。

次に第７図を参照して、主記憶装置８及び駆動回路１７
を昔とめて説明する。

２６〜２９は第１図に示した主記憶装置を構成する４組
の記憶ユニットである。

３０，３１゜３２は夫々２ビツトのデコーダで、制御回
路１８よりの書込み、読出し及び書きかえるべき記憶ユ
ニットの番号ＡＤＤ−Ｗ、ＡＤＤ−Ｒ，ＡＤＤＯＷを指
定する信号を夫々番号０〜３に変換している。

デコーダ３０は番号ＡＤＤ −Ｗを指定する信号０，１
，２．３の出力に変換し、各出力でスイッチ５ｔ−１，
５Ｗ−２，５Ｗ−３，５Ｗ−４を固定端子ａ側に切換え
る。

この番号Ａ Ｄ Ｄ−Ｗに従って、Ａ−Ｄ変換器７より
の出力は番号０〜３の記憶ユニット２６〜２９のいづれ
かに分配される。

又、このデコーダ３６の出力は、匍］御回路１８よりの
書込み指令信号でゲート回路３γによりゲートされた書
込みクロックパルスをゲート回路３３〜３６のいづれか
でグーＮ〜で分配し、オア回路３８〜４１を介して書込
むべき番号ＡＤＤ−Ｗの記憶ユニットに送って書込み記
憶を行わしめる。

同様にデコーダ３１はこれに番号ＡＤＤ−Ｒを指定する
信号が供給されて、これを０．１，２゜３の出力に変換
［−１各出力でスイッチＳＷｉ〜５Ｗｉ２をメークする
。

即ち、番号ＡＤＤ−Ｒを指定する信号に従い記憶ユニッ
ト２６〜２９のいづれかが出力端子に、即ちバッファ記
憶装置９に接続されると共に、デコーダ３１の各出力が
オア回路４６〜４９を介してゲート回路４２〜４５にゲ
ート信号として供給されると共に、ゲート回路５４に於
て読出し指令信号で制御された読出しクロックパルスを
、更にオア回路３８〜４１を介して、上記の番号ＡＤＤ
−Ｒを指定する信号で記憶ユニットにこの読出しクロッ
クパルスによってその選ばれた記憶ユニットの内容を読
出し、又それを入力側に戻して循環させ、その内容を保
持する。

又、番号ＡＤＤ−ＯＷを指定する信号もやはりデコーダ
３２で０．ｉ、２，３の出力に変換されるが、制御回路
１８のロジック回路ＬＧの出力が低電圧＋１ Ｌ Ｄの
とき、即ち書換えが禁止されるときはゲート回路５０〜
５３でその出力が阻止される。

ロジック回路ＬＧの出力が高電圧＋１ ＨＩＴのとき、
即ち書換えが指令されるどきは、デコーダ３２の出力は
ゲート回路５０〜５３を介してスイッチ５Ｗ−５〜５Ｗ
−８を制御し、番号ＡＤＤＯＷを指定する信号で指定さ
れた記憶ユニットに接続しているスイッチのみを固定端
子ａ側に切換える。

父、同時にその記憶ユニットに対し読出し指令信号で制
御された読出しクロックパルスを、ゲート回路４２〜４
５を経て、更にオア回路３８〜４１を介してその記憶ユ
ニットに供給する。

この時、この番号ＡＤＤ−ＯＷで指定された３Ｃ憶ユニ
ツトには読出し出力がスイッチ５Ｗ−Ｓ〜５ｗ−８を軽
動して供給され、これを読出しタロツクパルスに従って
書き込む事になる。

第８図に記録時に於ける第７図の回路の各部の波形を示
Ｕ７ている。

即ち、第８図Ａに合成カラー映像信号の波形を示し、同
図Ｂ Ｖｃ書込み指令信号の波形を示している。

同図Ｃ−Ｆは夫々デコーダ３０の０，１，２．３の番号
の出力端子の波形を示す。

父、同図Ｇ〜Ｈは人々ゲート回路３３〜３６の出力の波
形を示している。

更に第９図に第７図の回路の各部の波形を示し、第７図
の回路の動作を更に説明する。

第９図Ａ−Ｄはデコーダ３０の出力の波形を示し２、同
図Ｅは書込み指令信号を示す。

そして、今時間Ｂ−Ｃ間でドロップアウトが発生したと
すると、このとき番号１の記憶ユニット２７の内容にド
ロップアウトが含１れていることになる。

同図Ｆは読出し指令信号の波形を示し、同図Ｇ−■はデ
コーダ３１の各出力の波形を示し、同図Ｊ −Ｍはデコ
ーダ３２の各出力の波形を示す。

同図Ｎはロジック回路ＬＧの出力の波形を示す。

同図Ａ〜Ｎに各波形を示す信号により番号Ｏ〜３の記憶
ユニット２６〜２９の各クロックパルス入力端子に供給
されるクロックパルスの状態全同図０−ＲＫ示している
。

時間Ａ−Ｂ間の内容は時間ａ−ｂ間に読み出される。

時間Ｂ−Ｃ間にはドロップアウトが存在する為、時間ｂ
−ｃ間ではもう１度番号Ｏの記憶ユニット２６を読出
して時間Ａ−Ｂ間の内容を出力すると同時に、番号１の
記憶ユニット２７にこれを書込む。

そして時間Ｃ−Ｄ間の内容は時間Ｃ−４間に読み出され
る。

以下同様の操作が続づく。この様にして時間Ｂ−Ｃ間の
ｌ−” ｏツブアウトは抹消されて、出力には出て来な
い。

次に書込みクロックパルス発生回路１５について第１０
図を参照して説明する。

８４は色副搬送波信号の周波数３．５８ ＭＨｚ の２
Ｎ倍（例えばＮ３）の周波数で発振する電圧制御形可変
発振器である。

この発振出力ば４５５ ＸＮ進のカウンタ８０に供給さ
れ、４５５×Ｎ個の入力クロックに対し１個のパルスを
抽出して出力する。

一方同期分離回路１４よりの再生水平同期信号がそのタ
イ□ングエッジでモノマルチ７５をトリガし、そのパル
ス出力でその時点のカウンタ８０の内容をランチ回路７
７にて読み出し、デジタル比較器１６でカウンタ８０の
出力パルスと再生水平同期信号の位相差が所定の範囲に
入っているかどうかを判断する。

そして所定の範囲にあるときは、比較器７６は高電圧＋
１ Ｈ４１を出力し、スイッチ８２をメークするととも
に、インバータ回路７８を介してスイッチ７９を開放す
る。

この状態の時、水平同期信号はモノマルチ７３でスイッ
チ５Ｗ−７９゜５Ｗ−８２の操作に必要な時間だけ遅延
され、モノマルチ７４で狭いパルスにされて、位相検出
器８１に供給される。

位相検出器８１はカウンタ８０の出力パルスとモノマル
チ７４の出力パルスの位相差を検出し、スイッチ８２を
通じて保持回路８３に供給される。

８３は次の新しい検出エラー信号が入ってくる昔で直前
の検出エラー信号を保持しつづける保持回路である。

そして保持回路８３の出力が発振器８４の発振周波数を
制御するので、位相検出器８１で次の位相検出が行なわ
れる寸で一定周波数の信号を発振し続ける。

又、合成カラー映像信号にスキュー等のジャンピングが
あるとき、ジャンピングの量が一定数を越える。

と、比較器７６の出力は低電圧４１ Ｌ １１６てなリ
ネイツチ５Ｗｉ２で開放する。

これによって、ジャンピングのため位相比較器８１が異
常に大きな出力を出しても、発振器８４の動作が乱され
ることが回避される。

又、比較器７６の出力はスイッチγ９をメークし、カウ
ンタ８０を、モノマルチ７４の出力でリセットさせる。

この様にすると、次に来る水平同期信号がジャンピング
を含１ないならば、カウンタ８０の次の出力パルスとモ
ノマルチ７４の次の出力パルスはほぼ一致し、発振器８
４に対する発振ループは正常動作にもどる。

この間、保持回路８３は出力を一定に保つので、発振器
８４の発振周波数は一定に保たれる。

この様に回路８ｏＴ−ｓｌ−８２−８３４４−８０で構
成される発振ループはスキューやジャンピングがあって
も乱れることはない。

この様に入力の擾乱に対しても安定な発振出力はフリッ
プフロップ回路８５で−に周波数逓降されて移相器８６
に供給される。

８６は回路８５の出力を１／Ｎ（−一）の周波数に逓降
して得られる色副搬送波信号の位相がバースト分離回路
１３の出力のバースト信号の位相と一致する様に制御す
る為の移相器である。

この移相器８６の出力は書込みクロックパルスとして制
御回路１８、サンプルホールド回路５．Ａ−Ｄ変換器７
等に供給される。

８７ば移相器８６の出力を１．／Ｎ（＝−）にカウント
ダランするＮ進のカウンタであり、８８はカウンタ８７
の出力とバースト信号との位相を比較する位相比較器で
ある。

この位相比較器８８の出力はベロシティ−エラーとして
読み出されると共に、移相器８６を制御する。

９０はバースト信号の特定部分を検出する回路、９１は
その特定部分の位相差をベロシティ−エラーホールド回
路２３に読み込む為のパルスを作るモノマルチ、又９２
ばベロシティ−エラーがベロシティ−エラーホールド回
路２３に読み込渣れた後、移相器８６を制御する期間を
決めるモノマルチで、この期間スイッチ８９を閉じて回
路８６１７−８８１９１６で閉ループを形成し、バース
ト信号とカウンタ８７の出力との位相を一致せしめる。

次にスイッチ８９が開放されると次にスイッチ８９が閉
じる昔で移相器８６はその時の移相量を保持する。

この書込みパルス発生回路１５はバースト信号の部分で
は位相が一致し、即ち、ジッタに対する追従が速り、尚
、且つ発振周波数の非常に安定な発振器を構成している
と共にベロシティ−エラーをも検出する。

次に第１１図についてベロシティ−エラー記憶装置２４
について説明すると共に、第１２図につい工その動作を
説明する。

第１２図Ａは合成カラー映像信号の波形を示し、Ａ−Ｄ
はそのバースト信号の発生時点を示し、同図Ｂは書込み
指令信号の波形を示し、その高電圧ｕ Ｈ１１の期間の
み合成カラー映像信号が主記憶装置８の記憶ユニットに
書き込１れている。

同図Ｃ−Ｆはその書き込１れる記憶ユニットを示してい
る。

同図Ｇは第１０図の位相比較器８８の出力の一例を示し
ている。

同図Ｈは同図Ｇのバースト信号に対するベロシティ−エ
ラーホールド回路２３の出力を示している。

ここで、考察するに、時点Ａのバースト信号の直後にお
いては第１０図の位相比較器８８の出力は零のはずであ
るから、第１２図Ｇの如き波形出力が、時点Ｂのバース
ト信号に対応して発生するのは、時点Ｂに於て検出され
た位相エラーは、第１２図■の如く時間Ａ−Ｂ間で発生
したと考えられる。

即ち、ベロシティ−エラーが検出される時点Ｂの記憶ユ
ニットの番号ＡＤＤ−Ｗば１を示しているが、このエラ
ーは番号Ｏの記憶ユニットに帰属すべきものであること
がわかる。

即ち、検出されたエラーは１つ前の番号Ａ Ｄ Ｄ−Ｗ
に対応して記憶されなければならない。

さて第１１図にむける９５は上述の原理に従って、その
時の記憶ユニットの番号ＡＤＤ−ＷのＷに−１を加算し
てＷ−１を得る加算器である。

９７ば、加算器９５の出力が供給されて、スイッチ１０
０〜１０３のうちから１個のみ選んでメークさせる為の
出力を得るデコーダである。

尚、スイッチ９６，１１６は常時固定接点す側に切換え
られている。

ホールド回路２３にてホールドされたベロシティ−エラ
ーは、スイッチ１１６を介してバッファ増巾器９９に供
給され、スイッチ１００〜１０３のうちの選択されたス
イッチを通って、そのスイッチに接続されている記憶用
コンデンサ１０４〜１０７のうちいづれかに記憶される
。

１０８〜１１１は入力インピーダンスが充分高いバッフ
ァ増巾器である。

一方、制御回路１８で番号ＡＤＤ−Ｒが決定されると、
これがデコーダ９８に送られ、その出力でスイッチ１１
２〜１１５を制御して番号ＡＤＤ−Ｒに対応する記憶ユ
ニットの内容に含まれているベロシティ−エラー読み出
し、これが読出しクロックパルス発生回路２０に供給さ
れる。

もしこの時読み出しと同時に他の記憶ユニットの内容で
書換えてドロップアウトを補償することが制御回路１８
から指令されたとき、ロジック回路ＬＧの出力信号が高
電圧＋１ Ｈｌ＋になり、スイッチ１１７がメークされ
、モノマルチ１１８は同期信号発生回路２１よりの読出
しスタートパルスでトリガされ、モノマルチ１１８は所
定のパルス幅を持つパルスヲ発生する。

このパルスで、スイッチ９６を固定接点ａ側に一時切換
え、デコーダ９７に番号ＡＤＤ−ＯＷに対応したアナロ
グメモリたるコンデンサ１０４〜１０７を選んでそれに
つながるスイッチ１００〜１０３のいずれかをメークす
る。

又、モノマルチ１１８の出力は同時にスイッチ１１６が
固定接点ａ側に切換えられることにより、上述の選ばれ
たアナログメモリたるコンデンサに、その時読み出され
ているエラーを書き込む。

これは番号ＡＤＤ−ＯＷで指定されて、書き換えられた
データが読み出される時も、ベロシティ−エラーが補償
されることを保証する。

第１３図について読出しクロックパルス発生回路２０を
説明する。

ベロシティ−エラー記憶装置２４から出力されたベロシ
ティ−エラーは、鋸歯状波発生回路１２０に供給される
。

この回路１２０は、出力波形の傾斜が入力波形に比例す
る様になされている。

又、読出し指令信号をインバータ回路１２１で反転した
ものでリセット、即ち、回路１２０の出力は記・１意ユ
ニツトが読み出されていないときは零にホールドされる
様になっている。

同期信号発生回路２１から原信号として基準の色副搬送
波信号が供給されていて、これが位相変調器１２２の人
力となり、回路１２０の出力の鋸歯状波で位相変調をう
ける。

変調された出力はモノマルチ１２３によりデユーティ−
５０係に波形成形され、帯域通過が波器１２４で読出し
クロックパルスとして使いたいＮ次の高調波のみが抽出
される。

実施例ではＮ：＝３であり１０．７４ ＭＨｚ の信号
が抽出されている。

〃゛ｉ波器１２４の出力を増巾器１２５で充分大きく増
巾し、波形成形回路１２６で矩形波に変換する。

この様にベロシティ−エラーによって付和変調をうけた
読出１〜クロツクパルスを、制御回路１８．２駆動回路
１７を介して主記憶装置８に直接供給（〜、又、同時に
バッファ記憶装置９．Ｄ−Ａ変換器１０に供給して、主
記憶装置８からベロシティ−エラーの補償された合成カ
ラー映像信号を得ている。

−Ｌ述の主記憶装置８の各記憶ユニットは略１ラインの
ものを用いたが、このｉｔでばＮＴＳＣ合威カ合一カラ
ー映像信号するときには、水子同期信号と色副搬送波信
号の周波数インターリーブ関係を考慮した処理が必要に
なってし捷う。

そこで、各記憶ユニットの記憶容量を２倍にし、略２ラ
イン分を１つの記憶ユニットにすることもできる。

この場合にｄ二、各記憶ユニットの記憶容量を１２８０
番地分とし、書込みスタートパルスから６４０番地分寸
ず書込み、一時書込みを停止−Ｌシ、次のスタートパル
スから引続き６４０番地分書込んで、そして第４図にち
・けるカウンタＣ２，Ｃ４を３ビツトとして上位２ビツ
トで、記憶ユニットの操作をする事により、周波数イン
ターリーブ関係を考慮しないで、２ライン前又は後のデ
ータでドロップアウトを補償することができる。

上述せる本発明時間軸誤差補１１：、装置によれば、時
間軸誤差を有する合成情報信号の単位長信号外缶のドロ
ップアウトの有無を記憶するド「１ツブアウト記憶装置
を設け、ド「１ツプアウＩ・記憶ｉｊ′／：置の記憶内
容に基づいて主記憶装置に複数中６７記憶されている記
憶内容のうちドロップアウトのある中−位長信号分を、
金山ｆ）と１−７で読み出［７中の主１；１４憶装置に
記憶されているドロップアウト（１）ない申１位長信号
分どで置換えることが出来る様（・二、主記憶装置の人
出列側間に、匍制御グー） ｊ−」Ｊ路を含んだ循環ル
ープを形成したから、主記憶装置の記憶容量に匹敵した
特別の記憶装置を設けることなくして、時間軸誤差を有
する合成情報信号にドロップアウトがある場合、その部
分を単位長信号外缶にそれニ近似ぜるドロップアウトの
無い信号と入替えて、ドロップアウトの発生にも拘わら
ず高品質の時間軸補正された合成情報信号を得ることの
できる時間軸誤差補正装置を得ることができる。

本発明では、合成情報信号の単位長信号外缶にドロップ
アウト補償を行なうので、この単位長信号外缶にト加ツ
ブアウト記憶装置が設けられている。

従って、合成情報信号のドロップアウトのある単位長信
号外を１水平周期前に限らす１水平周期置いた単位長信
号外で置換えるようにすることもできる。

更に、１水平周期前の画素が混入すると不都合な場合で
も、容易にドロップアウト補償を行なうことができ、例
えばＳＥＣＡＭ方式、ＮＴＳＣ方式のカラーテレビジョ
ン信号を処理するのに好適である。

又、ドロップアウト記憶装置としては、シフトレジスタ
形のメモリを用いることができる。

伺、ドロップアウト記憶装置に記憶する単位長信号外缶
のドロップアウトの有無は、主記憶装置を構成する記憶
ユニットの一本に記憶する１乃至複数ライン分毎でも良
しし、あるいはその記憶ユニットの記憶容量とは無関係
に１乃至複数ライン分毎でも良い。

父、主記憶装置に書込み記憶する合成情報信号は一部欠
除することなく、全体でも良い。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック線図、第２図
はその説明に供する波形図、第３図はその訝明図、第４
図は第１図の筆トを示すブロック線図、第５図はその説
明に供する波形図、第６図は第１図の他の一部を示すブ
ロック線図、第７図は第１図の史に他の一部を示すブロ
ック線図、第８図及び第９図（・工夫々その説明に供す
る波形図、第１０図は第１図の更に他の一部を示すブロ
ック線図、第１１図は第１図の更に他の一部を示すブロ
ック線図、第１２図はその説明に供する波形図、第１３
図は第１図の更に他の一部を示すブロック線図である。 ８は主記憶装置、１９はドロップアウト記憶装置である
。

Claims (1)

【特許請求の範囲】
1. １ 時間軸誤差を有する合成情報信号をサンプリング回
   路に供給してその時間軸誤差に応じた書込みクロックパ
   ルスを用いて標本化し、該標本化された合成情報信号を
   主記憶装置に上記書込みクロックパルスを用いて書込ん
   で記憶せしめ、該主記憶装置に記載されている記憶内容
   を読出しクロックパルスを用いて順次読出して時間軸誤
   差の補正された合成情報信号を得るようにした時間軸誤
   差補正装置に於て、上記時間軸誤差を有する合成情報信
   号の単位長信号分毎のドロップアウトの有無の検出出力
   を記憶するドロップアウト記憶装置を設け、該ドロップ
   アウト記憶装置の記憶内容に基づいて上記主記憶装置に
   複数単位記憶されている記憶内容のうちドロップアウト
   のある単位長信号分を、全出力として読出し中の上記主
   記憶装置に記載されているドロップアウトのない単位長
   信号分とで置換えることが出来る様に、上記主記憶装置
   の人出刃側間に、制徊］グート回路を含んだ循環ループ
   を形成したことを特徴とする時間軸誤差補正装置。