JPS5829694B2 - デジタル式積分形電圧調整継電器 - Google Patents

Description

【発明の詳細な説明】 本発明は、電力系統の電圧を一定に保つために用いられ
る負荷時タップ切換変圧器 負荷時電圧調整器を制御す
るデジタル式積分形電圧調整継電器に関する。

近時変電所の自動化に伴い配電線電圧の調整に負荷時タ
ップ切換変圧器あるいは負荷時電圧調整器が多く使用さ
れる傾向にある。

このような機器において電圧調整の動作回数を合理的に
減少させ且つ配電線電圧を理想的に制御させるためには
、線路の電圧が基準電圧から大きく変動した場合は速や
かに例えば負荷時電圧調整器を操作して基準電圧に戻し
、逆に基準電圧から僅かに変動した場合はやや長い時限
を経て負荷時電圧調整器を操作して基準電圧に戻すよう
に制御することが望ましい。

このため電圧変動の時間的積分値がある一定値に達した
時に負荷時電圧調整器を動作させるような特性を有する
電圧調整継電器の必要性を生じた。

斯かる要求に応じて製作されたのが積分形電圧調整継電
器であって第１図に示すような特性を有している。

第１図は不感帯範囲を各種変えた場合の限時特性を示し
、不感帯を超えた偏差−と動作時間（秒）の積である積
分定数を２００としである。

このような特性を得る手段として、従来は誘導円板形の
継電器が主として用いられていたが、機械的な構造であ
るがために、多頻度動作によって回転部の動作が不安定
になったり、接点の接触不良を起すことがあった。

この問題解決のために半導体回路による静止形継電器が
使用されるよ〕になり、機械的構造のもつ上記欠点は解
消された。

しかしながら現在用いられている静止形継電器は、アナ
ログ方式のため次のような問題点がある。

即ち、基準電圧源として、高精度、高安定の定電圧回路
を必要とし、回路的に複雑になり温度補償も必要で高価
となる。

また、積分回路の時定数が大きくなり、使用するコンデ
ンサとしては洩れ電流及び容量変化の少ないものを必要
とし、非常に高価であり寸法も大きくなる。

本発明は上記従来技術の欠点を除去したデジタル式積分
形電圧調整継電器を提供することを目的とするもので、
その特徴とする構成は、基本周波数ｆの交流電圧ｎｆ＋
Ａｆ（ｎは整数）なる周波数に等しい周期でサンプリン
グするサンプリング回路、サンプリングされた電圧をア
ナログ−デジタル変換するアナログ−デジタル変換回路
、前記アナログ−デジタル変換回路の出力を２乗演算す
る２乗演算回路、前記２乗演算回路の出力を一定時間積
分する第１積分回路、前記第１積分回路の積分出力を一
定値に１及び該一定値に１より小さい他の一定値に２と
比較する比較回路、前記積分出力が前記一定値に１より
大きい時にその差を積分する第２積分回路並びに前記積
分出力が前記他の一定値に２より小さい時にその差を積
分する第３積分回路を備え、前記第２積分回路又は第３
積分回路の積分値が予め定めた値に達した時に、夫々に
対応して前記交流電圧を降下又は上昇させる指令を送出
することにある。

以下、本発明の一実施例を第２，３図に基づいて説明す
る。

本実施例のブロック結線図を示す第２図において、１は
入力端子、２はｆなる基本周波数の交流電圧をｎｆ−１
−Ｊ／（但し、ｎは整数）なる周波数に等しいサンプリ
ング周期で取り出すサンプリング回路、３はサンプリン
グされた電圧に対しアナログ量をデジタル量に変換する
アナログ−デジタル変換回路、４は前記アナログ−デジ
タル変換回路３の各出力Ｅｌ ｔ Ｅ２ 、 Ｅ３・・
・・・・（第３図参照）を２乗演算する２乗演算回路、
５は前記２乗演算回路；４．め各出・力・ｎ１２ノｊ
−Ｅ２” 、 Ｅ３”・・・・・・を後述する一定時間
につき・積分し−ｅ＜ｘ＝ Ｅｌ” 、 ＋Ｅ２′＋Ｅ
３′＋・・・・・・ＢＫ２の演算を行なう第１積分回路
、６は前記第１積分回路５の積分出力を予め設定した一
定値に１及び他の一定値に２ （但し、Ｋｌ ＞Ｋ２
）と比較する比較回路、７は前記積分出力が前記一定値
に１より大きい場合にその差値を積分する第２積分回路
、８は前記積分出力が前記他の一定値に２より小さい場
合にその差値を積分する第３積分回路であって、これら
第２積分回路７及び第３積分回路８は夫々の積分値が予
め設定した値に達した時、夫々に対応する出力端子９あ
るいは出力端子１０から図示しない負荷時電圧調整器あ
るいは負荷時タップ切換変圧器の制御回路に電圧を降下
あるいは上昇させる指令を与える。

次にサンプリング周波数をｎｆ＋ｌｆとした理由を説明
する。

基本周波数ｆの交流電圧をサンプリング周波数ｎｆ＋ｌ
ｆでサンプリングした場合、第３図に示すように、基本
周波数ｆの１周期に対しサンプリングにはＪｔなる時間
的な位置ずれが生じ、この位置ずれＪｔは（１）式で与
えられる。

第３図はｎ＝１２とした時の各サンプリング点を示し、
Ｅｌｙ Ｅ、、 ｔ Ｅ３ ｔ・・・・・・が各サンプ
リング値である。

このようにして得られた各サンプリング値Ｅｌ ｅ Ｅ
２ ＃ Ｅ３・・・・・・をアナログ−デジタル変換回
路３，２乗演算回路４を経て第１積分回路５で一定時間
積分することは、元の定流電圧を前記Ｊｔの間隔でサン
プリングして積分したことと等価になり、よって見掛上
のサンプリング周波数が高くなって交流電圧に波形歪が
あっても正確な積分演算が得られることになる。

ここで第１積分回路５が積分する場合の前記一定時間に
ついて説明する。

これはサンプリング点のずれが１サンプリング周期分移
動するに要する時間とすれば十分である。

即ち、サンプリング点は前述の如く基本周波数ｆの１周
期（Ｔ＝７）の間にＪｔだけ位置ずれし、また１サンプ
リング周期は。

ｆ＋ｌｆであるから、前記一定時間をｔとすると（２）
式で与えられる。

（２）式に前記（１）式を代入すると、（３）式を得る
。

以上実施例とともに具体的に説明したように、本発明に
よれば系統の基本周波数とサンプリング周波数とを同期
させる必要が無いので、タイミング回路が簡単になり、
また系統交流電圧の周波数誤差の影響なく該交流電圧の
実効値を検出できる。

しかもサンプリング周波数にくらべ実質的にサンプリン
グ点が高密度化したので、波形歪があっても積分演算を
より正確に得られる。

更には不感帯範囲に係る一定値に１ｔＫ２はデジタル量
に置換されているので、従来のアナログ式静止形電圧調
整継電器のような高精度の基準電圧やレベル検出回路が
不要となり信頼性の高い積分形電圧調整継電器が得られ
る。

【図面の簡単な説明】

第１図は積分形電圧調整継電器の特性を示す特性曲線図
、第２図は本発明の一実施例を示すブロック結線図、第
３図はｆなる基本周波数の交流電圧をｎｆ＋Ｉｆなる周
波数に等しい周期でサンプリングした場合のサンプリン
グ点の時間的位置ずれを示す説明図である。 図面中、１は入力端子、２はサンプリング回路、３はア
ナログ−デジタル変換回路、４は２乗演算回路、５は第
１積分回路、６は比較回路、７は第２積分回路、８は第
３積分回路、９，１０は出力端子、Ｋ１．に２は一定値
、Ｅｌ、Ｅ２．Ｅ３はサンプリング値、Ｊｔはサンプリ
ング点の時間的な位置ずれである。

Claims (1)

【特許請求の範囲】
1. １ 基本周波数ｆの交流電圧ｎｆ＋Ｊｆ（ｎは整数）な
   る周波数に等しい周期でサンプリングするサンプリング
   回路、サンプリングされた電圧をアナログ−デジタル変
   換するアナログ−デジタル変換回路、前記アナログ−デ
   ジタル変換回路の出力を２乗演算する２乗演算回路、前
   記２乗演算回路の出力を一定時間積分する第１積分回路
   、前記第１積分回路の積分出力を一定値に１及び該一定
   値に１より小さい他の一定値に２と比較する比較回路、
   前記積分出力が前記一定値に１より大きい時にその差を
   積分する第２積分回路並びに前記積分出力が前記性の一
   定値に２より小さい時にその差を積分する第３積分回路
   を備え、前記第２積分回路又は第３積分回路の積分値が
   予め定めた値に達した時に、夫々に対応して前記交流電
   圧を降下又は上昇させる指令を送出することを特徴とす
   るデジタル式積分形電圧調整継電器。