Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS583231B2 - Large and small moon discrimination circuit - Google Patents
[go: Go Back, main page]

JPS583231B2 - Large and small moon discrimination circuit - Google Patents

Large and small moon discrimination circuit

Info

Publication number
JPS583231B2
JPS583231B2 JP56126923A JP12692381A JPS583231B2 JP S583231 B2 JPS583231 B2 JP S583231B2 JP 56126923 A JP56126923 A JP 56126923A JP 12692381 A JP12692381 A JP 12692381A JP S583231 B2 JPS583231 B2 JP S583231B2
Authority
JP
Japan
Prior art keywords
month
display
day
small
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56126923A
Other languages
Japanese (ja)
Other versions
JPS57141680A (en
Inventor
猪奥年紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56126923A priority Critical patent/JPS583231B2/en
Publication of JPS57141680A publication Critical patent/JPS57141680A/en
Publication of JPS583231B2 publication Critical patent/JPS583231B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は大小付きの判別回路に係る。[Detailed description of the invention] The present invention relates to a size discrimination circuit.

従来の大小月の判別回路は月の計数内容を1月から12
月の各月にデコードし、1,3,5,7,8,10,1
2月は大の月、2,4,6,9,11は小の具として判
別していた。
The conventional large/small moon discrimination circuit calculates the monthly count contents from January to 12.
Decode each month, 1, 3, 5, 7, 8, 10, 1
February was considered a large month, and 2, 4, 6, 9, and 11 were considered small months.

,しかし、この回路は一旦1月から12月の各月にデコ
ードするデコーダ、及び更に大の月か小の月かを選択す
るゲート回路等が必要で、回路構成を複雑にしていた。
However, this circuit requires a decoder to decode each month from January to December, and a gate circuit to select whether the month is a large month or a small month, making the circuit configuration complicated.

本発明は簡単な回路構成で大小月の判別を行なえる回路
を提供するもので、以下図面に従って本発明の一実施例
を詳細に説明する。
The present invention provides a circuit that can discriminate large and small moons with a simple circuit configuration, and one embodiment of the present invention will be described in detail below with reference to the drawings.

実施例としていわゆる万年カレンダー機能を備えた電子
時計について説明する。
As an example, an electronic timepiece having a so-called perpetual calendar function will be described.

第1図は本発明の一実施例(腕時計)の平面図である。FIG. 1 is a plan view of an embodiment (wristwatch) of the present invention.

月表示部1、日表示部2、時表示部3、分表示部4、秒
表示部5により現在11月18日6時35分21秒であ
ることを示している。
The month display section 1, date display section 2, hour display section 3, minute display section 4, and second display section 5 indicate that the current time is 6:35:21 on November 18th.

また日曜表示部6により7日ずつ5段に表示された日表
示部2の第3列即ち3日、10日、17日、24日が今
月の日曜日であることを示している。
Further, the third column of the day display section 2, which is displayed in five columns of seven days by the Sunday display section 6, ie, the 3rd, 10th, 17th, and 24th, indicates that this month's Sundays are Sundays.

また7,7・・・・・・は表示修正用のボタンである。Further, 7, 7, . . . are buttons for modifying the display.

第2図は本実施例の要部のブロック図である。FIG. 2 is a block diagram of the main parts of this embodiment.

基準パルス発振器(又は商用電源)8による基準信号を
分周器9により分周し、秒カウンタ10−5、分カウン
タ10−4、時カウンタ10−3、日カウンタ10−2
、月カウンタ10−1により秒乃至月をカウントし夫々
デコーダ11−1,11−2・・・・・・,11−5に
よりカウンタの内容にあったセグメントを選択して夫々
月、日、時、分、秒を表示する。
A reference signal from a reference pulse oscillator (or commercial power source) 8 is divided by a frequency divider 9, and a second counter 10-5, a minute counter 10-4, an hour counter 10-3, and a day counter 10-2.
, the month counter 10-1 counts seconds to months, and the decoders 11-1, 11-2, . , minutes, and seconds.

日の表示はマトリックス状に配したセグメント2a,2
a,・・・・・・のうちひとつを選択することにより行
なう。
The day is displayed in segments 2a and 2 arranged in a matrix.
This is done by selecting one of a, . . .

第1図の文字盤上の月、時、分、秒の文字は固定表示で
ある。
The month, hour, minute, and second characters on the dial in Figure 1 are fixedly displayed.

また日表示部2のうち1日から28日までは文字盤上に
固定表示されているが29日、30日、31日の表示部
2−29.2−302−31は例えば第3図に示すよう
に、「29」「30」「31」の数字を記した透明電極
11の上に順次ツイストネマテイツク液晶12、透明電
極13、偏光板14が積層されて形成され、この透明電
極11の下方から偏れる。
Also, the days from the 1st to the 28th in the date display section 2 are fixedly displayed on the dial, but the display sections 2-29.2-302-31 for the 29th, 30th, and 31st are shown in Fig. 3, for example. As shown, a twisted nematic liquid crystal 12, a transparent electrode 13, and a polarizing plate 14 are sequentially laminated on a transparent electrode 11 marked with numbers "29,""30," and "31." It is biased from below.

電極11.13間に電圧の印加されない時は「29」、
「30」、「31」の数字がみえているが、一定電圧が
印加されるとツイストネマテイツク液晶12は施光性を
破壊され、偏光板14に透過する光はなくなり、「29
」、「30」、「31」の数字は上から見ることができ
なくなる。
"29" when no voltage is applied between electrodes 11 and 13;
The numbers ``30'' and ``31'' are visible, but when a certain voltage is applied, the twisted nematic liquid crystal 12 loses its light-dispersion properties, and no light passes through the polarizing plate 14.
”, “30” and “31” cannot be seen from above.

本実施例に於ては、第2図に示すように月カウンタ10
−1の内容によって不用日表示抑制回路15によって2
9日、30日、31日表示部2−29.2−30.2−
31の表示を見えなくすることができ、例えば第1図の
実施例では月カウンタ10−1の内容が「11」である
ので不用日表示抑制回路15を介して31日表示部2−
31の表示のみ抑制されている。
In this embodiment, as shown in FIG.
2 by the unused date display suppression circuit 15 depending on the contents of -1.
9th, 30th, 31st display section 2-29.2-30.2-
For example, in the embodiment shown in FIG. 1, the content of the month counter 10-1 is "11", so the 31st day display section 2-
Only the display of 31 is suppressed.

不用日表示抑制回路15の出力は日カワンタ10−2に
フィードバックして今表示している月が何日で終るのか
の情報を伝える。
The output of the unused day display suppressing circuit 15 is fed back to the date counter 10-2 to convey information about how many days the currently displayed month ends.

第4図は本実施例の不用日表示抑制回路15を詳しく説
明するためのブロツ、ク図である。
FIG. 4 is a block diagram for explaining in detail the unused day display suppression circuit 15 of this embodiment.

月カウンタ10−1は4個の2進カウンタ10−1a,
10−1b,10−1c,10−1dより構成される。
The month counter 10-1 consists of four binary counters 10-1a,
It is composed of 10-1b, 10-1c, and 10-1d.

各月の2進表示と大の月か小の月かの区別はF表のよう
になる。
Table F shows the binary representation of each month and the distinction between large and small months.

この表で分るように最上位ビット(第4ビット)10−
1dの出力と最下位ビット(第1ビット)10−1aの
出力が同じときが小の月で、異なるとき大の月であるの
で10−1dの出力と10−1aの出力の排他的オアを
排他的オアゲートEx−ORによりとり、またこの反転
をインバータInvlによりとるこの出力、即ち31日
表示抑制信号Sig31は小の月のみ“1”(論理値1
を“1”と書く、以下同様)となる。
As you can see from this table, the most significant bit (4th bit) is 10-
When the output of 1d and the output of the least significant bit (1st bit) 10-1a are the same, it is a small month, and when they are different, it is a large month. Therefore, use the exclusive OR of the outputs of 10-1d and 10-1a. This output, that is, the 31-day display suppression signal Sig31, obtained by exclusive OR gate Ex-OR and its inversion by inverter Invl, is "1" (logical value 1) only for small months.
is written as “1”, and so on).

またインバータInv2とノアゲートNORによって2
月であることが検出されるのでこのノアゲートNORの
出力、即ち29日、30日表示抑制信号Sig29,S
ig30は2月のみ“1”となる。
Also, by inverter Inv2 and NOR gate NOR, 2
Since it is detected that it is the moon, the output of this Noah gate NOR, that is, the 29th and 30th day display suppression signals Sig29,S
ig30 is “1” only in February.

これらの抑制信号は日カウンタ10−2にフィードバッ
クされこの月が何日で終るかを伝える。
These suppression signals are fed back to day counter 10-2 to tell it what day this month ends.

また、日曜表示レジスタ11−6は7ビットシフトレジ
スタであり日曜表示部6の表示に対応している。
Further, the Sunday display register 11-6 is a 7-bit shift register and corresponds to the display on the Sunday display section 6.

パルス発生器16には29日、30日日表示抑制信号S
ig29,Sig31が入力されていて、制御信号CS
igによって、この3つの抑制信号のうち論理値“0”
のものの数だけパルスを発生させる。
The pulse generator 16 receives a 29th and 30th date display suppression signal S.
ig29 and Sig31 are input, and the control signal CS
ig, the logical value “0” of these three suppression signals
Generate as many pulses as there are.

つまり3つの抑制信号Sig29,Sig30,Sig
31が“0”“0”“0”なら3つのパルス、また“0
”“0”“1”なら2つのパルスを発生し、“1”“1
”“1”ならパルスを発生しない。
In other words, three suppression signals Sig29, Sig30, Sig
If 31 is “0” “0” “0”, there are three pulses, and “0”
” “0” “1” generates two pulses, “1” “1”
” If it is “1”, no pulse will be generated.

制御信号CSigは月のかわり目に発生される。The control signal CSig is generated on the moon's behalf.

例えば11月から12月にかわるときは、3つの抑制信
号は夫々“0”“0”“1”であるから11月から12
月にかわるときにパルス発生器16より2つのパルスが
発生され日曜表示レジスタ11−6は2ビットだけシラ
トし、日曜表示部6の表示は2ビット左に移動する。
For example, when changing from November to December, the three suppression signals are "0", "0", and "1", respectively, so from November to December
When the month changes, two pulses are generated by the pulse generator 16, the Sunday display register 11-6 shifts by 2 bits, and the display on the Sunday display section 6 moves 2 bits to the left.

第1図の実施例においては今11月であり、3日、10
日……が日躍日であるが、12月になると日曜表示が2
ビット左に移動し1日、8日……が日躍日であることが
表示される。
In the example of FIG. 1, it is now November, and the 3rd and 10th
Sunday... is the Nikkiyaku day, but in December, the Sunday display is 2.
The bit moves to the left, and it is displayed that the 1st, 8th, etc. are Nikkaku days.

また本実施例には示さないが潤年の2月には29日は表
示し、30日、31日表示部2−30.2−31は表示
を見えなくすれば一層便利である。
Although not shown in this embodiment, it would be more convenient if the 29th day of February of 2007 is displayed, and the 30th and 31st day display portions 2-30.2-31 are made invisible.

以上のように本発明によれば、万年カレンダー付電子時
計等に採用しても有用なものであり、大小月を簡単な回
路構成で判別することができる。
INDUSTRIAL APPLICABILITY As described above, the present invention is useful even when applied to an electronic timepiece with a perpetual calendar, and large and small months can be determined with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の平面図、第2図は第1図の
実施例のブロック図、第3図は第1図の29日、30日
、31日表示部2−29.2−30.2−31の構成の
一例を説明する図、第4図は第1図の実施例の要部ブロ
ック図である。 10−1:月カウンタ、10−1a,10−1b,10
−1c,10−1d:2進カウンタ、10−2:日カウ
ンタ、15:不用日表示抑制回路、ExOR:排他的オ
アゲート。
FIG. 1 is a plan view of an embodiment of the present invention, FIG. 2 is a block diagram of the embodiment of FIG. 1, and FIG. 2-30. FIG. 4 is a block diagram of the main part of the embodiment shown in FIG. 1. 10-1: Month counter, 10-1a, 10-1b, 10
-1c, 10-1d: binary counter, 10-2: day counter, 15: unused day display suppression circuit, ExOR: exclusive OR gate.

Claims (1)

【特許請求の範囲】[Claims] 1月を順次4ビットの2進数で計数し、最上位(第4ビ
ット)と最下位ビット(第1ビット)の論理値が同一か
否かにより大の月か少の月かを判別するようにした大小
月の判別回路。
January is counted sequentially using a 4-bit binary number, and it is determined whether it is a large month or a small month depending on whether the logical values of the most significant bit (4th bit) and the least significant bit (1st bit) are the same. Large and small moon discrimination circuit.
JP56126923A 1981-08-12 1981-08-12 Large and small moon discrimination circuit Expired JPS583231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56126923A JPS583231B2 (en) 1981-08-12 1981-08-12 Large and small moon discrimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56126923A JPS583231B2 (en) 1981-08-12 1981-08-12 Large and small moon discrimination circuit

Publications (2)

Publication Number Publication Date
JPS57141680A JPS57141680A (en) 1982-09-02
JPS583231B2 true JPS583231B2 (en) 1983-01-20

Family

ID=14947241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56126923A Expired JPS583231B2 (en) 1981-08-12 1981-08-12 Large and small moon discrimination circuit

Country Status (1)

Country Link
JP (1) JPS583231B2 (en)

Also Published As

Publication number Publication date
JPS57141680A (en) 1982-09-02

Similar Documents

Publication Publication Date Title
US4355380A (en) Electronic timepiece with auxiliary digital display
US4205516A (en) Electronic display device
GB2053529A (en) Electronic timepiece
US3889458A (en) Electronic clock devices
JPS607235B2 (en) alarm electronic clock
GB1517333A (en) Liquid crystal display device and drive circuit
JPS583231B2 (en) Large and small moon discrimination circuit
GB2060954A (en) Electronic timepiece
JPS5847036B2 (en) electronic clock
JPS5939750B2 (en) Perpetual calendar
US4353178A (en) Calendar display device
JPS6238672B2 (en)
US4367959A (en) Pseudo-analog display device
JPS6018958B2 (en) Electronic clock with alarm
US4102122A (en) Electronic watch
JPS5810750B2 (en) digital electronic clock
JPS5819077B2 (en) calendar calendar
GB2062908A (en) Improvements in or relating to electronic timepieces
JP2606010Y2 (en) Multifunction electronic clock
CA1088764A (en) Electronic display device
JPS642907B2 (en)
JPS5912154B2 (en) digital display electronic clock
JPS5843713B2 (en) densid cay
JPS5815937Y2 (en) clock circuit
JPS642908B2 (en)