Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5837582B2 - プログラム保護装置 - Google Patents
[go: Go Back, main page]

JPS5837582B2 - プログラム保護装置 - Google Patents

プログラム保護装置

Info

Publication number
JPS5837582B2
JPS5837582B2 JP52159709A JP15970977A JPS5837582B2 JP S5837582 B2 JPS5837582 B2 JP S5837582B2 JP 52159709 A JP52159709 A JP 52159709A JP 15970977 A JP15970977 A JP 15970977A JP S5837582 B2 JPS5837582 B2 JP S5837582B2
Authority
JP
Japan
Prior art keywords
program
register
address
data
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52159709A
Other languages
English (en)
Other versions
JPS5489542A (en
Inventor
利宜 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP52159709A priority Critical patent/JPS5837582B2/ja
Publication of JPS5489542A publication Critical patent/JPS5489542A/ja
Publication of JPS5837582B2 publication Critical patent/JPS5837582B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Description

【発明の詳細な説明】 本発明はプログラムの書込みおよび消去ならびにマニュ
アル計算をなし得る電子計算機に係り、特に書込まれた
プログラムの保護を行うプログラム保護装置に関する。
従来、プログラムを記憶しこれに従って作業を進めてい
くストアードブログラム方式の電子計算機であって、プ
ログラムの書込みおよび消去ならびにマニュアル計算(
この明細書においてマニュアル計算とは四則計算のほか
関数計算を含めたものをいう)を行う機能を有する電子
計算機は、マニュアル計算を行う際にはまず、例えばP
RINT等の何らかのコマンドを入力してから行うよう
になっており、コマンドを入力させないでマニュアル計
算を行ってしまうと前に書込まれたプログラムを消去し
てしまうおそれがある。
例えば、BASIC言語を使用した次のようなプログラ
ムが書込まれているときに、 既に書込まれている行番号10のみを入力させて実行キ
ーを押すと、行番号10のステートメントがすべて消去
されてしまうという問題点がある。
本発明は、従来のこのような問題点を解決するためにな
されたもので、マニュアル計算時に、例えば上述のよう
なコマンドを与えなくても既に書込まれたプログラムが
消去されることのない、換言すれば既に書込まれたプロ
グラムに影警を与えることなくマニュrル計算をなし得
るプログラム保護装置を提供することを目的とする。
この目的を達或するために、本発明は、書込まれたある
いはこれから書き込まれるプログラムを消去可能とする
か消去不可能とするかを選択する選択手段と、この選択
手段の選択内容を記瞳する記憶装置とを備え、前記記憶
装置がプログラムの消去を不可能とすべきことを記憶し
ているときには入力データをマニュアル計算用データと
みなしてプログラムの記憶を保持するように制御するも
のである。
以下、添付図面を参照して本発明の実施例を説明する。
第1図および第2図は本発明によるパーソナルコンピュ
ータの一実施例を示す斜視図およびブロック図である。
パーソナルコンピュータ1は、基本的に16ビットのマ
イクロコンピュータであり、主記憶装置2、中央処理装
置3、キーボード部4、CRT表示部5をそなえている
主記憶装置2は、システム領域8とユーザー領域10と
に分かれている。
システム領域8は、システムプログラム記憶領域12と
、ユーザープログラム先頭アドレス記憶領域14と、シ
ステムワーキングレジスタ群16と、システムワーキン
グ領域18とからなっている。
システムプログラム記憶領域12は、例えばコマンド参
照テーブル、割込処理プログラム、エラー処理プログラ
ム、各種演算用プログラム等ハードウエアを制御する固
定プログラムを記憶するものである。
ユーザーズプログラム先頭アドレス記憶領域14は、ユ
ーザーが書込んだプログラムの先頭アドレスを記憶する
ものである。
システムワーキングレジスタ群16はシステムが使用す
る変数を一次記憶するためのレジスタR1〜R12から
なっている。
システムワーキング領域18は上記以外の各種情報を記
憶するもので、この中にはユーザにより書込まれるプロ
グラムを消去不可能(以下ロック状態という)とするか
消去可能(以下、解除状態という)とするかを選択する
プログラム保護キー20(第1図および第2図のキーボ
ード部4参照)の状態を記憶するプロテクトレジスタa
1が設けられている。
プロテクトレジスタa1は例えば第3図に示すように5
200(16進数)番地に配置される16ビットのレジ
スタであり、プログラム保護キー20がロック状態にあ
ると第4a図に示すように内容が1010101010
101010となり、プログラム保護キー20が解除状
態にあると第4b図に示すように内容が0101010
101010101となるものである。
換言すれば、プログラム保護キー20がロック状態にあ
るとプロテクトレジスタa1のMSDは1となり、プロ
グラム保護ギー20が解除状態にあるとプロテクトレジ
スタa1のMSDがOとなるようになっている。
なお、この実施例では、ワーキングレジスタR1の番地
を5101番地、ワーキングレジスタR2の番地を51
02番地としている。
主記憶装置2のユーザー領域10は、行番号テーブル2
2と、ソースプログラム領域24と、変数テーフル26
と、ユーザーワーキング領域28とからなっている。
行番号テーブル22は、ユーザーにより書込まれた行番
号及びステートメントから成るプログラム情報の行番号
と、このステートメントが記憶されている番地とを対に
して記憶するものであり、ソースプログラム領域24は
ユーザーにより書き込まれたステートメントを記憶する
ものである。
中央処理装置3中の制御部30は、インストラクション
レジスタ、リードオンリーメモリ(ROM)、およびイ
ンストラクションデコーダ等をそなえている。
ROMは中央処理装置3の内外の論理回路を制御するマ
イクロプログラムが記憶されており、インストラクショ
ンレジスタは主記憶装置2からデータバス32を介して
読出される命令が格納されるもので、この出力により上
記ROMに記憶されているマイクロプログラムを選択的
に出力させるものである。
イラストラクションデコーダは上記ROMの出力を解読
して、マルチプレクサ44等に接続されているコントロ
ールバス34に制御信号を出力し且つ主記憶装置2に接
続されているコントロールバス35に制御信号を出力す
るとともに、主記憶装置2に接続されているイネーブル
ライン36にイネーブル信号MEを出力するか、あるい
はキーボード部4およびCRT表示部5に接続されてい
る入力/出力(以下I/Oと略記する)イネーブルライ
ン38にメモリデイセイブル信号(以後単にデイセイブ
ル信号と略記する)MEを出力することにより中央処理
装置3内外の装置の制御を行うものであり、上記2つの
信号MEとMEは二者択一的に出力される。
インクラフ゜トレジスタ40はキイーボード部4等の外
部入出力装置からの割込み要求信号(シリアル信号)を
受けて、その割込みレベルをパラレルに記憶するもので
あり、また、イニシャルセット回路42から電源投入時
の割込要求信号も受けるようになっている。
マルチプレクサ44は、インクラブトレジスタ40から
の割込みレベルを示す信号、制御部30からの制御信号
、主記憶装置2からデータバス32を介して与えられる
信号、および後述のデータバツファ50から与えられる
データ信号を選択してレジスタ群48の所定のレジスタ
または演算論理ユニット(以下ALUと略記する)46
に与えるものである。
ALU46は制御部30から与えられる制御信号に基き
、データの加算、減算、この繰返しによる乗算、除算、
シフト、および回転等を行うものである。
レジスタ群48中には、2つの1次記憶レジスタTA,
TB、プログラムカウンタPC,ワーキングポインタW
P,およびステータスレジスタSTが設けられている,
プログラムカウンタPCは主記憶装置2中に記憶されて
いるシステムプログラムのアドレスを指定するものであ
る。
ワーキングポインタWPはシステムプログラムにより使
用されるワーキングレジスタR1乃至R12の先頭アド
レスを記憶するものである。
ステータスレジスタSTはプログラムの実行、演算等の
各種状態を保持するレジスタであり、プログラムキーの
状態用ビット、各レベルの割込みマスク用ビット、オー
バーフロー表示用ビット、キャリー表示用ビット等を有
している。
データバツファ50はデータバス32を介して主記憶装
置2に接続されるとともに、バス60等を介してマルチ
プレクサ44とALU45に接続され、中央処理装置3
の内部(マルチプレクサ44、ALU46等)に対して
は双方向性を有し、主記憶装置2に対しては出力のみを
与えるバツファレジスタであり、中央処理装置3から主
記憶装置2に向うデータは一旦このデータバツファ50
に記憶された後出力される。
ア“ドレスバツファ52はアドレスバス56を介して主
記憶装置2及び入出力装置(キーボード部4、CRT表
示部5)に接続されるとともにバス60等を介してAL
U46に接続され、ALU46から与えられるアドレス
信号を一時記憶し、このアドレスバス56を介して主記
憶装置2または入出力装置(キーボード部4、CRT表
示部5)に与える7もめである。
入出力バツファ−(以下I/Oバツファと略記する)5
4はデータパス58を介して入出力装置(キーボード部
4とCRT表示部5)に接続されるとともにバス60等
を介してALU46に接続され、入出力装置とALU4
5との間で送受されるデータおよび制御情報←時記憶す
るものである。
キーボード部4は、キーボード本体62と、エンコーダ
64と、入出力ポート(以下I/Oボートと略記する)
66とからなっている。
キーボード本体62は、上述のプログラム保護キー20
のほかに、実行キー68、プログラム指定キー69a、
英文字、数字キー69b、スペースキー69c、カーソ
ル移動キー等が配設されるとともに、プログラム保護キ
ー20がロック状態にあるときに点灯しプログラム保護
キー20が解除状態にあるときに消灯されるプログヂム
保護表示ランプTOが設けられている。
エンコーダ64はキーボード本体62のキーが操作され
ることにより発生する情報をエンコードしてI/Oポー
ト66に与えるとともに、キーが操作されることにより
発生する割込要求信号をインタラプトレジスタ42に与
えるものである。
I/Oポート66は、出力用ラッチ回路72、入力用ラ
ッチ回路74、およびデコーダ76とからなっている。
出力用ラッチ回路72はエンコーダ64の出力データ←
時保持しデータパス58に与えるものである。
入力用ラッチ回路74は中央処理装置3からデータパス
58を介して与えられるデータおよび制御情報を一時保
持してキーボード本体62に与え上記表示ランプ70を
点灯,駆動する゛とともに出力用ラッチ回路72に与え
るものである。
デコーダ76はデイセイブルライン38およびアドレス
バス56に接続され、デイセイブル信号MEを受け且つ
中央処理装置3からアドレス指定を受けたときにキーボ
ード部4を作動可能とするものである。
CRT表示部5は例えば80個のキャラクタを24行ま
で表示できるものであり、I/Oポート78と、CRT
記憶装置80と、アドレス制御部82と、駆動制御部8
4と、CRT本体部86とからなっている。
I/Oポート78は、中央処理装置3からデータパス5
8を介して与えられる入カデータおよび制御情報をそれ
ぞれ一時保持する入力データ用ラッチ回路および制御情
報用ラッチ回路と、CRT表示部5側から出力されるデ
ータを一時保持する出力データ用7ラツチ回路と、上記
制御情報用ラッチ回路の出力を解読する解読器と、デイ
セイブルライン38とアドレスノ.くス56に接続され
てデイセイブル信号MEを受け且つ中央処理装置3から
アドレス指定がなされたときにCRT表示部5を作動可
能にするデコーダとをそなえている。
CRT記憶装置80は、CRT本体86に表示すべきデ
ータが記憶される記憶装置である。
アドレス制御部82は中央処理装置3から与えられるデ
ータに基きCRT記憶装置80のアドレス指定を行うと
ともにカーソルの位置を制御するものである。
駆動制御部84は、CRT記憶装置80から与えられる
データに対応したキャラクタをドットおよびラスクに合
わせて出力するキャラクタジエネレー夕と、ドットカウ
ンタ、キャラクタカウンタ、ラスタカウンタおよび行カ
ウンタを含み水平同期信号および垂直同期信号を出力す
るCRTカウンタと、パラレルーシリアル変換を行って
ビデオ信号を出力するP/S変換器と、ビデオ信号を増
幅してCRT本体86にデータ表示させるCRTドライ
バ等.とからなっている。
なお、第1図中、102は補助記憶装置としての機能を
有するカセットMTであり、このカセットMT 1 0
2を制御するイジエクト釦104a,巻戻し釦104
bがパネル上に設けられている。
また、第2図中、106はクロツク信号発生器でありコ
ンピュータ1全体の同期をとっている。
次に、このように構或された実施例の動作を第5図、第
6a図および第6b図のフローチャートならびに第7a
図および第7b図の状態図を参照して説明する。
コンピュータ1が始動されると、第6a図および第7a
図に示すようにプログラムカウンタPCが主記憶装置2
のアドレス(m)を指定し、このアドレスに相当するシ
ステムプログラム領域12から“ワーキングレジスタR
1に定数をロードせよ”という2バイト命令が読出され
、この命令が制御部30により解読される。
次に、プログラムカウンタPCのカウント値が、(m+
1)となり、16進数の5555(定数)がレジスタ群
48の一時記憶レジスタTAにロードされる。
このロードが終了するとワーキングレジスタR1の番地
を得る為ワーキングポインタWPにr+1jL,たアド
レス、即ち5101がアドレスバツファ52にセットさ
れ、一時記憶レシスタTAの記憶内容がアドレスバツフ
ァ52によってアドレス指定されるワーキングレジスタ
R1に転送される。
従って、このときのワーキングレジスタR1の内容は2
進数で「0101010101010101Jとなる。
次に、プログラムカウンタPCがインクリメントされて
主記憶装置2のアドレス(m+2)を指定し、このアド
レスに相当するシステムプログラム領域12から゛ワー
キングレジスタR1の内容をプロテクトレジスタa1に
転送せよ”という命令が読み出され、この命令が制御部
30に.より解読される。
そして、上述したと同様の動作によってワーキングレジ
スタR1のアドレスがアドレスバツファ52にセットさ
れ、このアドレスバッファ52によってアドレス指定さ
れた、ワーキングレジスタR1から一時記憶レジスタT
Aにその内容0101010101010101が転送
される。
次に、プログラムカウンタPCのカウント値がインクリ
メントされて(rn+3)となり、プロテクトレジスタ
a1のアドレスが一時記憶レジスタTBにセットされる
そして、この一時記憶レジスタTBの内容がアドレスバ
ツファ52にセットされ、プロテクトレジスタa1のア
ドレスが指定されて一時記憶レジスタTAの内容がプロ
テクトレジスタa1に転送される。
従って、プロテクトレジスタa1の内容は010101
0101010101となり(第4b図の状態)、ユー
ザーにより主記憶装置2のユーザー預域に書き込まれる
プログラムは消去可能となり、プログラム保護表示ラン
プ70が消灯される。
このように始動時に、書込まれるプログラムを消去可能
状態にするのは換言すれば、プログラム保護キー20を
解除状態とするのは、このとき主記憶装置2内にはユー
ザーの使用するプログラムが書き込まれていないからで
ある。
次に、キー操作が行われると、エンコーダ64がキーボ
ード本体62から出力された信号を受けて割込要求信号
をインクラブトレジスタ40に加える。
このとき、レジスタ群48中のステータスレジスタST
が割込みマスクをかけていないとすると、第5図に示す
ように、システムプログラム領域12から所定の命令が
読出され、中央処理装置3は操作されたキーがプログラ
ム保護キー20か否かを判断し、操作されたキーがプロ
グラム保護キー20であると判断されると第6b図およ
び第7b図に示すような処理が行われる。
即ち、操作されたキーがプログラム保護キー20と判断
されると、プログラムカウンタPCのカウント値(n)
に相当するアドレス指定が行われ、主記憶装置2から“
ワーキングレジスタR2にI/Oポート66のアドレス
データをセット”せよという命令が読み出され、この命
令が制御部30により解読される。
そして、プログラムカウンタPCのカウント値が(n+
1)となるとキーボード部4のI/Oポート66のアド
レスデータ、例えば110(16進数)がレジスタ群4
6の一時記憶レジスタTAにセットされる。
次に、ワーキングポインタWpに2を加算した値Wp+
2 (=5 10 2 )がアドレスバツファ52にセ
ットされて、主記憶装置2の5102番地が指定され、
ワーキングレジスタR2に一時記憶レジスタTAの内容
110が転送される。
次に、プログラムカウンタPCのカウント値がインクリ
メントされて(n+2)になると、主記憶装置2のうち
このカウント値に相当するアドレスを有する部分から、
゛プロテクトレジスタa1の内容をワーキングレジスタ
R1に転送せよ″との命令が読み出される。
そして、プログラムカウンタPCのカウント値が(n+
3)になると,一次記憶レジスタTBにプロテクトレジ
スタa1のアドレス5200が与えられ、プロテクトレ
ジスタa1の内容が一時記憶レジスタTAに転送される
次いで、ワーキングレジスタR1のアドレス(Wp+1
) (=5 1 0 1 )がアドレスバツファ52
にセットされ、このアドレスバツファ52によってアド
レス指定されるワーキングレジスタR1に一時記憶レジ
スタTAの内容が転送される。
従って、このときのワーキングレジスタR1の内容は「
010101010101010101Jとなる。
次に、プログラムカウンタPCのカウント値が(n+4
)になると、主記憶装置2の(n+4)番地から゛ワー
キングレジスタR1の内容を1ビット循環左シフトせよ
″という命令が読み出され、制御部30にて解読される
次いで、ワーキングポインタWPに「+1」したワーキ
ングレジスタR1のアドレス(Wp+1 ) (=5
1 0 1 )がアドレスバツファ52にセットされ、
ワーキングレジスタR1の内容が一時記憶レジスタTA
に転送される。
次いで、ALU46が一時記憶レジスタTAの内容を1
ビット左に循環シフトし、得られたデータを再び一時記
憶レジスタTAに戻す。
そして、プログラムカウンタPCのカウント値が、(
n−1−5 )となると、上述と同様ワーキングポイン
タWpにr+IJL,たワーキングレジスタR1のアド
レス(Wp+1 )がアドレスバツファ52にセットさ
れ、一時記憶レジスタTBの内容がこのアドレスバツフ
ァ52によりアドレス指定されたワーキングレジスタR
1に転送される。
従って、このときのワーキングレジスタR1の内容は「
1010101010101010」となる。
次に、プログラムカウンタPCの値が(n+6)になる
と、主記憶装置2のアドレス(n+6)を有する部分か
ら゛ワーキングレジスタR1の内容をプロテクトレジス
タa1に転送せよ″という命令が読み出されて、この命
令が制御部30にて解読され、アドレスバツファ52に
はワーキングレジスタR1のアドレス(Wp+1 )が
上述と同様の動作によりセットされる。
しかして、次にアドレスバツファ52のアドレス指定に
よりワーキングレジスタR1の内容が一時記憶レジスタ
TAに転送される。
次いで、プログラムカウンタPCのカウント値が(n+
7)になると、プロテクトレジスタa1のアドレス(5
200番地)が一時記憶レジスタTBに与えられ、一時
記憶レジスタTAの内容が一時記憶レジスタTBの内容
によってアドレス指定されるプロテクトレジスタa1に
転送゛される。
従って、このときのプロテクトレジスタa1の内容は「
1010101010101010Jとなり、主記憶装
置2のユーザー領域に書き込まれたプログラムあるいは
これから書き込まれるプログラムは消去不町能となる。
そして、プロテクトレジスタa1のMSDの1ビット(
すなわち″1″)がキーボード部4のI/Oポート66
に送られ、入力用ラッチ回路74のMSDにセットされ
る。
従って、プログラム保護表示ランプ70が点灯し、プロ
グラム保護キー20がロック状態にあること、すなわち
プログラムが消去不可能であることが表示される。
上記説明はプログラム保護キー20が操作されたときの
動作に関するものであるが、プログラム保護キー20以
外のキーが操作されたと判断されたときには、第5図に
示す如く実行キー68が操作されたか否かが判断され、
実行キー68が操作されたものではないと判断されると
、他の入力処理が行われる。
また、実行キー68が操作されたものと判断されると第
5図に示すように、バツファメモリからデータが読み込
まれる。
そして、次に最初のデータが数1直か否かが判断され、
数値でない場合にはマニュアル計算の入力処理が行われ
る。
最初のデータが数値である場合には、読み出されたデー
タが最後まで数値か否かが判断され、最後まで数値の場
合にはプログラム保護キー20がロック状態にあるか否
か(すなわちプログラムが消去不可能となっているか否
か)が判断され、ロック状態にあればマニュアル計算入
力処理が行われる。
ロック状態になければ、読み出されたデータが行番号の
みか否かが判断され、行番号のみの場合にはプログラム
ステートメントがクリアされるように処理され、行番号
以外のデータがある場合には、プログラムステートメン
トの入力処理が行われる。
また、読み出されたデータが最後まで数値でない場合に
は、数字の次は記号か否かが判断され、記号の場合には
マニュアル計算の入力処理が行われる。
記号でない場合には行番号のみか否かが判断され、行番
号のみの場合にはプログラムステートメントがクリアさ
れ、行番号以外のデータがある場合にはプログラムステ
ートメントの入力処理が行われる。
第8図および第9図は、 のようなプログラムをキーボード部4から主記憶装置2
に書込んだときのこのプログラムの行番号テーブル22
とソースプログラム領域24の記憶状態をそれぞれ示す
ものである。
このように書き込まれたプログラムはプログラム保護キ
ー20がロック状態にあるとき、換言すればプロテクト
レジスタa1がプログラムの消去が可能であることを記
憶しているかぎり消去されることがない。
例えば、プログラム保護キー20がロック状態にあると
きに、キーを操作して行番号10、あるいは20等を書
き込んで実行キー68を操作してもプログラムは前に書
込まれたままの状態で保持される。
もし、前に書き込んだプログラムを消去して別のプログ
ラムを書き込みたいときには、プログラム保護キー20
を解除状態として例えば、3 0 PRINT
C , A , Bなるプログラムステートメントを
書き込めば、前に書き込まれた行番号30のステートメ
ントは消去され、今書き込んだステートメントが記憶さ
れる。
また、例えば、 のようなプログラムを書き込んだ後、行番号50のステ
ートメントを のように変更したいときには、プログラム保護キー20
を解除状態として、上記ステートメントをキー操作によ
り入力し、実行キー68を操作すればよい。
また、前の書き込んだプログラムをそのまま保持したい
ときに、プログラム保護キー20をロック状態にしてお
けば、後に入力されたステートメントは無効となり、前
のプログラムは保護される。
なお、上記実施例においては、プログラムの消去可能、
不可能をキーボードに設けられたキーにより、選択して
いるが、本発明はこれに限定されず、消去可能、不可能
を選択できる手段なら何でも使用できる。
また、上記実施例では、プロテクトレジスタa1に01
01010101010101なるデータが記憶されて
いるときにはプログラム消去可能、101010101
0101010なるデータが記憶されているときには消
去不可能としたが、これらの組み合わせを反対あるいは
適宜変更してもよく、要するに二つの異なったデータの
一方が記憶されているときに消去可能、他方が記憶され
ているときに消去不可能というように設定すればよい。
ただし、上記のようにOと1を交互に繰り返すデータを
記憶させておき選択手段を切換ごとにシフトさせるよう
にすれば装置構成が簡単となる。
更に、上記実施例ではプログラムが消去可能か否かとい
うことをレジスタに記憶させているが、本発明はこれに
限定されず、磁気テープ等別の記憶装置に記憶させても
よいことはもちろんであり、またキーボードの入出力ポ
ートに記憶させておいてもよい。
以上の説明から明らかなように、本発明は、書き込まれ
たあるいはこれから書き込まれるプログラムを消去不可
能(ロック状態)とするか消去可能(解除状態)とする
かを選択する選択手段を設けるとともに、この選択手段
の選択内容を記憶する記憶装置をそなえ、この装置が、
プログラムの消去が不可能であることを記憶していると
きには何らの指示なしに数字等のデータが直接入力され
てもこのデータをマニュアル計算用とみなして前に書き
込まれたプログラムの記憶を保持するように制御するも
のであるから、従来のように伺らかのコマンドを与える
ことなしにマニュアル計算が行えるので計算機の操作が
簡便になるとともに、計算能率が向上する。
また、数字等を誤って入力させ且つ実行キーを押しても
前に書き込まれたプログラムは保持されるので、ミスオ
ペレーションによるプログラムの組みなおし等を行う必
要がないので作業能率が向上するという効果がある。
また、本発明はプログラムが消去可能か否かを記憶する
記憶装置を設けるのみでよいからマニュアル計算時に前
に書き込またプログラムを別の記憶装置に転送する保護
方式と異なり、装置構成が簡単であり、コスト的にも有
利である。
【図面の簡単な説明】
第1図および第2図は本発明によるパーソナルコンピュ
ータの一実施例を示す斜視図およびブロック図、第3図
は本発明によるプロテクトレジスタの配置を示す説明図
、第4a図及び第4b図はプロアクトレジスタがプログ
ラムの消去不可能(プログラム保護キーロック状態)お
よび消去可能(プログラム保護キー解除状態)をそれぞ
れ記憶しているときのビット構成図、第5図は第1図お
よび第2図の実施例の動作を示すフローチャート、第6
a図は上記実施例の始動時における動作を示すフローチ
ャート、第6b図は上記実施例がプログラムを消去不可
能とすべきことを記憶するときの動作を示すフローチャ
ート、第7a図は上記実施例の始動時における各部の動
作状態を示す図表、第7b図は上記実施例がプログラム
を消去不可能とすべきことを記憶するときの動作を示す
図表、第8図および第9図はそれぞれ書き込まれたプロ
グラムの行番号テーブルにおける記憶状態およびソース
プログラム領域における記憶状態の一例を示す状態図で
ある。 1・・・・・・パーソナルコンピュータ、2・・・・・
・主記憶装置、3・・・・・・中央処理装置、4・・・
・・・キーボード部、5・・・・・・CRT表示部、1
6・・・・・−ワーキングレジスタ群、18・・・・・
・ワーキング領域、20・・・・・・プログラム保護キ
ー、46・・・・・・ALU、48・・・・・・レジス
タ群、68・・・・・・実行キー、70・・・・・・プ
ログラム保護表示ランプ、R1〜R12・・・・・・ワ
ーキングレジスタ、a1・・・・・・プロテクトレジス
タ。

Claims (1)

    【特許請求の範囲】
  1. 1 予め書き込まれたプログラムに基づく演算処理なら
    びにマニュアル計算をなし得る電子計算機において、書
    込まれたプログラムを記憶する第1記憶装置と、この第
    1記憶装置に記憶されるプログラムを消去可能とするか
    消去不可能とするかを選択する選択手段と、この選択手
    段の選択内容を記憶すを第2記憶装置と、この第2記憶
    装置が前記プログラムの消去を不可能とすべきことを記
    憶しているときには入力データを前記マニュアル計算用
    データとみなして前記第1記憶装置に書き込まれている
    プログラムを記憶保持させる制御手段とを具備したプロ
    グラム保護装置。
JP52159709A 1977-12-27 1977-12-27 プログラム保護装置 Expired JPS5837582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52159709A JPS5837582B2 (ja) 1977-12-27 1977-12-27 プログラム保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52159709A JPS5837582B2 (ja) 1977-12-27 1977-12-27 プログラム保護装置

Publications (2)

Publication Number Publication Date
JPS5489542A JPS5489542A (en) 1979-07-16
JPS5837582B2 true JPS5837582B2 (ja) 1983-08-17

Family

ID=15699571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52159709A Expired JPS5837582B2 (ja) 1977-12-27 1977-12-27 プログラム保護装置

Country Status (1)

Country Link
JP (1) JPS5837582B2 (ja)

Also Published As

Publication number Publication date
JPS5489542A (en) 1979-07-16

Similar Documents

Publication Publication Date Title
US7340589B2 (en) Shift prefix instruction decoder for modifying register information necessary for decoding the target instruction
JPH0470662B2 (ja)
GB1153025A (en) Electronic Calculator
EP0032955B1 (en) Microprogram controlled data processor
US4138734A (en) Electronic equipment capable of arithmetic operations
JPH0570175B2 (ja)
US4432056A (en) Programmable electronic computer
JPS5837582B2 (ja) プログラム保護装置
JPH0117185B2 (ja)
US4554641A (en) Programmable calculator
US4959778A (en) Address space switching apparatus
JP4284559B2 (ja) マイクロプロセッサ、マイクロコンピュータ、電子機器
US4564304A (en) Typewriter with resetting function for margin position and tab position
JPS6059627B2 (ja) 印字制御装置
JPS6235130B2 (ja)
JPS627593B2 (ja)
JPH0537314Y2 (ja)
JP2575620B2 (ja) デ−タ処理装置
JPH0115906B2 (ja)
JPS6113623B2 (ja)
JP2600654B2 (ja) 文書処理装置
JP2576088B2 (ja) デ−タ記憶装置付電子機器
JPH01158556A (ja) 卓上電子計算機の演算モード設定装置
JPS6033475Y2 (ja) プログラム付小型電子式計算機
JPS5968054A (ja) 情報処理装置