JPS5838941B2 - Hand tie souchi - Google Patents
Hand tie souchiInfo
- Publication number
- JPS5838941B2 JPS5838941B2 JP50075915A JP7591575A JPS5838941B2 JP S5838941 B2 JPS5838941 B2 JP S5838941B2 JP 50075915 A JP50075915 A JP 50075915A JP 7591575 A JP7591575 A JP 7591575A JP S5838941 B2 JPS5838941 B2 JP S5838941B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- electrode
- transfer element
- region
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は一次元あるいは二次元の光情報を半導体装置を
介して電気信号として得る装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for obtaining one-dimensional or two-dimensional optical information as an electrical signal via a semiconductor device.
従来光情報を電気信号に変換する装置としてはたとえば
、自己走査機能を有したものとして(” 5elf−8
canned Image 5ansor ”TEEE
ED−18NO11,1971)に述べられているよ
うな、光センサーと電荷転送素子(BBDまたはCCD
等)との組合せにより、光情報を電気信号に変換し、電
荷転送素子により読出す装置がある。Conventional devices that convert optical information into electrical signals include devices with a self-scanning function ("5elf-8
canned Image 5ansor “TEEE
ED-18NO11, 1971) and a charge transfer device (BBD or CCD).
etc.), there is a device that converts optical information into an electrical signal and reads it out using a charge transfer element.
ここで光センサーとしてはホトダイオード、ホトトラン
ジスター等が用いられる。Here, a photodiode, a phototransistor, or the like is used as the optical sensor.
また、電荷転送素子に直接光を照射し、光電変換機能と
読出し機能を同一素子で行わせる方式があるが、この方
式は、電荷転送中にも転送素子に光があたっているため
に光学歪が大きく現在ではあまり行われていない。There is also a method in which the charge transfer element is directly irradiated with light to perform the photoelectric conversion function and the readout function in the same element, but this method causes optical distortion because the transfer element is exposed to light even during charge transfer. This is a major problem and is not practiced much at present.
本発明は前者の装置に関するもので、光センサ一部と電
荷転送部よりなり、光センサ一部と電荷転送部との光電
変換信号のやりとりを、トランジスタを介してではなく
、電荷の注入と電荷の捕獲の方式で行うことにより、光
電変換信号の読込みトランジスタと、複数の電荷転送素
子のチャネル間分離拡散領域を、同時にはぶいた高密度
の光電変換装置を提供するものである。The present invention relates to the former device, which is composed of a part of the photosensor and a charge transfer part, and exchanges photoelectric conversion signals between the part of the photosensor and the charge transfer part not through a transistor, but by charge injection and charge transfer part. By using the capture method, it is possible to provide a high-density photoelectric conversion device in which a photoelectric conversion signal reading transistor and inter-channel isolation diffusion regions of a plurality of charge transfer elements are simultaneously exposed.
以下本発明の詳細を図面を利用して説明する。The details of the present invention will be explained below with reference to the drawings.
第1図は本発明の一実施例の素子の平面配置を示すもの
である。FIG. 1 shows a planar arrangement of elements according to an embodiment of the present invention.
ここでは電荷転送素子はBBD型を示している。Here, the charge transfer element is of the BBD type.
20は半導体基板上に形成された電荷転送素子列、15
は電荷転送素子を構成するMOS)ランジスタのソース
拡散領域、16はドレイン拡散領域、17.18.33
は同トランジスタのゲート電極であり、これらゲート電
極および次段のゲート電極18とにクロックパルスを交
互に印加して拡散領域15.16に蓄えられた電荷の転
送を行う。20 is a charge transfer element array formed on a semiconductor substrate, 15
16 is the source diffusion region of the MOS transistor that constitutes the charge transfer element, 16 is the drain diffusion region, 17.18.33
is the gate electrode of the same transistor, and clock pulses are alternately applied to these gate electrodes and the gate electrode 18 of the next stage to transfer the charges stored in the diffusion regions 15 and 16.
13.14は電荷転送のためのMOSトラジスタの拡散
領域16に隣接して形戒された基板と反対伝導型を有す
る浮遊拡散島領域である。Numerals 13 and 14 are floating diffusion island regions having conductivity types opposite to that of the substrate, which are formed adjacent to the diffusion region 16 of the MOS transistor for charge transfer.
。ついで、第1図の素子のI −I′線断面図を第2図
に示す。. Next, FIG. 2 shows a sectional view taken along the line I--I' of the device shown in FIG.
第2図に於て30は半導体基板であり13は上記半導体
基板30と反対伝導型のn型上記拡散島領域である。In FIG. 2, numeral 30 is a semiconductor substrate, and numeral 13 is an n-type diffusion island region having a conductivity type opposite to that of the semiconductor substrate 30. In FIG.
31は絶縁体層である。15は電荷転送素子を構成する
MOSトランジスタのn型上記拡散領域であり転送の途
中段にあたる。31 is an insulator layer. Reference numeral 15 denotes the n-type diffusion region of the MOS transistor constituting the charge transfer element, which corresponds to an intermediate stage of transfer.
33は電荷転送のためのゲート電極である。32は絶縁
体層31を介して島領域13と容量結合している注入電
極である。33 is a gate electrode for charge transfer. Reference numeral 32 denotes an injection electrode capacitively coupled to the island region 13 via the insulator layer 31.
第1,2図の動作原理を説明するために注入電極32と
浮遊島領域13と半導体基板30とを等両回路で示した
図が第3図である。In order to explain the operating principle of FIGS. 1 and 2, FIG. 3 is a diagram showing the injection electrode 32, the floating island region 13, and the semiconductor substrate 30 as circuits.
C1は電極32と島領域13との間の絶縁層31を介し
ての容量、C2は島領域13と基板30との接合容量、
Dは島領域13と基板30により形成されるダイオード
、Gは電極32を示している。C1 is the capacitance between the electrode 32 and the island region 13 via the insulating layer 31, C2 is the junction capacitance between the island region 13 and the substrate 30,
D indicates a diode formed by the island region 13 and the substrate 30, and G indicates an electrode 32.
今、第3図aにおいてG端子の負のパルスを図の如く印
加するとbに示すようなりD端子の電位変動がみられる
。Now, in FIG. 3a, when a negative pulse is applied to the G terminal as shown in the figure, a potential fluctuation at the D terminal is observed as shown in b.
初期状態として島領域30の電位が零電位であったとす
ると、すなわちVDが第3図すに示すようにO電位であ
ったとする一部なる負のパルスが印加されるとvDの端
子はC1とC2で容量結合していることから、■oは一
瞬VD(−u2)−8,尚S・■、の負の電位となる。Assuming that the potential of the island region 30 is zero in the initial state, that is, when VD is at O potential as shown in FIG. 3, when a partial negative pulse is applied, the terminal of vD becomes C1. Since there is capacitive coupling at C2, ①o momentarily becomes a negative potential of VD(-u2)-8, which is S·■.
しかしながらこの状態ではダイオードDは単方向バイア
スであるから準方向電流が流れVDはすぐに基板と同電
位となる。However, in this state, since the diode D is unidirectionally biased, a quasi-directional current flows and VD immediately becomes the same potential as the substrate.
(詳しくは基板電位より二〇、SV負の電位になる。(Specifically, the potential is 20, SV negative from the substrate potential.
)この状態でパルス電圧が切れると、vDの電位はほぼ
+(六)・■、電位に引上げられる。) When the pulse voltage is cut off in this state, the potential of vD is raised to approximately +(6)·■.
今この電圧をVRとすると、この状態でダイオードDは
逆方向バイアスであるから電流通路はふさがれ、vR電
位は保持される。Now, if this voltage is VR, the diode D is reverse biased in this state, so the current path is blocked and the vR potential is maintained.
しかしながら、この状態でダイオード電位光を照射する
と、光による再結合電流がダイオードDに流れ、前記の
vR電位は光の照射量に応じて零電位の方向に下がりは
じめる。However, when diode potential light is irradiated in this state, a recombination current due to the light flows through the diode D, and the vR potential begins to fall toward zero potential in accordance with the amount of light irradiation.
すなわちC1に蓄えられた電荷は放電することになる。That is, the charge stored in C1 will be discharged.
従って次に再びこの状態で負のパルス電圧=■、をG端
子に印加すると再びダイオード電位■Dは負電位にふら
れて−u1となり、ダイオードDは単方向となり、準方
向電流が流れ、少数担体(この場合はエレクトロンe)
が半導体基板30に注入される。Therefore, when a negative pulse voltage = ■ is applied to the G terminal again in this state, the diode potential ■D is again changed to a negative potential and becomes -u1, the diode D becomes unidirectional, a quasi-directional current flows, and a small number of carrier (electron e in this case)
is injected into the semiconductor substrate 30.
この注入されたエレクトロンeの総量は、光照射により
放電した電荷の総量に対応している。The total amount of injected electrons e corresponds to the total amount of charges discharged by light irradiation.
もちろん、光照射がない場合は前記の負のパルス印加で
エレクトロンの注入は起らない。Of course, if there is no light irradiation, electron injection will not occur due to the negative pulse application.
この場合熱によるリーク電流は光電流に較べて極めて少
いために問題とならない。In this case, the leakage current due to heat is extremely small compared to the photocurrent and does not pose a problem.
以上で変電変換信号電荷を半導体基板30に注入する動
作を説明した。The operation of injecting transformer conversion signal charges into the semiconductor substrate 30 has been described above.
第2図に再びもどると、前記注入ダイオードDに隣接し
て、拡散領域15よりなる電荷転送素子が形成されてい
る。Returning to FIG. 2 again, a charge transfer element consisting of a diffusion region 15 is formed adjacent to the injection diode D.
今電荷注入ダイオードDに隣接した電荷転送素子の途中
段を構成する拡散領域15が、電荷転送の入力段から正
の電位を読込む操作等により正のバイアス状態にあると
すると、前記の半導体基板30に注入された光電変換信
号電荷(エレクトロンe)の大部分は上記正にバイアス
された拡散領域に小数担体拡散および電界効果等で補獲
され、他の一部は基板30と再結合する。Assuming that the diffusion region 15 constituting the intermediate stage of the charge transfer element adjacent to the charge injection diode D is in a positive bias state due to an operation such as reading a positive potential from the charge transfer input stage, the semiconductor substrate Most of the photoelectric conversion signal charges (electrons e) injected into the substrate 30 are captured by the positively biased diffusion region by minority carrier diffusion, electric field effect, etc., and the other part is recombined with the substrate 30.
こうして上記拡散領域15に補獲された小数担体はすな
わち光電変換信号電荷であり、とりもなおさず、電荷転
送素子に読込まれ、転送途中段の信号電位を注入量(照
射量)に応じて下げる働きをし、転送信号として電荷転
送素子の出力に、電荷転送素子を構成するMOSトラン
ジスタのゲートに交互にクロックパルスを印加すること
により、取り出すことができる。The fractional carriers captured in the diffusion region 15 in this way are photoelectric conversion signal charges, which are read into the charge transfer element and lower the signal potential in the middle of transfer depending on the injection amount (irradiation amount). The output of the charge transfer element can be extracted as a transfer signal by alternately applying clock pulses to the gates of the MOS transistors forming the charge transfer element.
このように上記装置によれば、従来一般に使用されてい
る光電変換信号読込みの為のゲート用MOSトランジス
タが不用となり、さらには光電変換用のダイオードをこ
れと容量結合した電極に負のパルスを印加することによ
り常に一定電位に設定すること、すなわちリフレッシュ
動作が注入と同時に行われることにより、常に安定した
光電信号を得ることができる。In this way, the above device eliminates the need for a gate MOS transistor for reading photoelectric conversion signals, which has been commonly used in the past, and furthermore, it is possible to apply a negative pulse to an electrode capacitively coupled to a diode for photoelectric conversion. By doing this, it is possible to always obtain a stable photoelectric signal by always setting a constant potential, that is, by performing the refresh operation at the same time as the injection.
また上記装置のもう一つの特長は、高密化が可能となる
ことである。Another feature of the above-mentioned device is that it allows for higher density.
特に電荷転送素子により二次元の変電変換アレーを構成
する場合に於ては、複数のとなり合う電荷転送素子列の
間の共通りロックラインによる寄生MO8による干渉を
防ぐために一般に転送チャネル分離拡散層域を作らねば
ならない。In particular, when constructing a two-dimensional transformer array using charge transfer elements, generally the transfer channel separation diffusion layer region is must be made.
しかしながら上記装置によれば前記注入ゲート32が電
荷転送りロックラインの電気的遮蔽効果の役目をはたし
ていることから、分離拡散領域は不用となり、より高密
度化が可能となり二次元アレーの分解能の特性が著しく
改善される。However, according to the above-mentioned device, since the injection gate 32 serves as an electrical shielding effect for the charge transfer lock line, the separation diffusion region is unnecessary, and higher density is possible, which improves the resolution characteristics of the two-dimensional array. is significantly improved.
このことを以下第4図とともに説明する。This will be explained below with reference to FIG.
第4図aは第1,2図の素子を用いて構成した二次元光
センサ−アレイの平面構造を示すものである。FIG. 4a shows a planar structure of a two-dimensional optical sensor array constructed using the elements shown in FIGS. 1 and 2.
32,32aは前述の注入ゲート電極、33.33a
、33b 、33cは電荷転送のための(ゲート電極)
クロックラインである。32, 32a are the aforementioned injection gate electrodes, 33.33a
, 33b, 33c are (gate electrodes) for charge transfer
This is the clock line.
第4図すは同aのIV−I’V’線断面図である。FIG. 4 is a cross-sectional view taken along the line IV-I'V' of FIG.
31は絶縁体層、15.15aは上記電荷転送素子を構
成するMOSトランジスタの拡散領域である、注入ゲー
ト電極32とクロックライン33はクロスオーバしてい
る。31 is an insulating layer, 15.15a is a diffusion region of a MOS transistor constituting the charge transfer element, and the injection gate electrode 32 and clock line 33 cross over.
そして注入ゲート電極には前述したとおり、常にOか−
の電圧すなわち寄生MO8のできない電圧が印加される
ため寄生MO8効果は起らない。As mentioned above, the injection gate electrode is always exposed to O-
The parasitic MO8 effect does not occur because a voltage that does not cause parasitic MO8 is applied.
すなわち、電極32は通常電荷転送時は基板と同電位に
保たれそれ以外は−の電圧が印加されているので2つの
拡散領域15.15a間の寄生MO8効果効果は電極3
2により電気的に遮蔽され、無視出来る。That is, since the electrode 32 is normally kept at the same potential as the substrate during charge transfer and a negative voltage is applied at other times, the parasitic MO8 effect between the two diffusion regions 15 and 15a is
2, it is electrically shielded and can be ignored.
尚本発明に於て、電荷転送素子をCCD型で構成する場
合のその効果は全く同じで、この場合は注入された小数
担体はCCDのバイアスされたゲート電極下に捕獲され
ることになる。In the present invention, the effect is exactly the same when the charge transfer element is constructed of a CCD type; in this case, the injected minority carriers are captured under the biased gate electrode of the CCD.
以上のように本発明は、光センサ一部と電荷転送部との
光電変換信号のやりとりを電荷の注入と捕獲方式で行う
ことにより、簡単な高密度な光電変換装置を得るもので
ある。As described above, the present invention provides a simple high-density photoelectric conversion device by exchanging photoelectric conversion signals between a part of the photosensor and the charge transfer section using a charge injection and capture method.
さらに、各ゲート電極型々りがなく分離して形成されて
いるため、蒸着等の方法で同時に形成でき、製造上有利
である。Furthermore, since each gate electrode is formed separately without irregularities, it can be formed simultaneously by a method such as vapor deposition, which is advantageous in manufacturing.
第1図は本発明の一実施例の光電変換素子の平面配置構
成図、第2図はそのI−P線断面構造図、第3図aは第
2図における光電変換ダイヤード部の等価回路図、同す
はaの各部の波形図、第4図aは第1,2図の素子を用
いた光センサー二次元アレーの平面配置構成図、同すは
同aのTV−1’V’線断面構造図である。
13.14・・・・・・浮遊拡散島領域、15,15a
16・・・・・・拡散領域、20・・・・・・電荷転送
素子列、30・・・・・・P型半導体基板、31・・・
・・・絶縁体層、32・・・・・・注入ゲート電極、3
3・・・・・・電荷転送のためのゲート電極(クロック
ライン)。FIG. 1 is a plan layout configuration diagram of a photoelectric conversion element according to an embodiment of the present invention, FIG. 2 is a cross-sectional structural diagram taken along the line I-P, and FIG. 3 a is an equivalent circuit diagram of the photoelectric conversion diamond section in FIG. 2. , the same is a waveform diagram of each part in a, FIG. 4 a is a plan layout configuration diagram of a two-dimensional optical sensor array using the elements in FIGS. FIG. 13.14...Floating diffusion island area, 15, 15a
16... Diffusion region, 20... Charge transfer element array, 30... P-type semiconductor substrate, 31...
... Insulator layer, 32 ... Injection gate electrode, 3
3...Gate electrode (clock line) for charge transfer.
Claims (1)
導型の第1の島領域と同第1の島領域上の第1の電極と
よりなる電荷転送素子と、上記半導体基板の同一主面に
上記電荷転送素子が形成されてなる領域と所定間隔をお
いて形成された他方伝導型の電気的に浮遊状態の複数の
第2の島領域と、上記第2の島領域と絶縁体膜を介して
容量結合してなるとともに前記第1の電極と所定間隔を
おいて形成された第2の電極と、上記電荷転送素子を駆
動する手段と、上記複数の第2の島領域に一定光を照射
する手段とを具備し、上記第2の島領域と容量結合して
なる第2の電極と、上記半導体基板と抵抗接触してなる
電極との間にパルス性の電圧を印加することにより、上
記第2の島領域に照射された光量に対応した量の少数担
体を上記第2の島領域から上記半導体基板内に注入せし
め、上記電荷転送素子のバイアス状態にされた第1の電
極下あるいはバイアス状態にされた拡散領域に到達した
上記小数担体を、上記電荷転送素子駆動手段により転送
することを特徴とする半導体装置。1. A charge transfer element comprising a first island region of one conductivity type formed on one principal surface of a semiconductor substrate of one conductivity type and a first electrode on the first island region; A plurality of electrically floating second island regions of the other conductivity type are formed at predetermined intervals from the region where the charge transfer element is formed on the main surface, and the second island region and the insulator are formed. a second electrode capacitively coupled through a film and formed at a predetermined distance from the first electrode; a means for driving the charge transfer element; applying a pulsed voltage between a second electrode capacitively coupled to the second island region and an electrode in resistive contact with the semiconductor substrate; By injecting minority carriers in an amount corresponding to the amount of light irradiated onto the second island region from the second island region into the semiconductor substrate, the first electrode of the charge transfer element is biased. A semiconductor device characterized in that the fractional carriers that have reached the lower or biased diffusion region are transferred by the charge transfer element driving means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50075915A JPS5838941B2 (en) | 1975-06-20 | 1975-06-20 | Hand tie souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50075915A JPS5838941B2 (en) | 1975-06-20 | 1975-06-20 | Hand tie souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51151092A JPS51151092A (en) | 1976-12-25 |
| JPS5838941B2 true JPS5838941B2 (en) | 1983-08-26 |
Family
ID=13590085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50075915A Expired JPS5838941B2 (en) | 1975-06-20 | 1975-06-20 | Hand tie souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838941B2 (en) |
-
1975
- 1975-06-20 JP JP50075915A patent/JPS5838941B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51151092A (en) | 1976-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3858232A (en) | Information storage devices | |
| US4117514A (en) | Solid state imaging device | |
| US4087833A (en) | Interlaced photodiode array employing analog shift registers | |
| US4427990A (en) | Semiconductor photo-electric converter with insulated gate over p-n charge storage region | |
| JPS6149822B2 (en) | ||
| GB1431209A (en) | Method and apparatus for sensing radiation and providing electri cal readout | |
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| US4686555A (en) | Solid state image sensor | |
| US4388532A (en) | Solid state image sensor with image sensing elements having charge coupled photocapacitors and a floating gate amplifier | |
| JPS58138187A (en) | Solid-state image sensor | |
| JP4295740B2 (en) | Charge coupled device image sensor | |
| JP2504504B2 (en) | Photoelectric conversion device | |
| JPH0454987B2 (en) | ||
| JPS59119865A (en) | Charge-coupled image forming device | |
| JPH0414510B2 (en) | ||
| KR930007532B1 (en) | Ccd imager of three dimension using soi structure and method for fabricating thereof | |
| US4672412A (en) | High fill-factor ac-coupled x-y addressable Schottky photodiode array | |
| JPH0137028B2 (en) | ||
| JPH07106553A (en) | Solid state image pickup element | |
| CA1043468A (en) | Semiconductor device | |
| JPS5838941B2 (en) | Hand tie souchi | |
| JPS5837703B2 (en) | semiconductor equipment | |
| JPH01111376A (en) | charge coupled device | |
| JPH02278874A (en) | Solid-state image sensor and its manufacturing method | |
| JP2901328B2 (en) | Solid-state imaging device |