JPS5840208B2 - Injiseigiyosouchi - Google Patents
InjiseigiyosouchiInfo
- Publication number
- JPS5840208B2 JPS5840208B2 JP50008375A JP837575A JPS5840208B2 JP S5840208 B2 JPS5840208 B2 JP S5840208B2 JP 50008375 A JP50008375 A JP 50008375A JP 837575 A JP837575 A JP 837575A JP S5840208 B2 JPS5840208 B2 JP S5840208B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- information
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は印字情報を得て印字を実行するときの制御装置
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control device for obtaining print information and executing printing.
通常の印字制御装置においては成る情報の印字中に別の
情報の印字を開始しようとするとき待合せるための信号
、或いは印字終了後の紙送り行数指定の信号等を発生さ
せる必要がある。In a normal printing control device, it is necessary to generate a signal for waiting when printing another piece of information while printing one piece of information, or a signal for specifying the number of lines to feed the paper after printing is completed.
そのため第1図に示す従来の装置ではその信号発生用装
置を特別に具備していた。Therefore, the conventional device shown in FIG. 1 is specially equipped with a device for generating the signal.
即ち計算機等の演算処理装置から得られる数値情報1を
印字開始信号2によりシフトレジスタ等で構成される印
字情報蓄積装置7に転送する。That is, numerical information 1 obtained from an arithmetic processing device such as a computer is transferred to a print information storage device 7 constituted by a shift register or the like in response to a print start signal 2.
同時に信号2により印字制御用フリップフロップ8を制
御し、該フリップフロップ8の出力である印字制御用信
号6と情報蓄積装置7の出力5が印字処理装置9に印加
され、印字を実行する。At the same time, the print control flip-flop 8 is controlled by the signal 2, and the print control signal 6 which is the output of the flip-flop 8 and the output 5 of the information storage device 7 are applied to the print processing device 9 to execute printing.
同時にフリップフロップ8の他の出力3により演算処理
装置に対し印字中である旨を表示しておく、このように
印字処理装置9に対する制御のための装置としてのフリ
ップフロップは構成上処理動作とは別個の装置であって
、小型化が要求されるときも別個になって簡易化装置は
得難かった。At the same time, the other output 3 of the flip-flop 8 indicates to the arithmetic processing unit that printing is in progress.In this way, the flip-flop as a device for controlling the print processing unit 9 has no processing operation due to its structure. It was difficult to obtain a separate and simplified device even when miniaturization was required.
本発明は前述の欠点を改善し、別個の信号発生用装置を
具備することなく印字の実行できる簡易な制御装置を得
ることを目的とし、印字情報蓄積装置における印字情報
蓄積装置外の桁を活用することを主要点とする。The present invention aims to improve the above-mentioned drawbacks and provide a simple control device that can perform printing without having a separate signal generation device, and utilizes digits outside the print information storage device in the print information storage device. The main point is to
以下図面により本発明の詳細な説明する。The present invention will be explained in detail below with reference to the drawings.
ブロック図で示す第2図において10は印字情報蓄積装
置で例えば直列に接続された遅延型フリップフロップで
構成される。In FIG. 2, which is a block diagram, reference numeral 10 denotes a print information storage device, which is composed of, for example, delay type flip-flops connected in series.
Pifは電子計算機等の演算処理装置より得る印字すべ
き情報の入力端子、Poutは印字情報の出力端子で印
字処理装置9に印加される。Pif is an input terminal for information to be printed obtained from an arithmetic processing device such as an electronic computer, and Pout is an output terminal for printing information, which is applied to the print processing device 9.
11は蓄積情報1ビツト長の遅延時間布するフリップフ
ロップ、12,13はナンド回路、14,15はアンド
回路、16はオア回路、17.18はノット回路、Ps
t は印字開始信号印加端子、Pfは印字終了情報印
加端子、t1t2.T9は動作制御用信号印加端子を示
す。11 is a flip-flop that distributes the delay time of 1 bit length of stored information, 12 and 13 are NAND circuits, 14 and 15 are AND circuits, 16 is an OR circuit, 17 and 18 are NOT circuits, Ps
t is a print start signal application terminal, Pf is a print end information application terminal, t1t2. T9 indicates an operation control signal application terminal.
第3図は第2図の動作を説明する時間関係図を示す。FIG. 3 shows a time relationship diagram explaining the operation of FIG. 2.
第3図においてφ1.φ2は基本クロック信号で、φ1
はφ2に対しその中間に入るよう適宜な時間遅れを有し
、同一繰返し周波数のものであって印字情報蓄積装置1
0を構成するフリップフロップを駆動する。In FIG. 3, φ1. φ2 is the basic clock signal, φ1
has an appropriate time delay so as to be in the middle of φ2, and has the same repetition frequency, and the print information storage device 1
Drive the flip-flops that constitute 0.
t1〜t4は基本クロック信号のうちφ2より発生され
、φ2の相隣るパルス間隔をパルス幅とし、4個のφ2
のクロックパルスを間隔とするパルス列、T1〜T、は
それぞれt1〜t4の始端・終端をパルス幅とし、7個
のtl パルスを間隔とするパルス列を示す。t1 to t4 are generated from φ2 of the basic clock signal, and the pulse width is the interval between adjacent pulses of φ2, and four φ2
A pulse train having an interval of clock pulses T1 to T indicates a pulse train having a pulse width of 7 tl pulses and having a pulse width of the starting and ending ends of t1 to t4, respectively.
即ちT、〜T9はt1〜t4を各ビットする信号で情報
蓄積装置10の各桁に対応するもので成るT1より次の
T1までが1語長となる。That is, T, -T9 are signals having each bit of t1 to t4, and correspond to each digit of the information storage device 10. The length from T1 to the next T1 is one word.
印字情報蓄積装置10はこの場合9桁分の蓄積容量があ
るとすれば、印字すべき情報は蓄積装置10の1桁目か
ら8桁目にわたり蓄積され、9桁目は印字情報とは無関
係の桁である。In this case, if the print information storage device 10 has a storage capacity for 9 digits, the information to be printed is stored in the 1st to 8th digits of the storage device 10, and the 9th digit is unrelated to the print information. It is a digit.
印字情報を演算処理装置より端子Pifを経て印字情報
蓄積装置10へ転送する直前に、前述の9桁目における
最初のビットに論理値1(以下「1」と略記する)を入
れる。Immediately before the print information is transferred from the arithmetic processing device to the print information storage device 10 via the terminal Pif, a logic value of 1 (hereinafter abbreviated as "1") is entered into the first bit in the ninth digit.
この信号は印字中という動作を示す信号として用い、演
算処理装置から出力し、印字情報蓄積装置10に導入さ
れる。This signal is used as a signal indicating the operation of printing, is output from the arithmetic processing unit, and is introduced into the print information storage device 10.
この信号はプリンタの1ワ一ド周期(印字ドラムの1回
転に相当)保持される。This signal is held for one word period of the printer (corresponding to one revolution of the print drum).
そして印字終了後紙送りを2行実行するときは該桁の第
2ビツトを「1」とする。When the paper is fed two lines after printing is completed, the second bit of the corresponding digit is set to "1".
(2行紙送りは、ブランススペースを2行分取るいわゆ
るダブルスベーシングを行なうことを意味し、印字を見
易くするために有効である。(Two-line paper feeding means performing so-called double basing, which takes two lines of blank space, and is effective for making printing easier to see.
)然る後に印字開始信号を発生させPstより印加し、
印字情報をPifより印加するとアンド回路15、オア
回路16を経て印字情報蓄積装置10に順次転送されて
行く。) After that, a print start signal is generated and applied from Pst,
When print information is applied from Pif, it is sequentially transferred to the print information storage device 10 via an AND circuit 15 and an OR circuit 16.
前記印字開始信号はT1〜T9の全期間「1」に保たれ
る。The print start signal is kept at "1" during the entire period from T1 to T9.
その時今次蓄積装置10内に蓄積されていた情報があれ
ばそれはアンド回路14の入力となって帰還される。If there is information currently stored in the storage device 10 at that time, it becomes an input to the AND circuit 14 and is fed back.
しかしノット回路18によってPstからの信号出力が
論理値O(以下rOJと略記する)となっているからア
ンド回路14の出力は「O」である。However, since the signal output from Pst is a logic value O (hereinafter abbreviated as rOJ) due to the NOT circuit 18, the output of the AND circuit 14 is "O".
したがってアンド回路14よりの出力が情報蓄積装置1
0に入力されることがない。Therefore, the output from the AND circuit 14 is
It is never entered as 0.
そして印字情報は遂次第1桁から蓄積装置10の出力端
子Poutに出て行き印字処理装置9において印字され
る。Then, the print information is output from the first digit to the output terminal Pout of the storage device 10 and printed by the print processing device 9.
印字情報の印字が終了し、紙送り信号ビットから得られ
る1語長時間の第1の紙送り信号Pf1が発生するとき
、T9の第1ビツトt1の「1」信号によりナンド回路
13の入力t1.Pf1.T9が存在するから同回路1
3の出力は「0」となる。When the printing of the print information is completed and the first paper feed signal Pf1 of one word long time obtained from the paper feed signal bit is generated, the input t1 of the NAND circuit 13 is activated by the "1" signal of the first bit t1 of T9. .. Pf1. Since T9 exists, the same circuit 1
The output of 3 becomes "0".
ナンド回路13の出力は印字情報を保持するアンド回路
14の入力となっているので、アンド回路14の出力は
桁信号T9、ビット信号t1に於て、rOJとなり情報
蓄積装置10に桁信号T0、ビット信号t1に於て「0
」が入力され前記印字情報の9桁目の第1ビツトにある
信号は「O」となる。Since the output of the NAND circuit 13 is the input of the AND circuit 14 that holds the print information, the output of the AND circuit 14 becomes rOJ in the digit signal T9 and bit signal t1, and the digit signal T0, “0” in bit signal t1
" is input, and the signal in the first bit of the ninth digit of the print information becomes "O".
即ちここで印字中を示す信号が消失したことになる。That is, at this point, the signal indicating that printing is in progress has disappeared.
次にナンド回路12の入力は紙送り信号Pf、桁信号T
0、ビット信号t2及びノット回路17の出力となって
いる。Next, the inputs of the NAND circuit 12 are the paper feed signal Pf and the digit signal T.
0, the bit signal t2 and the output of the NOT circuit 17.
そしてノット回路17の入力は情報蓄積装置10の出力
を入力とする1ビツト長の遅延時間を有するフリップフ
ロップ11の出力となっている。The input of the NOT circuit 17 is the output of a flip-flop 11 which receives the output of the information storage device 10 and has a delay time of 1 bit length.
したがって第1の紙送り信号Pf1が発生した時間にお
ける桁信号T9、ビット信号t2の時間には、印字中を
示す信号がフリップフロップ11の出力に現われるので
ノット回路17の出力は「0」となり、アンド回路12
の出力は「1」となる。Therefore, at the time of the digit signal T9 and bit signal t2 at the time when the first paper feed signal Pf1 is generated, a signal indicating that printing is in progress appears at the output of the flip-flop 11, so the output of the not circuit 17 becomes "0". AND circuit 12
The output of is "1".
ビット信号t1. t2は互いに排他な信号でありアン
ド回路13の出力は「1」信号Pstは「0」なのでノ
ット回路18の出力は「1」となる。Bit signal t1. Since t2 are mutually exclusive signals, the output of the AND circuit 13 is "1" and the signal Pst is "0", so the output of the NOT circuit 18 is "1".
そのため9桁目の第2ビツトに蓄積された2回紙送りを
示す信号は保持され、再び情報蓄積装置10の出力とな
り印字処理装置9が紙送り信号Pf1による紙送りのた
めの動作の後桁信号T9、ビット信号t1にて「1」が
情報蓄積装置10から出力され、第2の紙送り信号Pf
2を発生する。Therefore, the signal indicating two paper feeds accumulated in the second bit of the 9th digit is held, and becomes the output of the information storage device 10 again. “1” is output from the information storage device 10 in the signal T9 and the bit signal t1, and the second paper feed signal Pf
Generates 2.
今回は桁信号T0、ビット信号t1の時間には情報蓄積
装置10の出力は「0」となっているので桁信号T9ヒ
ツト信号t2の時間にはノット回路17の出力はrOJ
となる。This time, since the output of the information storage device 10 is "0" at the time of the digit signal T0 and the bit signal t1, the output of the NOT circuit 17 is rOJ at the time of the digit signal T9 and the hit signal t2.
becomes.
従ってこの時間にナンド回路12の出力は「O」となり
アンド回路14の出力は「0」となり情報蓄積装置10
の入力に桁信号T9、ビット信号t2に於て「O」が入
力され前述の「2回紙送り信号」も消失したこととなる
。Therefore, at this time, the output of the NAND circuit 12 becomes "O", the output of the AND circuit 14 becomes "0", and the information storage device 10
, the digit signal T9 and the bit signal t2 are input with "O", and the "twice paper feed signal" mentioned above also disappears.
印字処理装置9が第2の紙送り信号Pf2による紙送り
のため動作した後は桁信号T0、ビット信号t1゜t2
に於て情報蓄積装置10の内容は「0」となるため印字
処理装置9は印字処理を終了する。After the print processing device 9 operates to feed the paper using the second paper feed signal Pf2, the digit signal T0 and the bit signal t1゜t2
At this point, the content of the information storage device 10 becomes "0", so the print processing device 9 ends the print process.
次に印字すべき情報が蓄積装置10へ転送されることに
なるがこのとき前述のとおり転送直前にビット加入を行
なう。Next, the information to be printed will be transferred to the storage device 10, but at this time, as described above, bit addition is performed immediately before the transfer.
この新情報は前記情報とは2行空白を存して次に印字さ
れる。This new information is printed next with two blank lines from the previous information.
このようにして本発明によると印字すべき情報の蓄積さ
れてない桁の信号とそのビット信号の生ずる時間におい
て印字すべき情報の蓄積されている装置の出力を調べる
ことにより、印字動作中であるか否かの検出を1行なう
ことができ、またこれら信号の有無により待合せや改行
等の印字動作制御を行なわせることが容易にできる。In this way, according to the present invention, by checking the output of the device in which the information to be printed is stored at the time when the signal of the digit in which the information to be printed is not stored and the bit signal is generated, it is possible to determine whether the printing operation is in progress. It is possible to perform one detection as to whether or not these signals are present, and it is easy to control printing operations such as waiting and line feed based on the presence or absence of these signals.
したがってこれら制御用に格別の装置を用いることかな
いため、全体として簡易な制御装置が容易に得られる。Therefore, since no special device is used for these controls, a simple control device can be easily obtained as a whole.
第1図は従来装置を示すブロック図、第2図は本発明実
施例を示すブロック図、第3図は第2図の動作を説明す
る時間関係図である。
9・・・・・・印字処理装置、10・・・・・・印字情
報蓄積装置。FIG. 1 is a block diagram showing a conventional device, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a time relationship diagram explaining the operation of FIG. 9...Print processing device, 10...Print information storage device.
Claims (1)
蓄積装置と、印字すべき情報を該印字情報蓄積装置に蓄
積するとともに該蓄積装置の印字すべき情報を蓄積しな
い記憶位置に少くとも印字動作中を示す信号を含む印字
制御信号を蓄積せしめる手段と、該印字制御信号を読取
り、印字処理装置の制御を行なう°手段とを有すること
を特徴とする印字制御装置。1. A printed information storage device with an information storage capacity equal to or greater than the number of digits to be printed, and the information to be printed is stored in the printed information storage device, and at least the information to be printed is printed in a storage location of the storage device that does not store the information to be printed. 1. A print control device comprising means for accumulating print control signals including signals indicating that the print control device is in operation, and means for reading the print control signals and controlling the print processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50008375A JPS5840208B2 (en) | 1975-01-21 | 1975-01-21 | Injiseigiyosouchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50008375A JPS5840208B2 (en) | 1975-01-21 | 1975-01-21 | Injiseigiyosouchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5183734A JPS5183734A (en) | 1976-07-22 |
| JPS5840208B2 true JPS5840208B2 (en) | 1983-09-03 |
Family
ID=11691471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50008375A Expired JPS5840208B2 (en) | 1975-01-21 | 1975-01-21 | Injiseigiyosouchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840208B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451328A (en) * | 1977-09-29 | 1979-04-23 | Sharp Corp | Control circuit of output device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314181B2 (en) * | 1972-05-20 | 1978-05-16 |
-
1975
- 1975-01-21 JP JP50008375A patent/JPS5840208B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5183734A (en) | 1976-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4615494B2 (en) | Dynamic random access memory system | |
| US4031515A (en) | Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes | |
| GB2141270A (en) | Multiple byte serial data transfer protocol | |
| US5717948A (en) | Interface circuit associated with a processor to exchange digital data in series with a peripheral device | |
| US4750115A (en) | Data communication system between two different data transmission systems | |
| JPS5840208B2 (en) | Injiseigiyosouchi | |
| JPS6035687B2 (en) | Print data control device | |
| JP3013800B2 (en) | Asynchronous FIFO circuit | |
| US4344147A (en) | Electronic calculator with printer | |
| JPH08149160A (en) | Data receiver | |
| JPS5961359A (en) | Line buffer controller | |
| SU1156081A1 (en) | Device for reading information and sending it to processor | |
| JPS59172040A (en) | Multiplying circuit | |
| SU1298764A1 (en) | Device for calculating values of simple functions | |
| JPH10340596A (en) | Data storage device and semiconductor storage device | |
| RU1805548C (en) | Serial-to-parallel code converter | |
| GB1561587A (en) | Data read-write apparatus | |
| SU1193668A1 (en) | Multiplying device | |
| JPH0296476A (en) | Facsimile signal encoding circuit | |
| SU470927A1 (en) | The device of the majority decoding with three-time repetition of discrete information | |
| SU1660004A1 (en) | Microprocessor testing device | |
| SU508951A1 (en) | Morse code sensor | |
| SU1267396A1 (en) | Information input device | |
| SU1274159A1 (en) | Parallel code-to-serial code converter | |
| SU491128A1 (en) | Device for reading information from a sensor |