JPS5840208B2 - インジセイギヨソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は印字情報を得て印字を実行するときの制御装置
に関する。

通常の印字制御装置においては成る情報の印字中に別の
情報の印字を開始しようとするとき待合せるための信号
、或いは印字終了後の紙送り行数指定の信号等を発生さ
せる必要がある。

そのため第１図に示す従来の装置ではその信号発生用装
置を特別に具備していた。

即ち計算機等の演算処理装置から得られる数値情報１を
印字開始信号２によりシフトレジスタ等で構成される印
字情報蓄積装置７に転送する。

同時に信号２により印字制御用フリップフロップ８を制
御し、該フリップフロップ８の出力である印字制御用信
号６と情報蓄積装置７の出力５が印字処理装置９に印加
され、印字を実行する。

同時にフリップフロップ８の他の出力３により演算処理
装置に対し印字中である旨を表示しておく、このように
印字処理装置９に対する制御のための装置としてのフリ
ップフロップは構成上処理動作とは別個の装置であって
、小型化が要求されるときも別個になって簡易化装置は
得難かった。

本発明は前述の欠点を改善し、別個の信号発生用装置を
具備することなく印字の実行できる簡易な制御装置を得
ることを目的とし、印字情報蓄積装置における印字情報
蓄積装置外の桁を活用することを主要点とする。

以下図面により本発明の詳細な説明する。

ブロック図で示す第２図において１０は印字情報蓄積装
置で例えば直列に接続された遅延型フリップフロップで
構成される。

Ｐｉｆは電子計算機等の演算処理装置より得る印字すべ
き情報の入力端子、Ｐｏｕｔは印字情報の出力端子で印
字処理装置９に印加される。

１１は蓄積情報１ビツト長の遅延時間布するフリップフ
ロップ、１２，１３はナンド回路、１４，１５はアンド
回路、１６はオア回路、１７．１８はノット回路、Ｐｓ
ｔ は印字開始信号印加端子、Ｐｆは印字終了情報印
加端子、ｔ１ｔ２．Ｔ９は動作制御用信号印加端子を示
す。

第３図は第２図の動作を説明する時間関係図を示す。

第３図においてφ１．φ２は基本クロック信号で、φ１
はφ２に対しその中間に入るよう適宜な時間遅れを有し
、同一繰返し周波数のものであって印字情報蓄積装置１
０を構成するフリップフロップを駆動する。

ｔ１〜ｔ４は基本クロック信号のうちφ２より発生され
、φ２の相隣るパルス間隔をパルス幅とし、４個のφ２
のクロックパルスを間隔とするパルス列、Ｔ１〜Ｔ、は
それぞれｔ１〜ｔ４の始端・終端をパルス幅とし、７個
のｔｌ パルスを間隔とするパルス列を示す。

即ちＴ、〜Ｔ９はｔ１〜ｔ４を各ビットする信号で情報
蓄積装置１０の各桁に対応するもので成るＴ１より次の
Ｔ１までが１語長となる。

印字情報蓄積装置１０はこの場合９桁分の蓄積容量があ
るとすれば、印字すべき情報は蓄積装置１０の１桁目か
ら８桁目にわたり蓄積され、９桁目は印字情報とは無関
係の桁である。

印字情報を演算処理装置より端子Ｐｉｆを経て印字情報
蓄積装置１０へ転送する直前に、前述の９桁目における
最初のビットに論理値１（以下「１」と略記する）を入
れる。

この信号は印字中という動作を示す信号として用い、演
算処理装置から出力し、印字情報蓄積装置１０に導入さ
れる。

この信号はプリンタの１ワ一ド周期（印字ドラムの１回
転に相当）保持される。

そして印字終了後紙送りを２行実行するときは該桁の第
２ビツトを「１」とする。

（２行紙送りは、ブランススペースを２行分取るいわゆ
るダブルスベーシングを行なうことを意味し、印字を見
易くするために有効である。

）然る後に印字開始信号を発生させＰｓｔより印加し、
印字情報をＰｉｆより印加するとアンド回路１５、オア
回路１６を経て印字情報蓄積装置１０に順次転送されて
行く。

前記印字開始信号はＴ１〜Ｔ９の全期間「１」に保たれ
る。

その時今次蓄積装置１０内に蓄積されていた情報があれ
ばそれはアンド回路１４の入力となって帰還される。

しかしノット回路１８によってＰｓｔからの信号出力が
論理値Ｏ（以下ｒＯＪと略記する）となっているからア
ンド回路１４の出力は「Ｏ」である。

したがってアンド回路１４よりの出力が情報蓄積装置１
０に入力されることがない。

そして印字情報は遂次第１桁から蓄積装置１０の出力端
子Ｐｏｕｔに出て行き印字処理装置９において印字され
る。

印字情報の印字が終了し、紙送り信号ビットから得られ
る１語長時間の第１の紙送り信号Ｐｆ１が発生するとき
、Ｔ９の第１ビツトｔ１の「１」信号によりナンド回路
１３の入力ｔ１．Ｐｆ１．Ｔ９が存在するから同回路１
３の出力は「０」となる。

ナンド回路１３の出力は印字情報を保持するアンド回路
１４の入力となっているので、アンド回路１４の出力は
桁信号Ｔ９、ビット信号ｔ１に於て、ｒＯＪとなり情報
蓄積装置１０に桁信号Ｔ０、ビット信号ｔ１に於て「０
」が入力され前記印字情報の９桁目の第１ビツトにある
信号は「Ｏ」となる。

即ちここで印字中を示す信号が消失したことになる。

次にナンド回路１２の入力は紙送り信号Ｐｆ、桁信号Ｔ
０、ビット信号ｔ２及びノット回路１７の出力となって
いる。

そしてノット回路１７の入力は情報蓄積装置１０の出力
を入力とする１ビツト長の遅延時間を有するフリップフ
ロップ１１の出力となっている。

したがって第１の紙送り信号Ｐｆ１が発生した時間にお
ける桁信号Ｔ９、ビット信号ｔ２の時間には、印字中を
示す信号がフリップフロップ１１の出力に現われるので
ノット回路１７の出力は「０」となり、アンド回路１２
の出力は「１」となる。

ビット信号ｔ１． ｔ２は互いに排他な信号でありアン
ド回路１３の出力は「１」信号Ｐｓｔは「０」なのでノ
ット回路１８の出力は「１」となる。

そのため９桁目の第２ビツトに蓄積された２回紙送りを
示す信号は保持され、再び情報蓄積装置１０の出力とな
り印字処理装置９が紙送り信号Ｐｆ１による紙送りのた
めの動作の後桁信号Ｔ９、ビット信号ｔ１にて「１」が
情報蓄積装置１０から出力され、第２の紙送り信号Ｐｆ
２を発生する。

今回は桁信号Ｔ０、ビット信号ｔ１の時間には情報蓄積
装置１０の出力は「０」となっているので桁信号Ｔ９ヒ
ツト信号ｔ２の時間にはノット回路１７の出力はｒＯＪ
となる。

従ってこの時間にナンド回路１２の出力は「Ｏ」となり
アンド回路１４の出力は「０」となり情報蓄積装置１０
の入力に桁信号Ｔ９、ビット信号ｔ２に於て「Ｏ」が入
力され前述の「２回紙送り信号」も消失したこととなる
。

印字処理装置９が第２の紙送り信号Ｐｆ２による紙送り
のため動作した後は桁信号Ｔ０、ビット信号ｔ１゜ｔ２
に於て情報蓄積装置１０の内容は「０」となるため印字
処理装置９は印字処理を終了する。

次に印字すべき情報が蓄積装置１０へ転送されることに
なるがこのとき前述のとおり転送直前にビット加入を行
なう。

この新情報は前記情報とは２行空白を存して次に印字さ
れる。

このようにして本発明によると印字すべき情報の蓄積さ
れてない桁の信号とそのビット信号の生ずる時間におい
て印字すべき情報の蓄積されている装置の出力を調べる
ことにより、印字動作中であるか否かの検出を１行なう
ことができ、またこれら信号の有無により待合せや改行
等の印字動作制御を行なわせることが容易にできる。

したがってこれら制御用に格別の装置を用いることかな
いため、全体として簡易な制御装置が容易に得られる。

【図面の簡単な説明】

第１図は従来装置を示すブロック図、第２図は本発明実
施例を示すブロック図、第３図は第２図の動作を説明す
る時間関係図である。 ９・・・・・・印字処理装置、１０・・・・・・印字情
報蓄積装置。

Claims (1)

【特許請求の範囲】
1. １ 印字すべき桁数以上の情報蓄積容量を持つ印字情報
   蓄積装置と、印字すべき情報を該印字情報蓄積装置に蓄
   積するとともに該蓄積装置の印字すべき情報を蓄積しな
   い記憶位置に少くとも印字動作中を示す信号を含む印字
   制御信号を蓄積せしめる手段と、該印字制御信号を読取
   り、印字処理装置の制御を行なう°手段とを有すること
   を特徴とする印字制御装置。