JPS5841010B2 - シンセサイザ−受信機 - Google Patents

Description

【発明の詳細な説明】 本発明は局部発振回路をＰＬＬシンセサイザーで構成し
たシンセサイザー受信機に関し、％ｔこＰＬＬシンセサ
イザーを４１５１するプログラマブル分局器に設定され
る分局比の変更単位を自動掃引時と手動掃引時１こ変更
したことを特徴とするシンセサイザー受信機に！関する
。

一般にＰＬＬシンセサイザーは第１図に示すように（苛
戊され、プログラマブル分周器１の分周比Ｎを変更する
こと（こより、電圧制御発振器２から基準周波数発振器
３の基準周波数ｆｒのＮ倍の発振周波数ｆｏを安定に発
生させるもので、ラジオ受信機では電圧制御発振器２の
発振周波数ｆｏを局部発振周波数として利用し、基準周
波数ｆｒを受信バンドの局間周波数に設定することＥこ
より、局部発振周波数が局間同波数ステップで得られる
ものである。

ところで局間周波数は地域により異なる場合がある。

例えばＦＭバンドでは局間同波数は一般ｔこ１００ＫＨ
２間隔に設定されているがヨーロッパ地域では５０ＫＨ
ｚあるいは１０ＫＨ２の端数を有する局が存在し基準同
波数ｆｒが１００ＫＨｚに固定されると、５０ＫＨｚあ
るいは１０ＫＨｚの端数を有する局は受信不能となる。

そこで基準同波数ｆｒをｌ０ＫＨｚに設定すれば全ての
局を受信可能であるが、この場合１０ＫＨｚ毎にＰＬＬ
がロックされる為、自動掃引に於ける掃引時間が長くな
り好ましくない。

従って本発明はこの点に鑑みなされたもので、自動掃引
と手動掃引で選局ステップを変更することにより、自動
掃引に於ける掃引時間の短縮を計り、尚且つ手動掃引に
て全ての局を受信できるシンセサイザー受信機を提供す
るものである。

以下本発明の実施例を図面と共に説明する。

第２図は本発明の概略構成を示す図で、４はプログラマ
ブル分局器１に並列に接続され、掃引パルス発生回路５
よりの掃引パルスを計数することにより、プログラマブ
ル分周器１の分周比Ｎを変更する掃引カウンター、６は
掃引パルス発生回路５のパルス発生を制御する入力手段
で、掃引パルス発生回路５は、入力手段６よりの指示信
号により掃引パルスを発生させ、掃引カウンター４の数
値を変更することにより掃引を開始し、受信検出信号Ｓ
の発生でパルス発生を停止するように構成されている。

第３図は掃引パルス発生回路５の構成を詳細に示す図で
あり、７はタイミング信号回路で、第４園に示されるス
モールタイミング信号ｔ１〜ｔ４、ラージタイミング信
号Ｔ０〜Ｔ１ｏ及びワードクロックパルスＣＰＷを発生
するものである。

通常Ｔ１〜Ｔ１ｏの１周期ＴＷを１ワードと呼び、ワー
ドクロックパルスＣＰＷをフリップフロップに導入して
動作させると、ワードに同期した動作が行なわれる。

例えば前縁トリガー回路８のフリップフロップＦ１ 、
Ｆ２はワードに同期して１駆動し、低同波パルス発生器
９からのパルスの先端部の１ワードを取出す。

低同波パルス発生器９は、例えば約１００ミリ秒の周期
のパルスを発生する双安定マルチバイブレークで構成さ
れ、そのパルスは第４図のＬで示される波形で、タイミ
ング信号に比べて非常に長い８期である。

パルスＬはフリップフロップＦ１Ｆ２に導かれ１ワード
ずつ遅れたパルスＱ１．Ｑ２となり、フリップフロップ
Ｆ２のリセット信号Ｑ２はセット信号Ｑ２の逆となる。

アンドゲートＡ１でＱｌ、Ｑ２の論理積を取ると、１ワ
ードのパルスＰとなり、低周波パルスＬの先端１ワード
に対応し約１００ミリ秒毎に発生する。

一方う−ジタイミング信号Ｔ、〜Ｔ１ｏは設定回路１０
へ導入されＡ、Ｂのラインと交差する点で丸印がある場
合に論理和が取られ、アンドゲトＡ２．Ａ３に導かれる
。

またアンドゲートＡ２゜Ａ３にはスモールタイミング信
号ｔ２が共通に導入されており、更に入力手段６の自動
掃引キー１１及び手動掃引キー１２が接続されており、
掃引キー１１，１２の操作でアンドゲートＡ２．Ａ３の
論理積が取れて所望のパルスがオアゲートＯＲ１を介し
てゲート回路１３へ供給される。

例えばＡラインではラージタイミング信号Ｔ１〜Ｔ’ｉ
ｏの全てが取り出されるので、アンドゲートＡ２の１つ
の入力には常に信号があることになり、スモールタイミ
ング信号ｔ２が他の入力として供給されているので、自
動掃引キー１１が操作された時はアンドゲートＡ２が開
かれ１ワードに１０個のスモールタイミング信号ｔ２が
オアゲートＯＲ１を介してゲート回路１３へ供給される
。

そして同様に手動掃引キー１２が操作されると、アンド
ゲートＡ３が開かれることにより、ｌワードに１個のパ
ルスがオアゲートＯＲ１を介してゲート回路１３へ供給
される。

つまり掃引キーｌＬ１２を選択する事によって１ワード
中のパルス数を１０個、１個のいずれかにする事が出来
る。

すなわち、掃引キー１１の選択により掃引カウンター４
に単位時間当り１０個のパルスが加えられ、プログラマ
ブル分局器１の分局比を１０個ずつ変更し１周比の変更
単位を１０１こし）、掃引キー１２の選択で掃引カウン
ター４に単位時間当り１個のパルスが加えら札プログラ
マブル分周器１の分周比を１個ずつ変更する（分周比の
変更単位を１にする）事が出来る。

而してゲート回路１３に於ては、約１００ミリ秒毎に１
ワードのパルスＰと設定回路１０から１ワードに１０あ
るいは１個のパルスが供給され、受信検出信号Ｓがない
場合、インバータ■によってアントゲ−ｔ−Ａ４が開放
されて約１００ミリ秒毎に１０あるいは１個のパルスが
発生する。

このパルスが上記掃引カウンター４に導入されると掃引
カウンター４は約１００ミリ秒毎に１０あるいは１ずつ
変更され掃引が行なわれる。

そして掃引カウンター４の変化により新しい局が受信さ
れると、受信検出信号Ｓが発生し、インバータＩによっ
てアンドゲートＡ４が閉鎖され、掃引カウンター４が固
定される。

更に受信状態に於いて他の局へ移動する場合は、図示し
ないが掃引キー１１．１２の操作で強制的に一時受信検
出信号Ｓを遮断することにより、アンドゲートＡ４が開
放になり、再び掃引カウンター４の内容が変化し掃引動
作が行なわれる。

尚、手動掃引の場合は、手動掃引キー１２を操作してい
る間のみアンドゲートＡ３が開かれるよう掃引キー１２
が構成されている。

次に斯る構成よりなる本発明の動作につきＦＭ放連速受
信例にとり説明する。

先ずＰＬＬの基準同波数ｆｒはｌ０ＫＨｚに設定され、
中間周波数１０．７ＭＨｚ、下側ヘテロゲイン方式で現
在９０．０ＭＨｚの局を受信中であるとし、自動掃引キ
ー１１が操作された自動掃引から説明する。

この時心安な局部発振周波数は７９．３ＭＨ７，であり
、基準周波数ｆｒがｌ０ＫＨｚであるから、プログラマ
ブル分周器１に必要な分周比Ｎは’ ７９３０“であり
、掃引カウンター４にはゝ７９３０“の値が設定されて
いる。

この状態で自動掃引キー１１が操作されると、設定回路
１０のアンドゲートＡ２が開かれることにより、掃引カ
ウンター４には前述のように１０個の掃弓パルスが入力
され、掃引力ランク−４は’ ７９４０ 〃となりプロ
グラマブル分周器１の分周比Ｎがゝ７９４０“に設定さ
れる。

従って電圧制御発振器２からは７９．４ＭＨ２，の局部
発振周波数が得られ、放送局が存在すれば受信検出信号
Ｓにより、アンドゲートＡ４が閉じ掃引カウンター４が
１７９４０“に固定され９０．１ＭＨｚの局が受信され
る。

しかし掃引カウンター４の１７９４０“に局が存在しな
い場合、更に掃引カウンター４には受信検出信号Ｓが発
生する迄１００ミリ秒毎に１０個ずつの掃引パルスが入
力されることにより、９０．２．９０．３．９０．４Ｍ
Ｈｚ・・・と１００ＫＨ７゜ステップで自動掃引を行な
う。

次に手動掃引キー１２が操作された手動掃引の場合につ
き説明する。

前述と同様に９０．０ＭＨｚの局を受信中であるとし、
この状態で手動掃引キー１２を操作すると、今度はアン
ドゲートＡ３が開かれることにより、前述のように掃引
パルス発生回路５から掃引カウンター４へ１個パルスが
入力さ札掃引カウンター４は’ ７９３１ “となり、
電圧制御発振器２からは７９．３１ＭＨｚが発振される
。

即ち、この局部発振周波数は受信同波数９０．ＯＩＭＨ
ｚに対応しており、ｌ０ＫＨｚアツプした値にＰＬＬが
ロックされたことになる。

以後同様にして所望の局が受信され手動掃引キー１２の
操作を中止しない限り、掃引カウンター４には１００ミ
リ秒に１個のパルスが人力され、プログラマブル分周器
１の分周比Ｎが１ずつ変化することにより、１０ＫＨｚ
ステツプで放送局を探索することができる。

かくして、１００ＫＨｚステツプの自動掃引時に受信不
能であった５０ＫＨｚあるいはｌ０ＫＨｚの端数を有し
た周波数の局も、ｌ０ＫＨｚステツプの手動掃引により
確実にキャッチすることができる。

尚、実施例はＦＭ受信についてであるが、ＰＬＬの基準
周波数ｆｒ及び掃引パルス発生回路５ラージタイミング
信号Ｔ１〜Ｔ１ｏの選択を適当に行なうこと１こより、
ＡＭ、８Ｍ受信等への応用も容易に可能である。

上述の如く本発明のシンセサイザー受信機は、自動掃引
と手動掃引で、ＰＬＬシンセサイザーを構成するプログ
ラマブル分日器の分周比の変更単位を変更して選局ステ
ップを変更し、自動掃引により掃引時間の短縮を計り、
そして手動掃引１こより、自動掃引で受信不能な局を受
信できるよう構成したもので、極めて実用的効果大なる
ものである。

【図面の簡単な説明】

第１図はＰＬＬを示すブロック図、第２図は本発明の構
成を示すブロック図、第３図は第２図の要部詳細図、第
４図はタイミング信号及び動作波形図である。 １・・・プログラマブル分周器、２・・・電圧制御発振
器、３・・・基準同波数発振器、４・・・掃引カウンタ
ー５・・・掃引パルス発生回路、６・・・入力手段、７
・・・タイミング信号回路、８・・・前縁トリガー回路
、９・・・低周波パルス発生器、１０・・・設定回路、
１１・・・自動掃引キー １２・・・手動掃引キー １
３・・・ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 局部発振回路がＰＬＬシンセサイザーで構成された
   シンセサイザー受信機に於いて、該ＰＬＬシンセサイザ
   ゛−を構成するプログラマブル分周手段と、このプログ
   ラマブル分局手段１こ分周比を設定する掃引カウンタ一
   手段と、この掃引カウンタ一手段に自動掃引時の分周比
   変更単位を手動掃引時のｆ＋周比変更単位より大きく設
   定する設定手段とを設けてなるシンセサイザー受信機。