Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5841592B2 - Test method for magnetic bubble memory - Google Patents
[go: Go Back, main page]

JPS5841592B2 - Test method for magnetic bubble memory - Google Patents

Test method for magnetic bubble memory

Info

Publication number
JPS5841592B2
JPS5841592B2 JP53069811A JP6981178A JPS5841592B2 JP S5841592 B2 JPS5841592 B2 JP S5841592B2 JP 53069811 A JP53069811 A JP 53069811A JP 6981178 A JP6981178 A JP 6981178A JP S5841592 B2 JPS5841592 B2 JP S5841592B2
Authority
JP
Japan
Prior art keywords
loop
defective
data
loops
magnetic bubble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53069811A
Other languages
Japanese (ja)
Other versions
JPS54161238A (en
Inventor
和俊 吉田
庄治 吉本
紘一 五十嵐
実 広島
一博 石田
隆二 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53069811A priority Critical patent/JPS5841592B2/en
Publication of JPS54161238A publication Critical patent/JPS54161238A/en
Publication of JPS5841592B2 publication Critical patent/JPS5841592B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は複数個の記憶用マイナループを有する磁気バブ
ルメモリの試験方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for testing a magnetic bubble memory having a plurality of storage minor loops.

磁性薄膜中を動き回る磁気バブルにデータのビットを貯
えさせようとする磁気バブルメモリは、一般に読み出し
または書き込みを行なうためのメジャーループと記憶用
のマイナループとからなる方式となっている。
Magnetic bubble memories, which store bits of data in magnetic bubbles moving around in a magnetic thin film, generally consist of a major loop for reading or writing and a minor loop for storing.

このような方式の磁気バブルメモリにおいては、記憶用
のマイナループに欠陥がある場合でも必要な記憶ループ
数を確保し歩留りを上げるために、予備ループを設けて
おくことが一般的である。
In such a type of magnetic bubble memory, a spare loop is generally provided in order to ensure the necessary number of storage loops and increase yield even if the minor storage loop is defective.

すなわち、あるマイナループに欠陥がある場合(以下こ
の欠陥を有するマイナループを欠陥ループと称する)、
この欠陥ループを使用しないように外部回路でこのルー
プをマスクし、代りに予備ループを使用することになる
That is, if a certain minor loop has a defect (hereinafter, a minor loop having this defect will be referred to as a defective loop),
An external circuit will mask this defective loop so that it is not used, and a spare loop will be used instead.

一方、このような方式の磁気バブルメモリを試験するた
めには、磁気バブルメモリテスタまたは単にテスタと呼
ばれる試験装置が用いられるが、このテスタによる試験
方式は、従来量てのマイナループを試験しである特定の
ループが欠陥ループであることを見出して、この欠陥ル
ープのループ番号をテスタにセットし、次いで磁気バブ
ルメモリに書き込みを行なう際、前記欠陥ループへの書
き込みを禁止するようになっている。
On the other hand, in order to test this type of magnetic bubble memory, a test device called a magnetic bubble memory tester or simply a tester is used, but the test method using this tester is conventionally used to test all minor loops. When a specific loop is found to be a defective loop, the loop number of the defective loop is set in the tester, and then when writing to the magnetic bubble memory, writing to the defective loop is prohibited.

通常、情報「1」は磁気バブル(以下バブルと略称する
)の存在状態と、また情報rOJはバブルの非存在状態
と対応させているので、あるループが欠陥ループである
ために悪影響が生ずるのは、バブルが存在している場合
、すなわち情報「1」の場合である。
Normally, information "1" corresponds to the existence state of a magnetic bubble (hereinafter abbreviated as bubble), and information rOJ corresponds to the absence state of a bubble. is the case where a bubble exists, that is, the information is "1".

したがって、欠陥ループへの情報の書き込みを禁止する
ということは、バブルを存在させないこと、すなわち情
報「0」の書き込みと等価である。
Therefore, prohibiting writing of information to a defective loop is equivalent to not allowing a bubble to exist, that is, writing information "0".

一方読み出し時においては、欠陥ループに書かれている
情報は情報として意味がないので、欠陥ループは読み捨
てる。
On the other hand, when reading, the information written in the defective loop is meaningless, so the defective loop is read and discarded.

このように、磁気バブルメモリのテスタは、書。In this way, the magnetic bubble memory tester is written.

き込み時は欠陥ループへの情報の書き込みを禁止し、ま
た読み出し時は欠陥ループの情報を読み捨てるという、
いわゆる欠陥ループのスキップの機能を廟する構成とな
っている。
When writing, information is prohibited from being written to the defective loop, and when reading, information from the defective loop is discarded.
It is configured to provide a so-called defective loop skipping function.

以下第1図を用いて従来の磁気バブルメモリテスタの構
成と機能について説明する。
The configuration and functions of a conventional magnetic bubble memory tester will be described below with reference to FIG.

1はループの情報を示すループカウンタで、書き込みあ
るいは読み出しを行なうループの数をカウントしループ
番号を定める。
1 is a loop counter indicating loop information, which counts the number of loops to be written or read to determine a loop number.

2は欠陥ループの内容を記憶しておくための欠陥ループ
記憶回路である。
2 is a defective loop storage circuit for storing the contents of defective loops.

ループカウンタ1の出力は欠陥ループ記憶回路2のアド
レスに接続されており、当該試験ループがループカウン
タ1で指定されているループが欠陥ループかどうかを欠
陥ループ記憶回路2に入力されるようになっており、欠
陥ループ記憶回路2の5KIP(スキップバー)と表示
された信号線3には欠陥ループの情報が出力されるよう
になっている。
The output of the loop counter 1 is connected to the address of the defective loop memory circuit 2, and whether or not the test loop specified by the loop counter 1 is a defective loop is input to the defective loop memory circuit 2. Information on the defective loop is output to the signal line 3 labeled 5KIP (skip bar) of the defective loop storage circuit 2.

4はデータ発生器で、磁気バブルメモリをテストするた
めのデータを発生するものである。
4 is a data generator that generates data for testing the magnetic bubble memory.

5は前記データと5KIP信号を入力とするANDゲー
トで、当該ループが欠陥ループでなければ、データ発生
器4のデータがそのままWRITE DATA(書き
込みデータ)6となり、また当該ループが欠陥ループで
あれば、5KIP信号線3に出力される信号がrLow
Jとなるので、ANDゲート5の出力として得られるデ
ータはi−LowJすなわち1−01となる。
5 is an AND gate that inputs the data and the 5KIP signal; if the loop is not a defective loop, the data from the data generator 4 becomes WRITE DATA 6; if the loop is a defective loop, the data is WRITE DATA 6; , the signal output to the 5KIP signal line 3 is rLow
Therefore, the data obtained as the output of the AND gate 5 becomes i-LowJ, that is, 1-01.

一方読み出し時においては、バブルから読み出されたR
EAD DATA(読み出しデータ)1は、比較ゲー
ト8によりデータ発生器4の出力と比較されるようにな
っており、比較ゲート8の出力はREAD DATA
7とデータ発生器4の出力とが一致していなければ、す
なわちエラーであれば「HighJとなる。
On the other hand, at the time of reading, R read out from the bubble
EAD DATA (read data) 1 is compared with the output of data generator 4 by comparison gate 8, and the output of comparison gate 8 is READ DATA.
7 and the output of the data generator 4 do not match, that is, if there is an error, the result is "HighJ".

比較ゲート8の1つの出力はANDゲート9の入力に接
続され、また他の入力は5KIP信号線3に接続されて
おり、読み出したループが欠陥ループである場合には、
5KIP信号線3はI−LowJであり、ANDゲート
9の出力はI−LowJとなるので、データはチェック
されず読み捨てられることになる。
One output of the comparison gate 8 is connected to the input of the AND gate 9, and the other input is connected to the 5KIP signal line 3, and if the read loop is a defective loop,
Since the 5KIP signal line 3 is I-LowJ and the output of the AND gate 9 is I-LowJ, the data is not checked and is discarded.

このような構成と機能を有する従来のテスタで磁気バブ
ルメモリのテストを?Jつでみた結果、従来のままでは
磁気バブルメモリのテスタとして不十分なことが明らか
となった。
Can you test magnetic bubble memory with a conventional tester that has this configuration and functionality? As a result of testing with J, it became clear that the conventional method is insufficient as a tester for magnetic bubble memory.

以下この点について説明する。This point will be explained below.

欠陥ループには「0」が「1」になるワキ不良と、「1
」が「0」になるカケ不良とがある。
The defective loop includes armpit defects where “0” becomes “1” and “1”.
There is a chip defect in which "" is "0".

ワキ不良は磁性薄膜の結晶欠陥などによりバブルが自然
発生するものであり、常にバブルが読み出されるもので
ある。
In armpit defects, bubbles are naturally generated due to crystal defects in the magnetic thin film, and bubbles are always read out.

カケ不良は転送パターンとして用いられているTバーな
どのパターンに欠陥があり、その欠陥のためにバブルが
パターン上を転送する時に転送ミスを生じ、バブルが消
滅して生じるものである。
A defective chip occurs when a pattern such as a T-bar used as a transfer pattern has a defect, and this defect causes a transfer error when a bubble is transferred over the pattern, causing the bubble to disappear.

このような欠陥ループの場合には、上記した従来のテス
タのようにスキップ機能をもたせることにより適性なテ
ストが可能である。
In the case of such a defective loop, proper testing can be performed by providing a skip function like the conventional tester described above.

ところで、これまで欠陥ループは欠陥ループだけの原因
で生じる現象と考え、他のループからの影響は全く無視
できるものと考えてきたが、磁気バブルメモリのテスト
を数多く行なった結果、欠陥ループをスキップしただけ
では十分でなく、欠陥ループに隣接するループが欠陥ル
ープに影響を与えて誤動作を引起すことが明らかとなっ
た。
By the way, until now we have thought that defective loops are a phenomenon caused only by defective loops, and that the influence from other loops can be completely ignored, but after conducting numerous tests on magnetic bubble memory, we have found that defective loops can be skipped. It has become clear that just doing so is not enough, and that loops adjacent to the defective loop affect the defective loop and cause malfunctions.

すなわち、このような場合、たとえ欠陥ループをスキッ
プしても、欠陥ループに隣接するループに情報を書き込
むと、欠陥ループのある特定の場所に隣接するループの
バブルの影響を受けて不要なバブルが発生することがあ
り、また転送パターンの欠陥の形によっては隣のループ
を転送するバブルが2つに分れて、一つが欠陥ループに
入ることもある。
In other words, in such a case, even if the defective loop is skipped, when information is written to the loop adjacent to the defective loop, an unnecessary bubble may be generated in a specific location of the defective loop due to the influence of the bubble in the adjacent loop. Depending on the shape of the defect in the transfer pattern, the bubble that transfers the adjacent loop may split into two, and one may enter the defective loop.

このようにして欠陥ループにバブルが発生すると、欠陥
ループ中のバブルは制御できないので、このバブルが再
び正常ループに迷い込み、正常ループの誤動作を引起す
ことになる。
When a bubble is generated in the defective loop in this way, the bubble in the defective loop cannot be controlled, so the bubble strays into the normal loop again and causes the normal loop to malfunction.

このように欠陥ループが隣接ループの影響を受けてバブ
ルを発生し誤動作を引起す場合、欠陥ループにバブルが
発生した時点では検出されず、この欠陥ループのバブル
が正常ループに迷い込んで初めて検出されるので、誤動
作を引起こしこれが検出されるまでに長時間を要し、テ
スト時間を非常に長くしなければならないという欠点が
あった。
In this way, when a defective loop generates bubbles due to the influence of adjacent loops and causes malfunctions, the bubbles are not detected when they occur in the defective loop, and are detected only after the bubbles in the defective loop stray into the normal loop. This has the disadvantage that it takes a long time to cause malfunctions and to detect them, requiring a very long test time.

本発明は上記した従来技術の欠点を除去し、隣接ループ
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥ループを短時間に検出し、この欠陥ループを除い
て試験することができる磁気バブルメモリの試験方法を
提供することを目的とする。
The present invention eliminates the above-mentioned drawbacks of the prior art, quickly detects defective loops that are affected by adjacent loops and generates unnecessary bubbles, and causes malfunctions, and tests can be performed excluding these defective loops. The purpose of this study is to provide a test method for magnetic bubble memory that can be used.

本発明は上記目的を達成するために、特定のマイナルー
プに全ビット0を書き込むと共に、他のマイナループに
任意のパターンを書き込み、次いで前記特定マイナルー
プの記憶データを読み出し、これが全ビットOであるか
否かを確認すると共に、他のマイナループに書き込1れ
た任意のデータを読み出し、この読み出しデータと書き
込みデータとを比較して両者の相違の有無を確認するこ
とを特徴とする。
In order to achieve the above object, the present invention writes all bits 0 to a specific minor loop, writes an arbitrary pattern to other minor loops, then reads the stored data of the specific minor loop, and checks whether all bits are 0 or not. The present invention is characterized in that it checks whether the data is different from the other minor loops, reads out arbitrary data written in other minor loops, and compares the read data with the written data to see if there is a difference between the two.

以下本発明を図示の実施例により説明する。The present invention will be explained below with reference to illustrated embodiments.

第2図において、11,12,14はそれぞれ第1図と
同様の構成と機能を有するループカウンタ、欠陥ループ
記憶回路、データ発生器である。
In FIG. 2, numerals 11, 12, and 14 are a loop counter, a defective loop storage circuit, and a data generator, respectively, which have the same configuration and function as those in FIG. 1.

15は欠陥ループ記憶回路12からの5KIP信号13
とデータ発生器14からの出力を入力とするANDゲー
トで、WRITE DATA16を出力する。
15 is the 5KIP signal 13 from the defective loop storage circuit 12
WRITE DATA 16 is output by an AND gate which receives the output from the data generator 14 and the output from the data generator 14 as inputs.

このANDゲート15の出力であるWRITE DA
TA16と、図示しない検出器から送られるREAD
DATA17とは、比較ゲート18の入力に接続され
ている。
WRITE DA which is the output of this AND gate 15
READ sent from TA16 and a detector (not shown)
DATA17 is connected to the input of comparison gate 18.

この比較ゲート18の入力、すなわち比較ゲート18に
より比較されるREAD DATAIγとWRITE
DATA16のうち、WRITEDATAIγは欠
陥ループの場合、5KIP信号13により常に「0」に
なっているので、READDATA17は「0」と比較
される。
The input of this comparison gate 18, that is, the READ DATA Iγ and WRITE which are compared by the comparison gate 18
Among DATA16, WRITEDATAIγ is always "0" due to the 5KIP signal 13 in the case of a defective loop, so READDATA17 is compared with "0".

したがって、本発明の場合、欠陥ループは通常、常にr
OJとしてチェックされるが、もし隣のループの影響で
欠陥ループにバブルが発生した場合、欠陥ループのデー
タが「1」として読み出されることになる結果、このル
ープが隣のループの影響を受け1−1」となったことが
比較ゲ’−N8の出力に出力されるので、このようなチ
ップを除くことができる。
Therefore, for the present invention, the defective loop is typically always r
It is checked as OJ, but if a bubble occurs in the defective loop due to the influence of the neighboring loop, the data of the defective loop will be read as "1", and as a result, this loop will be affected by the neighboring loop and become 1. -1'' is output to the output of the comparison gate '-N8, so such chips can be removed.

以上の説明から明らかな如く、本発明の方法は、特定又
イナループとその他のマイナループとにそれぞれ全ビッ
ト0および任意パターンを書き込み、次いでこれらの記
憶内容を読み出すと共に、書き込み時のデータと比較し
、両者の相違の有無を確認することにより、隣接ループ
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥を含むすべての欠陥ループを短時間に検出し、こ
の欠陥ループを除くことを可能とし、作業能率と信頼性
の大幅な向上を実現することができる。
As is clear from the above description, the method of the present invention writes all bits 0 and an arbitrary pattern to a specific inner loop and other minor loops, and then reads out these stored contents and compares them with the data at the time of writing. By checking whether there is a difference between the two, all defective loops, including defects that are affected by adjacent loops and cause unnecessary bubbles, can be detected in a short time, and this defective loop can be removed. This makes it possible to significantly improve work efficiency and reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の磁気バブルメモリテスタのブロック図、
第2図は本発明の試験方法に用いられる磁気バブルメモ
リテスタのブロック図である。 11・・・・・・ループカウンタ、12・・・・・・欠
陥ループ記憶回路、14・・・・・・データ発生器、1
5・・・・・・ANDゲート、1B・・・・・・比較ゲ
ート。
Figure 1 is a block diagram of a conventional magnetic bubble memory tester.
FIG. 2 is a block diagram of a magnetic bubble memory tester used in the testing method of the present invention. 11... Loop counter, 12... Defective loop storage circuit, 14... Data generator, 1
5...AND gate, 1B...Comparison gate.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個の記憶用マイナループを有する磁気バブルメ
モリの試験方法において、特定のマイナループに全ビッ
トOを書き込むと共に、他のマイナループに任意のパタ
ーンを書き込み、次いで前記特定マイナループの記憶デ
ータを読み出し、これが全ビットOであるか否かを確認
すると共に、他のマイナループからこれに書き込まれた
任意のデータを読み出し、この読み出しデータと書き込
みデータとを比較して両者の相違の有無を確認すること
を特徴とする磁気バブルメモリの試験方法。
1. In a test method for a magnetic bubble memory having a plurality of storage minor loops, all bits O are written to a specific minor loop, arbitrary patterns are written to other minor loops, and then the memory data of the specific minor loop is read, and this The feature is that it checks whether the bit is O or not, reads arbitrary data written to this from another minor loop, and compares the read data with the written data to check whether there is a difference between the two. Test method for magnetic bubble memory.
JP53069811A 1978-06-12 1978-06-12 Test method for magnetic bubble memory Expired JPS5841592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53069811A JPS5841592B2 (en) 1978-06-12 1978-06-12 Test method for magnetic bubble memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53069811A JPS5841592B2 (en) 1978-06-12 1978-06-12 Test method for magnetic bubble memory

Publications (2)

Publication Number Publication Date
JPS54161238A JPS54161238A (en) 1979-12-20
JPS5841592B2 true JPS5841592B2 (en) 1983-09-13

Family

ID=13413507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53069811A Expired JPS5841592B2 (en) 1978-06-12 1978-06-12 Test method for magnetic bubble memory

Country Status (1)

Country Link
JP (1) JPS5841592B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853775A (en) * 1981-09-26 1983-03-30 Fujitsu Ltd Testing of ic memory
JPS58100288A (en) * 1981-12-11 1983-06-14 Hitachi Ltd Magnetic bubble memory test method

Also Published As

Publication number Publication date
JPS54161238A (en) 1979-12-20

Similar Documents

Publication Publication Date Title
US5631868A (en) Method and apparatus for testing redundant word and bit lines in a memory array
KR100864035B1 (en) Memory circuit having parity cell array
US6108252A (en) Integrated circuit memory devices having self-test circuits therein and method of testing same
KR950002730B1 (en) Semiconductor integrated circuit
JPH02278449A (en) Fault tolerant memory system
KR920005163A (en) Semiconductor memory device
US9672939B2 (en) Memory devices, testing systems and methods
JPH01224999A (en) Semiconductor memory device
US20010007141A1 (en) Circuit and method for masking a dormant memory cell
US20060242492A1 (en) Method and apparatus for masking known fails during memory tests readouts
JPS5841592B2 (en) Test method for magnetic bubble memory
US6304939B1 (en) Token mechanism for cache-line replacement within a cache memory having redundant cache lines
KR20010075269A (en) A method for testing a memory array and a memory-based device so testable with a fault response signalizing mode for when finding predetermined correspondence between fault patterns signalizing one such fault pattern only in the form of a compressed response
US6088274A (en) Method and device for testing a semiconductor serial access memory device through a main memory
JPS62299000A (en) Semiconductor memory
JPH0326480B2 (en)
CN115083507A (en) Method for testing ecc check bit storage array of memory
JPS62221756A (en) Storage device
JPS6030871Y2 (en) magnetic bubble storage device
US4592016A (en) Magnetic bubble memory device
JPS62223894A (en) Semiconductor memory device
JPS6011400B2 (en) IC test equipment
JPH01106370A (en) Error inspection device
JPS5832287A (en) System checking method for bubble memory device
JPS60103582A (en) Test method of magnetic bubble memory