JPS5841592B2 - 磁気バブルメモリの試験方法 - Google Patents
磁気バブルメモリの試験方法Info
- Publication number
- JPS5841592B2 JPS5841592B2 JP53069811A JP6981178A JPS5841592B2 JP S5841592 B2 JPS5841592 B2 JP S5841592B2 JP 53069811 A JP53069811 A JP 53069811A JP 6981178 A JP6981178 A JP 6981178A JP S5841592 B2 JPS5841592 B2 JP S5841592B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- defective
- data
- loops
- magnetic bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は複数個の記憶用マイナループを有する磁気バブ
ルメモリの試験方法に関するものである。
ルメモリの試験方法に関するものである。
磁性薄膜中を動き回る磁気バブルにデータのビットを貯
えさせようとする磁気バブルメモリは、一般に読み出し
または書き込みを行なうためのメジャーループと記憶用
のマイナループとからなる方式となっている。
えさせようとする磁気バブルメモリは、一般に読み出し
または書き込みを行なうためのメジャーループと記憶用
のマイナループとからなる方式となっている。
このような方式の磁気バブルメモリにおいては、記憶用
のマイナループに欠陥がある場合でも必要な記憶ループ
数を確保し歩留りを上げるために、予備ループを設けて
おくことが一般的である。
のマイナループに欠陥がある場合でも必要な記憶ループ
数を確保し歩留りを上げるために、予備ループを設けて
おくことが一般的である。
すなわち、あるマイナループに欠陥がある場合（以下こ
の欠陥を有するマイナループを欠陥ループと称する）、
この欠陥ループを使用しないように外部回路でこのルー
プをマスクし、代りに予備ループを使用することになる
。
の欠陥を有するマイナループを欠陥ループと称する）、
この欠陥ループを使用しないように外部回路でこのルー
プをマスクし、代りに予備ループを使用することになる
。
一方、このような方式の磁気バブルメモリを試験するた
めには、磁気バブルメモリテスタまたは単にテスタと呼
ばれる試験装置が用いられるが、このテスタによる試験
方式は、従来量てのマイナループを試験しである特定の
ループが欠陥ループであることを見出して、この欠陥ル
ープのループ番号をテスタにセットし、次いで磁気バブ
ルメモリに書き込みを行なう際、前記欠陥ループへの書
き込みを禁止するようになっている。
めには、磁気バブルメモリテスタまたは単にテスタと呼
ばれる試験装置が用いられるが、このテスタによる試験
方式は、従来量てのマイナループを試験しである特定の
ループが欠陥ループであることを見出して、この欠陥ル
ープのループ番号をテスタにセットし、次いで磁気バブ
ルメモリに書き込みを行なう際、前記欠陥ループへの書
き込みを禁止するようになっている。
通常、情報「１」は磁気バブル（以下バブルと略称する
）の存在状態と、また情報ｒＯＪはバブルの非存在状態
と対応させているので、あるループが欠陥ループである
ために悪影響が生ずるのは、バブルが存在している場合
、すなわち情報「１」の場合である。
）の存在状態と、また情報ｒＯＪはバブルの非存在状態
と対応させているので、あるループが欠陥ループである
ために悪影響が生ずるのは、バブルが存在している場合
、すなわち情報「１」の場合である。
したがって、欠陥ループへの情報の書き込みを禁止する
ということは、バブルを存在させないこと、すなわち情
報「０」の書き込みと等価である。
ということは、バブルを存在させないこと、すなわち情
報「０」の書き込みと等価である。
一方読み出し時においては、欠陥ループに書かれている
情報は情報として意味がないので、欠陥ループは読み捨
てる。
情報は情報として意味がないので、欠陥ループは読み捨
てる。
このように、磁気バブルメモリのテスタは、書。
き込み時は欠陥ループへの情報の書き込みを禁止し、ま
た読み出し時は欠陥ループの情報を読み捨てるという、
いわゆる欠陥ループのスキップの機能を廟する構成とな
っている。
た読み出し時は欠陥ループの情報を読み捨てるという、
いわゆる欠陥ループのスキップの機能を廟する構成とな
っている。
以下第１図を用いて従来の磁気バブルメモリテスタの構
成と機能について説明する。
成と機能について説明する。
１はループの情報を示すループカウンタで、書き込みあ
るいは読み出しを行なうループの数をカウントしループ
番号を定める。
るいは読み出しを行なうループの数をカウントしループ
番号を定める。
２は欠陥ループの内容を記憶しておくための欠陥ループ
記憶回路である。
記憶回路である。
ループカウンタ１の出力は欠陥ループ記憶回路２のアド
レスに接続されており、当該試験ループがループカウン
タ１で指定されているループが欠陥ループかどうかを欠
陥ループ記憶回路２に入力されるようになっており、欠
陥ループ記憶回路２の５ＫＩＰ（スキップバー）と表示
された信号線３には欠陥ループの情報が出力されるよう
になっている。
レスに接続されており、当該試験ループがループカウン
タ１で指定されているループが欠陥ループかどうかを欠
陥ループ記憶回路２に入力されるようになっており、欠
陥ループ記憶回路２の５ＫＩＰ（スキップバー）と表示
された信号線３には欠陥ループの情報が出力されるよう
になっている。
４はデータ発生器で、磁気バブルメモリをテストするた
めのデータを発生するものである。
めのデータを発生するものである。
５は前記データと５ＫＩＰ信号を入力とするＡＮＤゲー
トで、当該ループが欠陥ループでなければ、データ発生
器４のデータがそのままＷＲＩＴＥ ＤＡＴＡ（書き
込みデータ）６となり、また当該ループが欠陥ループで
あれば、５ＫＩＰ信号線３に出力される信号がｒＬｏｗ
Ｊとなるので、ＡＮＤゲート５の出力として得られるデ
ータはｉ−ＬｏｗＪすなわち１−０１となる。
トで、当該ループが欠陥ループでなければ、データ発生
器４のデータがそのままＷＲＩＴＥ ＤＡＴＡ（書き
込みデータ）６となり、また当該ループが欠陥ループで
あれば、５ＫＩＰ信号線３に出力される信号がｒＬｏｗ
Ｊとなるので、ＡＮＤゲート５の出力として得られるデ
ータはｉ−ＬｏｗＪすなわち１−０１となる。
一方読み出し時においては、バブルから読み出されたＲ
ＥＡＤ ＤＡＴＡ（読み出しデータ）１は、比較ゲー
ト８によりデータ発生器４の出力と比較されるようにな
っており、比較ゲート８の出力はＲＥＡＤ ＤＡＴＡ
７とデータ発生器４の出力とが一致していなければ、す
なわちエラーであれば「ＨｉｇｈＪとなる。
ＥＡＤ ＤＡＴＡ（読み出しデータ）１は、比較ゲー
ト８によりデータ発生器４の出力と比較されるようにな
っており、比較ゲート８の出力はＲＥＡＤ ＤＡＴＡ
７とデータ発生器４の出力とが一致していなければ、す
なわちエラーであれば「ＨｉｇｈＪとなる。
比較ゲート８の１つの出力はＡＮＤゲート９の入力に接
続され、また他の入力は５ＫＩＰ信号線３に接続されて
おり、読み出したループが欠陥ループである場合には、
５ＫＩＰ信号線３はＩ−ＬｏｗＪであり、ＡＮＤゲート
９の出力はＩ−ＬｏｗＪとなるので、データはチェック
されず読み捨てられることになる。
続され、また他の入力は５ＫＩＰ信号線３に接続されて
おり、読み出したループが欠陥ループである場合には、
５ＫＩＰ信号線３はＩ−ＬｏｗＪであり、ＡＮＤゲート
９の出力はＩ−ＬｏｗＪとなるので、データはチェック
されず読み捨てられることになる。
このような構成と機能を有する従来のテスタで磁気バブ
ルメモリのテストを？Ｊつでみた結果、従来のままでは
磁気バブルメモリのテスタとして不十分なことが明らか
となった。
ルメモリのテストを？Ｊつでみた結果、従来のままでは
磁気バブルメモリのテスタとして不十分なことが明らか
となった。
以下この点について説明する。
欠陥ループには「０」が「１」になるワキ不良と、「１
」が「０」になるカケ不良とがある。
」が「０」になるカケ不良とがある。
ワキ不良は磁性薄膜の結晶欠陥などによりバブルが自然
発生するものであり、常にバブルが読み出されるもので
ある。
発生するものであり、常にバブルが読み出されるもので
ある。
カケ不良は転送パターンとして用いられているＴバーな
どのパターンに欠陥があり、その欠陥のためにバブルが
パターン上を転送する時に転送ミスを生じ、バブルが消
滅して生じるものである。
どのパターンに欠陥があり、その欠陥のためにバブルが
パターン上を転送する時に転送ミスを生じ、バブルが消
滅して生じるものである。
このような欠陥ループの場合には、上記した従来のテス
タのようにスキップ機能をもたせることにより適性なテ
ストが可能である。
タのようにスキップ機能をもたせることにより適性なテ
ストが可能である。
ところで、これまで欠陥ループは欠陥ループだけの原因
で生じる現象と考え、他のループからの影響は全く無視
できるものと考えてきたが、磁気バブルメモリのテスト
を数多く行なった結果、欠陥ループをスキップしただけ
では十分でなく、欠陥ループに隣接するループが欠陥ル
ープに影響を与えて誤動作を引起すことが明らかとなっ
た。
で生じる現象と考え、他のループからの影響は全く無視
できるものと考えてきたが、磁気バブルメモリのテスト
を数多く行なった結果、欠陥ループをスキップしただけ
では十分でなく、欠陥ループに隣接するループが欠陥ル
ープに影響を与えて誤動作を引起すことが明らかとなっ
た。
すなわち、このような場合、たとえ欠陥ループをスキッ
プしても、欠陥ループに隣接するループに情報を書き込
むと、欠陥ループのある特定の場所に隣接するループの
バブルの影響を受けて不要なバブルが発生することがあ
り、また転送パターンの欠陥の形によっては隣のループ
を転送するバブルが２つに分れて、一つが欠陥ループに
入ることもある。
プしても、欠陥ループに隣接するループに情報を書き込
むと、欠陥ループのある特定の場所に隣接するループの
バブルの影響を受けて不要なバブルが発生することがあ
り、また転送パターンの欠陥の形によっては隣のループ
を転送するバブルが２つに分れて、一つが欠陥ループに
入ることもある。
このようにして欠陥ループにバブルが発生すると、欠陥
ループ中のバブルは制御できないので、このバブルが再
び正常ループに迷い込み、正常ループの誤動作を引起す
ことになる。
ループ中のバブルは制御できないので、このバブルが再
び正常ループに迷い込み、正常ループの誤動作を引起す
ことになる。
このように欠陥ループが隣接ループの影響を受けてバブ
ルを発生し誤動作を引起す場合、欠陥ループにバブルが
発生した時点では検出されず、この欠陥ループのバブル
が正常ループに迷い込んで初めて検出されるので、誤動
作を引起こしこれが検出されるまでに長時間を要し、テ
スト時間を非常に長くしなければならないという欠点が
あった。
ルを発生し誤動作を引起す場合、欠陥ループにバブルが
発生した時点では検出されず、この欠陥ループのバブル
が正常ループに迷い込んで初めて検出されるので、誤動
作を引起こしこれが検出されるまでに長時間を要し、テ
スト時間を非常に長くしなければならないという欠点が
あった。
本発明は上記した従来技術の欠点を除去し、隣接ループ
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥ループを短時間に検出し、この欠陥ループを除い
て試験することができる磁気バブルメモリの試験方法を
提供することを目的とする。
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥ループを短時間に検出し、この欠陥ループを除い
て試験することができる磁気バブルメモリの試験方法を
提供することを目的とする。
本発明は上記目的を達成するために、特定のマイナルー
プに全ビット０を書き込むと共に、他のマイナループに
任意のパターンを書き込み、次いで前記特定マイナルー
プの記憶データを読み出し、これが全ビットＯであるか
否かを確認すると共に、他のマイナループに書き込１れ
た任意のデータを読み出し、この読み出しデータと書き
込みデータとを比較して両者の相違の有無を確認するこ
とを特徴とする。
プに全ビット０を書き込むと共に、他のマイナループに
任意のパターンを書き込み、次いで前記特定マイナルー
プの記憶データを読み出し、これが全ビットＯであるか
否かを確認すると共に、他のマイナループに書き込１れ
た任意のデータを読み出し、この読み出しデータと書き
込みデータとを比較して両者の相違の有無を確認するこ
とを特徴とする。
以下本発明を図示の実施例により説明する。
第２図において、１１，１２，１４はそれぞれ第１図と
同様の構成と機能を有するループカウンタ、欠陥ループ
記憶回路、データ発生器である。
同様の構成と機能を有するループカウンタ、欠陥ループ
記憶回路、データ発生器である。
１５は欠陥ループ記憶回路１２からの５ＫＩＰ信号１３
とデータ発生器１４からの出力を入力とするＡＮＤゲー
トで、ＷＲＩＴＥ ＤＡＴＡ１６を出力する。
とデータ発生器１４からの出力を入力とするＡＮＤゲー
トで、ＷＲＩＴＥ ＤＡＴＡ１６を出力する。
このＡＮＤゲート１５の出力であるＷＲＩＴＥ ＤＡ
ＴＡ１６と、図示しない検出器から送られるＲＥＡＤ
ＤＡＴＡ１７とは、比較ゲート１８の入力に接続され
ている。
ＴＡ１６と、図示しない検出器から送られるＲＥＡＤ
ＤＡＴＡ１７とは、比較ゲート１８の入力に接続され
ている。
この比較ゲート１８の入力、すなわち比較ゲート１８に
より比較されるＲＥＡＤ ＤＡＴＡＩγとＷＲＩＴＥ
ＤＡＴＡ１６のうち、ＷＲＩＴＥＤＡＴＡＩγは欠
陥ループの場合、５ＫＩＰ信号１３により常に「０」に
なっているので、ＲＥＡＤＤＡＴＡ１７は「０」と比較
される。
より比較されるＲＥＡＤ ＤＡＴＡＩγとＷＲＩＴＥ
ＤＡＴＡ１６のうち、ＷＲＩＴＥＤＡＴＡＩγは欠
陥ループの場合、５ＫＩＰ信号１３により常に「０」に
なっているので、ＲＥＡＤＤＡＴＡ１７は「０」と比較
される。
したがって、本発明の場合、欠陥ループは通常、常にｒ
ＯＪとしてチェックされるが、もし隣のループの影響で
欠陥ループにバブルが発生した場合、欠陥ループのデー
タが「１」として読み出されることになる結果、このル
ープが隣のループの影響を受け１−１」となったことが
比較ゲ’−Ｎ８の出力に出力されるので、このようなチ
ップを除くことができる。
ＯＪとしてチェックされるが、もし隣のループの影響で
欠陥ループにバブルが発生した場合、欠陥ループのデー
タが「１」として読み出されることになる結果、このル
ープが隣のループの影響を受け１−１」となったことが
比較ゲ’−Ｎ８の出力に出力されるので、このようなチ
ップを除くことができる。
以上の説明から明らかな如く、本発明の方法は、特定又
イナループとその他のマイナループとにそれぞれ全ビッ
ト０および任意パターンを書き込み、次いでこれらの記
憶内容を読み出すと共に、書き込み時のデータと比較し
、両者の相違の有無を確認することにより、隣接ループ
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥を含むすべての欠陥ループを短時間に検出し、こ
の欠陥ループを除くことを可能とし、作業能率と信頼性
の大幅な向上を実現することができる。
イナループとその他のマイナループとにそれぞれ全ビッ
ト０および任意パターンを書き込み、次いでこれらの記
憶内容を読み出すと共に、書き込み時のデータと比較し
、両者の相違の有無を確認することにより、隣接ループ
の影響を受けて不要なバブルを発生し誤動作の原因とな
る欠陥を含むすべての欠陥ループを短時間に検出し、こ
の欠陥ループを除くことを可能とし、作業能率と信頼性
の大幅な向上を実現することができる。
第１図は従来の磁気バブルメモリテスタのブロック図、
第２図は本発明の試験方法に用いられる磁気バブルメモ
リテスタのブロック図である。 １１・・・・・・ループカウンタ、１２・・・・・・欠
陥ループ記憶回路、１４・・・・・・データ発生器、１
５・・・・・・ＡＮＤゲート、１Ｂ・・・・・・比較ゲ
ート。
第２図は本発明の試験方法に用いられる磁気バブルメモ
リテスタのブロック図である。 １１・・・・・・ループカウンタ、１２・・・・・・欠
陥ループ記憶回路、１４・・・・・・データ発生器、１
５・・・・・・ＡＮＤゲート、１Ｂ・・・・・・比較ゲ
ート。
Claims (1)
- １ 複数個の記憶用マイナループを有する磁気バブルメ
モリの試験方法において、特定のマイナループに全ビッ
トＯを書き込むと共に、他のマイナループに任意のパタ
ーンを書き込み、次いで前記特定マイナループの記憶デ
ータを読み出し、これが全ビットＯであるか否かを確認
すると共に、他のマイナループからこれに書き込まれた
任意のデータを読み出し、この読み出しデータと書き込
みデータとを比較して両者の相違の有無を確認すること
を特徴とする磁気バブルメモリの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53069811A JPS5841592B2 (ja) | 1978-06-12 | 1978-06-12 | 磁気バブルメモリの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53069811A JPS5841592B2 (ja) | 1978-06-12 | 1978-06-12 | 磁気バブルメモリの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54161238A JPS54161238A (en) | 1979-12-20 |
| JPS5841592B2 true JPS5841592B2 (ja) | 1983-09-13 |
Family
ID=13413507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53069811A Expired JPS5841592B2 (ja) | 1978-06-12 | 1978-06-12 | 磁気バブルメモリの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841592B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853775A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | Ｉｃメモリ試験方法 |
| JPS58100288A (ja) * | 1981-12-11 | 1983-06-14 | Hitachi Ltd | 磁気バブルメモリ試験方法 |
-
1978
- 1978-06-12 JP JP53069811A patent/JPS5841592B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54161238A (en) | 1979-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631868A (en) | Method and apparatus for testing redundant word and bit lines in a memory array | |
| KR100864035B1 (ko) | 패리티 셀 어레이를 구비한 메모리 회로 | |
| US6108252A (en) | Integrated circuit memory devices having self-test circuits therein and method of testing same | |
| KR950002730B1 (ko) | 반도체 집적 회로 | |
| JPH02278449A (ja) | フオールト・トレラント・メモリ・システム | |
| KR920005163A (ko) | 반도체기억장치 | |
| US9672939B2 (en) | Memory devices, testing systems and methods | |
| JPH01224999A (ja) | 半導体記憶装置 | |
| US20010007141A1 (en) | Circuit and method for masking a dormant memory cell | |
| US20060242492A1 (en) | Method and apparatus for masking known fails during memory tests readouts | |
| JPS5841592B2 (ja) | 磁気バブルメモリの試験方法 | |
| US6304939B1 (en) | Token mechanism for cache-line replacement within a cache memory having redundant cache lines | |
| KR20010075269A (ko) | 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스 | |
| US6088274A (en) | Method and device for testing a semiconductor serial access memory device through a main memory | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH0326480B2 (ja) | ||
| CN115083507A (zh) | 一种对存储器ecc校验位存储阵列的测试方法 | |
| JPS62221756A (ja) | 記憶装置 | |
| JPS6030871Y2 (ja) | 磁気バブル記憶装置 | |
| US4592016A (en) | Magnetic bubble memory device | |
| JPS62223894A (ja) | 半導体記憶装置 | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPH01106370A (ja) | エラー検査装置 | |
| JPS5832287A (ja) | バブルメモリ装置のシステム検査法 | |
| JPS60103582A (ja) | 磁気バブルメモリ試験方法 |