JPS5841693B2 - TV show - Google Patents
TV showInfo
- Publication number
- JPS5841693B2 JPS5841693B2 JP743028A JP302874A JPS5841693B2 JP S5841693 B2 JPS5841693 B2 JP S5841693B2 JP 743028 A JP743028 A JP 743028A JP 302874 A JP302874 A JP 302874A JP S5841693 B2 JPS5841693 B2 JP S5841693B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistor
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明はテレビジョン受像機の雑音除去装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise removal device for a television receiver.
最近のテレビジョン受像機は各回路が集積回路化されて
いるが、映像中間周波増幅回路とこれに続く映像検波回
路は集積回路内で直結されている。In recent television receivers, each circuit is integrated into an integrated circuit, and the video intermediate frequency amplification circuit and the video detection circuit following it are directly connected within the integrated circuit.
ところがこのような回路構成では、映像中間周波増幅回
路で発生した雑音(映像中間周波数よりも低い周波数成
分)は映像検波回路にもそのまま伝わり、検波後のSN
比が著しく悪くなる。However, in such a circuit configuration, the noise generated in the video intermediate frequency amplification circuit (frequency components lower than the video intermediate frequency) is directly transmitted to the video detection circuit, and the SN after detection is
The ratio becomes significantly worse.
又、直結にしないで両回路間にフィルタを挿入接続すれ
ば、映像中間周波増幅回路出力用と検波入力用の2本の
ピンを設けなげればならない。Furthermore, if a filter is inserted and connected between both circuits instead of directly connecting them, two pins must be provided, one for the output of the video intermediate frequency amplification circuit and the other for the detection input.
この発明は上記事情に鑑みなされたもので、集積回路で
も雑音(映像中間周波数よりも低い周波数成分)を十分
に除去することができ検波後のSN比を著しく改善した
テレビジョン受像機の雑音除去装置を提供することを目
的とする。This invention was made in view of the above circumstances, and is a noise remover for television receivers that can sufficiently remove noise (frequency components lower than the video intermediate frequency) even with an integrated circuit, and significantly improves the S/N ratio after detection. The purpose is to provide equipment.
以下1図面を参照してこの発明の詳細な説明する。The present invention will be described in detail below with reference to one drawing.
先ずブロック線図を示すと第1図に示すようになり、テ
レビジョン受像機における映像中間周波増幅回路1の出
力側には映像検波回路2が接続され、この映像検波回路
2に並列に・・イカットフィルタ3と前記映像検波回路
3と低周波的に等価な回路4が直列に設けられ、各回路
2,4の各出力がそれぞれ差動増幅器5に加えられるよ
うになっている。First, a block diagram is shown in Fig. 1, in which a video detection circuit 2 is connected to the output side of a video intermediate frequency amplification circuit 1 in a television receiver, and is connected in parallel to this video detection circuit 2. An I-cut filter 3 and a circuit 4 equivalent in low frequency to the video detection circuit 3 are provided in series, and each output of each circuit 2, 4 is applied to a differential amplifier 5, respectively.
この差動増幅器5で雑音(映像中間周波数よりも低い周
波数成分)は相殺除去され、信号のみ力映像増幅回路6
に供給される。Noise (frequency components lower than the video intermediate frequency) is canceled out and removed by the differential amplifier 5, and only the signal is output to the video amplification circuit 6.
supplied to
尚、前記回路4と映像中間周波増幅回路10間には、比
較及びループバイアス回路7が接続されている。Note that a comparison and loop bias circuit 7 is connected between the circuit 4 and the video intermediate frequency amplification circuit 10.
このような雑音除去装置の具体的回路例は第2図に示す
ようになり、第1図と同一箇所は同一符号で示す。A specific circuit example of such a noise removal device is shown in FIG. 2, and the same parts as in FIG. 1 are indicated by the same symbols.
即ち、入力端子8はコイルL、とコンデンサC5を直列
に介して接地されると共にトランジスタQ1のベースに
接続される。That is, the input terminal 8 is grounded through the coil L and the capacitor C5 in series, and is also connected to the base of the transistor Q1.
このトランジスタQ、のコレクタは抵抗R1を介して+
V直流電源に接続され、エミッタは抵抗R2を介して接
地されると共にトランジスタQ2のベースに接続される
。The collector of this transistor Q is connected to +
It is connected to the V DC power supply, and its emitter is grounded via a resistor R2 and connected to the base of a transistor Q2.
このトランジスタQ2 のエミッタは抵抗R4を介して
接地され、コレクタは抵抗R3を介して+V直流電源に
接続されると共に、ハイカットフィルタ3を形成すると
ころの抵抗R5とコンデンサC4を直列に介して接地さ
れ、更にトランジスタQ3のベースにも接続される。The emitter of this transistor Q2 is grounded via a resistor R4, and the collector is connected to the +V DC power supply via a resistor R3, and is also grounded via a resistor R5 and a capacitor C4, which form a high-cut filter 3, in series. , and further connected to the base of transistor Q3.
このトランジスタQ3のコレクタは前記+V直流電源に
接続され、エミッタは抵抗R6とコンデンサC1を並列
に介して接地されると共に抵抗R7を介してトランジス
タQ4 のベースに接続される。The collector of this transistor Q3 is connected to the +V DC power supply, and the emitter is grounded through a resistor R6 and a capacitor C1 in parallel, and is connected to the base of a transistor Q4 through a resistor R7.
このトランジスタQ4のベースはコンデンサC2を介し
て接地され、コレクタは抵抗R8を介して一ト■直流電
源に接続され、エミッタは抵抗R9を介して接地される
と共に差動増幅器を構成するトランジスタQ5 のベー
スに接続されている。The base of this transistor Q4 is grounded via a capacitor C2, the collector is connected to a DC power supply via a resistor R8, and the emitter is grounded via a resistor R9. connected to the base.
このトランジスタQ5のコレクタは前記+V直流電源に
接続され、エミッタは抵抗R2o、R11を直列に介し
てトランジスタQ6のエミッタに接続される。The collector of this transistor Q5 is connected to the +V DC power supply, and the emitter is connected to the emitter of a transistor Q6 via resistors R2o and R11 in series.
前記抵抗RIOとR11の接続点はトランジスタQ7及
びQ8 の各コレクタに接続され、このトランジスタQ
8 のエミッタは抵抗R12を介して接地されベースは
前記トランジスタQ7のエミッタに接続される。The connection point between the resistors RIO and R11 is connected to the respective collectors of transistors Q7 and Q8.
The emitter of the transistor Q8 is grounded through the resistor R12, and the base is connected to the emitter of the transistor Q7.
又、トランジスタQ7 のベースは抵抗R14を介して
前記+V直流電源に接続されると共に抵抗R15を介し
てトランジスタQ、のコレクタとベースに接続され、こ
のQ9のエミッタはトランジスタQ、。The base of transistor Q7 is connected to the +V DC power supply via resistor R14, and is also connected to the collector and base of transistor Q via resistor R15, and the emitter of transistor Q9 is connected to transistor Q.
のベースとコレクタに接続され、このトランジスタQ1
oのエミッタは接地されている。This transistor Q1 is connected to the base and collector of
The emitter of o is grounded.
一方、前記トランジスタQ6のコレクタは抵抗R13を
介して前記十V直流電源に接続されると共にトランジス
タQ11のベースに接続され、このトランジスタQ、1
のエミッタはコンデンサC3を介して前記+V直流電源
に接続されると共に抵抗R17を介して可変抵抗R18
の一端に接続され、この可変抵抗R18の他端が前記ト
ランジスタQ、tのエミッタに接続されると共にトラン
ジスタQ12のコレクタに接続されている。On the other hand, the collector of the transistor Q6 is connected to the 10V DC power supply via a resistor R13, and is also connected to the base of the transistor Q11.
The emitter of is connected to the +V DC power supply through a capacitor C3, and is also connected to a variable resistor R18 through a resistor R17.
The other end of this variable resistor R18 is connected to the emitters of the transistors Q and t, and also to the collector of the transistor Q12.
このトランジスタQ12のベースは前記トランジスタQ
1.のコレクタに接続されると共に抵抗R36を介して
エミッタに接続され、このエミッタは抵抗R19を介し
て接地されると共にトランジスタQ13のベースに接続
される。The base of this transistor Q12 is the transistor Q12.
1. It is connected to the collector of transistor Q13 and to its emitter via resistor R36, and this emitter is grounded via resistor R19 and connected to the base of transistor Q13.
このトランジスタQssのコレクタは抵抗R20を介し
て前記+V直流電源に接続され、エミッタは抵抗R2、
を介して接地されると共に出力端子9に接続されている
。The collector of this transistor Qss is connected to the +V DC power supply via the resistor R20, and the emitter is connected to the resistor R2,
It is grounded through the terminal and connected to the output terminal 9.
さて動作時には、入力端子8から信号かトランジスタQ
1 のベースに加えられ、トランジスタQ1.Q2によ
り増幅される。Now, during operation, a signal from input terminal 8 or transistor Q
1 to the base of transistor Q1. It is amplified by Q2.
そして増幅された信号はトランジスタQ3、抵抗R6、
コンデンサC1で検波される。The amplified signal is transferred to transistor Q3, resistor R6,
The wave is detected by capacitor C1.
更に抵抗R7、コンデンサC2からなる・・イカットフ
ィルタでIF信号成分が除去され、エミッタフォロアの
トランジスタQ4を経て差動増幅器のトランジスタQ5
のベースへ供給される。Furthermore, the IF signal component is removed by an ikat filter consisting of a resistor R7 and a capacitor C2, and then passed through an emitter follower transistor Q4 to a differential amplifier transistor Q5.
supplied to the base of
一方、上記のようにトランジスタQ1.Q2により増幅
された信号の一部は抵抗R5、コンデンサC4からなる
ハイカットフィルタ3に加えられ信号成分が除去されて
映像中間周波数より低い周波数成分だけになり、トラン
ジスタQa’のベースに送られる。On the other hand, as mentioned above, transistor Q1. A part of the signal amplified by Q2 is applied to a high-cut filter 3 consisting of a resistor R5 and a capacitor C4, and the signal components are removed, leaving only frequency components lower than the video intermediate frequency, which are sent to the base of the transistor Qa'.
そしてトランジスタQ3′、Q4′、抵抗R6/〜R9
/からなる回路4は低周波についてみるとトランジスタ
Q3=Qい抵抗R6−R9等からなる映像検波回路2と
等価である。And transistors Q3', Q4', resistors R6/~R9
In terms of low frequencies, the circuit 4 consisting of / is equivalent to the video detection circuit 2 consisting of transistor Q3=Q, resistors R6-R9, etc.
今、映像中間周波増幅回路1で発生する雑音、即ちトラ
ンジスタQ2 のコレクタに現われる雑音は映像検波回
路2もこの回路2と低周波的に等価な回路4も同じよう
に通過する。Now, the noise generated in the video intermediate frequency amplification circuit 1, that is, the noise appearing at the collector of the transistor Q2, passes through the video detection circuit 2 and the circuit 4 which is equivalent to this circuit 2 in terms of low frequency.
従ってトランジスタQ4のエミッタとトランジスタQ4
’のエミッタでは同じ出力として現われる。Therefore, the emitter of transistor Q4 and transistor Q4
' emitter appears as the same output.
そしてトランジスタQ4のエミッタでは検波出力と雑音
の和が出力となり(第3図C参照)、トランジスタQ4
’では雑音だけが出力となって現われる(第3図す参照
)。Then, at the emitter of transistor Q4, the sum of the detection output and noise becomes the output (see Figure 3C), and transistor Q4
', only noise appears as an output (see Figure 3).
勿論無信号時のトランジスタQ4のエミッタとトランジ
スタQ4’のエミッタは対称な回路だから同電位である
。Of course, the emitter of transistor Q4 and the emitter of transistor Q4' when there is no signal are at the same potential because they are symmetrical circuits.
今、トランジスタQ4 のエミッタの出力とトランジス
タQ4’のエミッタの出力がそれぞれ差動増幅器を構成
するトランジスタQ5 、Qaの各ベースに入ると、雑
音は同相入力だから出力側つまりトランジスタQ6 の
コレクタには現われない。Now, when the output of the emitter of transistor Q4 and the output of the emitter of transistor Q4' enter the bases of transistors Q5 and Qa, which constitute a differential amplifier, noise appears on the output side, that is, the collector of transistor Q6, because it is a common mode input. do not have.
一方、検波出力は差動入力として加えられ、出力として
トランジスタQ6 のコレクタに現われる(第3図C参
照)。On the other hand, the detected output is applied as a differential input and appears as an output at the collector of transistor Q6 (see Figure 3C).
この出力はトランジスタQll s Q12により増幅
されエミッタフォロアのトランジスタQ13を経て出力
端子9から取出される。This output is amplified by the transistor Qlls Q12 and taken out from the output terminal 9 via the emitter follower transistor Q13.
尚、可変抵抗R18は無信号レベル調整用の可変抵抗で
ある。Note that the variable resistor R18 is a variable resistor for adjusting the no-signal level.
又、トランジスタQ14 s Q15は比較回路で抵抗
R26S R27の中点のバイアス電圧とトランジスタ
Q4’の電圧の差電圧を増幅し、トランジスタQ、6゜
Q17で増幅及びレベルシフトを行なってトランジスタ
Q1 のベースに負帰還をかげている。In addition, transistors Q14s and Q15 are comparator circuits that amplify the difference voltage between the bias voltage at the midpoint of resistors R26S and R27 and the voltage of transistor Q4', and the transistors Q and 6°Q17 amplify and level shift the voltage to the base of transistor Q1. has given negative feedback.
従ってトランジスタQ4’の電圧は抵抗R269R27
の中点の電圧と殆ど等しく保たれ、無信号時のトランジ
スタQ4の電圧もこれと等しく保たれる。Therefore, the voltage across transistor Q4' is equal to resistor R269R27.
The voltage of the transistor Q4 when there is no signal is also kept equal to this voltage.
この発明の雑音除去装置は上記説明及び図示のように構
成されているので、雑音は除去されこの結果検波後のS
N比が著しく向上する。Since the noise removal device of the present invention is constructed as described above and shown in the drawings, noise is removed and as a result, the S after detection is
The N ratio is significantly improved.
又、比較及びループバイアス回路Tにより安定なループ
バイアスがかけられるという利点もある。Another advantage is that a stable loop bias can be applied by the comparison and loop bias circuit T.
以上説明したようにこの発明によれば、実用的価値大な
るテレビジョン受像機の雑音除去装置を提供することが
できる。As described above, according to the present invention, it is possible to provide a noise removal device for a television receiver that has great practical value.
第1図はこの発明によるテレビジョン受像機の雑音除去
装置を示すブロック線図、第2図は同じく具体的な回路
を示す回路構成図、第3図はこの発明の装置における各
部の信号を示す波形図である。
1・・・・・侠像中間周波増幅回路、2・・・・・侠像
検波回路、3・・・・−・ハイカットフィルタ、4・・
・・・鉄像検波回路と低周波的に等価な回路、5・・・
・−・差動増幅器。FIG. 1 is a block diagram showing a noise removal device for a television receiver according to the present invention, FIG. 2 is a circuit configuration diagram showing a specific circuit, and FIG. 3 shows signals of each part in the device of the present invention. FIG. 1... Chivalry intermediate frequency amplification circuit, 2... Chivalry detection circuit, 3... High-cut filter, 4...
...Circuit equivalent in low frequency to iron image detection circuit, 5...
・−・Differential amplifier.
Claims (1)
続し、この映像検波回路に並列に・・イガットフィルタ
及び前記映像検波回路と低周波的に等価な回路を直列に
設け、該回路と前記映像検波回路の各出力を差動増幅器
に加えて雑音を相殺除去するようにしたことを特徴とす
るテレビジョン受像機の雑音除去装置。1. A video detection circuit is connected to the output side of the video intermediate frequency amplification circuit, and in parallel with this video detection circuit, an Igat filter and a circuit equivalent to the video detection circuit in terms of low frequency are provided in series. A noise removal device for a television receiver, characterized in that each output of the video detection circuit is applied to a differential amplifier to cancel and remove noise.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743028A JPS5841693B2 (en) | 1973-12-22 | 1973-12-22 | TV show |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743028A JPS5841693B2 (en) | 1973-12-22 | 1973-12-22 | TV show |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5094820A JPS5094820A (en) | 1975-07-28 |
| JPS5841693B2 true JPS5841693B2 (en) | 1983-09-13 |
Family
ID=11545850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP743028A Expired JPS5841693B2 (en) | 1973-12-22 | 1973-12-22 | TV show |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841693B2 (en) |
-
1973
- 1973-12-22 JP JP743028A patent/JPS5841693B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5094820A (en) | 1975-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406990A (en) | Direct coupled DC amplification circuit | |
| RU94029890A (en) | DETECTOR AND FREQUENCY FILTER COMBINATION | |
| CA1084598A (en) | Amplifying circuit | |
| CN107786221A (en) | A kind of low noise amplifier circuit and receiver | |
| US4479093A (en) | Amplifier having high common mode rejection | |
| JPS5841693B2 (en) | TV show | |
| JP2661607B2 (en) | Differential amplifier with differential output | |
| US3733559A (en) | Differential amplifier | |
| US4823094A (en) | Dual-band high-fidelity amplifier | |
| JP3479334B2 (en) | Circuit for stereo and dual audio signal recognition | |
| JPH073929B2 (en) | AM detection circuit | |
| JPS5848810Y2 (en) | Douki Kenpa Cairo | |
| JPS5925425B2 (en) | Noise removal device for television receivers | |
| US3497818A (en) | Circuit for centering pcm zero level | |
| JPH0310244B2 (en) | ||
| US3267387A (en) | Temperature and frequency stable amplifier | |
| JPS6334343Y2 (en) | ||
| JPH0753299Y2 (en) | Power amplifier circuit | |
| JPS6318169Y2 (en) | ||
| JPS5819006A (en) | intermediate frequency amplifier circuit | |
| JPH0145173Y2 (en) | ||
| JPS5911283B2 (en) | Video intermediate frequency signal synchronous detection circuit | |
| KR900003542Y1 (en) | Noise Reduction Circuit of Playback Luminance Signal | |
| JPH0220165B2 (en) | ||
| US3550026A (en) | Active filter circuit |