JPS5846862B2 - Hand tie souchi - Google Patents
Hand tie souchiInfo
- Publication number
- JPS5846862B2 JPS5846862B2 JP50145471A JP14547175A JPS5846862B2 JP S5846862 B2 JPS5846862 B2 JP S5846862B2 JP 50145471 A JP50145471 A JP 50145471A JP 14547175 A JP14547175 A JP 14547175A JP S5846862 B2 JPS5846862 B2 JP S5846862B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- strip
- view
- semiconductor element
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、導電リードに特徴を有する半導体装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device characterized by conductive leads.
従来の導電リードを半導体素子電極部に直接接続する形
式の半導体装置には、第1従来例に金属箔を、半導体素
子電極部に合わせて、打抜き又はエツチング処理で、一
体化されたリード条片を使用するもの(特公昭45−3
7929適用のもの)と、第2従来例に絶縁枠体中に、
該枠体と一体化された金属条片を使用するもの(特公昭
4413663及び特公昭47−3206適用のもの)
及び第3従来例に絶縁膜上に形成した金属リードを使用
するもの(米国特許第3440027号適用のもの)等
がある。In a conventional semiconductor device in which a conductive lead is directly connected to a semiconductor element electrode part, a first conventional example is a lead strip that is integrated by punching or etching a metal foil in accordance with the semiconductor element electrode part. Those that use
7929 applied) and in the second conventional example, in the insulating frame,
Those using metal strips integrated with the frame (applicable to Japanese Patent Publication No. 4413663 and Special Publication No. 47-3206)
A third conventional example uses a metal lead formed on an insulating film (applied to US Pat. No. 3,440,027).
これらの第1ないし第3従来例で(ri、それ以前に実
用化されている半導体素子と、外部リードを電気的に接
続する、ワイヤ接続法に比較して半導体素子電極部と、
外部リード部を、1ケ所づつ接続する必要はなく、1回
の又は2回の接続作業で外部リード部との電気的接続が
可能となる利点を有するが、第1実施例、第2実施例で
は、半導体素子電極の位置に合わせた金属箔条片としな
ければならず、正確に位置合わせした状態で形成した金
属箔条片でも、少しでも外部応力がかかつて変形が生そ
ると歪がその11残ってし1い、適正な接続が行われな
い欠点を有する。In these first to third conventional examples (ri), compared to the wire connection method, which electrically connects a semiconductor element and an external lead that have been put into practical use before,
It is not necessary to connect the external lead parts one by one, and there is an advantage that electrical connection with the external lead part can be made by one or two connection operations, but the first embodiment and the second embodiment Therefore, the metal foil strip must be aligned with the position of the semiconductor element electrode, and even if the metal foil strip is formed with accurate alignment, if even a small amount of external stress is applied and deformation occurs, the distortion will occur. Only 11 remain, which has the disadvantage that proper connection cannot be made.
又、第1従来例では、導電性条片が金属で一体化されて
いる為、導電リード条片を、接続した後の半導体素子の
電気的特性検査が、出来ない欠点を有する。Further, in the first conventional example, since the conductive strip is integrated with metal, there is a drawback that the electrical characteristics of the semiconductor element cannot be inspected after the conductive lead strip is connected.
第3従来例では、外部応力がかかつても、絶縁膜上に金
属リードが取りつけられている為、変形を生ずることは
ないが、リード部として露出する部分が一面となり、他
方の面が絶縁体となる為、該絶縁体部では、多方のリー
ドに接続する場合、電気的導通が得にくい、またり一ド
先端と素子電極との位置合せができにくい等の欠点を有
する。In the third conventional example, even if external stress is applied, the metal leads are attached to the insulating film, so deformation will not occur. Therefore, the insulator part has drawbacks such as difficulty in obtaining electrical continuity when connecting to multiple leads, and difficulty in aligning the tip of one lead with the element electrode.
本発明は、これらの欠点を除去するものである。The present invention obviates these drawbacks.
以下本発明を、図面を用い、従来例と比較してより詳細
に説明する。Hereinafter, the present invention will be explained in more detail with reference to the drawings in comparison with a conventional example.
第1図は、第1従来例の半導体装置の例の平面図である
。FIG. 1 is a plan view of an example of a first conventional semiconductor device.
第1図1は50ミクロン厚程度のアルミ箔で、2はアル
ミ箔1の開口部5中に、半導体素子3の電極部4に合わ
せたリード条片である。FIG. 1 shows an aluminum foil having a thickness of about 50 microns, and numeral 2 is a lead strip placed in the opening 5 of the aluminum foil 1 and aligned with the electrode portion 4 of the semiconductor element 3.
通常、半導体素子3の大きさは、一辺が1間〜数mmの
四辺形となる為、アルミ箔1の開口部5は。Normally, the size of the semiconductor element 3 is a quadrilateral with a side of 1 mm to several mm, so the opening 5 of the aluminum foil 1 is.
10關径〜20mm径程度の大きさとなる。The size is about 10 mm to 20 mm in diameter.
従って、リード条片2の長さは5間長〜10mm長程度
となる。Therefore, the length of the lead strip 2 is about 5 mm to 10 mm.
一方半導体素子3の電極部4の大きさは、一辺が100
μ〜150μ程度の四辺形であり、相隣接電極間隔も1
00μ〜200μ程度になっている。On the other hand, the size of the electrode section 4 of the semiconductor element 3 is 100 mm on one side.
It is a quadrilateral with a diameter of about μ~150μ, and the distance between adjacent electrodes is 1
It is about 00μ to 200μ.
これは半導体素子の超小型化回路の持つ特徴を充分生か
す為に、そρようになっている。This is done in order to take full advantage of the characteristics of ultra-miniature circuits of semiconductor devices.
従って、リード条片2の寸法精度は、極めて良くなけれ
ばならない。Therefore, the dimensional accuracy of the lead strip 2 must be extremely good.
このリード条片の寸法精度を良くするには、使用する金
属箔の厚さが薄し程良くなるが、逆に、薄くなりすぎる
と、リード条片2の強度が得られなくなる。In order to improve the dimensional accuracy of the lead strip, the thinner the metal foil used, the better.However, if the metal foil is too thin, the strength of the lead strip 2 will not be obtained.
このようなことから、金属箔の厚さは、35μ程度が限
界の厚さとなっているが、このような厚さでは、リード
条片の加工段階で加わる衝撃に対し、リード条片2が曲
がったり、位置ずれしてし1い、良品となるリードが得
にくい欠点がある。For this reason, the maximum thickness of the metal foil is approximately 35 μm, but with such a thickness, the lead strip 2 will bend against the impact applied during the processing stage of the lead strip. It has the drawback that it is difficult to obtain leads that are of good quality because they tend to be misaligned or misaligned.
これに対し、金属箔の強度を補強する意味で、リード条
片以外の部分に、100μ厚程度のポリイミドフィルム
層を設けた第2従来例の半導体装置の平面図を第2図に
示す。On the other hand, FIG. 2 shows a plan view of a second conventional semiconductor device in which a polyimide film layer with a thickness of about 100 μm is provided on the parts other than the lead strips in order to reinforce the strength of the metal foil.
7は数十ミクロン厚の金属リード条片6を補強する10
0μ厚程度のポリイミド薄膜枠体である。7 is 10 reinforcing the metal lead strip 6 with a thickness of several tens of microns.
It is a polyimide thin film frame with a thickness of approximately 0μ.
このポリイミド枠体7は、強度的にきわめて強い絶縁体
で、該枠体7の開口部5の中に、35μ厚程度の銅リー
ド条片が設けられている。This polyimide frame 7 is an extremely strong insulator, and a copper lead strip about 35 microns thick is provided in the opening 5 of the frame 7.
このリード条片の製法には、打抜き加工等で、開口部5
を設けたポリイミド枠体°7に、ポリアミド等の接着剤
を介して、35μ厚の銅箔を加熱圧着した後、ホトレジ
スト処理、エツチング処理を通して、形成する方法があ
る。The manufacturing method of this lead strip includes punching, etc., to form the opening 5.
There is a method in which a 35 μm thick copper foil is heat-pressed onto a polyimide frame 7 with an adhesive such as polyamide, and then subjected to photoresist treatment and etching treatment.
との循合も開口部5内のり一ド条片2は、第1従来例と
同じく極めて弱いものである為、製造工程中での曲がり
による位置ずれ等は避けられるものであり、半導体素子
3の電極部4の位置からずれる欠点が存在する。Since the glued strip 2 in the opening 5 is extremely weak as in the first conventional example, misalignment due to bending during the manufacturing process can be avoided, and the semiconductor element 3 can be There is a drawback that the electrode portion 4 is deviated from its position.
ただ、外部枠体7が強い為に、外部枠体の変形の問題は
少い。However, since the outer frame 7 is strong, there is little problem of deformation of the outer frame.
第3図には、第3従来例の半導体装置の断面図が示しで
ある。FIG. 3 shows a cross-sectional view of a third conventional semiconductor device.
絶縁膜7上に、半導体素子3の電極計4に相対応するリ
ード部6を形成する方法は、100μ厚程度のポリエス
テル膜に、数10μ厚の銅箔を熱圧着し、それにレジス
ト処理、エツチング処理を施すことによう形成する。The method of forming lead portions 6 corresponding to the electrodes 4 of the semiconductor element 3 on the insulating film 7 is to thermally press a copper foil several tens of microns thick onto a polyester film approximately 100 microns thick, and then subject it to resist treatment and etching. It is formed according to the treatment.
本従来例では絶縁体7でリード部6が全部支持されてい
る為、強度的な面では問題ないが、外部リード部になる
ところ1で、一面が、絶縁材で覆われている為、リード
の一面しか、導通が得られぜ、外部回路接続用のリード
に接続する等の場合不便である欠点を有する。In this conventional example, the lead part 6 is entirely supported by the insulator 7, so there is no problem in terms of strength. It has the disadvantage that conduction can be obtained only on one side, which is inconvenient when connecting to a lead for external circuit connection.
第4図は、約100μ厚のポリイミドフィルムを、実線
の形状にホトレジスト処理を行い、ヒドラジンの如きエ
ツチング液で、条片部8を供えたポリイシド枠体を形成
し、該条片8は半導体素子3の電極部4に相対応するよ
うに形成され、且つ、電気的導通を得る為に、一面(第
4図では裏面)に導電層が設けられているものである。In FIG. 4, a polyimide film having a thickness of about 100 μm is photoresist-treated in the shape of a solid line, and a polyimide frame with a strip 8 is formed using an etching solution such as hydrazine, and the strip 8 is a semiconductor element. It is formed so as to correspond to the electrode section 4 of No. 3, and is provided with a conductive layer on one surface (the back surface in FIG. 4) in order to obtain electrical continuity.
第5図は、第4図の半導体装置の断面図である。FIG. 5 is a sectional view of the semiconductor device of FIG. 4.
導電条片部8は数ミクロン−数10ミクロン厚の金属箔
又は導電性ペースト層が設けられており、強度的に強い
ポリイミド枠体7及び条片部8で一体化されている為1
曲がり等による位置ずれ等の問題はない。The conductive strip portion 8 is provided with a metal foil or conductive paste layer with a thickness of several microns to several tens of microns, and is integrated with the strong polyimide frame 7 and the strip portion 8.
There are no problems with positional deviation due to bending, etc.
しかも、導電条片部8は素子電極に対応してち−す、か
つ素子電極を透視的に見られるのでこれらの位置合せが
容易にできる。Moreover, since the conductive strip portions 8 correspond to the element electrodes and the element electrodes can be seen through, their alignment can be facilitated.
第6図乃至第12図に各々本発明実施例を示す。Embodiments of the present invention are shown in FIGS. 6 to 12, respectively.
第6図は第4図の例よりも更に位置精度を出す為に設け
られているポリイミドフィルムのみからなる定間隔保持
部9があることに特徴のある実施例平面図である。FIG. 6 is a plan view of an embodiment characterized in that there is a constant spacing holding section 9 made only of polyimide film, which is provided in order to achieve even higher positional accuracy than the example shown in FIG. 4.
この定間隔保持部9は、第4図と同じくホトレジスト処
理で容易に形成することが出来る。The constant spacing holding portions 9 can be easily formed by photoresist processing as in FIG. 4.
あるいは別なポリエステル膜のような絶縁材をポリイミ
ド枠体7に厚さを変えて熱圧着することにより形成でき
る。Alternatively, it can be formed by thermally press-bonding another insulating material such as a polyester film to the polyimide frame 7 with varying thickness.
導電層形成に対しては、第4図実施例と、同一方法をと
れば容易に形成できる。The conductive layer can be easily formed by using the same method as in the embodiment shown in FIG.
なお・第7図は、第6図実施例の断面図であシ、また第
8図は、第6図開ロ部5の大きさで、条片部8を切断し
た半導体装置の平面図である。7 is a sectional view of the embodiment shown in FIG. 6, and FIG. 8 is a plan view of the semiconductor device in which the strip portion 8 is cut to the size of the opening portion 5 shown in FIG. 6. be.
第9図は、錫メッキしたコバー合金リード10に、第8
図の素子を接合部11に於て、熱圧着接続した半導体装
置の平面図である。FIG. 9 shows a tin-plated Kobar alloy lead 10 with an eighth
2 is a plan view of a semiconductor device in which the elements shown in the figure are bonded together by thermocompression at a bonding portion 11. FIG.
このような状態にすれば、外部リードとなる部分には、
何の絶縁体も存在しない為、コネクタ一部等との接続に
は何の問題も生じない。If this condition is established, the part that becomes the external lead will be
Since there is no insulator, there will be no problem when connecting with a part of the connector.
第10図には、別な形で、条片8の位置程度を出した実
施例の平面図が示しである。FIG. 10 shows a plan view of an embodiment in which the position of the strip 8 is shown in a different form.
この場合には、定間隔保持体9を枠体Tに輔強保持部1
4を介して連結せしめているのが特徴で、これらも第6
図実施例と同様の形式で形成し得る。In this case, the fixed interval holder 9 is attached to the frame T by the strong holder 1.
4, and these are also connected through the 6th
It can be constructed in a similar manner to the illustrated embodiment.
本実施例の場合には、ポリイミド薄膜にあらかじめ数1
0ミクロン厚の銅箔を貼付し、リード条片部8を形成し
てち−いた方が、製造しやすい。In the case of this example, several 1
It is easier to manufacture if the lead strip portion 8 is formed by pasting a copper foil with a thickness of 0 microns.
それは、導電銅箔部のみの箇所が12.13に設けられ
ているからである。This is because only the conductive copper foil portion is provided at 12.13.
この箇所、12.13は、ポリイミド膜を通しての半導
体素子電極部及び、外部リード接続部との接続加工を避
ける為で、確実な接続を得る為に寄与するものである。These points 12 and 13 are intended to avoid connection processing between the semiconductor element electrode portion and the external lead connection portion through the polyimide film, and contribute to obtaining a reliable connection.
しかしながら、ポリイミド枠7,8,9.14を形成し
た後に導電部8,12.13を形成することも可能であ
ることは明らかである。However, it is clear that it is also possible to form the conductive parts 8, 12.13 after forming the polyimide frame 7, 8, 9.14.
第11図は第10図の半導体装置の断面図である。FIG. 11 is a sectional view of the semiconductor device of FIG. 10.
第12図は第10図の半導体装置を、箇所12に於て、
外部リード15に接続した後、エポキシ樹脂16で封止
した半導体装置の断面図である。FIG. 12 shows the semiconductor device of FIG. 10 at point 12,
3 is a cross-sectional view of a semiconductor device sealed with epoxy resin 16 after being connected to external leads 15. FIG.
以上の如く1本発明の場合には、これ1で問題となって
いたリード条片の位置ずれの問題もなく、強度的にも安
定しており、且つ、外部リードとなる部分には、接続性
の問題もないものである。As described above, in the case of the present invention, there is no problem of positional deviation of the lead strip, which was a problem with the present invention, and the strength is stable, and the part that becomes the external lead has no connection. There are no gender issues.
またリード条片先端と素子電極との位置合せも極めて容
易である。Furthermore, alignment of the tip of the lead strip and the element electrode is extremely easy.
又、本発明に用いる。枠体は、ポリイミドフィルムやポ
リエステルフィルムに限定されるものではなく、条片部
以外の枠体は、導体であっても何らさしつかえないこと
は明らかである。It is also used in the present invention. The frame body is not limited to polyimide film or polyester film, and it is clear that the frame body other than the strip portions may be made of conductors.
第1図は、第1従来例の平面図である。
第2図は、第2従来例の平面図である。
第3図は第3従来例の断面図である。
第4図は本発明に関連ある例の平面図である。
第5図は本発明に関連ある例の断面図である。
第6図は、本発明の第1の実施例の平面図である。
第7図は、本発明の第1の実施例の断面図である。
第8図は本発明の第1の実施例を個片化した際の平面図
である。
第9図は本発明の第1の実施例に外部リードを取りつけ
た際の平面図である。
第・10図は本発明の第2の実施例の平面図である。
第11図は本発明の第2の実施例の断面図である。
第12図は本発明の第2の実施例を実装した際の断面図
。
1・・・・・・アルミ箔、2・・・・・・リード条片、
3・・・・・・半導体素子、6・・・・・・リード部、
7・・・・・・絶縁フィルム、8・・・・・・導電条片
部、9・・・・・・間隔保持部、10・・・・・・コバ
ー合金リード、16・・・・・・エポキシ樹脂。FIG. 1 is a plan view of a first conventional example. FIG. 2 is a plan view of a second conventional example. FIG. 3 is a sectional view of a third conventional example. FIG. 4 is a plan view of an example related to the present invention. FIG. 5 is a sectional view of an example related to the present invention. FIG. 6 is a plan view of the first embodiment of the invention. FIG. 7 is a sectional view of the first embodiment of the invention. FIG. 8 is a plan view of the first embodiment of the present invention cut into pieces. FIG. 9 is a plan view when external leads are attached to the first embodiment of the present invention. FIG. 10 is a plan view of a second embodiment of the present invention. FIG. 11 is a sectional view of a second embodiment of the invention. FIG. 12 is a sectional view when the second embodiment of the present invention is implemented. 1... Aluminum foil, 2... Lead strip,
3...Semiconductor element, 6...Lead part,
7... Insulating film, 8... Conductive strip portion, 9... Spacing holding portion, 10... Kobar alloy lead, 16... ·Epoxy resin.
Claims (1)
素子電極部に取り付けられた半導体装置において、前記
絶縁膜に開口が設けられ、前記絶縁膜の一部が該開口に
突出する複数の絶縁条片を形成し、該複数の絶縁条片に
前記金属箔が取り付けられており、該複数の絶縁条片は
前記半導体素子電極部近傍において互いに前記絶縁膜で
連結していることを特徴とする半導体装置。1 In a semiconductor device in which a metal foil is attached to an insulating film and the metal foil is attached to a semiconductor element electrode part, an opening is provided in the insulating film, and a plurality of insulating films are provided in which a part of the insulating film protrudes into the opening. The metal foil is attached to the plurality of insulating strips, and the plurality of insulating strips are connected to each other by the insulating film near the semiconductor element electrode portion. Semiconductor equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50145471A JPS5846862B2 (en) | 1975-12-05 | 1975-12-05 | Hand tie souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50145471A JPS5846862B2 (en) | 1975-12-05 | 1975-12-05 | Hand tie souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5268369A JPS5268369A (en) | 1977-06-07 |
| JPS5846862B2 true JPS5846862B2 (en) | 1983-10-19 |
Family
ID=15386000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50145471A Expired JPS5846862B2 (en) | 1975-12-05 | 1975-12-05 | Hand tie souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846862B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241866Y2 (en) * | 1981-02-17 | 1990-11-08 |
-
1975
- 1975-12-05 JP JP50145471A patent/JPS5846862B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5268369A (en) | 1977-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149432A (en) | Manufacture of semiconductor device | |
| US4616412A (en) | Method for bonding electrical leads to electronic devices | |
| JPS59139636A (en) | Bonding method | |
| JP2931477B2 (en) | Thin film magnetic head structure and method of manufacturing the same | |
| JPS5846862B2 (en) | Hand tie souchi | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JP2508494B2 (en) | Film carrier manufacturing method | |
| JP2879629B2 (en) | Lead frame and manufacturing method thereof | |
| JPH05283473A (en) | Film carrier semiconductor device and manufacture thereof | |
| JP3855941B2 (en) | Manufacturing method of semiconductor device with convex heat sink | |
| JP3147189B2 (en) | Lead frame and manufacturing method thereof | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP2811888B2 (en) | Carrier film, method of manufacturing the same, and semiconductor device | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| JPS59210689A (en) | Method of producing metal plate base printed circuit board | |
| JPS6242549A (en) | Package for electronic part and manufacture thereof | |
| JPS6029228B2 (en) | Tape for connecting semiconductor devices | |
| JP3141682B2 (en) | Composite lead frame | |
| JP2780376B2 (en) | Manufacturing method of TAB tape with bump | |
| JPH02252251A (en) | Film carrier tape | |
| JP2985584B2 (en) | Bend mounting type TAB film carrier and method of manufacturing the same | |
| JPS6234143B2 (en) | ||
| JPH06132340A (en) | Semiconductor device | |
| JPH1022329A (en) | Semiconductor device | |
| JPH0661371A (en) | Semiconductor device |