JPS5847716B2 - 電子楽器のエンベロ−プ制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は電子楽器のエンベロープ制御回路に係り、電源
電圧を直接可変制御してコンデンサの充電電圧及び放電
電圧を制御する構成とすることにより、簡単な回路構成
でレベルの異なった種々のエンヘローフ信号を得ること
のできるエンベロープ制御回路を提供することを目的と
する。

一般に、電子オルガンやシンセサイザ等の電子楽器は発
振器よりの音源信号の振幅を所望形状のエンベロープに
て制御して所望の音を得るよう構成されている。

ここで、シンセサイザ等の単音楽器に用いられるエンベ
ロープ信号は、鍵のキースイッチが作動してから所定レ
ベルに達する迄の時間（立上り時間、アタックタイム）
、所定レベルに達してから保持されるべきレベル（サス
ティンレベル）に達する迄の時間（減衰時間、デイケイ
タイム）、サステインレベルに保持されている時間、キ
ースイッチのオフ後サステインレベルからレリーズレベ
ル迄速い速度で減衰する時間及び余韻として残る時間に
分解して考えられる。

この場合、所望のゲインを得るために、エンベロープの
各部分の時間は一定でレベルだけコントロールする（ゲ
インコントロール）方法が考えられるが、エンベロープ
が複雑な構成であるので、ゲインコントロール回路は複
雑になり、従来このようにゲインコントロールする回路
はなかった。

又、電子オルガンの如き鍵毎にエンベロープ或形回路を
必要とする複音楽器ではコスト、スペース等の点からゲ
インコントロール回路を設けることはできず、第１図に
示す如く、立上り時間ｔ′１は一定で立下り時間ｔ′２
〜ｔ′４のみをコントロールする回路が設けられている
に過ぎないのが現状である。

本発明は上記事実に鑑みなされたもので、第２図以下と
共にその１実施例について説明する。

第２図は本発明になる電子楽器のエンベロープ制御回路
の１実施例の回路図を示す。

同図において、時刻ｔ１でキースイッチ１を閉成すると
（第３図Ａ＞、論理回路２の出力端子２ａより第３図Ｂ
に示す如きＨレベルの信号がとり出され、この信号は充
電回路（アタック回路）３に供給され、これにより充電
回路３のゲートが開路してコンデンサＣは電源４よりの
電圧ｖＢによって充電され、出力端子５より第３図Ｅの
曲線■に示す如き電圧がとり出される。

この際、コンデンサＣはＶｏ ＝はコンデンサＣの容量
値、Ｒは抵抗値、ｔは充電時間）なる電圧にて充電され
る。

コンデンサＣの端子電圧が時刻ｔ２でコンパレータ６の
入力端子の反転レベル電圧Ｖｃより大になるとコンパレ
ータ６は状態反転する。

これにより、論理回路２の出力端子２ａよりの信号はＬ
レベルになると同時にその出力端子２ｂより第３図Ｃに
示す如きＨレベルの信号がとり出され、この信号は放電
回路及びサスティン回路７に供給される。

これにより、充電回路３のゲートは閉路し、放電回路７
のゲートが開路してコンデンサＣは放電を開始し、その
端子電圧は第３図Ｅの曲線■に示ス如く減衰する。

この際、コンパレータ６の反Ｒ１ 転レベル電圧Ｖ。

は、■ｃ−ＶＢ・ の如Ｒ１＋Ｒ２ く表わされる。

ここで、コンデンサＣの端子電圧？ｏは、Ｖ ＝ＶＣ
−ｆ ｄｔである（ｉは放電電Ｃ 流、ｔは放電時間）。

なお、電流ｉが定電流の場合、エンベロープは直線状に
なるが実用上問題はない。

コンデンサＣの端子電圧が時刻ｔ３でサスティン回路７
にて設定されているサステインレベルＶｓ迄減衰すると
、コンデンサＣの端子電圧は第３図Ｅの曲線■に示す如
く時刻ｔ３より保持される。

ここで、サステイン回路７は、例えば第４図の如き構成
されており、サスティンレベルＶｓは、Ｒ４ Ｖｓ＝ｖＢ ・ の如く表わされる。

Ｒ３＋Ｒ４ 時刻ｔ４でキースイッチ１を開成すると、論理回路２の
出力端子２ｂ（第３図Ｃ）はＬレベルとなってサスティ
ン回路７がオフになると同時に、その出力端子２ｃより
Ｈレベルの信号がとり出されてレリーズ回路９に供給さ
れ、第４図に示すサステイン回路と同様の構成のレリー
ズ回路９を作動せしめる。

これにより、コンデンサＣは第３図Ｅの曲線■に示す如
く時刻ｔ４より放電回路７の放電時定数よりも小なる時
定数でレリーズ回路９にて設定されているレリーズレベ
ルｖＲまで急峻に放電され、その後は緩やかに放電され
る。

なお、レリーズ動作によって音に必要とされる余韻の時
間が与えられる。

ここで、第３図Ｅの曲線■に示すエンベローフ信号より
もゲインの小さいエンベロープ信号を得たい場合、電源
４の電圧値ＶＢを前記の場合に比して小になるよう可変
設定する。

前記の場合と同様に時刻ｔ１でキースイッチ１０を閉或
すると第３図Ｂに示す論理回路２よりの信号にて充電回
路３が動作しこれによりコンデンサＣが充電される。

この際、充電回路３に供給される電流値は前記の場合に
比して小になるよう設定されているので、コンデンサＣ
の端子電圧は小であり、エンベロープは第３図Ｅの曲線
■の如く曲線■の立上り時間に比して遅い。

コンテンサＣの端子電圧が時刻ｔ２でコンパレータ６の
反転レベル電圧■′ｃと等しくなるとコンパレータ６は
状態反転する。

この際、電源４の電圧を前記の場合に比して小さい電圧
Ｖ’Ｈに設定したので、コンパレータ６の反転レベル電
圧■ｃは前記の場合に比して小さい電圧ｖ′ｃになる。

ここで抵抗Ｒ１，Ｒ２及びコンデンサＣの値を変えるの
ではなく、電圧Ｖｃ及び充電回路３、放電回路及びサス
テイン回路７、レリーズ回路９を電源電圧ｖＢに比例さ
せることによりコンパレータ６の入力端子に印加される
電圧値を可変しているので、エンパレータ６の夫々の入
力端子に印加される電圧のブ定時間に対する相対的な比
は電源４の電圧の大きさに拘らず常に一定である。

このため、電源４の電圧がｖ′Ｂになってもコンパレー
タ６は前記の場合と同様時刻ｔ２で状態反転し、この時
のＲ１ 反転レベル電圧Ｖ。

はＶε一ｙＢ・ であＲ１＋Ｒ２ る。

コンパレータ６の状態反転によりコンデンサＣは放電さ
れ、その端子電圧は第３図Ｅの曲線■に示す如く時刻ｔ
２ より減衰する。

なお、定電流回路を使用して放電電流量を制御する場合
、時刻ｔ２からｔ３までは直線状の傾斜を有し、電源電
圧を小に可変設定した場合の傾斜は電源電圧を可変する
前の傾斜に比して小である。

又、放電を放電抵抗によって制御する場合、時刻ｔ２が
らｔ３までは曲線状の傾斜を有し、電源電圧を小に可変
設定した場合の傾斜は電源電圧を可変する前の傾斜に比
して小である。

コンデンサＣの端子電圧が時刻ｔ３でサステインレヘル
Ｖ’Ｓ迄減衰すると、コンデンサＣの端子電圧は第３図
Ｅの曲線川に示す如く時刻ｔ３より保持される。

この際、第４図に示されている回路と同様に構威されて
いる放電回路７の放電量はｖ′Ｂに比例し、サステイン
回路７のサステインレＲ４ ヘルＶｌ８は、ｖｌ８−ｖｌＢ・テあり、レヘＲ３＋Ｒ
４ ルＶ８とレベルＶ’Ｓとの比は電源４の電圧の大きさに
拘らず常に一定であるため、コンデンサＣの端子電圧が
レベルＶ’Ｓになる時刻は前記の場合と同様時刻ｔ３で
ある。

時刻ｔ４でスイッチ１を開成すると、前記と同様の動作
によりコンデンサＣは第３図Ｅに示す如く時刻ｔ４より
小なる時定数でレリーズレベルｖ８迄急峻に放電され、
その後は緩やかに放電される。

なお、本実施例では時刻ｔ４以後の自然放電によるエン
ベロープは曲線■及び■の場合夫々異なった放電時定数
にて放電させることにより共に時刻ｔ５にて零になるよ
うにしているが、曲線■及び■の場合共に同じ放電時定
数で放電させて余韻の時間を夫々異ならしめるようにし
てもよい。

なお、コンパレータを用いることなく、論理回路と複数
のコンデンサとの組合わせで第３図Ｅの時刻ｔ１〜ｔ４
に夫々対応した第３図Ｂ，Ｄ，Ｆに示す如き波形をとり
出し、この波形にて充電回路或いは放電回路等のゲート
を開路してコンデンサを充、放電せしめるようにしても
よい。

又、放電回路及びサステイン回路７及びレリーズ回路９
は実際にはバツファが設けられており、このバツファを
介してとり出された出力が出力端子５にとり出されるよ
う構成されている。

又、充電回路３、放電回路及びサステイン回路７、レリ
ーズ回路９に夫々設けられている抵抗を適宜可変すれば
、第３図Ｅ中時刻ｔ２，ｔ３、サステインレベル、レリ
ーズレベルを夫々可変し得る。

更に、本発明は電子オルガンに限定されることはなく、
シンセサイザ等の単音楽器にも同様に適用し得る。

又、アタック回路３は、第５図に示すような簡単な回路
で構或されている。

上述の如く、本発明になる電子楽器のエンベロープ制御
回路は、複数の鍵に夫々対応して設けられたキースイッ
チに、該キースイッチを閉成した時点よりコンデンサを
充電させ、該コンデンサの端子電圧と基準電圧とを比較
することにより該コンデンサの端子電圧が該基準電圧レ
ベルに達した時点で状態反転して該コンデンサを放電さ
せる回路を夫々接続し、該コンデンサの端子より発音の
エンベロープを制御するエンベロ一プ信号をとり出すよ
う構威した電子楽器のエンベロープ成形回路において、
該基準電圧が、該コンデンサを充電するための電源電圧
の変化に伴って変化する構成としているため、レベルの
異なった種々のエンベロープ信号を得ることができ、例
えばコンパレータや論理回路の如き簡単な回路で得るこ
とができ、従ってＩＣ化し易く、電子オルガン等の如き
鍵毎にエンベロープ成形回路を必要とする複音楽器にＨ
適であり、更に、レベルの小さいエンベロ一プを得る時
は電源電圧を低下せしめるので消費電流を節約し得る等
の特長を有する。

【図面の簡単な説明】

第１図は従来の電子オルガンのエンベロープ信号波形図
、第２図及び第３図Ａ−Ｆは夫々本発明になる電子楽器
のエンベロープ制御回路の１実施例の回路図及びその動
作を説明するための電圧波形図、第４図は第２図に示す
サステイン回路の具体的回路図、第５図は第２図に示す
アタック回路の具体的回路図である。 １・・・・・−キースイッチ、２・・・・・・論理回路
、３・・・・・・充電回路、４・・・・・・電源、５・
・・・・・出力端子、６・・・・・・コンパレータ、７
・・・・・・放電回路及びサステイン回路、９・・・・
・・レリーズ回路、Ｃ・・・・・・コンデンサ、Ｒ１〜
Ｒ４・・−・・・抵抗。

Claims (1)

【特許請求の範囲】
1. １ 複数の鍵に夫々対応して設けられたキースイッチと
   、該キースイッチを閉成した時点よりコンデンサを充電
   させ、該コンデンサの端子電圧と基準電圧とを比較する
   ことにより該コンデンサの端子電圧が該基準電圧レベル
   に達し７た時点で状態反転して該コンデンサを放電させ
   る回路とを設け、該コンデンサの端子より発音のエンベ
   ロープを制御スるエンベロ一プ信号をとり出すよう構成
   した電子楽器のエンベロープ成形回路において、該基準
   電圧が、該コンデンサを充電するための電源電圧の変化
   に伴って変化するよう構成したことを特徴とする電子楽
   器のエンベロープ制御回路。