JPS5847864B2 - 電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明は電界効果トランジスタに関する。

電界効果トランジスタとして従来接合型のものと絶縁ゲ
ート型のものが存するが、倒れもスイッチング素子とし
ての機能を有しても記憶素子としての機能を有しないを
普通としていた。

但し特殊な絶縁ゲート型電界効果トランジスタとしてス
イッチング素子としての機能と記憶素子としての機能と
を有するものが存するも、その特殊な絶縁ゲート型電界
効果トランジスタの場合、記憶素子としての機能とスイ
ッチング素子としての機能との双方を併用し得るもので
ないを普通としていた。

この為従来の電界効果トランジスタの場合、それを用い
て記憶素子としての機能とスイッチング素子としての機
能との双方を併用する必要のある記憶回路を構成とする
とき、その電界効果トランジスタを少くとも２個要し、
依って斯く電界効果トランジスタを用いて記憶回路を構
或するとき、その記憶回路を小型化するに一定の限度を
有していたと共に記憶回路への情報の書込み又それより
の読出しの速度を高速化すること及び記憶回路への情報
の書込み乃至書換えに必要な電圧を低電圧化することに
一定の限度を有していた等の欠点を有していた。

依って本発明は上述せる欠点のない、従って記憶回路を
構成するに適用して好適な新規な電界効果トランジスタ
を提案せんとするもので、以下図面を伴なって詳述する
所より明らかとなるであろう。

第１図は本発明による電界効果トランジスタの第１の実
施例を示し、例えばＰ型シリコン基板によるＰ型の半導
体層１を有し、その半導体層１内に、その主面２側より
、Ｎ型の半導体領域３及び４が、それ等間に半導体層１
による半導体領域５をチャンネル領域として形成すべく
、Ｎ型不純物の拡散処理、Ｎ型不純物イオンの打込処理
等のそれ自体は公知の手段によって、夫々ソース領域及
びドレイン領域として形成されている。

又チャンネル領域としての半導体領域５の主面２側の面
上に電荷蓄積性絶縁層６と非電荷蓄積性絶縁層Ｉとが並
置形或され、一力電荷蓄積性絶縁層６及び非電荷蓄積性
絶縁層Ｔ上に夫々導電性層８及び９が夫々第１及び第２
のゲート電極として配されている。

この場合電荷蓄積性絶縁層６は、半導体領域５及び導電
性層８間に、導電性層８側を負とする電圧が印加された
場合、半導体領域５との界面側を正、導電性層８との界
面側を負とする分極が、又導電性層８側を正とする電圧
が印加された場合、半導体領域５との界面側を負、導電
性層８との界面側を正とする分極が得られる態様を以っ
て電荷を半導体領域５との界面側及び導電性層８との界
面側に蓄積する性質を有すべく、チタン酸バリウム、チ
タンジルコン酸鉛等のべロプス力イト形又はロツシエル
塩形若しくはリン酸カリ形等の強誘電体を含んで形威さ
れ、半導体領域５の半導体領域３側の一半部でなる領域
５ａ上に延長している。

又非電荷蓄積性絶縁層７は半導体領域５及び導電性層９
間に電圧が印加されても、実質的に電荷を蓄積する性質
を有することのない様にシリコン酸化物等の絶縁体で形
成され、半導体領域５の半導体領域４側の他半部でなる
領域５ｂ上に電荷蓄積性絶縁層６と連接して延長してい
る。

又電荷蓄積性絶縁層６上に配された導電性層８は多結晶
シリコン、金属等の導電性材で形威され、電荷蓄積性絶
縁層６と共に後述する絶縁層１２にて覆われている。

更に非電荷蓄積性絶縁層７上に配された導電性層９も又
多結晶シリコン、金属等の導電性材で形威され、絶縁層
１２の導電性層８上に延長せる領域上に延長している。

更に半導体層１の主面２上に電荷蓄積性絶縁層６及び導
電性層８を覆い且非電荷蓄積性絶縁層７と連接して延長
し、且半導体領域３及び４を外部に臨ませる窓１０及び
１・１を穿設せる例えばシリコン酸化物でなる絶縁層１
２が形成され、而して半導領域３及び４に、絶縁層１２
に延長せる例えば金属でなる導電性層１３及び１４が、
夫々窓１０及び１１内を通ってソース電極乃至配線層及
びドレイン電極乃至配線層として連結されている。

以上が本発明による電界効果トランジスタの第１の実施
例の構或であるが、斯る構成によれは、ソース電極乃至
配線層としての導電性層１３及び第２のゲート電極とし
ての導電性層９間に一般に■Ｇで表わされる導電性層９
側を正とするある値以上の電圧を印加することにより、
半導体領域５の絶縁層７下の領域５ｂの絶縁層７側の表
面側にＮ型の反転層（これを第２の反転層と称す）が形
或されるものである。

又導電性層１３及び第１のゲート電極としての導電性層
８間に一般にＶ′Ｇで表わされる電圧を印加することに
より、その電圧ｖ′Ｇが導電性層１３側を正として正で
あるか負であるかに応じて電荷蓄積性絶縁層６の半導体
領域５との界面側を正又は負、導電性層８との界面側を
負又は正とする分極を形或せる態様を以って電荷が蓄積
されるものである。

この関係は、横軸に電圧ｖ′Ｇを、縦軸に上述せる如く
に領域５ａの表面側に第２の反転層が形伏せる状態に於
で、ソース領域としての半導体領域３及びドレイン領域
として半導体領域４間に流れる電流ＩＤをとって示され
ている第２図に示す如く、電圧Ｖ′Ｇが正の値■４より
大なる値である場合、絶縁層６が半導体領域５との界面
側を正とせる飽和状態の分極が得られて半導体領域５の
絶縁層６下の領域５ａに上述せる第２の反転層に連接せ
る第１の反転層が得られ、これにより電流ＩＤが飽和状
態の値で得られているも、斯る状態より電圧ｖ′Ｇを■
４より小として負の値■２より小なる値とすれば、絶縁
層６に領域５との界面側を正する分極が飽和状態より小
となり、そして負の値■１より小なる値とすれば絶縁層
６に領域５との界面側を負とせる飽和状態の分極が得ら
れて領域５ａには上述せる第１の反転層が得られず、こ
れにより電流ＩＤが零の値で得られ、又斯る状態より電
圧Ｖ′Ｇの値を■１より大として正の値ｖ３より犬なる
値とすれば、絶縁層６に領域５との界面側を負とせる分
極が飽和状態より小となり、そして正の値■４より犬な
る値とすれば、絶縁層６に領域５との界面側を正とせる
上述せる飽和状態の分極が得られて領域５ａに上述せる
第１の反転層が得られ、これにより電流ＩＤが上述せる
飽和状態の値で得られるというものである。

従って導電性層１３及び８間に、導電性層８側を正とせ
る上述せる電圧Ｖ′Ｇの値■４以上の値を有する電圧を
２値表示で「１」の情報として与えれば、絶縁層６に半
導体領域５との界面側を正とせる飽和状態の分極が２値
表示で「１」の情報を記憶せるものとして得られ、又こ
れより導電性層１３及ひ８間に、導電性層８側を負とせ
る上述せる電圧Ｖ′Ｇの値■１以下の値を有する電圧を
２値表示で「Ｏ」の情報として与えれば、絶縁層６に領
域５との界面側を負とせる飽和状態の分極が２値表示で
ＩＯＪの情報を記憶せるものとして得られるものである
。

又上述せる２値表示で「１」の情報が記憶されている状
態で、導電性層１３及び９間に導電性層９側を正とせる
上述せる第２の反転層の得られるに十分な値の電圧を与
えれば、この場合領域５ａに上述せる第１の反転層が、
形或されているので、半導体領域３及び４間の導通状態
が得られ、従ってこのことを「１」の情報の記憶を読出
したこととし得るものである。

更に上述せる２値表示でｒＯＪの情報が記憶されている
状態で、導電性層１３及び９間に上述せる電圧を与えれ
ば、この場合領域５ａに上述せる第１の反転層が形威さ
れていないので、半導体領域３及び４間の非導通状態が
得られ、従ってこのことを「０」の情報の記憶を読出し
たこととし得るものである。

尚更に導電性層１３及び９間に上述せる電圧の値より小
にして領域５ｂに上述せる第２の反転層が形或されない
に十分な値の電圧を与えれば、半導体領域３及び４間の
非導通状態が得られ、従ってこのことにより上述せる２
値表示で「１」及びｒＯＪの情報の何れをも読出さない
所謂非アクセス状態とし得るものである。

父上述せる２値表示で「１」及び「０」の情報の記憶の
倒れをも、導電性層１３及び８間に上述せる電圧Ｖ′Ｇ
の値■２及び■３間の値を有する電圧を与えて置けは、
又は導電性層１３及び８間に例等電圧を与えなくても上
述せる情報の記憶状態が保持されるものである。

依って第１図にて上述せる本発明による電界効果トラン
ジスタの場合、記憶素子としての機能とスイッチング素
子としての機能とを有し、而してそれ等の機能を併用し
得るという犬なる特徴を有するものである。

この為第３図にて上述せる本発明による電界効果トラン
ジスタの場合、その１つを用いて記憶素子としての機能
とスイッチング素子としての機能との双方を併用し得る
必要のある記憶回路を構威し得、而して斯る記憶回路を
構或するとき、その記憶回路を小型化することが出来る
と共にその記憶回路への情報の書込み又それよりの読出
しの速度を高速化すること及び記憶回路への書込み乃至
書換えに必要な電圧を低電圧化することが出来、依って
記憶回路を構或するに適用して極めて好適であるという
犬なる特徴を有するものである。

次に第３図に伴なって本発明による電界効果トランジス
タの第２の実施例を述べるに、第１図との対応部分には
同一符号を附し詳細説明はこれを省略するも、第１図に
て上述せる構成に於でその絶縁層１２が絶縁層６及び導
電性層８を覆っている領域に於で省略され、而して絶縁
層６上の配された導電性層８及び絶縁層７上に配された
導電性層９に代え絶縁層６及び７に対して共通の導電性
層１５が絶縁層６及び７上に延長して配されていること
を除いては第１図の場合と同様の構戊を有する。

以上が本発明による電界効果トランジスタの第２の実施
例の構或であるが、斯る構或によれば、それが上述せる
事項を除いては第１図の場合と同様の構成を有するので
、詳細説明はこれを省略するも、第１図の場合に準じて
導電性層１３及び１５間に導電性層１５側を正とせる上
述せる電圧■Ｇの値■４以上の値を有する２値表示で「
１」の情報を与えれば、第１図の場合と同様に「１」の
情報を記憶せる状態が得られ、又導電性層１３及び１５
間に導電性層１５側を負とせる上述せる電圧Ｖ′Ｇの値
■１以下の値を有する「０」の情報を与えれば、第１図
の場合と同様にＩＯＪの情報を記憶せる状態が得られる
ものである。

又絶縁層７の厚さ、材料等を適当に選定し置けば、第１
図の場合に準じて上述せる「１」の情報が記憶されてい
る状態で、導電性層１３及び１５間に導電性層１５側を
正とせる上述せる値■４より小なる値の電圧を与えるこ
とにより、領域５ｂの表面側に上述せる第２の反転層と
同様の反転層が得られるので、第１図の場合と同様に半
導体領域３及び４間の導通状態が得られて「１」の情報
の記憶を読出したこととし得るものである。

更に上述せる「０」の情報が記憶されている状態で、導
電性層１３及び１５間に上述せる電圧を与えれば、領域
５ｂの表面側に上述せる反転層が得られるも、この場合
領域５ａの表面側に第１の反転層が形或されていないの
で、第１図の場合と同様に領域３及び４間の非導通状態
が得られて「Ｏ」の情報の記憶を読出し７たこととし得
るものである。

尚更に導電性層１３及び１５間に上述せる電圧Ｖ′Ｇの
値■２より犬なる負の電圧を与えれば、領域３及び４間
の非導通状態が得られ、第１図の場合と同様に所謂非ア
クセス状態とし得るものである。

又上述せる「１」及び「０」の情報の記憶の倒れをも、
第１図の場合と同様に導電性層１３及び１５間に電圧■
′Ｇの値■２及び■３間の値を有する電圧を与え置けば
、第１図の場合と同様に上述せる情報の記憶状態が保持
されるものである。

依って、詳細説明はこれを省略するも、第３図にて上述
せる本発明による電界効果トランジスタの場合も、第１
図の場合と同様の優れた特徴を有するものである。

尚上述に於では電荷蓄積性絶縁層６が、前述せる電荷を
蓄積する性質を有すべく、強誘電体を含んで形威されて
いると述べたが、その態様は強誘電体のみを以って形成
されている態様、前述せる電荷を蓄積する性質を有しな
い例えばシリコン酸化物等の通常の絶縁材中に強誘電体
を分散せしめてなる態様、前述せる絶縁材による２つの
層間に強誘電体による層を介挿せしめてなる態様を採り
得るものである。

又上述に於では本発明の僅かな例を示したに留まり、例
えば電荷蓄積性絶縁層６が強誘二墓を含んで形成されて
いる場合を述べたが、そ 縁層６を前述せる電荷蓄積
する性質を有すべく、シリコン又はシリコン窒化物若し
くはアルミニウム酸化物を含んで形或することも出来る
ものである。

父上述せる「Ｐ」及びｒＮＪを夫々ｒＮＪ及び「Ｐ」と
読替えた構或とすることも出来、その他本発明の精神を
脱することなしに種々の変型変更をなし得るであろう。

【図面の簡単な説明】

第１図は本発明による電界効果トランジスタの第１の実
施例を示す酪線的断面図、第２図はその説明に供する電
圧Ｖ′Ｇと電流■Ｄとの関係を、示す図、第３図は本発
明による電界効果トランジスタの第２の実施例を示す酪
線的断面図である。 図中、１は半導体基板、２は主面、３，４，５，５ａ及
び５ｂは半導体領域、６は電荷蓄積性絶縁層、７は非電
荷蓄積性絶縁層、８ ， ９ ， １３，１４及び１５
は導電性層を夫々示す。

Claims (1)

1. 【特許請求の範囲】 １ 第ｌの導電型を有する半導体層内に、その主面側よ
   り、第１の導電型とは逆の第２の導電型を有する第１及
   び第２の半導体領域がそれ等間に上記半導体層による第
   ３の半導体領域をチャンネル領域として形威すべく夫々
   ソース領域及びドレイン領域として形威され、上記第３
   の半導体領域の上記主面側の面上に電荷蓄積性絶縁層及
   び非電荷蓄積性絶縁層が並置形或され、該電荷蓄積性絶
   縁層及び非電荷蓄積性絶縁層上に各別の又はそれ等に共
   通の導電性層がゲート電極として配されてなる事を特徴
   とする電界効果トランジスタ。 ２ 特許請求の範囲第１項所載の電界効果トランジスタ
   に於で、上記電荷蓄積性絶縁層が強誘電体を含んで形威
   されてなる事を特徴とする電界効果トランジスタ。 ３ 特許請求の範囲第１項所載の電界効果トランジスタ
   に於で、上記電荷蓄積性絶縁層がシリコン又はシリコン
   窒化物若しくはアルミニウム酸化物を含んで形或されて
   なる事を特徴とする電界効果トランジスタ。