Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5847904B2 - Pincushion distortion correction circuit - Google Patents
[go: Go Back, main page]

JPS5847904B2 - Pincushion distortion correction circuit - Google Patents

Pincushion distortion correction circuit

Info

Publication number
JPS5847904B2
JPS5847904B2 JP7738376A JP7738376A JPS5847904B2 JP S5847904 B2 JPS5847904 B2 JP S5847904B2 JP 7738376 A JP7738376 A JP 7738376A JP 7738376 A JP7738376 A JP 7738376A JP S5847904 B2 JPS5847904 B2 JP S5847904B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
coil
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7738376A
Other languages
Japanese (ja)
Other versions
JPS533118A (en
Inventor
民次 永井
良夫 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7738376A priority Critical patent/JPS5847904B2/en
Publication of JPS533118A publication Critical patent/JPS533118A/en
Publication of JPS5847904B2 publication Critical patent/JPS5847904B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明はテレビジョン受像機の糸巻歪補正回路に関し、
特に糸巻歪補正をすることによりフライバックトランス
の2次側に設けられた高圧回路で形戒される高圧が変動
しない様にしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pincushion distortion correction circuit for a television receiver;
In particular, by correcting pincushion distortion, the high voltage applied to the high voltage circuit provided on the secondary side of the flyback transformer is prevented from fluctuating.

一般に直線性の良い偏向電流で偏向された電子ビームは
、偏向点に於けるビームの移動速度が一定なので、蛍光
面の中心から離れるほど、又偏向角が大きいほど、輝点
の移動速度が速くなるので、描かれるラスクは四隅がも
つとも伸びて糸巻歪を発生する。
In general, for an electron beam deflected by a deflection current with good linearity, the moving speed of the beam at the deflection point is constant, so the farther from the center of the phosphor screen or the larger the deflection angle, the faster the bright spot moves. Therefore, the four corners of the drawn rask will stretch and cause pincushion distortion.

従来この様な糸巻歪のうち左右方向の糸巻歪を補正する
回路として第1図及び第2図に示す様な回路が使用され
ていた。
Conventionally, circuits as shown in FIGS. 1 and 2 have been used as circuits for correcting pincushion distortion in the horizontal direction among such pincushion distortions.

即ち第1図に於いて1は水平発振回路でこの水平発振回
路1の出力は水平駆動回路2を介して、水平出力用NP
N形トランジスタ3のベースに供給される。
That is, in FIG. 1, 1 is a horizontal oscillation circuit, and the output of this horizontal oscillation circuit 1 is passed through a horizontal drive circuit 2 to an NP for horizontal output.
It is supplied to the base of N-type transistor 3.

このトランジスタ3のエミツタは接地され、コレクタは
ダンパダイオード4及びコンデンサ5の並列回路を介し
て接地される。
The emitter of this transistor 3 is grounded, and the collector is grounded via a parallel circuit of a damper diode 4 and a capacitor 5.

又このトランジスタ3のコレクタは水平偏向コイル6、
可飽和リアクタ7及びコンデンサ8を介して接地される
と共にフライバックトランス9の1次側コイル9aを介
して、直流電源10の正極端子に接続され、この直流電
源10の負極端子は接地される。
Also, the collector of this transistor 3 is a horizontal deflection coil 6,
It is grounded through the saturable reactor 7 and the capacitor 8, and connected to the positive terminal of a DC power supply 10 through the primary coil 9a of the flyback transformer 9, and the negative terminal of the DC power supply 10 is grounded.

可飽和リアクタ7は垂直出力回路から端子7aに供給さ
れる垂直パラボラ電圧によりそのインダクタンスを変え
垂直走査期間の中央でラスクの幅が広がる様に水平偏向
コイル6に流れる水平偏向電流の大きさを変えるもので
ある。
The saturable reactor 7 changes its inductance by the vertical parabola voltage supplied to the terminal 7a from the vertical output circuit, and changes the magnitude of the horizontal deflection current flowing through the horizontal deflection coil 6 so that the width of the rask increases at the center of the vertical scanning period. It is something.

しかしながら、可飽和リアクタ7はその特性に歪がある
為、そのインダクタンスを所要の形に変えることはでき
ず、又この様にインダクタンスを変えるとコイル9aに
生ずるフライバックパルスの大きさ及びそのパルス幅も
異なってしまい、フライバックトランス9の2次側に接
続された高圧整流回路の出力(高圧)も変動してしまう
欠点があった。
However, since the characteristics of the saturable reactor 7 are distorted, it is not possible to change the inductance to a desired shape, and when the inductance is changed in this way, the size and pulse width of the flyback pulse generated in the coil 9a are There was a drawback that the output (high voltage) of the high voltage rectifier circuit connected to the secondary side of the flyback transformer 9 also fluctuated.

但し第1図に於いて、端子9bは高圧整流回路の入力端
子、端子9cは低圧整流回路の入力端子である。
However, in FIG. 1, terminal 9b is the input terminal of the high voltage rectifier circuit, and terminal 9c is the input terminal of the low voltage rectifier circuit.

又第2図に於いては、水平偏向回路と高圧発生回路及び
低圧整流回路を分離する為、水平駆動回路2の出力をト
ランジスタ3のベースに供給すると共にNPN形トラン
ジスタ11のベースに供給し、このトランジスタ11の
エミツタを接地し、コレクタをダンパダイオード12及
びコンデンサ13から或る並列回路を介して接地する。
In addition, in FIG. 2, in order to separate the horizontal deflection circuit, the high voltage generation circuit, and the low voltage rectification circuit, the output of the horizontal drive circuit 2 is supplied to the base of the transistor 3 and to the base of the NPN transistor 11. The emitter of this transistor 11 is grounded, and the collector is grounded from a damper diode 12 and a capacitor 13 via a certain parallel circuit.

これらトランジスタ11、ダンパダイオード12、コン
デンサ13と前述したフライバックトランス9は高圧整
流回路及び低圧整流回路に電圧を供給するものである。
These transistor 11, damper diode 12, capacitor 13, and the aforementioned flyback transformer 9 supply voltage to the high voltage rectifier circuit and the low voltage rectifier circuit.

又トランジスタ3のコレクタをコイル40及びコンデン
サ41の直列回路を介して接地し、之等コイル40とコ
ンデンサ41の接続中点にNPN形トランジスタ14の
エミツタを接続し、コレクタを直流電源10の正極端子
に接続する。
Also, the collector of the transistor 3 is grounded through a series circuit of a coil 40 and a capacitor 41, and the emitter of an NPN transistor 14 is connected to the midpoint between the coil 40 and the capacitor 41, and the collector is connected to the positive terminal of the DC power supply 10. Connect to.

そしてこのトランジスタ14のベース端子14aを介し
て垂直周期に同期したパラボラ電圧を供給する。
A parabolic voltage synchronized with the vertical period is supplied via the base terminal 14a of this transistor 14.

この様にすればコンデンサ8の端子間電圧も又パラボラ
状に変化し垂直走査期間の中央でラヌタの幅が広がる様
に水平偏向コイル6に流れる水平偏向電流を変えること
ができる。
In this way, the voltage between the terminals of the capacitor 8 also changes in a parabolic manner, and the horizontal deflection current flowing through the horizontal deflection coil 6 can be changed so that the width of the lanuta widens at the center of the vertical scanning period.

この時、高圧整流回路及び低圧整流回路に供給されるパ
ルス電圧は変動しない。
At this time, the pulse voltages supplied to the high voltage rectifier circuit and the low voltage rectifier circuit do not vary.

しかしながらビーム電流が増し、高圧出力が下がってく
る場合、水平偏向パワーの値は高圧出力の変動と関係無
い為、水平偏向パワーと高圧出力によって定まる電子の
進行方向が変化し画面の大きさが変る画面歪みを生じる
欠点がある。
However, when the beam current increases and the high-voltage output decreases, the horizontal deflection power value has no relation to the fluctuation of the high-voltage output, so the traveling direction of the electrons determined by the horizontal deflection power and high-voltage output changes, and the screen size changes. It has the disadvantage of causing screen distortion.

本発明は上述の点に鑑み、斯る欠点を除去せんとするも
のである。
In view of the above-mentioned points, the present invention aims to eliminate such drawbacks.

以下図面を参照しながら本発明の一実施例を説明しよう
An embodiment of the present invention will be described below with reference to the drawings.

第3図に於いては水平駆動回路2の出力をNPN形トラ
ンジスタ15のベースに接続しトランジスタ15のエミ
ツタにダイオード16及び17のアノードを接続する。
In FIG. 3, the output of the horizontal drive circuit 2 is connected to the base of an NPN transistor 15, and the emitter of the transistor 15 is connected to the anodes of diodes 16 and 17.

そしてダイオード16のカソードを接地すると共にこの
ダイオード16のアノードをコンデンサ18を介して接
地する。
The cathode of the diode 16 is grounded, and the anode of the diode 16 is grounded via the capacitor 18.

又トランジスタ15のコレクタにはダンパダイオード1
9のカソードを接続し、アノードをダイオード17のカ
ソードに接続する。
Also, a damper diode 1 is connected to the collector of the transistor 15.
The cathode of diode 9 is connected, and the anode is connected to the cathode of diode 17.

そしてダイオード17のカソード・アノード間にコンデ
ンサ20を挿入し、このダイオード17のカソードをダ
ンパダイオード21のカソードに接続する。
A capacitor 20 is inserted between the cathode and anode of the diode 17, and the cathode of the diode 17 is connected to the cathode of the damper diode 21.

又このダイオード21のアノードを接地する。Also, the anode of this diode 21 is grounded.

そしてダイオード19のカソード・アノード間にコンデ
ンサ22を接続すると共に水平偏向コイル23とコンデ
ンサ24の直列回路を接続する。
A capacitor 22 is connected between the cathode and anode of the diode 19, and a series circuit of a horizontal deflection coil 23 and a capacitor 24 is also connected.

又トランジスタ15のコレククをフライバックトランス
の1次側コイル9dの一端に接続し、このコイル9dの
他端をNPN形トランジスタ25のエミツタに接続する
Further, the collector of the transistor 15 is connected to one end of the primary coil 9d of the flyback transformer, and the other end of this coil 9d is connected to the emitter of the NPN transistor 25.

そしてこのトランジスタ25のコレククを直流電源26
の正極端子に接続すると共に抵抗器27を介して、トラ
ンジスタ25のベースに接続する。
Then, the collector of this transistor 25 is connected to the DC power supply 26.
and to the base of the transistor 25 via a resistor 27.

又このトランジスタ25のベースには端子28からコン
デンサ29を介して垂直周期に同期したパラボラ電圧が
供給される。
Further, a parabolic voltage synchronized with the vertical period is supplied to the base of this transistor 25 from a terminal 28 via a capacitor 29.

そして直流電源28の負極端子はコイル30を介してダ
ンパダイオード19のアノードに接続される。
The negative terminal of the DC power supply 28 is connected to the anode of the damper diode 19 via the coil 30.

このコイル30は直流電源32とコンデンサ24及び2
2等とを交流的に切離す機能を有する。
This coil 30 is connected to a DC power supply 32 and capacitors 24 and 2.
It has the function of disconnecting from the second class in terms of AC.

又このコイル30のダンパダイオード19のアノードに
接続されていない一端をPNP形トランジスタ31のコ
レクタに接続し、このトランジスタ31のエミツタを直
流電源32の正極端子に接続する。
Further, one end of this coil 30 that is not connected to the anode of the damper diode 19 is connected to the collector of a PNP type transistor 31, and the emitter of this transistor 31 is connected to the positive terminal of a DC power supply 32.

そしてこのトランジスタ31のベースを抵抗器33を介
してコレクタに接続すると共に、コンデンサ34を介し
てトランジスタ25のエミツクに接続する。
The base of this transistor 31 is connected to the collector via a resistor 33 and to the emitter of the transistor 25 via a capacitor 34.

又直流電源32の負極端子をコイル9eを介して接地す
る6 上述の様に構成された本発明の動作の理解を容易にする
為、第4図について説明しよう。
Further, the negative terminal of the DC power supply 32 is grounded via the coil 9e.6 To facilitate understanding of the operation of the present invention configured as described above, FIG. 4 will be explained.

第4図は第3図からトランジスタ25及び31等を省い
たものである。
FIG. 4 is a diagram in which the transistors 25, 31, etc. are omitted from FIG. 3.

ここでトランジスタ15がオンとなった時コイル23、
直流電源26、トランジスタ15及びダイオード17に
よって作られる閉回路を通って第4図Aの実線に示す方
向に電流が流れる。
Here, when the transistor 15 is turned on, the coil 23,
A current flows in the direction shown by the solid line in FIG. 4A through a closed circuit formed by the DC power supply 26, the transistor 15, and the diode 17.

又これと共に直流電源32、コイル9e、直流電源26
及びコイル9d1 トランジスタ15及びダイオード1
6によって作られる閉回路を通って第4図Aの破線に示
す方向に電流が流れる。
Also, along with this, a DC power supply 32, a coil 9e, a DC power supply 26
and coil 9d1 transistor 15 and diode 1
Current flows through the closed circuit created by 6 in the direction shown by the dashed line in FIG. 4A.

ここでトランジスタ15がオフとなると第4図Aの実線
及び破線の方向に流れていた電流は第4図Bの実線及び
破線に示す様にコンデンサ22に流れ込み、そしてしば
らくしてコンデンサ22から流れ出すといった共振を生
じる。
When the transistor 15 is turned off, the current flowing in the direction of the solid line and the broken line in FIG. 4A flows into the capacitor 22 as shown in the solid line and the broken line in FIG. 4B, and after a while, it flows out from the capacitor 22. Causes resonance.

この様な共振の後水平偏向コイル23、コンデンサ24
及びダイオード19を通じて第4図Cの実線に示す様に
ダンパ電流が流れると共に第4図Cの破線に示す様にコ
イル9d、直流電源26、直流電源32、コイル9e、
ダイオード21及び19を通じてダンパ電流が流れる。
After such resonance, the horizontal deflection coil 23 and the capacitor 24
A damper current flows through the diode 19 as shown by the solid line in FIG. 4C, and the coil 9d, DC power supply 26, DC power supply 32, coil 9e,
A damper current flows through diodes 21 and 19.

上述の様にして水平偏向コイル、フライバックトランス
の1次側のコイルに流れる電流及びフライバックパルス
とトランジスタ15のオンオフの関係を図に示すと第5
図の様になる。
The relationship between the current flowing through the horizontal deflection coil and the primary coil of the flyback transformer, the flyback pulse, and the on/off of the transistor 15 as described above is shown in the figure.
It will look like the figure.

ここでコンデンサ24の端子間電圧は直流電源26の電
圧に等しく、第5図Bに示す様な水平偏向コイルに流れ
る水平偏向電流の大きさはコンデンサ24の端子間電圧
の大きさによって決まるから、直流電源26の電圧によ
って水平偏向電流の大きさは定まる。
Here, the voltage between the terminals of the capacitor 24 is equal to the voltage of the DC power supply 26, and the magnitude of the horizontal deflection current flowing through the horizontal deflection coil as shown in FIG. 5B is determined by the magnitude of the voltage between the terminals of the capacitor 24. The magnitude of the horizontal deflection current is determined by the voltage of the DC power supply 26.

一方第5図Cに示す様なコイル9d及び9eに流れる電
流の大きさは直流電源26及び32の電圧の和によって
定まり、共振の周期はコンデンサ22及び24のキャパ
シタンス、水平偏向コイル23、コイル9d及び9eの
インダクタンスによって定まり一定であるから、フライ
バックパルスの大きさ及びパルス幅は直流電源26及び
32の電圧の和が一定であれば変化しない。
On the other hand, the magnitude of the current flowing through the coils 9d and 9e as shown in FIG. Since the magnitude and pulse width of the flyback pulse do not change as long as the sum of the voltages of the DC power supplies 26 and 32 is constant, the magnitude and pulse width of the flyback pulse do not change.

本発明は直流電源26及び32の端子間電圧の大きさを
垂直周期に同期したパラボラ状に変えて、しかも直流電
源26及び32の電圧の和を一定にするものである。
The present invention changes the magnitude of the voltage between the terminals of the DC power supplies 26 and 32 in a parabolic manner synchronized with the vertical period, and makes the sum of the voltages of the DC power supplies 26 and 32 constant.

即ち第3図に於いてトランジスタ25のベースに垂直周
期に同期したパラボラ電圧を供給するとトランジスタ2
5のエミツタにはこのパラボラ電圧と同極性の電圧が生
じ、トランジスタ31のコレクタにはこのパラボラ電圧
と逆極性の電圧が生じる。
That is, in FIG. 3, when a parabolic voltage synchronized with the vertical period is applied to the base of transistor 25, transistor 2
A voltage of the same polarity as this parabolic voltage is generated at the emitter of transistor 31, and a voltage of opposite polarity to this parabolic voltage is generated at the collector of transistor 31.

この為コンデンサ24の端子間電圧の大きさを垂直周期
に同期したパラボラ状に変えて、しかも直流電源26及
び32の端子間電圧の和を一定にすることができる。
Therefore, the magnitude of the voltage between the terminals of the capacitor 24 can be changed in a parabolic manner synchronized with the vertical period, and the sum of the voltages between the terminals of the DC power supplies 26 and 32 can be kept constant.

この為コイル9d及び9eに流れる電流の大きさに変化
はない。
Therefore, there is no change in the magnitude of the current flowing through the coils 9d and 9e.

本発明ではこの様に糸巻歪補正の際にフライバックパル
スの大きさ及びパルス幅は変らず、従って高圧出力及び
低圧出力の変動はない。
According to the present invention, the magnitude and pulse width of the flyback pulse do not change during pincushion distortion correction, so there is no variation in the high voltage output and the low voltage output.

又フライバックトランス9及びコイル23のインダクタ
ンス値とコンデンサ24のキャパシタンス値は不変であ
るから第1図に示す糸巻歪補正回路に於ける様にフライ
バックパルスの大きさやパルス幅が変化することはない
Furthermore, since the inductance value of the flyback transformer 9 and the coil 23 and the capacitance value of the capacitor 24 remain unchanged, the size and pulse width of the flyback pulse do not change as in the pincushion distortion correction circuit shown in FIG. .

そして高圧出力がビーム電流の増加により減少した時は
フライバックトランス9の1次側と2次側とは交流的に
は結合されているから水平偏向電流も減り第2図に示す
糸巻歪補正回路に於ける様な画面歪を生ずることはない
When the high voltage output decreases due to an increase in beam current, the horizontal deflection current also decreases because the primary and secondary sides of the flyback transformer 9 are coupled in an alternating current manner.The pincushion distortion correction circuit shown in FIG. There is no screen distortion like that seen in .

又上述実施例ではダイオード16及び17をスイッチン
グ素子として使用したが第6図の様にトランジスタ15
のエミツタにトランジスタ35のコレクタを接続すると
共にダンパダイオード19のアノードに接続し、このト
ランジスタ35のペースをトランジスタ15のベースに
接続し、このトランジスタ35のエミツクを接地しても
第3図に示す回路と同様の動作をすることは容易に理解
できるであろう。
Furthermore, in the above embodiment, the diodes 16 and 17 were used as switching elements, but as shown in FIG.
Even if the collector of the transistor 35 is connected to the emitter of the transistor 35 and the anode of the damper diode 19 is connected, the pace of this transistor 35 is connected to the base of the transistor 15, and the emitter of this transistor 35 is grounded, the circuit shown in FIG. It is easy to understand that it operates in a similar way.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来の糸巻歪補正回路、第3図は本
発明糸巻歪補正回路の一実施例を示す接続図、第4図及
び第5図は第3図の説明に供する接続図及び波形図、第
6図は本発明の他の実施例を示す接続図である。 15.27及び31はトランジスタ、16及び17はダ
イオード、23は水平偏向コイル、24はコンデンサ、
9d,9eはフライバックトランスの1次側のコイル、
26及び32は直流電源である。
1 and 2 are conventional pincushion distortion correction circuits, FIG. 3 is a connection diagram showing an embodiment of the pincushion distortion correction circuit of the present invention, and FIGS. 4 and 5 are connections for explaining FIG. 3. The diagram, waveform diagram, and FIG. 6 are connection diagrams showing another embodiment of the present invention. 15. 27 and 31 are transistors, 16 and 17 are diodes, 23 is a horizontal deflection coil, 24 is a capacitor,
9d and 9e are the primary coils of the flyback transformer,
26 and 32 are DC power supplies.

Claims (1)

【特許請求の範囲】[Claims] 1 第1及び第2の同位相で動作をするスイッチング素
子を直列に設け、第1のスイッチング素子と並列に水平
偏向コイルとコンデンサとの直列回路を挿入すると共に
、第1のコイルと垂直周期に同期したパラボラ状に電源
電圧が変化する第1の電圧源の直列回路を挿入し、第2
のスイッチング素子と並列に第1のコイルに直列に接続
された第2のコイルと第1の電圧源の変化と逆方向に垂
直周期に同期したパラボラ状に変化する第2の電圧源と
の直列回路を挿入し、上記直列に接続された第1及び第
2のコイルの両端に発生するフライバックパルス電圧を
高圧整流回路に供給する様にしたことを特徴とする糸巻
歪補正回路。
1. First and second switching elements that operate in the same phase are provided in series, and a series circuit of a horizontal deflection coil and a capacitor is inserted in parallel with the first switching element, and a series circuit of a horizontal deflection coil and a capacitor is inserted in parallel with the first switching element. A series circuit of the first voltage source whose power supply voltage changes in a synchronized parabolic manner is inserted, and the second
a second coil connected in series to the first coil in parallel with the switching element of the first voltage source; A pincushion distortion correction circuit characterized in that a circuit is inserted to supply a flyback pulse voltage generated across the first and second coils connected in series to a high voltage rectifier circuit.
JP7738376A 1976-06-30 1976-06-30 Pincushion distortion correction circuit Expired JPS5847904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7738376A JPS5847904B2 (en) 1976-06-30 1976-06-30 Pincushion distortion correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7738376A JPS5847904B2 (en) 1976-06-30 1976-06-30 Pincushion distortion correction circuit

Publications (2)

Publication Number Publication Date
JPS533118A JPS533118A (en) 1978-01-12
JPS5847904B2 true JPS5847904B2 (en) 1983-10-25

Family

ID=13632358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7738376A Expired JPS5847904B2 (en) 1976-06-30 1976-06-30 Pincushion distortion correction circuit

Country Status (1)

Country Link
JP (1) JPS5847904B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041359A1 (en) * 2006-09-29 2008-04-10 Japan Tobacco Inc. Cigarette display system

Also Published As

Publication number Publication date
JPS533118A (en) 1978-01-12

Similar Documents

Publication Publication Date Title
JPS6044862B2 (en) deflection circuit
US5469029A (en) Deflection apparatus for raster scanned CRT displays
US4516058A (en) Linearity corrected horizontal deflection circuit
KR840001292B1 (en) Raster Distortion Correction Deflection Circuit
JPS5813652Y2 (en) Kouatsu Hatsusei Cairo
US4733141A (en) Horizontal output circuit for correcting pin cushion distortion of a raster
KR930012094B1 (en) Dynamic focus circuit
US5420483A (en) Television deflection distortion correcting circuit
JP3571086B2 (en) Power supply for television equipment
JP2573940B2 (en) Deflection device
US4719394A (en) Horizontal output circuit
US5466993A (en) Deflection apparatus for raster scanned CRT displays
JPS5847904B2 (en) Pincushion distortion correction circuit
US4028589A (en) Circuit arrangement in a television receiver, provided with a line deflection circuit and a switched supply voltage circuit
JPS639715B2 (en)
EP0178737B1 (en) Line output circuit for generating a line frequency sawtooth current
JP3082423B2 (en) Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit
JP2599790B2 (en) Horizontal deflection circuit
JP3479089B2 (en) Television deflection device
JPH0583578A (en) Deflection current generator
JPH0568178A (en) Deflection current generator
JPS597260B2 (en) Pincushion distortion correction circuit
JPS596672A (en) Horizontal deflecting current generating circuit disposition
GB1574506A (en) Line sawtooth deflection current generator
KR800000115B1 (en) Defection circuit