JPS5850409B2 - Method for manufacturing gallium arsenide epitaxial thin layer - Google Patents
Method for manufacturing gallium arsenide epitaxial thin layerInfo
- Publication number
- JPS5850409B2 JPS5850409B2 JP4572276A JP4572276A JPS5850409B2 JP S5850409 B2 JPS5850409 B2 JP S5850409B2 JP 4572276 A JP4572276 A JP 4572276A JP 4572276 A JP4572276 A JP 4572276A JP S5850409 B2 JPS5850409 B2 JP S5850409B2
- Authority
- JP
- Japan
- Prior art keywords
- thin layer
- epitaxial thin
- electron concentration
- gallium arsenide
- sulfur
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009826 distribution Methods 0.000 claims description 24
- 229910052717 sulfur Inorganic materials 0.000 claims description 18
- 239000011593 sulfur Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- -1 sulfur ions Chemical class 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000002484 cyclic voltammetry Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Description
【発明の詳細な説明】
本発明は、バラクタダイオード用砒化ガリウム薄層の製
造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing thin gallium arsenide layers for varactor diodes.
バラククダイオードは、第1図に示す様に、低比抵抗基
板1の上に例えば気相成長法によりうすいエピタキシャ
ル薄層2を成長させ、このエピタキシャル薄層2上に金
属層3を蒸着することによリショットキー接合4を形威
し、この接合にかける逆方向電圧による空乏層の厚さ即
ち接合容量の変化を、利用している。As shown in FIG. 1, a barrack diode is produced by growing a thin epitaxial thin layer 2 on a low resistivity substrate 1 by, for example, vapor phase growth, and then depositing a metal layer 3 on this epitaxial thin layer 2. A Schottky junction 4 is formed, and changes in the thickness of the depletion layer, that is, the junction capacitance, due to a reverse voltage applied to this junction are utilized.
素子の動作層となるエピタキシャル薄層の電子濃度は、
それが大きい程ショットキー接合に直列な抵抗値が減少
し、素子の熱雑音の原因が減少することになるので好都
合ではあるが、その一方では接合の逆耐圧を設計値に維
持するためにはむしろ不都合な方向であり、むやみに増
大させることは出来ない。The electron concentration of the epitaxial thin layer that becomes the active layer of the device is
The larger the value, the lower the resistance value in series with the Schottky junction, which is advantageous because it reduces the source of thermal noise in the device. This is rather an inconvenient direction and cannot be increased unnecessarily.
現状では、薄膜の電子濃度が一定で0.6X IX 1
0”crc3の範囲内にあり、エピタキシャル薄層厚と
して0.4〜0.3μmのものが使用されている。Currently, the electron concentration of the thin film is constant and 0.6X IX 1
The epitaxial thin layer thickness is within the range of 0'' crc3, and the epitaxial thin layer thickness is 0.4 to 0.3 μm.
バラククダイオードが接合容量の逆バイアスによる変化
を利用することから、この容量の変化幅が犬なる程、素
子の性能を表わすパラメータとしてよく知られている動
的性能指数が増大し、従って例えばこの素子を用いてつ
くられるパランl−IJラック幅器の特性が向上する。Since barac diodes utilize changes in junction capacitance due to reverse bias, the wider the change in this capacitance, the greater the dynamic figure of merit, which is well known as a parameter expressing the performance of the device. The characteristics of the Paran I-IJ rack width device made using the device are improved.
この容量の変化幅を大きくするためには、エピタキシャ
ル薄層の電子濃度を深さ方向に対して一定ではなく、表
面から基板との界面に近づくに従がい減少する様にすれ
ばよい。In order to increase the range of change in capacitance, the electron concentration in the epitaxial thin layer should not be constant in the depth direction, but should decrease as it approaches the interface with the substrate from the surface.
この電子濃度の傾斜の程度は、それがあまり大きすぎる
とエピタキシャル薄層と基板との界面の電子濃度が減少
し、従ってシリーズ抵抗の増大をもたらすから、ゆるや
かな傾斜を持つことが必要である。It is necessary that the electron concentration has a gentle slope because if it is too large, the electron concentration at the interface between the epitaxial thin layer and the substrate decreases, resulting in an increase in series resistance.
このように電子濃度分布に傾斜をつけるためには、ドー
ピングガスの流量を少しずつ増加させながらエピタキシ
ャル薄層を気相成長させればよい訳であるが、この制御
はかなり難かしく再現性にも問題があり、良い結果を得
るのを知りつつも産業規模で実施するのは困難であった
。In order to create a slope in the electron concentration distribution in this way, it is possible to grow an epitaxial thin layer in the vapor phase while gradually increasing the flow rate of the doping gas, but this control is quite difficult and has poor reproducibility. It has been problematic and difficult to implement on an industrial scale even though it is known to yield good results.
従って今もなお、制御が簡単で再現性のよい方法が模索
されているのが現状である。Therefore, the current situation is that methods that are easy to control and have good reproducibility are still being sought.
本発明は、この点に鑑み、簡単な制御で再現性よく傾斜
した電子濃度分布を持つバラクタダイオード用砒化ガリ
ウム薄層の製増方法を提供するものである。In view of this point, the present invention provides a method for manufacturing a gallium arsenide thin layer for a varactor diode having a sloped electron concentration distribution with good reproducibility using simple control.
即ち、本発明の方法は、低比抵抗砒化ガリウム基板上に
成長したエピタキシャル薄層に、イオン注入法を用いて
ドナー不純物である硫黄イオンを打込み、アニールする
ことにより、この、硫黄不純物に特徴的な増速拡散効果
を積極的に利用して、このエピタキシャル薄層の電子濃
度をエピタキシャル薄層から基板との界面に向けて傾斜
しつつ減少するようにすることを特長とする、エピタキ
シャル薄層の製造方法である。That is, the method of the present invention implants sulfur ions, which are donor impurities, into an epitaxial thin layer grown on a low resistivity gallium arsenide substrate using an ion implantation method, and then anneals the epitaxial thin layer grown on a low resistivity gallium arsenide substrate. The epitaxial thin layer is characterized in that the electron concentration in the epitaxial thin layer is gradually decreased from the epitaxial thin layer toward the interface with the substrate by actively utilizing the enhanced diffusion effect. This is the manufacturing method.
以下、本発明の詳細を実施の一例を交えて、説明する。Hereinafter, details of the present invention will be explained with reference to an example of implementation.
2x 1016/−の電子濃度を有するアンドープ砒化
ガリウム基板を用意し、これに硫黄イオンを150 k
eVで1013/澹打込み、打込み後試料両面をS i
o 2膜で覆い、700.800.900 。An undoped gallium arsenide substrate with an electron concentration of 2x 1016/- is prepared, and sulfur ions are added to it at 150 k.
Implantation at 1013/deg at eV, Si on both sides of the sample after implantation
o 2 membrane covered, 700.800.900.
1000℃の各温度下でそれぞれ10分のアニルを行な
い、Cv測定法により電子濃度分布を測定したところ第
2図に曲線6,7,8.9で示した結果が得られた。Annealing was carried out for 10 minutes at each temperature of 1000° C., and the electron concentration distribution was measured by the Cv measurement method, and the results shown by curves 6, 7, and 8.9 in FIG. 2 were obtained.
6,7.8および9がそれぞれ700.800.900
および1000℃でのアニール結果である。6, 7.8 and 9 are 700.800.900 respectively
and annealing results at 1000°C.
各分布は各アニール温度に特有な分布を示しており、理
論的に予想される注入直後の硫黄不純物の分布5とは大
幅に異なっている。Each distribution shows a distribution specific to each annealing temperature, and is significantly different from the theoretically predicted distribution 5 of sulfur impurities immediately after implantation.
これはアニール中での硫黄不純物の増速拡散効果を物語
っており、他のドナー不純物たとえばシリコン、セレン
、テルル等の注入で同様の分布を得ることは困難である
。This indicates the enhanced diffusion effect of sulfur impurities during annealing, and it is difficult to obtain a similar distribution by implanting other donor impurities such as silicon, selenium, tellurium, etc.
次に本発明の実施の一例として、2×1018//−の
電子濃度を持つ低比抵抗基板上に0.35μmの層厚で
I X 1016/−の電子濃度を有するエピタキシャ
ル薄層を形威し、第2図の結果を得たときと同じ条件で
注入及びアニールを行ない、C■測定法により電子濃度
分布を測定した。Next, as an example of the implementation of the present invention, an epitaxial thin layer with a layer thickness of 0.35 μm and an electron concentration of I x 1016/- is formed on a low resistivity substrate with an electron concentration of 2 x 1018/-. Then, implantation and annealing were performed under the same conditions as when obtaining the results shown in FIG. 2, and the electron concentration distribution was measured by the C2 measurement method.
第3図はこの結果を例示したものであり、確かにバラク
タダイオード用として最適な電子濃度の傾斜した分布を
持つエピタキシャル薄層が得られている。FIG. 3 illustrates this result, and it is clear that an epitaxial thin layer with a gradient distribution of electron concentration, which is optimal for use in a varactor diode, has been obtained.
図中、曲線10,11.12および13は、それぞれア
ニール温度を700.800.900および1000℃
とした結果である。In the figure, curves 10, 11, 12 and 13 have annealing temperatures of 700, 800, 900 and 1000°C, respectively.
This is the result.
一次に本発明による電子濃度に傾斜分布をもつエピタキ
シャル薄層の効果について述べる。First, the effects of the epitaxial thin layer having a gradient distribution of electron concentration according to the present invention will be described.
第4図aに示す様な低比抵抗基板上の1×1017/c
riLの一定な電子濃度を有する試料14と、本方法を
実施し表面での電子濃度がほぼ1×1017/−で深く
なるに従かい電子濃度が減少する試料15とを用意し、
直径500μmのパラジウム蒸着によって得られたショ
ットキー接合の接合容量の逆バイアス依存を測定した。1×1017/c on a low resistivity substrate as shown in Figure 4a.
Prepare a sample 14 having a constant electron concentration of riL, and a sample 15 in which the electron concentration at the surface is approximately 1 x 1017/- and decreases as the depth increases by carrying out this method,
The reverse bias dependence of the junction capacitance of a Schottky junction obtained by depositing palladium with a diameter of 500 μm was measured.
第4図すに示したのがその結果である。The results are shown in Figure 4.
本発明を実施して得た試料15では、第4図すの17で
示される様に、試料14での結果16、に比して容量の
変化分が明らかに増大しており、優秀な動的性能指数が
実現できることが判る。In sample 15 obtained by implementing the present invention, as shown in Figure 4, 17, the amount of change in capacitance is clearly increased compared to result 16 of sample 14, showing excellent performance. It can be seen that the figure of merit can be achieved.
本発明の方法によれば、以下に述べる様に、従来法に比
ベバラクタダイオード用エピタキシャル薄層製造の歩留
まりが向上する。According to the method of the present invention, as will be described below, the yield of manufacturing an epitaxial thin layer for a bevel varactor diode is improved compared to the conventional method.
即ち、前述した様にバラクタダイオードの拙能向上のた
めには、接合容量に直列なシリーズ抵抗の値を出来るだ
け小さくすることが必要であり、従って低比抵抗基板上
に形成するエピタキシャル薄層全体が素子の動作領域と
なる様に薄膜の膜厚を調整することが必要である。In other words, as mentioned above, in order to improve the performance of varactor diodes, it is necessary to reduce the value of the series resistance in series with the junction capacitance as much as possible. It is necessary to adjust the thickness of the thin film so that the area falls within the operating region of the device.
従来法では、例えば〜1017/−の電子濃度を有する
エピタキシャル薄層を設計値〜0.3μmより多少厚め
の0.5μm程度に成長させ、この試料の一部を用いて
このエピタキシャル薄層の電子濃度分布をCV測測定よ
り測定し、電子濃度が基板の電子濃度へと変化する深さ
を知ることにより、このエピタキシャル薄層の層厚を知
り残りの試料を設計された層厚にまで化学エツチングに
よって薄くして調整している。In the conventional method, for example, an epitaxial thin layer having an electron concentration of ~1017/- is grown to a thickness of about 0.5 μm, which is slightly thicker than the designed value of ~0.3 μm, and a part of this sample is used to increase the electron concentration of this epitaxial thin layer. By measuring the concentration distribution using CV measurement and knowing the depth at which the electron concentration changes to that of the substrate, we can determine the layer thickness of this epitaxial thin layer and chemically etch the remaining sample to the designed layer thickness. Adjustments are made to make it thinner.
この際C■測測定より測定可能な深さは、ショットキー
接合が有する逆方向破壊電圧によって制限され、〜io
’/iの電子濃度では高さ0.3μm程度の厚さまでし
か測定し得ない。At this time, the depth that can be measured by C measurement is limited by the reverse breakdown voltage of the Schottky junction, and ~io
With an electron concentration of '/i, it is possible to measure only a thickness of about 0.3 μm in height.
ところが、従来法ではこれより厚く成長させているので
、測定すべきエピタキシャル薄層の成長したままの表面
上に形成したショットキー接合のみでエピタキシャル薄
層の全厚にわたる電子濃度分布を測ることは出来ない。However, since conventional methods grow thicker than this, it is not possible to measure the electron concentration distribution over the entire thickness of the epitaxial thin layer using only the Schottky junction formed on the as-grown surface of the epitaxial thin layer to be measured. do not have.
従って、逆方向破壊電圧以下の逆バイアスで空乏層の端
が基板に到達する様な試料をもとの試料の一部に、表面
をエツチングして層厚を減少させて形成し、これから得
られた電子濃度分布とエツチングした深さとから、当初
のエピタキシャル薄層の厚さを測定している。Therefore, a sample is formed by etching the surface and reducing the layer thickness on a part of the original sample so that the edge of the depletion layer reaches the substrate with a reverse bias below the reverse breakdown voltage. The original thickness of the epitaxial thin layer is measured from the etched electron concentration distribution and the etched depth.
しかしながら、本発明の方法によれば、硫黄イオン注入
前のエピタキシャル薄層の電子濃度としてはI X 1
016/−程度のものを用いて、充分実施し得るので、
逆方向破壊電圧は大きく、従ってエピタキシャル薄層を
成長したままの表面に形成したショットキー接合のみで
、このエピタキシャル薄層の全厚にわたる電子濃度分布
をその層厚と共に一工程で知ることが可能である。However, according to the method of the present invention, the electron concentration in the epitaxial thin layer before sulfur ion implantation is I
Since it can be carried out satisfactorily using a material of about 0.016/-,
The reverse breakdown voltage is large, and therefore it is possible to determine the electron concentration distribution over the entire thickness of the epitaxial thin layer in one step, using only a Schottky junction formed on the surface of the epitaxial thin layer as it is grown. be.
従って、こうして測定した層厚をもとに、設計された層
厚にまで化学エツチングで薄くして調整し、次にイオン
注入を行なうわけであるが、ここに至るまでの工程が大
いに省略される。Therefore, based on the layer thickness measured in this way, the layer thickness is adjusted by chemical etching to the designed layer thickness, and then ion implantation is performed, but the steps up to this point are largely omitted. .
本方法においても、層厚調整のためのエツチング工程は
必要ではあるが、従来法の様にエピタキシャル薄層の層
厚を知るためのエツチング工程は省くことが出来、それ
だけこのエツチング工程によって生ずるバラツキの影響
をさけることが出来、ひいては、バラクタダイオード用
エピタキシャル薄層製造の全工程を見たときの歩留まり
が向上する。In this method as well, although an etching step is necessary to adjust the layer thickness, the etching step for determining the layer thickness of the epitaxial thin layer, which is required in the conventional method, can be omitted, and the variation caused by this etching step can be reduced accordingly. The influence can be avoided, and as a result, the yield rate can be improved when looking at the entire process of manufacturing epitaxial thin layers for varactor diodes.
本発明方法においては、硫黄イオン注入前のエピタキシ
ャル薄層の電子濃度とイオン注入された硫黄がつくるド
ナー準位から放出された電子の濃度との和が、最終的に
得られる電子濃度である。In the method of the present invention, the final electron concentration is the sum of the electron concentration in the epitaxial thin layer before sulfur ion implantation and the concentration of electrons released from the donor level created by the implanted sulfur.
従って、この硫黄イオン注入前のエピタキシャル薄層の
電子濃度は、注入された硫黄がつくる電子濃度に比べ充
分小さいことが望ましいが、その一方では、前述した様
に硫黄イオン注入前にその層厚を測定し調整する必要か
ら、エピタキシャル成長した。Therefore, it is desirable that the electron concentration in the epitaxial thin layer before sulfur ion implantation is sufficiently lower than the electron concentration created by the implanted sulfur, but on the other hand, as mentioned above, it is necessary to reduce the layer thickness before sulfur ion implantation. The need for measurement and adjustment led to epitaxial growth.
ままの表面に形成したショットキー接合で、全厚にわた
る電子濃度分布を測定可能な程度の電子濃度が必要であ
り、この双方の制約から1〜2X 1016/−程度と
するのが適当である。The Schottky junction formed on the surface as it is requires an electron concentration of such a degree that the electron concentration distribution over the entire thickness can be measured, and from both of these constraints, it is appropriate to set it to about 1 to 2X 1016/-.
硫黄不純物のイオン注入量としては、それにより結果的
に得られるエピタキシャル薄層表面での電子濃度が6X
1016〜3 x 1017/cyyt、の範囲になる
ように選ぶのがよく、典型的には0.5〜1.5×10
13/c11tが適当である。The amount of sulfur impurity ions implanted is such that the resulting electron concentration at the surface of the epitaxial thin layer is 6X.
It is best selected to be in the range of 1016 to 3 x 1017/cyyt, typically 0.5 to 1.5 x 10
13/c11t is appropriate.
イオンエネルギーとしては、それがあまり高いと所望の
電子濃度分布傾斜が得に<<、逆に小さすぎると電子濃
度分布傾斜が急になり過ぎシリーズ抵抗の影響が無視出
来なくなる。As for the ion energy, if it is too high, the desired electron concentration distribution slope will be difficult to achieve. Conversely, if it is too small, the electron concentration distribution slope will become too steep, and the influence of series resistance cannot be ignored.
これらの理由から、イオンエネルギーとしてはlOO〜
150 keVが最適である。For these reasons, the ion energy is lOO~
150 keV is optimal.
また電子濃度分布の傾斜としては、エピタキシャル薄層
表面およびこの表面から〜0.3μmの深さにおける電
子濃度を、それぞれNsおよびNとして、1.5≦N/
N8≦4とするのが最適であり、この電子濃度の傾斜は
アニール温度を700°C〜1000℃の範囲で選ぶこ
とにより容易に達成出来る。The slope of the electron concentration distribution is 1.5≦N/, where Ns and N are the electron concentrations at the surface of the epitaxial thin layer and at a depth of ~0.3 μm from this surface, respectively.
It is optimal that N8≦4, and this gradient in electron concentration can be easily achieved by selecting an annealing temperature in the range of 700°C to 1000°C.
本発明の効果は、従来法により製造されたエピタキシャ
ル薄層と本発明の方法によって製造されたエピタキシャ
ル薄層とを用いて、バラクタダイオードを試作し、その
特性を比較することにより明白となる。The effects of the present invention will become clear when a varactor diode is prototyped using an epitaxial thin layer manufactured by the conventional method and an epitaxial thin layer manufactured by the method of the present invention, and their characteristics are compared.
第4図aに電子濃度分布を示したそれぞれのエピタキシ
ャル薄層を用いてバラクタダイオードを試作し、18.
6 GHzにおいてこれらのバラクタダイオードの動的
性能指数を測定したところ、従来法によるエピタキシャ
ル薄層9を用いて製作したものの平均値が5.5である
のに対し、本発明によるエピタキシャル薄層10を用い
て製作したものの平均値は6.5と高い値が得られ、本
発明の方法によって得たエピタキシャル薄層の効果が確
認された。Prototype a varactor diode using each epitaxial thin layer whose electron concentration distribution is shown in FIG. 4a, 18.
When the dynamic figure of merit of these varactor diodes was measured at 6 GHz, the average value was 5.5 for those fabricated using the epitaxial thin layer 9 according to the conventional method, whereas the average value was 5.5 for the varactor diodes fabricated using the epitaxial thin layer 9 according to the present invention. The average value of the thin epitaxial layer produced using the method of the present invention was as high as 6.5, confirming the effectiveness of the epitaxial thin layer obtained by the method of the present invention.
以上、本発明の方法を硫黄イオン注入後、改めてアニー
ルする工程順で説明してきたが、アニールしつつイオン
注入する、いわゆるホットインプランテーションの技術
を応用しても同様の効果を得ることは明白である。Above, the method of the present invention has been explained in the order of steps of implanting sulfur ions and then annealing again, but it is clear that the same effect can be obtained by applying the so-called hot implantation technique, in which ions are implanted while annealing. be.
本発明の他の効果は、硫黄イオンを注入する際、エピタ
キシャル薄層を適当なマスク例えば金属マスクや誘電体
マスク等で部分的に覆うことにより、容易に任意の位置
に選択的に望みのバラクタダイオード等を形成すること
が可能であることである。Another effect of the present invention is that when sulfur ions are implanted, by partially covering the epitaxial thin layer with a suitable mask, such as a metal mask or a dielectric mask, it is easy to selectively implant the desired varactor in any position. It is possible to form diodes and the like.
このことは、今後開発がすすめられる砒化ガリウム集積
回路を考えた場合、従来法では選択気相成長が難かしい
ことと併せて考えると、大きな長所となると思われる。When considering the gallium arsenide integrated circuits that will be developed in the future, this is considered to be a great advantage, considering that selective vapor phase growth is difficult using conventional methods.
第1図は、ショットキ一接合形バラクタダイオードの断
面図で、1が低比抵抗基板、2がエピタキシャル薄層、
3が蒸着金属層、4がショットキー接合を示す。
第2図は、硫黄イオン注入による増速拡散効果を説明す
るための電子濃度分布図であり、アンドープの砒化ガリ
ウム基板にイオン注入し、700.800.900.1
000℃で10分間アニールした結果をそれぞれ6,7
,8゜9が示す。
第3図は、本発明を実施して製造したエピタキシャル薄
層の電子濃度分布の一例を示すもので、10.lL12
,13はそれぞれ700゜800.900.1000℃
で10分間アニールしたものである。
第4図は、従来法と本発明の方法とによって製造された
エピタキシャル薄層の電子濃度分布(同図a)を、それ
を用いて製造したバラクタダイオードの接合容量のバイ
アス依存性(同図b)と対応させて示したもので、曲線
14および16は従来法によるものの結果を、また曲線
15および17は本発明によるものの結果を、それぞれ
示す。Figure 1 is a cross-sectional view of a Schottky single-junction varactor diode, where 1 is a low resistivity substrate, 2 is an epitaxial thin layer,
3 indicates a deposited metal layer, and 4 indicates a Schottky junction. FIG. 2 is an electron concentration distribution diagram for explaining the accelerated diffusion effect caused by sulfur ion implantation.
The results of annealing at 000℃ for 10 minutes are 6 and 7, respectively.
, 8°9 shows. FIG. 3 shows an example of the electron concentration distribution of an epitaxial thin layer manufactured by implementing the present invention. lL12
, 13 are respectively 700°800.900.1000℃
It was annealed for 10 minutes. Figure 4 shows the electron concentration distribution of epitaxial thin layers produced by the conventional method and the method of the present invention (Figure 4a), and the bias dependence of the junction capacitance of the varactor diode manufactured using the same (Figure 4B). ), curves 14 and 16 show the results obtained by the conventional method, and curves 15 and 17 show the results obtained according to the present invention, respectively.
Claims (1)
て、1〜2×1016crIL−3の電子濃度を有する
エピタキシャル薄層を形成せしめ、このエピタキシャル
薄層に硫黄イオンを100〜150 keVで0.5〜
1,5×1013CrrL−2の注入量で打込み、さら
にこの基板の両表面を保護膜でおおった後700〜1o
oo℃の範囲で高温アニールを施こすことによって、硫
黄イオンを電気的に活性化せしめる、と同時に、打込ん
だ硫黄イオン分布をこのアニル温度で決まる硫黄不純物
特有の増速拡散効果によりエピタキシャル薄層表面から
基板との界面に向って電子濃度が単調に減少しかつエピ
タキシャル薄層表面での電子濃度とその表面から0.3
μmの深さでの電子濃度との比が1.5から4の間で変
化する如くした、傾斜した電子濃度分布を持つ砒化ガリ
ウムエピタキシャル薄層の製造方法。1. An epitaxial thin layer having an electron concentration of 1 to 2 x 1016 crIL-3 is formed on a gallium arsenide low resistivity substrate using a vapor phase growth method, and sulfur ions are applied to this epitaxial thin layer at 100 to 150 keV. 0.5~
After implantation with an implantation amount of 1.5 x 1013CrrL-2 and further covering both surfaces of this substrate with a protective film, the
By performing high-temperature annealing in the range of 00°C, sulfur ions are electrically activated, and at the same time, the implanted sulfur ion distribution is changed into an epitaxial thin layer by the accelerated diffusion effect peculiar to sulfur impurities, which is determined by the annealing temperature. The electron concentration decreases monotonically from the surface to the interface with the substrate, and the electron concentration at the surface of the epitaxial thin layer decreases by 0.3 from the surface.
A method for producing a gallium arsenide epitaxial thin layer having a gradient electron concentration distribution, such that the ratio of the electron concentration at a depth of μm varies between 1.5 and 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4572276A JPS5850409B2 (en) | 1976-04-20 | 1976-04-20 | Method for manufacturing gallium arsenide epitaxial thin layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4572276A JPS5850409B2 (en) | 1976-04-20 | 1976-04-20 | Method for manufacturing gallium arsenide epitaxial thin layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52128057A JPS52128057A (en) | 1977-10-27 |
| JPS5850409B2 true JPS5850409B2 (en) | 1983-11-10 |
Family
ID=12727224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4572276A Expired JPS5850409B2 (en) | 1976-04-20 | 1976-04-20 | Method for manufacturing gallium arsenide epitaxial thin layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850409B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041199A (en) * | 1983-08-16 | 1985-03-04 | 株式会社東芝 | Optical control type semiconductor integrated sensor |
| JPS60108809A (en) * | 1983-10-24 | 1985-06-14 | モトローラ・インコーポレーテツド | Optical fiber package without connector |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251631A (en) * | 1984-05-28 | 1985-12-12 | Semiconductor Res Found | Manufacture of semiconductor device having non-uniform distribution of impurity concentration |
-
1976
- 1976-04-20 JP JP4572276A patent/JPS5850409B2/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041199A (en) * | 1983-08-16 | 1985-03-04 | 株式会社東芝 | Optical control type semiconductor integrated sensor |
| JPS60108809A (en) * | 1983-10-24 | 1985-06-14 | モトローラ・インコーポレーテツド | Optical fiber package without connector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52128057A (en) | 1977-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096627A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC | |
| US5441901A (en) | Method for forming a carbon doped silicon semiconductor device having a narrowed bandgap characteristic | |
| EP0264283B1 (en) | Method of fabricating a complementary MOS integrated circuit device | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4901121A (en) | Semiconductor device comprising a perforated metal silicide layer | |
| US20030207544A1 (en) | Semiconductor device and process of producing the same | |
| US5030580A (en) | Method for producing a silicon carbide semiconductor device | |
| JPH0550144B2 (en) | ||
| JPH0677473A (en) | Diamond field-effect transistor and its manufacture | |
| US4983539A (en) | Process for producing a semiconductor article | |
| JPS5850409B2 (en) | Method for manufacturing gallium arsenide epitaxial thin layer | |
| US5653802A (en) | Method for forming crystal | |
| EP0417737B1 (en) | Method of manufacturing a semiconductor device using ion implantation | |
| US6762112B2 (en) | Method for manufacturing isolating structures | |
| EP1239513B1 (en) | Manufacturing method of semiconductor device | |
| US4954454A (en) | Method for fabricating a polycrystalline silicon resistor | |
| JP2707985B2 (en) | Method for manufacturing semiconductor device | |
| US20060183267A1 (en) | Process for manufacturing a schottky contact on a semiconductor substrate | |
| JP3355334B2 (en) | Manufacturing method of variable capacitance diode | |
| US5463975A (en) | Process for producing crystal | |
| JPS60127755A (en) | Manufacture of semiconductor device | |
| JPH07120808B2 (en) | Varactor diode manufacturing method | |
| EP0374544A1 (en) | A hetero bipolar transistor and a fabricating method thereof | |
| JP2707436B2 (en) | Method for manufacturing field effect transistor | |
| JPH0770543B2 (en) | Transistor manufacturing method |